JP2001093973A - 半導体集積回路およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 配線となる導電層を含む層状部分が、有機高
分子膜を主材料とする第一絶縁層を介在して多層的に形
成された多層配線構造において、横方向エッチングによ
って導電層間を絶縁する第二絶縁層に太鼓形状が生じる
ことを防止し、低コストで高性能な半導体集積回路およ
びその製造方法を得ることを目的とする。 【解決手段】 本発明に基づく半導体集積回路は、第一
絶縁層２６が有機高分子膜１ａと窒化シリコン膜２ａと
からなり、第二絶縁層２７は、シリコーン高分子膜３と
窒化シリコン膜２ｂとからなる。また、好ましくは、機
械的強度向上のために第二絶縁層２７が酸化シリコン膜
を含むものとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体基板上に
多層化された多層配線構造を有する半導体集積回路及び
その製造方法に関するものである。

【０００２】

【従来の技術】図１５、図１６を参照して、従来の半導
体集積回路の溝埋込型の多層配線構造について説明す
る。図１５は、配線パターンレイアウトを示す。領域は
大きく分けて、配線パターン部１０と線間絶縁部１２と
に分けられ、両者の境には保護膜５が介在する。配線パ
ターン部１０の内部には、ビアホール部２０がある。ビ
アホール部２０は、紙面垂直方向にビアホール１８（図
９参照）が設けられ、ビアホール１８内部に導電体を埋
め込むことで形成された層間接続部１１（図１６参照）
が存在する領域である。

【０００３】図１５のＡ−Ａ線における矢視断面図を図
１６に示す。一方、図１５は、図１６のＢ−Ｂ線におけ
る矢視断面図である。図１６に示す多層配線構造は、配
線の役割を果たす導電層４を含む層状部分１５が多層的
に配置されている。ここで、多層的に配置された層状部
分１５のうちの任意の２つに注目し、上側の層状部分１
５を上部層状部分１５Ｕ、下側の層状部分１５を下部層
状部分１５Ｌとすると、上部層状部分１５Ｕに含まれる
上部導電層４Ｕと、下部層状部分１５Ｌに含まれる下部
導電層４Ｌとを、層間接続部１１が電気的に接続してい
る。なお、この例では、層状部分１５のうち最下層にあ
るものは半導体基板９の上面に直接形成された構造とな
っている。

【０００４】従来の多層配線構造では、導電層４および
層間接続部１１に起因する寄生抵抗と寄生容量を低減す
るために、配線材料として抵抗値が低く信頼性の高い銅
を用い、同一層状部分１５内における上部導電層４U同
士の間、あるいは異なる層状部分１５同士の間に介在さ
せる絶縁材料には、酸化シリコンあるいは酸化シリコン
よりも誘電率の低い絶縁材料などが用いられている。

【０００５】しかし、銅は、銅より以前に用いられてい
たアルミニウムに比べて酸化されやすく、かつその原子
が酸化シリコンなどの膜中を拡散しやすいため、銅の酸
化防止および拡散防止を目的として、一般に保護膜５に
より銅部分の全体を被覆した構造が採用される。すなわ
ち、導電層４および層間接続部１１を形成する溝の内壁
には、保護膜５が配置される。この際、導電層４の上面
以外を被覆する保護膜５としては、保護膜５による配線
抵抗の上昇を抑えるために、主に窒化チタン膜や窒化タ
ンタル膜など導電性のバリア膜が用いられる。一方、導
電層４の上面を被覆する保護膜としては、導電層４の上
面のみに選択的にバリア膜を形成することは工程の複雑
化をもたらすため、上記の導電性のバリア膜の代りに、
絶縁性を有する窒化シリコン膜２ａを用いて、全面に設
ける構造が一般的である。

【０００６】一方、低誘電率であることが求められる絶
縁材料としては、有機高分子材料やシリコーン系の無機
高分子材料などを用いることが一般的である。しかし、
このうち特に有機高分子材料の場合は、通常半導体の微
細加工に適用される写真製版用フォトレジストと同様の
特性を示すため、写真製版時にフォトレジストと接しな
いよう構造的に分離する必要がある。また、酸化シリコ
ン膜と特性は近いが、酸化シリコン膜に比べて機械的強
度が劣る。そこで、有機高分子材料を絶縁材料として用
いるときは、フォトレジストとの分離および機械的強度
向上のために、酸化シリコン膜６ａ，６ｂなどと組合せ
て用いられる場合が多い。

【０００７】（製造方法）図１６に示す有機高分子材料
を適用した従来の埋込銅配線構造の素子の製造方法の一
例を図１７から図２７に示す。図１７に示す例では、半
導体基板９上に既に下部層状部分１５Ｌとして酸化シリ
コン膜６ａ，６ｂ、有機高分子膜１ｂなどが形成されて
いる。この下部層状部分１５Ｌの上にバリア膜としてプ
ラズマによる化学的気相成長（プラズマＣＶＤ）法等に
より窒化シリコン膜２ａを形成し、その上に有機高分子
膜１ａをスピンコート法などにより形成する。さらにそ
の上にプラズマＣＶＤ法等により酸化シリコン膜６ａを
形成する。これらの窒化シリコン膜２ａ、有機高分子膜
１ａおよび酸化シリコン膜６ａの３層からなる第一絶縁
層１６は層状部分１５間を絶縁するためのものである。
さらに、同一層状部分１５における上部導電層４Ｕ同士
の間を絶縁する第二絶縁層１７となる有機高分子材料１
ｂおよび酸化シリコン膜６ｂの２層を同様に形成するこ
とによって図１８に示す構造が得られる。

【０００８】図１９を参照して、上下層間の接続孔とな
るビアホールのフォトレジストパターン７ａを写真製版
により形成する。図２０を参照して最上層の酸化シリコ
ン膜６ｂをフロロカーボン系のガスでプラズマエッチン
グで除去する。次に酸素を主成分とするガスで上層の有
機高分子１ｂをプラズマエッチングする。この際、同じ
有機高分子となるフォトレジストパターン７ａは同時に
エッチングされ得る特性を有しているため、条件を適当
に選ぶことにより、図２１に示すようにフォトレジスト
パターン７ａを完全に除去することができる。

【０００９】図２２を参照して、上部導電層４Ｕを形成
する溝（以下「上部導電層形成溝」という。）を加工す
るためのフォトレジストパターン７ｂを写真製版により
形成する。図２３を参照して、レジスト開口部の酸化シ
リコン膜６ａと６ｂを同時に除去する。これによって、
フォトレジストパターン７ａによって規定されたビアホ
ールパターンが酸化シリコン膜６ａに転写されたことに
なる。さらに、図２４を参照して、上述と同じ酸素を主
成分とするガスを用いたプラズマエッチングにより、有
機高分子膜１ａに対するビアホール１８の形成と、有機
高分子膜１ｂに対する上部導電層形成溝１９の形成と、
フォトレジストパターン７ｂの除去とをすべて同時に行
なう。図２５を参照して、ビアホール１８底面に露出し
ていた窒化シリコン膜２ａを同じくプラズマエッチング
で除去する。

【００１０】その後、スパッタ法などで保護膜５として
の金属バリア膜を形成する。ビアホール１８および上部
導電層形成溝１９に銅を埋め込むことによって上部導電
層４Ｕおよび層間接続部１１を得る。この銅の埋め込み
にはＣＶＤ法やメッキ法などが使われている。図２６を
参照して、上部導電層４Ｕ以外の上層の不要な銅および
保護膜５を化学的機械研磨法（ＣＭＰ法）などで除去す
る。図２７を参照して、窒化シリコン膜２ａを形成す
る。さらに窒化シリコン膜２ａの上部に、図１８から図
２７の工程を繰り返すことによって図１６に示した構造
を得ることができ、層状部分１５の数は図１６に示され
るような２層に限られず、さらに増やすことも可能であ
る。

【００１１】

【発明が解決しようとする課題】本来、酸化シリコン膜
を主体とする絶縁膜のプラズマエッチングであれば、高
さ方向の異方性加工を実現するためには、加工側壁部に
保護膜を堆積させつつ加工する方法が一般的であり、こ
の保護膜はエッチングガスに含まれる炭素やフッ素を主
成分とする材質であることが知られている。

【００１２】これに対して、従来の、低誘電率の絶縁材
料として有機高分子材料を用いた多層配線構造を有する
半導体集積回路は、上述の製造方法にあるように、酸素
を主成分とするガスによるプラズマエッチングを用いる
ことが特徴的である。酸素を主成分とするガスによるエ
ッチングでは炭素やフッ素を主成分とするエッチングガ
スと異なり保護膜の形成が困難となる。

【００１３】図２３に示す構造から有機高分子膜１ａ，
１ｂのエッチングを行なうと、有機高分子膜１ａ，１ｂ
のエッチングは並行して進行するが、図２８に示すよう
に有機高分子膜１ａのエッチングよりも有機高分子膜１
ｂのエッチングの方が先にストッパ層としての酸化シリ
コン膜６ａに達する。これより先は、ビアホール１８が
ない上部導電層形成溝１９（図２８右側）や、ビアホー
ル１８が接続している上部導電層形成溝１９（図２８左
側）であってもビアホール部２０（図１５参照）の近傍
でない箇所においては、ビアホール１８を形成するため
の下向きのエッチングの代りに横方向エッチングが進行
する。その結果、図２９に示すような太鼓形状８が表れ
る。このような太鼓形状８が生じると、銅の埋込み時に
図３０に示すように内部に空洞１３が生じて形状の劣
化、抵抗の増加を引き起こすだけでなく、酸化シリコン
膜６ｂ直下に保護膜５が形成されない領域１４が生じた
り、保護膜５のはがれを生じやすくなったりし、製造不
良を引き起こす原因となっていた。

【００１４】また、これを回避するためにビアホール１
８と上部導電層形成溝１９のエッチングを別個に行なっ
た場合でも、保護膜５の形成や銅の埋込みも２度に分け
て行う必要が生じるため、コストの増大を招く原因とな
っていた。

【００１５】この発明は上記のような問題点を解消する
ためになされたもので、上部導電層形成溝１９の横方向
エッチングを抑える構造と製造方法を提供することによ
り、低コストで高性能な半導体集積回路を得ることを目
的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく半導体集積回路の１つの局面におい
ては、第一絶縁層を介在して多層的に配置された二以上
の層状部分と、層間接続部とを備え、上記層状部分は、
上部導電層および第二絶縁層を有し、上記層間接続部
は、互いに異なる上記層状部分に属する上記上部導電層
同士を電気的に接続し、上記第二絶縁層は、上記第一絶
縁層の材料と異なる材料を含む。

【００１７】上記構成を採用することにより、第一絶縁
層の材料と第二絶縁層とで材料が異なるため、エッチン
グに関する特性も異なり、第一絶縁層のエッチングにお
いて、第二絶縁層のエッチングが行なわれないような組
み合わせを選択可能となり、太鼓形状の原因であった横
方向エッチングを防止することが可能となる。

【００１８】また、上記発明において好ましくは、上記
第二絶縁層は、酸化シリコンよりも誘電率が低い材料を
含む。

【００１９】また、上記発明において好ましくは、上記
第二絶縁層は、シリコンと酸素とを主成分とする材料を
含む。

【００２０】上記構成を採用することにより、第一絶縁
層のエッチングにおいて、第二絶縁層のエッチングが行
なわれないような組み合わせを実現し、かつ、低い誘電
率とすることができる。

【００２１】さらに、上記発明において好ましくは、上
記第二絶縁層は、シリコーン高分子材料を含む。

【００２２】上記構成を採用することにより、酸化シリ
コンより誘電率が低く、酸素を主成分とするガスによる
エッチングで実質的にエッチングされない第二絶縁層を
実現できる。その結果、太鼓形状の原因であった横方向
エッチングを防止することができる。

【００２３】さらに、上記発明において好ましくは、上
記第一絶縁層は、炭素と酸素とを主成分とする材料を含
む。

【００２４】さらに、上記発明において好ましくは、上
記第一絶縁層は、主鎖に少なくとも炭素または少なくと
も炭素と酸素とを有する有機高分子材料を含む。

【００２５】上記構成を採用することにより、第一絶縁
層は酸化シリコンより低い誘電率とすることができ、か
つ、酸素を主成分とするガスでエッチングを行なうこと
ができる。

【００２６】また、上記発明の他の好ましい局面におい
ては、上記第二絶縁層が最下層部分に窒化膜を有する。

【００２７】上記構成を採用することにより、窒化膜を
エッチングのストッパ層として利用することができる。

【００２８】さらに、上記発明において好ましくは、上
記第二絶縁層が上記窒化膜の上に酸化膜を含む。

【００２９】また、上記発明の他の好ましい局面におい
ては、上記第二絶縁層が最上層部分に酸化膜を含む。

【００３０】上記構成を採用することにより、半導体集
積回路全体の機械的強度を向上させることができる。

【００３１】本発明に基づく半導体集積回路の製造方法
の１つの局面においては、下部導電層の上に第一絶縁層
を形成する第一絶縁層形成工程と、上記第一絶縁層の上
に上記第一絶縁層の材料と異なる材料を含む第二絶縁層
を形成する第二絶縁層形成工程と、上記第二絶縁層に上
部導電層形成溝を形成する溝形成工程と、上記第一絶縁
層にビアホールを形成するビアホール形成工程と、上記
ビアホール内に層間接続部を形成する層間接続部形成工
程と、上記上部導電層形成溝内に上部導電層を形成する
上部導電層形成工程とを備える。

【００３２】上記工程を採用することにより、第二絶縁
層と第一絶縁層とで材料が異なる半導体集積回路を得る
ことができる。

【００３３】上記発明において好ましくは、上記第二絶
縁層は、酸化シリコンよりも誘電率が低い材料を含む。

【００３４】また、上記発明において好ましくは、上記
第二絶縁層は、シリコンと酸素とを主成分とする材料を
含む。

【００３５】さらに、上記発明において好ましくは、上
記第二絶縁層は、シリコーン高分子材料を含む。

【００３６】上記工程を採用することにより、第一絶縁
層のエッチングにおいて、第二絶縁層のエッチングが行
なわれないような組み合わせを実現し、かつ、低い誘電
率とすることができる。

【００３７】さらに、上記発明において好ましくは、上
記第一絶縁層は、炭素と酸素とを主成分とする材料を含
む。

【００３８】さらに、上記発明において好ましくは、上
記第一絶縁層は、主鎖に少なくとも炭素または少なくと
も炭素と酸素とを有する有機高分子材料を含む。

【００３９】上記工程を採用することにより、第一絶縁
層は酸化シリコンより低い誘電率とすることができ、か
つ、酸素を主成分とするガスでエッチングを行なうこと
ができる。

【００４０】上記発明において好ましくは、上記第二絶
縁層形成工程は、上記第二絶縁層の最下層部分として上
部窒化膜を形成する工程を含む。

【００４１】上記工程を採用することにより、窒化膜を
エッチングのストッパ層として利用することができる。

【００４２】さらに、上記発明において好ましくは、上
記第二絶縁層形成工程は、上記上部窒化膜の上に酸化膜
を形成する工程を含む。

【００４３】さらに、上記発明において好ましくは、上
記第二絶縁層形成工程は、上記第二絶縁層の最上層部分
として酸化膜を形成する工程を含む。

【００４４】上記工程を採用することにより、半導体集
積回路全体の機械的強度を向上させることができる。

【００４５】さらに、上記発明において好ましくは、上
記第一絶縁層は、上記第一絶縁層の最下層部分として下
部窒化膜を形成する工程を含む。

【００４６】上記工程を採用することにより、下部導電
層が銅の場合であっても、下部窒化膜によって、銅の酸
化および拡散の防止のための保護膜の役割を担わせるこ
とができる。

【００４７】上記発明において好ましくは、上記第一絶
縁層は、上記第一絶縁層の最下層部分として下部窒化膜
を形成する工程を含み、上記ビアホール形成工程は、上
記下部窒化膜の除去と上記上部窒化膜の除去とを同時に
行なう。

【００４８】上記工程を採用することにより、エッチン
グ工程を増やすことなく、残存が好ましくない上部窒化
膜を除去することができる。

【００４９】さらに、上記発明において好ましくは、上
記層間接続部形成工程と上記上部導電層形成工程とを同
時に行なう。

【００５０】上記工程を採用することにより、工程数を
少なくすることができる。上記発明において好ましく
は、上記窒化膜は、シリコン、ホウ素もしくはこれらの
組合せを含む窒化膜、または、シリコンと炭素もしくは
酸素とを含む窒化膜である。

【００５１】上記発明において好ましくは、上記上部窒
化膜は、シリコン、ホウ素もしくはこれらの組合せを含
む窒化膜、または、シリコンと炭素もしくは酸素とを含
む窒化膜である。

【００５２】上記発明において好ましくは、上記下部窒
化膜は、シリコン、ホウ素もしくはこれらの組合せを含
む窒化膜、または、シリコンと炭素もしくは酸素とを含
む窒化膜である。

【００５３】上記構成または工程を採用することによ
り、絶縁性をより確実に保つことができる。

【００５４】上記発明において好ましくは、上記酸化膜
は、シリコンまたはシリコンと炭素とを含む酸化膜であ
る。

【００５５】上記構成または工程を採用することによ
り、絶縁性をより確実に保つことができる。また、半導
体にとっての汚染物質となることを避けることができ
る。

【００５６】

【発明の実施の形態】（実施の形態１） （構造）図１は、本発明に基づく実施の形態における半
導体素子の断面図である。図１に示す多層配線構造で
は、第一絶縁層２６を介して層状部分２５が多層的に配
置されている。上部層状部分２５Ｕは、上部導電層４Ｕ
および第二絶縁層２７を有する。第一絶縁層２６は、有
機高分子膜１ａと窒化シリコン膜２ａとからなる。第二
絶縁層２７は、シリコーン高分子膜３と窒化シリコン膜
２ｂとからなる。互いに異なる層状部分２５に属する導
電層４同士は、層間接続部１１によって電気的に接続さ
れている。導電層４および層間接続部１１は銅からな
り、保護膜５によって覆われている。なお、層状部分２
５のうち最下層にあるものは半導体基板９の上面に直接
形成された構造となっている。また、図１において、表
示されている最上層には、さらに上方の層状部分１５
（図示省略）に接続する層間接続部１１などが延在して
もよいが、図１では図示省略してある。

【００５７】有機高分子膜１ａの材料は、酸化シリコン
よりも誘電率が低い有機高分子材料として、フッ素化ポ
リイミド、フッ素化非晶質炭素膜、ポリアリールエーテ
ル、ベンゾシクロブテンなどの材料で比誘電率が２．５
前後のものが一般的である。シリコーン高分子膜３は、
酸化シリコンよりも誘電率が低いシリコーン高分子材料
として、従来から一般的に用いられているシロキサン結
合を有するシリカ膜のほか、水素を含むハイドロジェン
シルセスキオキサン（Hydrogen Silsesquioxane − Ｈ
ＳＱ）、炭素を含むメチルシルセスキオキサン（Methyl
Silsesquioxane− ＭＳＱ）、あるいはこれらの膜中に
微細孔を多数形成してさらに低誘電率化をすすめた多孔
質材料なども用いることができる。比誘電率も材料の種
類によって異なるが、ＨＳＱ、ＭＳＱなどで２．５前後
で、これらを多孔質化することにより２前後まで低減す
ることも可能となっている。

【００５８】（製造方法）図２〜図１１を参照して、本
発明に基づく実施の形態における半導体素子の製造方法
を説明する。

【００５９】図２を参照して、半導体基板９の上側に下
部導電層４Ｌとなる導電層４を含む下部層状部分２５Ｌ
を形成する。この下部層状部分２５Ｌの上側に、バリア
膜としてプラズマＣＶＤ法などにより窒化シリコン膜２
ａを５０〜１５０ｎｍ程度の膜厚になるように形成す
る。この窒化シリコン膜２ａの上側に、スピンコート法
などにより有機高分子膜１ａを５００ｎｍ〜１μｍ程度
の膜厚になるように形成する。さらに、その上側にプラ
ズマＣＶＤ法などにより窒化シリコン膜２ｂを５０〜１
５０ｎｍ程度の膜厚になるように形成する。窒化シリコ
ン膜２ａと有機高分子膜１ａとは、のちに第一絶縁層２
６となる。

【００６０】図３を参照して、窒化シリコン膜２ｂの上
側に、上記同様の方法でシリコーン高分子膜３を、３０
０〜７００ｎｍ程度の膜厚になるように形成する。ビア
ホール１８を形成するために、ビアホール１８と同じパ
ターンを有するフォトレジストパターン７ａを形成す
る。

【００６１】このフォトレジストパターン７ａをマスク
にしてフロロカーボン系のガスでシリコーン高分子膜３
をドライエッチングし、フォトレジストパターン７ａを
除去する。その結果、図４に示すように、ビアホール１
８のパターンと同じパターンのシリコーン高分子膜３を
得ることができる。

【００６２】図５を参照して、シリコーン高分子膜３の
上側に、上部導電層４Ｕと同じパターンのフォトレジス
トパターン７ｂを形成する。図６を参照して、ビアホー
ル１８のパターンの底面に露出している窒化シリコン膜
２ｂを除去する。フォトレジストパターン７ｂをマスク
として、シリコーン高分子膜３をドライエッチングによ
り除去する。その結果、図７に示すように、上部導電層
４Ｕのパターンと同じパターンのシリコーン高分子膜３
を得ることができる。このシリコーン高分子膜３のドラ
イエッチングにおいては、適当なエッチング条件を選択
することで、窒化シリコン膜２ｂおよび有機高分子膜１
ａに対してシリコーン高分子膜３のみを選択的に除去す
ることができるため、図７に示すように窒化シリコン膜
２ｂにはビアホール１８のパターンが依然として保持さ
れた状態となる。

【００６３】シリコーン高分子膜３および窒化シリコン
膜２ｂをマスクとして、酸素を主成分とするガスでドラ
イエッチングを行ない、図８を参照して、有機高分子膜
１ａにビアホール１８を形成する。この酸素を主成分と
するガスによるドライエッチングは、窒化シリコン膜２
ａ，２ｂおよびシリコーン高分子膜３に対して十分選択
的に有機高分子膜１ａを除去することができるが、フォ
トレジストパターン７ｂは除去されうる。したがって、
ビアホール１８の形成と同時にフォトレジストパターン
７ｂは除去される。

【００６４】図９を参照して、ビアホール１８底面の窒
化シリコン膜２ａと上部導電層形成溝１９底面の窒化シ
リコン膜２ｂを同時に除去する。図１０を参照して、内
壁バリア膜としての保護膜５の形成および上部導電層４
Ｕとなる銅の埋込みを行なう。保護膜５としては、窒化
チタン膜や窒化タンタル膜などが用いられ、スパッタ法
またはＣＶＤ法などによって形成されるが、１０〜１０
０ｎｍ程度の膜厚で均一に形成できる方法であれば、他
の形成方法であってもよい。また、銅の埋込みは、ＣＶ
Ｄ法またはメッキ法などが一般的であるが、これも同様
に埋込み性のよいものであれば、いずれの方法でも適用
できる。

【００６５】図１１を参照して、ＣＭＰ法などで不要な
部分の銅４ｅと保護膜５ｅを除去する。さらに上面に窒
化シリコン膜２ａを形成して一連の工程が終了するが、
その後、必要に応じてこの工程を繰り返すことで所望の
数だけ層状部分２５が積層された図１に示す多層配線構
造を得ることができる。

【００６６】（作用・効果）上部層状部分２５Ｕの内部
で上部導電層４Ｕ間を絶縁する第二絶縁層２７が、第一
絶縁層２６に含まれる有機高分子膜１ａの材料である有
機高分子材料とは異なる材料であるシリコーン高分子材
料からなるシリコーン高分子膜３を含んでいる。有機高
分子膜１ａに対してビアホール１８を形成する際に用い
る酸素を主成分としたガスによるプラズマエッチングに
よっては、シリコーン高分子膜３は実質的にエッチング
されないため、上部導電層形成溝１９においてビアホー
ル１８の有無にかかわらず、横方向エッチングは生じ
ず、その結果、従来問題となっていた太鼓形状８が、ほ
ぼ生じない。その結果、保護膜５の形成時に保護膜が形
成されない領域１４が生じたり、上部導電層４Ｕとして
の銅の埋込み時に、空洞１３が生じたりするという問題
を生じることはなくなり、製造不良を低減することがで
きる。

【００６７】ここで、有機高分子材料とは、主鎖に少な
くとも炭素または少なくとも炭素と酸素とを有する材料
である。

【００６８】また、同一の上部層状部分２５Ｕ内におけ
る上部導電層４Ｕ間の絶縁のために第二絶縁層２７に含
まれる絶縁材料を、単に有機高分子材料と異なる材料に
するだけでなく、新たに置換した材料がシリコーン高分
子材料であるので、従来から絶縁材料に対して要求され
ていた、酸化シリコンより低い誘電率を、引き続き実現
することができる。

【００６９】シリコーン高分子膜３を用いた場合、酸化
シリコン膜６ａと特性が近いため、上部導電層形成溝１
９を形成するためのエッチングにおけるストッパ膜とし
て、従来のように酸化シリコン膜６ａを用いることはで
きないが、その代わりに窒化シリコン膜２ｂを用いるこ
とによって、上部導電層形成溝１９を形成するためのエ
ッチングにおいてストッパ膜の役割を果たすことができ
る。

【００７０】窒化シリコン膜２ｂは酸化シリコン膜６ａ
に比べて誘電率が高いため、寄生容量低減の観点から、
窒化シリコン膜２ｂが上部導電層４Ｕおよび保護膜５に
接する部分は小さい方が好ましい。この点については、
ビアホール１８底面の窒化シリコン膜２ａと上部導電層
形成溝１９底面の窒化シリコン膜２ｂを同時にエッチン
グ除去することができるため、上部導電層４Ｕ下側には
窒化シリコン膜２ｂが存在しない状態とすることがで
き、窒化シリコン膜２ｂが上部導電層４Ｕおよび保護膜
５に接する部分を小さくすることができる。さらに、窒
化シリコン膜２ａ，２ｂの除去は同時に行なえるため、
工程の増加にはならない。

【００７１】なお、本実施の形態では、上部導電層間の
絶縁のための絶縁材料として、シリコーン高分子材料を
用いた例について述べたが、シリコーン高分子材料以外
であっても、第一絶縁層に含まれる絶縁材料と異なる材
料であって、シリコンと酸素とを主成分とする材料であ
れば、同様の効果を得ることが可能である。あるいは、
第一絶縁層に含まれる絶縁材料と異なる材料であって、
酸化シリコンよりも誘電率が低い材料であっても、同様
の効果を得ることが可能である。

【００７２】なお、本実施の形態では、第一絶縁層に含
まれる絶縁材料として、有機高分子材料を用いた例につ
いて述べたが、有機高分子材料以外であっても、炭素と
酸素とを主成分とする材料であれば、同様の効果を得る
ことが可能である。

【００７３】なお、本実施の形態では、窒化膜として、
窒化シリコン膜を用いた例について述べたが、窒化シリ
コン膜に限られるものではなく、絶縁性の窒化膜であれ
ば、他の窒化膜であっても同様の効果を得ることが可能
である。好ましくは、シリコン、ホウ素もしくはこれら
の組合せを含む窒化膜、または、シリコンと炭素もしく
は酸素とを含む窒化膜であればよい。材質としては、た
とえば、ＳｉＮ、ＳｉＢＮ、ＢＮ、ＳｉＣＮ、ＳｉＯＮ
などが挙げられる。これらの窒化膜を用いることによっ
て、絶縁性をより確実に保つことができる。その中でも
特に、ＳｉＢＮ、ＳｉＢ、ＳｉＣＮ、ＳｉＯＮなどを用
いることとすれば、ＳｉＮを用いた場合より誘電率を低
く抑えることができ、より好ましい。

【００７４】なお、本実施の形態では、酸化膜として、
酸化シリコン膜を用いた例について述べたが、酸化シリ
コン膜に限られるものではなく、他の酸化膜であっても
同様の効果を得ることが可能である。好ましくは、シリ
コンまたはシリコンと炭素とを含む酸化膜であればよ
い。材質としては、たとえば、ＳｉＯ、ＳｉＯＣなどが
挙げられる。これらの酸化膜を用いることによって、絶
縁性をより確実に保つことができる。また、半導体にと
っての汚染物質となることを避けることができる。その
中でも特に、ＳｉＯＣなどを用いることとすれば、Ｓｉ
Ｏを用いた場合より誘電率を低く抑えることができ、よ
り好ましい。

【００７５】なお、本実施の形態では、下部導電層４Ｌ
として、半導体基板９の上に形成された層状部分２５に
含まれる導電層４を例示して説明したが、下部導電層４
Ｌの構造、種類は、これに限られず、他の構成による配
線パターンであってもよく、また、半導体基板９に直接
設けられた一定の領域を下部導電層４Ｌとみなして層間
接続部１１による接続の対象としてもよい。

【００７６】（実施の形態２）図１２〜図１４を参照し
て、本発明に基づく他の実施の形態における半導体集積
回路の構造および製造方法について説明する。製造方法
は、基本的には、実施の形態１で述べた製造方法と共通
しており、実施の形態１の製造方法に、一部の工程を挿
入することで、図１２〜図１４に示す構造を得ることが
できる。

【００７７】（実施例１） （構造）本実施例による半導体集積回路においては、図
１２に示すように、第二絶縁層２７が、最上層、すなわ
ち、シリコーン高分子膜３の上に酸化シリコン膜６ｂを
含む。

【００７８】（製造方法）本実施例による半導体集積回
路の構造を得る方法を説明する。実施の形態１における
製造方法では、シリコーン高分子膜３を形成する工程の
後、ビアホール１８と同じパターンを有するフォトレジ
ストパターン７ａを形成している（図２、図３参照）の
に対して、本実施の形態では、シリコーン高分子膜３を
形成する工程の後、フォトレジストパターン７ａを形成
する前に、シリコーン高分子膜３の上に酸化シリコン膜
６ｂを形成する工程を行なえばよい。他は、実施の形態
１における製造方法と同じである。なお、酸化シリコン
膜６ｂの形成には、プラズマＣＶＤ法などが使用可能で
ある。

【００７９】（実施例２） （構造）本実施例による半導体集積回路においては、図
１３に示すように、第二絶縁層２７が、窒化シリコン膜
２ｂの上、すなわち、シリコーン高分子膜３の下に酸化
シリコン膜６ｃを含む。

【００８０】（製造方法）本実施例による半導体集積回
路の構造を得る方法を説明する。実施の形態１における
製造方法では、窒化シリコン膜２ｂを形成する工程の
後、シリコーン高分子膜３を形成している（図２、図３
参照）のに対して、本実施の形態では、窒化シリコン膜
２ｂを形成する工程の後で、シリコーン高分子膜３を形
成する前に、プラズマＣＶＤ法などにより、酸化シリコ
ン膜６ｃを形成する工程を行なえばよい。他は、実施の
形態１における製造方法と同じである。

【００８１】（実施例３） （構造）本実施例による半導体集積回路においては、図
１４に示すように、第二絶縁層２７が、シリコーン高分
子膜３の上と下とにそれぞれ、酸化シリコン膜６ｂ，６
ｃを含む。

【００８２】（製造方法）本実施例による半導体集積回
路の構造を得るには、本実施の形態の実施例１および実
施例２の各々の製造方法における、酸化シリコン膜６ｂ
および６ｃを形成する工程を両方採用して行なえばよ
い。他は、実施の形態１における製造方法と同じであ
る。

【００８３】（作用・効果）実施の形態１では、第二絶
縁層２７にシリコーン高分子膜３が含まれているが、シ
リコーン高分子膜３は、多孔質構造を有する場合があ
り、酸化シリコン膜に比べて機械的強度が劣る。しか
も、シリコーン高分子膜３のエッチングにおけるストッ
パ膜としては、従来の酸化シリコン膜６ａ（図１６参
照）ではなく、窒化シリコン膜２ｂを用いることとして
いるため、全体としても、図１に示すように酸化シリコ
ン膜は含まれない場合は有り得る、このままでは、半導
体素子全体として機械的強度に劣る結果となる。

【００８４】そこで、本実施の形態では、シリコーン高
分子膜３の上、下、または、上下両方に酸化シリコン膜
６ｂ，６ｃを含ませることとし、その結果、機械的強度
の向上が実現されている。

【００８５】また、シリコーン高分子材料は、酸化シリ
コンと同様に、シリコンと酸素を主体とする材料である
ので、シリコーン高分子材料に対するエッチングと、酸
化シリコンに対するエッチングは、同様であり、酸化シ
リコン膜６ｂ，６ｃが追加されたことによって、新たな
エッチング工程を設ける必要はない。

【００８６】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。

【００８７】

【発明の効果】本発明に基づく半導体集積回路またはそ
の製造方法によれば、第二絶縁層が、第一絶縁層に含ま
れる有機高分子材料と異なる材料であって、第一絶縁層
に対するエッチングで用いられる酸素を主成分とするガ
スによっては、ほぼエッチングされないシリコーン高分
子材料としたため、横方向エッチングが生じず、ビアホ
ールが近傍にない上部導電層形成溝においても太鼓形状
とならない。その結果、太鼓形状がもたらしていた問題
点を解消することができる。

【００８８】また、シリコーン高分子膜が機械的強度に
劣る点については、酸化シリコン膜をシリコーン高分子
膜の上、下または上下両方に含ませることによって、機
械的強度の補強を実現している。

【図面の簡単な説明】

【図１】 本発明に基づく実施の形態１における半導体
集積回路の断面図である。

【図２】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第１の工程における断面図で
ある。

【図３】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第２の工程における断面図で
ある。

【図４】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第３の工程における断面図で
ある。

【図５】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第４の工程における断面図で
ある。

【図６】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第５の工程における断面図で
ある。

【図７】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第６の工程における断面図で
ある。

【図８】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第７の工程における断面図で
ある。

【図９】 本発明に基づく実施の形態１における半導体
集積回路の製造方法のうち第８の工程における断面図で
ある。

【図１０】 本発明に基づく実施の形態１における半導
体集積回路の製造方法のうち第９の工程における断面図
である。

【図１１】 本発明に基づく実施の形態１における半導
体集積回路の製造方法のうち第１０の工程における断面
図である。

【図１２】 本発明に基づく実施の形態２の実施例１に
おける半導体集積回路の断面図である。

【図１３】 本発明に基づく実施の形態２の実施例２に
おける半導体集積回路の断面図である。

【図１４】 本発明に基づく実施の形態２の実施例３に
おける半導体集積回路の断面図である。

【図１５】 従来技術に基づく半導体集積回路のＢ−Ｂ
線における矢視断面図である。

【図１６】 従来技術に基づく半導体集積回路のＡ−Ａ
線における矢視断面図である。

【図１７】 従来技術に基づく半導体集積回路の製造方
法のうち第１の工程における断面図である。

【図１８】 従来技術に基づく半導体集積回路の製造方
法のうち第２の工程における断面図である。

【図１９】 従来技術に基づく半導体集積回路の製造方
法のうち第３の工程における断面図である。

【図２０】 従来技術に基づく半導体集積回路の製造方
法のうち第４の工程における断面図である。

【図２１】 従来技術に基づく半導体集積回路の製造方
法のうち第５の工程における断面図である。

【図２２】 従来技術に基づく半導体集積回路の製造方
法のうち第６の工程における断面図である。

【図２３】 従来技術に基づく半導体集積回路の製造方
法のうち第７の工程における断面図である。

【図２４】 従来技術に基づく半導体集積回路の製造方
法のうち第８の工程における断面図である。

【図２５】 従来技術に基づく半導体集積回路の製造方
法のうち第９の工程における断面図である。

【図２６】 従来技術に基づく半導体集積回路の製造方
法のうち第１０の工程における断面図である。

【図２７】 従来技術に基づく半導体集積回路の製造方
法のうち第１１の工程における断面図である。

【図２８】 従来技術に基づく半導体集積回路の製造方
法のうちビアホールを形成する工程の途中経過を表した
断面図である。

【図２９】 従来技術に基づく半導体集積回路の製造方
法のうち上部導電層形成溝に太鼓形状が生じた状態を表
した断面図である。

【図３０】 従来技術に基づく半導体集積回路の製造方
法のうち上部導電層形成溝に太鼓形状が生じたまま、保
護膜および上部導電層の埋込みを行なった状態を表した
断面図である。

【符号の説明】

１ａ，１ｂ 有機高分子膜、２ａ，２ｂ 窒化シリコン
膜、３ シリコーン高分子膜、４ 導電層、４Ｕ 上部
導電層、４Ｌ 下部導電層、４ｅ 不要な部分の銅、５
保護膜、５ｅ 不要な部分の保護膜、６ａ，６ｂ，６
ｃ 酸化シリコン膜、７ａ，７ｂ フォトレジストパタ
ーン、８ 太鼓形状、９ 半導体基板、１０ 配線パタ
ーン部、１１ 層間接続部、１２ 線間絶縁部、１３
空洞、１４ 保護膜が形成されない領域、１５，２５
層状部分、１５Ｕ，２５Ｕ 上部層状部分、１５Ｌ，２
５Ｌ 下部層状部分、１６，２６ 第一絶縁層、１７，
２７ 第二絶縁層、１８ ビアホール、１９ 上部導電
層形成溝、２０ ビアホール部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 友久 伸吾 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F033 HH11 HH32 HH33 JJ11 JJ32 JJ33 KK11 KK32 KK33 MM02 MM12 MM13 NN06 NN07 PP15 PP26 QQ09 QQ10 QQ11 QQ35 QQ37 QQ48 RR04 RR06 RR22 RR23 RR24 SS15 SS21 TT04 XX02

Claims (26)

【特許請求の範囲】
1. 【請求項１】 下部導電層と、 前記下部導電層の上に設けられる第一絶縁層と、 前記第一絶縁層の上に設けられる上部導電層と、 前記第一絶縁層の上において、前記上部導電層の間を埋
   めるように設けられ、前記第一絶縁層とは異なる材料を
   含む第二絶縁層と、 前記第一絶縁層中に設けられ、前記下部導電層と前記上
   部導電層とを電気的に絶縁する層間接続部とを備える、
   半導体集積回路。
2. 【請求項２】 前記第二絶縁層は、酸化シリコンよりも
   誘電率が低い材料を含む、請求項１に記載の半導体集積
   回路。
3. 【請求項３】 前記第二絶縁層は、シリコンと酸素とを
   主成分とする材料を含む、請求項１に記載の半導体集積
   回路。
4. 【請求項４】 前記第二絶縁層は、シリコーン高分子材
   料を含む、請求項２または３に記載の半導体集積回路。
5. 【請求項５】 前記第一絶縁層は、炭素と酸素とを主成
   分とする材料を含む、請求項１から４のいずれかに記載
   の半導体集積回路。
6. 【請求項６】 前記第一絶縁層は、主鎖に少なくとも炭
   素または少なくとも炭素と酸素とを有する有機高分子材
   料を含む、請求項１から５のいずれかに記載の半導体集
   積回路。
7. 【請求項７】 前記第二絶縁層が最下層部分に窒化膜を
   有する、請求項３または４に記載の半導体集積回路。
8. 【請求項８】 前記第二絶縁層が前記窒化膜の上に酸化
   膜を含む、請求項７に記載の半導体集積回路。
9. 【請求項９】 前記第二絶縁層が最上層部分に酸化膜を
   含む、請求項１から８のいずれかに記載の半導体集積回
   路。
10. 【請求項１０】 下部導電層の上に第一絶縁層を形成す
    る第一絶縁層形成工程と、 前記第一絶縁層の上に前記第一絶縁層の材料と異なる材
    料を含む第二絶縁層を形成する第二絶縁層形成工程と、 前記第二絶縁層に上部導電層形成溝を形成する溝形成工
    程と、 前記第一絶縁層にビアホールを形成するビアホール形成
    工程と、 前記ビアホール内に層間接続部を形成する層間接続部形
    成工程と、 前記上部導電層形成溝内に上部導電層を形成する上部導
    電層形成工程とを備える、半導体集積回路の製造方法。
11. 【請求項１１】 前記第二絶縁層は、酸化シリコンより
    も誘電率が低い材料を含む、請求項１０に記載の半導体
    集積回路の製造方法。
12. 【請求項１２】 前記第二絶縁層は、シリコンと酸素と
    を主成分とする材料を含む、請求項１０に記載の半導体
    集積回路の製造方法。
13. 【請求項１３】 前記第二絶縁層は、シリコーン高分子
    材料を含む、請求項１１または１２に記載の半導体集積
    回路の製造方法。
14. 【請求項１４】 前記第一絶縁層は、炭素と酸素とを主
    成分とする材料を含む、請求項１０から１３のいずれか
    に記載の半導体集積回路の製造方法。
15. 【請求項１５】 前記第一絶縁層は、主鎖に少なくとも
    炭素または少なくとも炭素と酸素とを有する有機高分子
    材料を含む、請求項１０から１４のいずれかに記載の半
    導体集積回路の製造方法。
16. 【請求項１６】 前記第二絶縁層形成工程は、前記第二
    絶縁層の最下層部分として上部窒化膜を形成する工程を
    含む、請求項１２または１３に記載の半導体集積回路の
    製造方法。
17. 【請求項１７】 前記第二絶縁層形成工程は、前記上部
    窒化膜の上に酸化膜を形成する工程を含む、請求項１６
    に記載の半導体集積回路の製造方法。
18. 【請求項１８】 前記第二絶縁層形成工程は、前記第二
    絶縁層の最上層部分として酸化膜を形成する工程を含
    む、請求項１０から１７のいずれかに記載の半導体集積
    回路の製造方法。
19. 【請求項１９】 前記第一絶縁層は、前記第一絶縁層の
    最下層部分として下部窒化膜を形成する工程を含む、請
    求項１０から１８のいずれかに記載の半導体集積回路の
    製造方法。
20. 【請求項２０】 前記第一絶縁層は、前記第一絶縁層の
    最下層部分として下部窒化膜を形成する工程を含み、前
    記ビアホール形成工程は、前記下部窒化膜の除去と前記
    上部窒化膜の除去とを同時に行なう、請求項１６に記載
    の半導体集積回路の製造方法。
21. 【請求項２１】 前記層間接続部形成工程と前記上部導
    電層形成工程とを同時に行なう請求項１０から２０のい
    ずれかに記載の半導体集積回路の製造方法。
22. 【請求項２２】 前記窒化膜は、シリコン、ホウ素もし
    くはこれらの組合せを含む窒化膜、または、シリコンと
    炭素もしくは酸素とを含む窒化膜である、請求項７また
    は８に記載の半導体集積回路。
23. 【請求項２３】 前記上部窒化膜は、シリコン、ホウ素
    もしくはこれらの組合せを含む窒化膜、または、シリコ
    ンと炭素もしくは酸素とを含む窒化膜である、請求項１
    ６、１７または２０に記載の半導体集積回路の製造方
    法。
24. 【請求項２４】 前記下部窒化膜は、シリコン、ホウ素
    もしくはこれらの組合せを含む窒化膜、または、シリコ
    ンと炭素もしくは酸素とを含む窒化膜である、請求項１
    ９または２０に記載の半導体集積回路の製造方法。
25. 【請求項２５】 前記酸化膜は、シリコンまたはシリコ
    ンと炭素とを含む酸化膜である、請求項８または９に記
    載の半導体集積回路。
26. 【請求項２６】 前記酸化膜は、シリコンまたはシリコ
    ンと炭素とを含む酸化膜である、請求項１７または１８
    に記載の半導体集積回路の製造方法。