JP3974284B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3974284B2
JP3974284B2 JP07348699A JP7348699A JP3974284B2 JP 3974284 B2 JP3974284 B2 JP 3974284B2 JP 07348699 A JP07348699 A JP 07348699A JP 7348699 A JP7348699 A JP 7348699A JP 3974284 B2 JP3974284 B2 JP 3974284B2
Authority
JP
Japan
Prior art keywords
oxide
layer
conductive layer
forming
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07348699A
Other languages
English (en)
Other versions
JP2000269213A (ja
JP2000269213A5 (ja
Inventor
孝 川ノ上
哲朗 松田
尚史 金子
匡 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07348699A priority Critical patent/JP3974284B2/ja
Priority to US09/526,880 priority patent/US6348402B1/en
Priority to TW089104982A priority patent/TW452835B/zh
Priority to KR1020000013549A priority patent/KR100359968B1/ko
Publication of JP2000269213A publication Critical patent/JP2000269213A/ja
Publication of JP2000269213A5 publication Critical patent/JP2000269213A5/ja
Application granted granted Critical
Publication of JP3974284B2 publication Critical patent/JP3974284B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、配線材の拡散を抑制するバリアメタルを具備する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置のバリアメタルとして用いられるＴｉＮ層の表面を酸化雰囲気にさらすことにより、Ａｌに対する拡散バリア性が向上することが知られている。これは、ＴｉＮの表面と結晶粒界に沿って、バリア性の高いＴｉ酸窒化物層が形成されるためと考えられている。
【０００３】
例えば、Ａｌ配線がＳｉ基板の拡散層と接続するコンタクトホールに、拡散バリアとしてＴｉＮ膜を堆積した後、微量の酸素を含む窒素雰囲気でアニール（スタッフィング処理）を行った上でＡｌ膜を堆積すると、その後の熱履歴によるＡｌとＳｉの相互拡散を効果的に阻止することができる。
【０００４】
そこで、半導体装置のＣｕダマシン配線の製造工程に対しても同様に、ＴｉＮ層の表面または粒界にＴｉ酸化物（ＴｉＯx ，Ｔｉ（ＯＮ）x ）を形成し、Ｃｕの拡散を抑制する方法が提案されている。
【０００５】
この製造プロセスを図５の工程断面図を用いて説明する。先ず、図５（ａ）に示すように、絶縁層１２に形成された配線溝１４とヴィアホール１３にＴｉＮ層１５を堆積する。ヴィアホール１３は下層の配線１１との接続部位であり、底部は配線１１が露出している。次いで、図５（ｂ）に示すように、ＴｉＮ層１５の表面にＴｉ酸化物（ＴｉＯx ）１６を形成する。Ｔｉ酸化物１６は、大気中暴露、酸素プラズマ処理、微量酸素を含む窒素アニール（ｓｔｕｆｆｉｎｇ処理）することで形成することができる。次いで、図５（ｃ）に示すように、Ｃｕ１９を堆積し、配線溝１４とヴィアホール１３をＣｕ１９で埋め込む。そして、図５（ｄ）に示すように、ＣＭＰにより絶縁層１２上の余分なＣｕ１９及びＴｉＮ層１５を除去し、Ｃｕダマシン配線１９を形成する。
【０００６】
しかしながら、以上の方法では、ＴｉＮ層のＣｕ拡散に対するバリア性が十分でなく、製造プロセスの熱履歴によリＣｕが絶縁層中に拡散する恐れがある。Ｃｕ膜とＴｉＮ層の界面のＴｉ酸化物の存在により、Ｃｕ膜とＴｉＮ層の密着強度が低下してＣＭＰで不良が発生する問題がある。
【０００７】
【発明が解決しようとする課題】
上述したように、バリアメタル層のＴｉＮの表面を酸化雰囲気にさらすことによって、Ａｌに対するバリア性が向上することが知られているが、Ｃｕ膜に対してのバリア性の顕著な向上が見られないという問題点がある。また、Ｔｉ酸化物とＴｉＮ層との界面にＴｉ酸化物が存在することによって、密着強度が不足しＣＭＰ時に不良が発生するという問題点がある。
【０００８】
本発明の目的は、配線材に対するバリア性の向上を図ると共に、ＣＭＰ時の膜剥がれによる不良の発生を抑制し得る半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１０】
（１）本発明（請求項１）の半導体装置の製造方法は、半導体基板上に形成された絶縁層に溝或いは孔を形成する工程と、前記溝或いは孔が形成された絶縁層の表面に、所定の金属元素を含む第１の導電層を形成する工程と、前記基板を酸化雰囲気に暴露することにより、前記第１の導電層の表面に前記金属元素の酸化物層を形成する工程と、前記酸化物層の表面に、前記金属元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第２の導電層を堆積する工程と、前記基板を真空中でアニール処理し、前記酸化物層を前記Ａｌ元素により還元することにより、前記第１の導電層と前記第２の導電層との界面に前記Ａｌ元素の酸化物層を形成する工程と、前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第２の導電層を除去する工程と、前記第２の導電層の除去後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程とを含むことを特徴とする。
【００１２】
（２）本発明（請求項４）の半導体装置の製造方法は、半導体基板上に形成された所定元素の酸化物を含む絶縁層に溝或いは孔を形成する工程と、前記溝或いは孔が形成された絶縁層の表面に、前記所定元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第１の導電層を形成する工程と、前記基板を真空中でアニール処理し、前記所定元素の酸化物を前記Ａｌ元素により還元することにより、前記絶縁層と第１の導電層との界面に該Ａｌ元素の酸化物層を形成する工程と、前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第１の導電層を除去する工程と、前記第１の導電層の除去後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程と、を含むことを特徴とする。
（３）本発明（請求項５）の半導体装置の製造方法は、半導体基板上に形成された所定元素の酸化物を含む絶縁層に溝或いは孔を形成する工程と、前記溝或いは孔が形成された絶縁層の表面に、前記所定元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第１の導電層を形成する工程と、前記基板を真空中でアニール処理し、前記所定元素の酸化物を前記Ａｌ元素により還元することにより、前記絶縁層と第１の導電層との界面に該Ａｌ元素の酸化物層を形成する工程と、前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第１の導電層を除去する工程と、前記第１の導電層の除去後に、前記Ａｌ元素より酸化物の生成自由エネルギーが高い金属元素を含む第２の導電層を堆積する工程と、前記第２の導電層を堆積した後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程とを含むことを特徴とする。
【００１４】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００１５】
請求項１によれば、配線のバリアメタル層として用いられる第１の導電層の表面に、配線材に対するバリア性に優れた薄い第２の金属元素の酸化物層（例えばＡｌ酸化物）を均一な厚みで選択的に形成することができる。抵抗が高い酸化物層は、薄く形成されるので、配線の電気抵抗の増加を抑制することができる。
【００１６】
また、請求項５によれば、酸素を含む絶縁層の表面に、配線材に対するバリア性に優れた薄い金属元素の酸化物層を均一な厚みで選択的に形成することができる。下層の配線に接続する絶縁層の溝或いは孔の表面には、金属酸化物の酸化物層が形成されないので、配線抵抗の増大の恐れがない。
【００１７】
【発明の実施の形態】
先ず、本発明の実施の形態を説明する前に、本発明の背景について説明する。
【００１８】
前述したように、ＴｉＮ層の表面を酸化雰囲気にさらすことにより、Ａｌに対する拡散バリア性が向上することが知られている。これは、ＴｉＮの表面と結晶粒界に沿って、バリア性の高いＴｉ酸窒化物層が形成されるためと考えられていた。しかしながら、上記のようなＴｉＮ層の表面酸化処理をＣｕに対して行った場合、Ａｌに対する拡散バリア性のような、顕著なバリア性の向上は認められない。
【００１９】
そこで、本発明者等は、表面酸化処理によりバリア性の向上が認められたＡｌとＴｉＮとの界面の詳細な解析を行った。先ず、シリコン酸化膜上にＴｉＮ膜を化成スパッタ法により膜厚２０ｎｍ堆積した後、酸素を微量含むＮ2 ガスを流しながらアニールを行い、ＴｉＮ膜表面の酸化処理を行って、Ｔｉ酸化膜を形成した。その後、Ｔｉ酸化膜上にＡｌ膜をスパッタリング法により膜厚２０ｎｍ堆積し、スパッタリング装置内の超高真空中で、Ａｌ膜に島状の凝集が生じるまでアニールを行った。凝集したＡｌのＴｉ酸化物に対する接触角を断面ＳＥＭで測定した結果、Ｔｉ酸化物上のＡｌの接触角とは大きく異なり、Ａｌ酸化物上の接触角に近いことが明らかになった。
【００２０】
次に、ＡｌとＴｉＮ界面での結合状態を調べるため、Ｘ線電子分光法（X-ray photoelectron spectroscopy：ＸＰＳ）による深さ方向の分析を行った結果、ＡｌとＴｉＮとの界面付近にＡｌ−Ｏ結合のピークが認められた。
【００２１】
以上のことから、本発明者等は、ＴｉＮの表面酸化処理によるＡｌに対するバリア性の向上は、単にＴｉＮ表面にＴｉ酸化物が形成されるためではなく、その後のＡｌとの界面反応によりＴｉ酸化物の還元が起こって、界面にバリア性の高いＡｌ酸化物が生成されるためであると考えるに至った。
【００２２】
本発明者等は、各種元素の酸化物について、以下のようなＣｕに対するバリア性の評価を試みた。Ｓｉ基板上に、基板へのＣｕ拡散を防止するため、ＬＰＣＶＤ法によりシリコン窒化膜を厚さ２００ｎｍ堆積した後、ＬＰＣＶＤ法によりアモルファスシリコン膜を膜厚１００ｎｍ堆積した。引き続き、化成スパッタ法によりＡｌ酸化物膜、Ｔａ酸化物膜、Ｎｂ酸化物膜、Ｗ酸化物膜、Ｔｉ酸化物膜或いはＳｉ酸化物膜を膜厚５ｎｍで堆積した後、Ｃｕ膜を厚さ２００ｎｍ堆積した。このようにして作成した試料を、真空中において４５０℃で４時間、１６時間のアニールを行い、Ｃｕ膜から酸化物膜を通してアモルファスシリコン膜に拡散したＣｕにより生成されたＣｕシリサイドの生成率（シリサイド化率）により、酸化物膜のバリア性の評価を行った。シリサイド化率の評価結果を表１に示す。
【００２３】
【表１】
Figure 0003974284
【００２４】
表１に示すように、Ｔａ酸化物、Ｎｂ酸化物、Ｗ酸化物又はＴｉ酸化物は、シリコン酸化膜に比べてＣｕに対するバリア性が高いが、Ａｌ酸化物は、それらの酸化物よりも更に優れたバリア性を持つことが確認された。
【００２５】
また、Ａｌ酸化物は、Ｃｕに対する密着性についても優れており、その後のプロセスで溝や孔にＣｕ埋め込み配線を形成する際に、ＣＭＰによる膜剥がれが生じる恐れが無かった。
【００２６】
次に、本発明の実施の形態を以下に図面を参照して説明する。
【００２７】
［第１実施形態］
図１，図２は、本発明の第１実施形態に係わる半導体装置の製造工程を示す工程断面図である。
先ず、図１（ａ）に示すように、配線１１を覆うように形成された絶縁層１２に、配線１１に接続するヴィアホール１３、及びこのヴィアホール１３に接続する配線溝１４を形成する。なお、図１，図２において、配線１１及び絶縁層１２は、素子が形成された半導体基板上に形成されているが、素子及び半導体基板の図示を省略している。そして、全面に膜厚１０ｎｍのＴｉＮ層１５をロング・スロー・スパッタ法により堆積する。このとき、ＴｉＮ層１５が、ヴィアホール１３及び配線溝１４の内壁及び底面を被覆するような条件で形成する。
【００２８】
次いで、図１（ｂ）に示すように、微量の酸素を含む窒素雰囲気中でアニール（ｓｔｕｆｆｉｎｇ処理）を４５０℃で３０分行い、ＴｉＮ層１５の表面にＴｉ酸化物（ＴｉＯx ）１６を形成する。
【００２９】
次いで、図１（ｃ）に示すように、ロング・スロー・スパッタ法により、Ｔｉ（第１の金属元素）より酸化物の生成自由エネルギーが低いＡｌ（第２の金属元素）を堆積することにより、Ｔｉ酸化物１６の表面に膜厚１００ｎｍのＡｌ層１７を形成する。
【００３０】
次いで、図１（ｄ）に示すように、４５０℃で１５分間真空アニールを行って、Ａｌ層１７とＴｉ酸化物１６とを反応させて、Ａｌ層１７とＴｉ酸化物１６との界面にＡｌ酸化物層（ＡｌＯx ）１８を厚さ１〜３ｎｍ形成する。前述したようにＡｌはＴｉより酸化物の生成自由エネルギーが低いので、真空アニールによってＴｉ酸化物がＡｌにより還元されてＡｌ酸化物が生成される。Ａｌ酸化物層１８は、前述したように優れたバリア性を有するので、後に形成されるＣｕ配線の拡散を抑制することができる。
【００３１】
次いで、図２（ｅ）に示すように、反応せずに残ったＡｌ層１７を、リン酸を主成分とするウェット・エッチング液により除去する。なお、Ａｌ酸化物層１８の抵抗が高いので、配線１１と後に形成されるＣｕ配線との接触抵抗が高くなるので、異方性エッチング等を行うことによって、ヴィアホール１３の底面のＡｌ酸化物層１８を選択的に除去しても良い。なお、ヴィアホール１３底面のＡｌ酸化物層１８の除去と同時に、ヴィアホール１３底面のＴｉＮ層１５を除去しても良い。
【００３２】
次いで、図２（ｆ）に示すように、Ｃｕをロング・スロー・スパッタ法により堆積した後、４５０℃で１５分アニールを行ってリフローし、配線溝１４及びヴィアホール１３をＣｕ１９で埋め込む。
そして、図２（ｇ）に示すように、ＣＭＰにより絶縁層１２上の余分なＣｕ１９、ＴｉＮ層１５を除去し、Ｃｕダマシン配線１９を形成する。このＣＭＰ工程において、Ｃｕ１９とＴｉＮ層１５との間には、Ｃｕに対する密着性が優れたＡｌ酸化物層１８が形成されているので、膜剥がれが生じず、不良の発生を抑制することができる。
【００３３】
本方法によれば、Ｃｕダマシン配線１９とＴｉＮ層１５との界面に緻密で薄いＡｌＯx を形成することができるので、ＴｉＮ層１５のＣｕに対するバリア性が向上する。また、ＣｕとＡｌＯx は密着強度が高いので、ＣＭＰを良好に行うことができ、膜剥がれによる不良の発生を抑制することができる。
【００３４】
なお、Ｃｕダマシン配線１９と配線１１との界面には抵抗の高いＡｌ酸化物層１８が形成されるが、厚さを薄く形成できるのでトンネル効果により電流が流れ、電気抵抗の増加を抑制できる。なお、電気抵抗の増加が問題となる場合は、ＲＩＥなどの異方性エッチングによりヴィアホール底のＡｌ酸化物を選択的に除去すればよい。
【００３５】
［第２実施形態］
図３，図４は、本発明の第２実施形態に係わる半導体装置の製造方法を示す工程断面図である。
先ず、図３（ａ）に示すように、配線１１を覆うように形成されたＳｉＯx 絶縁層（所定元素の酸化物）３２に、配線１１に接続するヴィアホール１３、及びこのヴィアホール１３に接続する配線溝１４を形成する。なお、図３，図４において、配線１１及びＳｉＯx 絶縁層３２は、素子が形成された半導体基板上に形成されているが、素子及び半導体基板の図示を省略している。そして、全面に膜厚１０ｎｍのＡｌ層１７をロング・スロー・スパッタ法により堆積する。このとき、Ａｌ層１７が、ヴィアホール１３及び配線溝１４の内壁及び底面を被覆するような条件で形成する。
【００３６】
次いで、図３（ｂ）に示すように、真空アニールを４５０℃で１５分行い、Ａｌ層１７とＳｉＯx 絶縁層３２を反応させ、Ａｌ層１７とＳｉＯx 絶縁層３２との界面に厚さ１〜３ｎｍのＡｌ酸化物（ＡｌＯx ）層１８を形成する。Ａｌ（金属元素）はＳｉ（所定元素）より酸化物の生成自由エネルギーが低いので、真空アニールにより、ＳｉＯx がＡｌによって還元され、Ａｌ酸化物が生成される。
【００３７】
次いで、図３（ｃ）に示すように、反応せずにＡｌ酸化物層１８上に残存するＡｌ層１７を、リン酸を主成分とするウェット・エッチング液により選択的に除去する。
次いで、図４（ｄ）に示すように、ＴｉＮ層１５をロング・スロー・スパッタ法により膜厚１０ｎｍ堆積する。Ｔｉ（第２の金属元素）はＡｌ（金属元素）より酸化物の生成自由エネルギーが高いので、後に加熱されてもＡｌ酸化物層１８を還元することがない。
【００３８】
そして、図４（ｅ）に示すように、大気中に暴露すること無く、Ｃｕをロング・スロー・スパッタ法により連続して堆横した後、４５０℃で１５分アニールによりリフローして、配線溝１４とヴィアホール１３内をＣｕ１９で埋め込む。
【００３９】
次に、図４（ｆ）に示すように、ＣＭＰによりＳｉＯx 絶縁層３２上の余分なＣｕ１９、ＴｉＮ層１５を除去し、Ｃｕダマシン配線１９を形成する。
【００４０】
本方法によれば、ＳｉＯx 絶縁層３２とＴｉＮ層１５との界面に薄いＡｌ酸化物層１８を形成されるので、ＴｉＮ層１５のＣｕダマシン配線１９に対するバリア性が向上する。また、ＴｉＮ層１５とＣｕ１９とを連続して堆積するので密着強度が低下することはなく、ＣＭＰを良好に行うことができる。Ｃｕダマシン配線１９と配線１１との接続する界面にはＡｌ酸化物が形成されないので、電気抵抗の増大の懸念がない。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、第１実施形態において、第１の金属元素及び第２の金属元素としてそれぞれＡｌ及びＴｉを用いていたが、これに限るものではなく、二つの金属元素の酸化物の生成自由エネルギーが異なり、且つ第２の金属元素の酸化物の生成自由エネルギーが第１の金属元素より低い関係にあるならば任意の金属元素を用いることができる。
【００４２】
また、第２実施形態において、金属元素及び所定元素としてそれぞれＡｌ及びＳｉを用いていたが、これに限るものではなく、二つの元素の酸化物の生成自由エネルギーが異なり、且つ金属元素の酸化物の生成自由エネルギーが所定元素より低い関係にあるならば任意の金属元素を用いることができる。
【００４３】
上記実施形態では、ＴｉＮ層１５の堆積方法にロング・スロー・スパッタ法を用いたが、他の堆積方法、例えばプリカーサにＴＤＭＡＴを用いたＭＯＣＶＤのようなＣＶＤを用いてもよい。また、Ｔｉ酸化物１６の形成方法として、微量酸素を含む窒素アニール（ｓｔｕｆｆｉｎｇ処理）を用いたが、他の酸化処理、たとえは大気中暴露、酸素プラズマ処理を用いてもよい。また、ＴｉＮ以外に、Ｗ，Ｔａ或いはＮｂを少なくとも含む導電材料、例えばＷ，Ｔａ或いはＮｂの窒化物を用いることができる。
【００４４】
Ａｌ層１７を堆積したが、Ａｌ層の代りに、Ａｌ−Ｓｉ、ＡｌＣｕなどのＡｌ合金層を堆積してもよい。本実施形態では、Ａｌ層１７の堆積方法としてロング・スロー・スパッタ法を用いたが、他の堆積方法、たとえばＣＶＤを用いてもよい。また、還元反応を促進するためにＡｌ層の堆積後にアニールを行ったが、堆積時に加熱してもよいし、Ａｌ層の堆積時に反応が十分進行する場合は特に加熱、アニールの必要はない。また、反応せずに残ったＡｌ層の除去を行ったが、反応により残ったＡｌがＣｕと反応して配線抵抗を増加させるなどの問題が生じなければ、必ずしも除去する必要はない。
【００４５】
また、Ｃｕの堆積方法としてロング・スロー・スパッタ法を用いたが、他の堆積方法、たとえばＣＶＤまたは電解メッキまたは無電解メッキまたはそれらの成膜手法を組み合わせを用いてもよく、埋め込みを促進する必要がない場合は、加熱、アニールは不要である。
また、Ｃｕ以外の配線材を用いることができる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００４６】
【発明の効果】
以上説明したように本発明によれば、配線のバリアメタル層として用いられる第１の導電層の表面に、配線材に対するバリア性に優れると共に配線材との密着性に優れる薄い酸化物層を均一な厚みで選択的に形成することができる。抵抗が高い酸化物層は、薄く形成されるので、配線の電気抵抗の増加を抑制することができる。
【００４７】
また、酸素を含む絶縁層の表面に、配線材に対するバリア性に優れる薄い金属元素の酸化物層を均一な厚みで選択的に形成することができる。下層の配線に接続する絶縁層の溝或いは孔の表面には、金属酸化物の酸化物層が形成されないので、配線抵抗の増大の恐れがない。
【図面の簡単な説明】
【図１】第１実施形態に係わる半導体装置の製造方法を示す工程断面図。
【図２】第１実施形態に係わる半導体装置の製造方法を示す工程断面図。
【図３】第２実施形態に係わる半導体装置の製造方法を示す工程断面図。
【図４】第２実施形態に係わる半導体装置の製造方法を示す工程断面図。
【図５】従来の半導体装置の製造方法を示す工程断面図。
【符号の説明】
１１…配線
１２…絶縁層
１３…ヴィアホール
１４…配線溝
１５…ＴｉＮ層
１６…Ｔｉ酸化物
１７…Ａｌ層
１８…Ａｌ酸化物層
１９…ダマシン配線

Claims (7)

  1. 半導体基板上に形成された絶縁層に溝或いは孔を形成する工程と、
    前記溝或いは孔が形成された絶縁層の表面に、所定の金属元素を含む第１の導電層を形成する工程と、
    前記基板を酸化雰囲気に暴露することにより、前記第１の導電層の表面に前記金属元素の酸化物層を形成する工程と、
    前記酸化物層の表面に、前記金属元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第２の導電層を堆積する工程と、
    前記基板を真空中でアニール処理し、前記酸化物層を前記Ａｌ元素により還元することにより、前記第１の導電層と前記第２の導電層との界面に前記Ａｌ元素の酸化物層を形成する工程と、
    前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第２の導電層を除去する工程と、
    前記第２の導電層の除去後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記Ａｌ元素の酸化物層を形成する工程と、前記絶縁層の溝或いは孔内に前記配線を埋め込み形成する工程との間に、
    前記溝或いは孔の側面に形成される前記Ａｌ元素の酸化物層を残しつつ、前記溝或いは孔の底面に形成される前記Ａｌ元素の酸化物層を除去する工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属元素がＷ，Ｔｉ，Ｔａ或いはＮｂであり、第１の導電層がＷ，Ｔｉ，Ｔａ或いはＮｂの窒化物であることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 半導体基板上に形成された所定元素の酸化物を含む絶縁層に溝或いは孔を形成する工程と、
    前記溝或いは孔が形成された絶縁層の表面に、前記所定元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第１の導電層を形成する工程と、
    前記基板を真空中でアニール処理し、前記所定元素の酸化物を前記Ａｌ元素により還元することにより、前記絶縁層と第１の導電層との界面に該Ａｌ元素の酸化物層を形成する工程と、
    前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第１の導電層を除去する工程と、
    前記第１の導電層の除去後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 半導体基板上に形成された所定元素の酸化物を含む絶縁層に溝或いは孔を形成する工程と、
    前記溝或いは孔が形成された絶縁層の表面に、前記所定元素より酸化物の生成自由エネルギーが低いＡｌ元素を含む第１の導電層を形成する工程と、
    前記基板を真空中でアニール処理し、前記所定元素の酸化物を前記Ａｌ元素により還元することにより、前記絶縁層と第１の導電層との界面に該Ａｌ元素の酸化物層を形成する工程と、
    前記Ａｌ元素の酸化物層の形成で酸化されずに残った前記第１の導電層を除去する工程と、
    前記第１の導電層の除去後に、前記Ａｌ元素より酸化物の生成自由エネルギーが高い金属元素を含む第２の導電層を堆積する工程と、
    前記第２の導電層を堆積した後に、前記絶縁層の溝或いは孔内にＣｕ配線を埋め込み形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記所定元素がＳｉであることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記所定元素がＳｉ，前記Ａｌ元素より酸化物の生成自由エネルギーが高い金属元素がＷ，Ｔｉ，Ｔａ或いはＮｂ，且つ第２の導電層がＷ，Ｔｉ，Ｔａ或いはＮｂの窒化物であることを特徴とする請求項５に記載の半導体装置の製造方法。
JP07348699A 1999-03-18 1999-03-18 半導体装置の製造方法 Expired - Fee Related JP3974284B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07348699A JP3974284B2 (ja) 1999-03-18 1999-03-18 半導体装置の製造方法
US09/526,880 US6348402B1 (en) 1999-03-18 2000-03-16 Method of manufacturing a copper interconnect
TW089104982A TW452835B (en) 1999-03-18 2000-03-17 Manufacture of semiconductor device
KR1020000013549A KR100359968B1 (ko) 1999-03-18 2000-03-17 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07348699A JP3974284B2 (ja) 1999-03-18 1999-03-18 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000269213A JP2000269213A (ja) 2000-09-29
JP2000269213A5 JP2000269213A5 (ja) 2005-08-25
JP3974284B2 true JP3974284B2 (ja) 2007-09-12

Family

ID=13519667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07348699A Expired - Fee Related JP3974284B2 (ja) 1999-03-18 1999-03-18 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6348402B1 (ja)
JP (1) JP3974284B2 (ja)
KR (1) KR100359968B1 (ja)
TW (1) TW452835B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768363B1 (ko) * 1999-06-24 2007-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6846711B2 (en) * 2000-03-02 2005-01-25 Tokyo Electron Limited Method of making a metal oxide capacitor, including a barrier film
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6508919B1 (en) * 2000-11-28 2003-01-21 Tokyo Electron Limited Optimized liners for dual damascene metal wiring
JP2002164428A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP2002217292A (ja) 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100475931B1 (ko) * 2002-07-02 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성방법
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20090304914A1 (en) * 2006-08-30 2009-12-10 Lam Research Corporation Self assembled monolayer for improving adhesion between copper and barrier layer
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP4199206B2 (ja) * 2005-03-18 2008-12-17 シャープ株式会社 半導体装置の製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2007266073A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 半導体装置及びその製造方法
TW200814156A (en) 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
JP6259023B2 (ja) * 2015-07-20 2018-01-10 ウルトラテック インク 電極系デバイス用のａｌｄ処理のためのマスキング方法
JP6595432B2 (ja) * 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
US9953927B1 (en) * 2017-04-26 2018-04-24 Globalfoundries Inc. Liner replacements for interconnect openings
KR102370620B1 (ko) 2017-07-10 2022-03-04 삼성전자주식회사 반도체 메모리 장치 및 도전체 구조물

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US5918150A (en) 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus

Also Published As

Publication number Publication date
KR100359968B1 (ko) 2002-11-07
TW452835B (en) 2001-09-01
JP2000269213A (ja) 2000-09-29
KR20000076888A (ko) 2000-12-26
US6348402B1 (en) 2002-02-19

Similar Documents

Publication Publication Date Title
JP3974284B2 (ja) 半導体装置の製造方法
US4994410A (en) Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
JP3979791B2 (ja) 半導体装置およびその製造方法
US4926237A (en) Device metallization, device and method
JP3006735B2 (ja) 半導体装置およびその製造方法
US20070145591A1 (en) Semiconductor device and manufacturing method therof
JP4591084B2 (ja) 配線用銅合金、半導体装置及び半導体装置の製造方法
US5070036A (en) Process for contacting and interconnecting semiconductor devices within an integrated circuit
US4977440A (en) Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
TWI531026B (zh) 形成氧化物經封裝傳導形體之方法及具有該形體之裝置
JP3625652B2 (ja) 半導体装置の製造方法
US20070145600A1 (en) Semiconductor device and manufacturing method thereof
EP1443551A2 (en) Semiconductor device manufacturing method for improving adhesiveness of copper metal layer to barrier layer
JP5377489B2 (ja) Ｃｕ配線膜の形成方法
JP2000208517A (ja) 半導体装置の製造方法
US20080264774A1 (en) Method for electrochemically depositing metal onto a microelectronic workpiece
JP2011086837A (ja) 半導体装置およびその形成方法
JP3576143B2 (ja) 半導体装置、半導体装置の製造方法
JP2004342977A (ja) 半導体装置の製造方法
JP3650561B2 (ja) 半導体装置の製造方法
JP4740071B2 (ja) 半導体装置
JP2007194566A (ja) 半導体装置およびその製造方法
JPH11354466A (ja) 接点用開口を有する半導体基板に接点を形成する方法
JP3321896B2 (ja) Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置
JP2007027177A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees