KR100702803B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100702803B1
KR100702803B1 KR1020050131186A KR20050131186A KR100702803B1 KR 100702803 B1 KR100702803 B1 KR 100702803B1 KR 1020050131186 A KR1020050131186 A KR 1020050131186A KR 20050131186 A KR20050131186 A KR 20050131186A KR 100702803 B1 KR100702803 B1 KR 100702803B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
layer
forming
semiconductor device
interlayer insulating
Prior art date
Application number
KR1020050131186A
Other languages
English (en)
Inventor
백인철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131186A priority Critical patent/KR100702803B1/ko
Application granted granted Critical
Publication of KR100702803B1 publication Critical patent/KR100702803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에는 소정의 하부 구조를 가지는 반도체 기판위에 식각 저지막과 층간 절연막이 적어도 하나 이상 형성되는 단계; 상기 층간 절연막에 다마신 패턴을 형성하는 단계; 상기 다마신 패턴에 제 1확산 방지막을 형성하는 단계; 상기 제 1확산 방지막 전면에 알루미늄을 증착하여 제 2확산 방지막을 형성하는 단계; 상기 제 2확산 방지막을 형성한 후, 어닐링 공정이 수행되는 단계;가 포함된다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 구리의 확산을 효과적으로 방지할 수 있는 확산방지막이 제공됨에 따라, 반도체 소자의 신뢰를 증가시킬 수 있는 장점이 있다.
다마신 패턴, 확산 방지막, 알루미늄

Description

반도체 소자의 금속 배선 형성 방법{Method for forming metal wiring layer of semiconductor device}
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하는 도면.
도 8은 도 6에 도시된 A부분을 확대한 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체 기판 2 : 제 1식각 저지막
3 : 제 1층간 절연막 4 : 제 2식각 저지막
5 : 제 2층간 절연막 6 : 제 1포토레지스트 패턴
7 : 접촉홀 8 : 제 2포토레지스트 패턴
9 : 제 1확산 방지막 10 : 제 2확산 방지막
11 : 구리 배선층
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 상세하게는, 반도체 제조 공정에 있어서 금속 배선 형성 방법에 관한 것이다.
반도체 집적회로의 제조 공정은 크게 실리콘 기판에 소자들을 형성하는 공정과 상기 소자들을 전기적으로 연결하는 공정으로 구분될 수 있다.
이 중 소자들을 전기적으로 연결하는 공정을 배선공정 또는 금속선 연결공정(Metalization)이라 하는데, 이 공정은 소자의 집적도가 증가함에 따라 수율과 신뢰성을 향상시키는데 있어서 관건이 되고 있다.
종래에 배선 재료로 널리 사용되었던 금속은 알루미늄(Aluminum)이다. 그러나, 소자의 집적도가 증가함에 따라 배선폭은 감소하고, 총 길이는 증가하게 되어 신호전달 지연시간이 길어지게 된다.
또한, 배선폭이 감소함에 따라 일렉트로 마이그레이션(electro migration)이나 스트레스 마이그레이션(stress migration)에 의한 배선의 단락이 중요한 문제로 대두되고 있다.
그리고, 동작속도가 빠르고, 신뢰성이 있는 소자를 제작하기 위하여 알루미늄보다 비저항이 작고 전기적 이동이나 응력에 대한 저항성이 큰 구리를 이용하여 배선을 행하는 방향으로 배선 공정이 변화하는 추세에 있다. 그러나, 구리는 낮은 비저항과 높은 융점을 제외하면, 알루미늄이 가지고 있는 다른 우수한 물성들은 내재되어 있지 아니한다.
예를 들면, 구리는 Al2O3과 같은 치밀한 보호피막이 없으며, 실리콘 옥사이드(SiO2) 절연막에 대한 접착력이 나쁘고, 건식 식각이 어렵다. 그리고, 구리는 산화물(oxide)로의 확산이 잘 일어나기 때문에, 확산을 방지하지 못하면 반도체 소자 의 특성이 나빠지게 되는 문제점이 있다.
따라서, 구리 배선 공정에서 소자의 신뢰성을 확보하기 위해서는, 절연막과의 접착성이 좋으면서도 구리의 절연막으로의 빠른 확산을 방지할 수 있는 확산방지막(Diffusion Barrier)을 개발하는 것이 필수적이다.
그리고, 동종 금속간의 중간 금속막을 적용한 확산방지막이 제안된 바 있으며, 이는 제 1확산방지막으로 질화티타늄(TiN)을 증착하고, 증착된 TiN위에 동일한 종류의 티타늄(Ti)막을 중간 금속막으로 증착한 후, 제 2확산방지막으로 다시 TiN을 증착하여 확산방지막을 형성한다.
그러나, 상기의 동종 금속을 적층한 확산 방지막은 구리와의 접착성이 우수하지 못하여 구리를 증착한 후 어닐링 수행시에 구리와의 열팽창계수의 차이에 의한 열응력에 기인하는 보이드 결함을 유발하는 단점이 있다.
본 발명은 상기되는 문제점을 해결하기 위하여 제안되는 것으로서, 구리의 확산을 효과적으로 방지할 수 있는 확산방지막이 제공됨에 따라, 반도체 소자의 신뢰성을 증가시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제안하는 것을 목적으로 한다.
상기되는 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에는 소정의 하부 구조를 가지는 반도체 기판위에 식각 저지막과 층간 절연막이 적어도 하나 이상 형성되는 단계; 상기 층간 절연막에 다마신 패턴 을 형성하는 단계; 상기 다마신 패턴에 제 1확산 방지막을 형성하는 단계; 상기 제 1확산 방지막 전면에 알루미늄을 증착하여 제 2확산 방지막을 형성하는 단계; 상기 제 2확산 방지막을 형성한 후, 어닐링 공정이 수행되는 단계;가 포함된다.
또한, 상기 제 1확산 방지막은 Ti와 TiN 또는 이들의 적층구조로 제공되고, 상기 제 1확산 방지막은 7±3nm 범위의 두께로 형성되는 것을 특징으로 한다.
또한, 상기 어닐링 공정에 의해 상기 제 2확산 방지막과 제 1확산 방지막간에 소정의 화학 반응이 일어나고, 이에 따라 상기 제 2확산 방지막의 하측에는 Al3Ti층이 형성되는 것을 특징으로 한다.
또한, 상기 제 2확산 방지막의 상측에는 소정의 씨드층이 형성되고, 상기 씨드층은 후속공정시 형성되는 구리배선층의 성장을 촉진시키는 역할을 수행하는 것을 특징으로 한다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 구리의 확산을 효과적으로 방지할 수 있는 확산방지막이 제공됨에 따라, 반도체 소자의 신뢰를 증가시킬 수 있는 장점이 있다.
이하에서는 본 발명의 바람직한 실시예를 첨부되는 도면을 참조하여 상세하게 설명한다. 다만, 본 발명의 사상이 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나 이 또한 본 발명의 사상의 범위 내에 든다고 할 것이다.
첨부되는 도면에는 여러 층 및 영역을 명확하게 표현하기 위하여 그 두께가 확대되어 도시된다. 그리고, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 사용한다. 층, 막, 영역, 판등의 부분이 다른 부분 "위에"있다고 할 때, 이는 다른 부분 "바로 위에"있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 설명하는 도면이고, 도 8은 도 6에 도시된 A부분을 확대한 도면이다.
먼저, 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1)위에 전도층과 후속 공정에 의해 형성되는 금속 배선과의 반응을 방지하고, 후속 공정에서 층간 절연막을 식각할 경우 식각 정지점으로 이용하기 위하여 제 1식각 저지막(2)을 형성한다.
그리고, 상기 제 1식각 저지막(2)위에 제 1층간 절연막(3)을 증착하고, 상기 제 1층간 절연막(3)위에 후속 공정에서 제 2층간 절연막(5)을 식각할 경우에 식각 정지점으로 이용하기 위한 제 2식각 저지막(4)을 형성한다. 이후, 상기 제 2식각 저지막(4)위에 금속 배선층 형성을 위한 제 2층간 절연막(5)을 증착한다.
이때, 상기 제 1식각 저지막(2)은 반도체 기판 위에 형성된 하부 배선층이 식각되는 것을 방지하는 역할을 수행할 수 있으며, 상기 제 1식각 저지막(2)과 제 2식각 저지막(4)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장비를 이용하여 질화막(SiN)으로 형성될 수 있다.
그 다음 도 2에 도시된 바와 같이, 상기 제 2층간 절연막(5) 위에 접촉홀 형성을 위한 제 1포토레지스트 패턴(6)을 형성한 후, 상기 제 1포토레지스트 패턴(6)을 마스크로 이용하여 상기 제 2층간 절연막(5)을 식각하여 제거하고, 다시 드러난 제 2식각 저지막(4)을 식각하여 제거하고, 재차 드러난 제 1층간 절연막(3)을 식각하여 제거함으로써, 제 1층간 절연막(3)에 접촉홀(7)을 형성한다.
이 경우, 상기 접촉홀(7)을 형성하기 위한 식각 방법으로는 플라즈마를 이용한 건식 식각이 사용될 수 있다.
그 다음 도 3에 도시된 바와 같이, 상기 제 1포토레지스트 패턴(6)을 제거한 뒤, 상기 제 2층간 절연막(5) 위에 금속 배선이 형성되는 트렌치를 형성하기 위한 제 2포토레지스트 패턴(8)을 형성한다.
그리고, 상기 제 2포토레지스트 패턴(8)을 마스크로 이용한 식각 공정에 의해 상기 제 2층간 절연막(5)의 일부가 노출된다. 그리고, 노출된 상기 제 2층간 절연막(5)을 식각하여 제거함으로써, 상기 제 2층간 절연막(5)에 금속 배선이 형성되는 트렌치를 형성시킨다. 이에 따라, 소정의 비아와 트렌치로 이루어지는 다마신 패턴(20)이 형성된다. 이 경우, 제 1층간 절연막(3)의 상부 표면에서 정확히 식각이 끝나고, 상기 제 2식각 저지막(4)은 상기 제 1층간 절연막(3)의 상부 표면 부위가 식각되는 것을 방지하는 역할을 수행한다. 이와 같이, 상기 제 1층간 절연막(3) 위에 제 2식각 저지막(4)을 증착함으로써, 상기 제 2층간 절연막(5)의 식각시 제 1층간 절연막(3)의 표면으로부터 추가 식각되는 현상이 방지될 수 있다.
그 다음 도 4에 도시된 바와 같이, 상기 제 2식각 저지막(4) 표면이 노출되 고, 상기 제 2층간 절연막(5)의 식각이 완료된 후, 상기 제 2층간 절연막(5)위에 상기 제 2포토레지스트 패턴(8)을 제거한다. 그리고, 상기 다마신 패턴(20) 내측에 노출된 제 1식각 저지막(2)과 제 2식각 저지막(4)을 제거한다.
특히, 상기 제 1식각 저지막(2)과 제 2식각 저지막(4)은 절연막이므로, 금속 배선으로부터 하부 반도체 기판(1)의 전도층으로 전류를 도통시키고, 원하는 유전 캐피시턴스(dielectric capacitance)를 얻기 위하여 제거하는 것일 수 있다.
그 다음 도 5에 도시된 바와 같이, 상기 다마신 패턴(20) 내측에 제 1확산 방지막(9)을 형성시킨다.
상세히, 상기 제 1확산 방지막(9)은 상기 식각저지막(2,4) 및 층간 절연막(3,5)에 형성되며, 상기 제 1확산 방지막(9)은 듀얼 다마신 패턴(20)에 매립될 구리배선층의 구리가 층간 절연막으로 확산되는 것을 방지하는 역할을 수행한다.
그리고, 상기 제 1확산 방지막(9)은 PVD(Physical Vapor Deposition) 또는 CVD(Chemical Vapor Deposition)을 이용하여 형성하며, 그 물질로는 Ti, TiN 또는 이들의 적층구조가 사용될 수 있으며, Ta, TaN 또는 이들의 적층구조가 사용될 수도 있다.
그리고, 상기 제 1확산 방지막(9)은 7±3nm 범위의 두께로 제공될 수 있으며, 이는 후술되는 어닐링 공정에 의한 알루미늄과의 반응을 고려한 것이다.
그 다음 도 6에 도시된 바와 같이, 상기 제 1확산 방지막(9)위에 알루미늄을 증착시켜 제 2확산 방지막(10)이 형성되도록 한다.
상세히, 상기 제 2확산 방지막(10)은 PVD를 이용하여 알루미늄을 증착시킴으 로써 형성될 수 있으며, 상기 제 2확산 방지막(10)은 이후 채워질 구리배선층의 성장을 촉진시킬 수 있다.
그리고, 상기 제 2확산 방지막(10)은 스트레스 마이그레이션(stress migration)에 의한 배선의 단락현상을 방지하는 역할을 수행할 수 있으며, 상기 제 2확산 방지막(10)이 형성된 다음에는 본 발명의 실시예에 따른 어닐링 공정이 수행된다.
보다 상세히, 상기 도 6에 도시된 A부분을 확대한 도 8을 참조하면, 상기 제 2확산 방지막(10)이 형성된 후 어닐링 공정이 수행됨에 따라, 상기 제 2확산 방지막(10)과 제 1확산 방지막(9)간의 소정의 화학반응이 이루어질 수 있다.
이에 따라, 상기 제 2확산 방지막(10)의 일부 즉, 상기 제 1확산 방지막(9)과 접한 소정 부분은 소정의 화학 반응에 의해 Al3Ti층(10a)이 형성될 수 있다. 반면에, 상기 제 1확산 방지막(9)이 Ta/TaN으로 형성된 경우에는 Al3Ta층이 형성될 수 있다. 다만, 이하에서는 본 발명의 실시예를 상기 제 1확산 방지막(9)이 Ti와 TiN의 적층구조로 이루어진 경우를 예로 들어 설명하기로 한다.
그리고, 상기 Al3Ti층(10a)은 후속공정에서 형성되는 구리배선층의 확산을 효과적으로 방지하는 역할을 수행하며, 이에 따라 구리가 가지는 확산에 따른 소자의 특성이 저하되는 현상을 방지할 수 있게 되는 것이다.
그리고, 상기 Al3Ti층(10a)을 형성하기 위한 어닐링 공정은 대략 400~500℃ 범위의 온도에서 열처리하는 것에 의해 이루어질 수 있다.
한편, 상기 Al3Ti층(10a)이외의 부분을 제외한 부분 즉, 상기 제 2확산 방지막(10)의 상측부에는 씨드층(10b)이 형성되고, 상기 씨드층(10b)은 후속 진행하는 ECP(Electro Copper Plating)공정시 씨드(seed)로 사용될 수 있다.
이에 따라, 다수의 추가공정 없이 특성이 우수한 확산 방지막이 형성될 수 있으며, 특히, CVD를 이용하여 Ti/TiN을 형성시킨 경우에는 단차 피복(step coverage)특성이 향상될 수 있는 효과가 있다.
그 다음 도 7에 도시된 바와 같이, 상기 제 2확산 방지막(10)이 형성된 다음에 수행되는 어닐링 공정에 의해 Al3Ti층(10a)과 씨드층(10b)이 형성된 후에는, 상기 제 2확산 방지막(10)위에 구리의 충진시켜 구리배선층(11)이 형성되도록 한다.
이 경우, 구리가 채워지는 과정에서 상기 씨드층(10b)은 구리배선층(11)의 성장을 촉진시키는 역할을 수행할 수 있다.
도면에는 도시되지 않았지만, 상술한 공정 이후에는 구리의 결정도를 증가시키기 위한 열처리 공정이 더 진행될 수 있으며, CMP(Chemical Mechanical Polishing) 공정을 통한 평탄화 작업이 더 수행될 수 있다.
전술한 본 발명의 실시예에서는 비아 선행 듀얼 다마신 배선의 형성방법으로 설명하였다. 그러나, 본 발명은 상기 도 1 내지 도 8을 참조하여 트렌치 선행 듀얼 다마신 공정 및 싱글 다마신 배선의 형성방법에 적용될 수 있음은 물론이다.
제안되는 바와 같은 반도체 소자의 금속 배선 형성 방법에 의해서, 구리의 확산을 효과적으로 방지할 수 있는 확산방지막이 제공됨에 따라, 반도체 소자의 신뢰를 증가시킬 수 있는 장점이 있다.

Claims (5)

  1. 소정의 하부 구조를 가지는 반도체 기판위에 식각 저지막과 층간 절연막이 형성되는 단계;
    상기 층간 절연막에 다마신 패턴을 형성하는 단계;
    상기 다마신 패턴에 제 1확산 방지막을 형성하는 단계;
    상기 제 1확산 방지막 전면에 알루미늄을 증착하여 제 2확산 방지막을 형성하는 단계;
    상기 제 2확산 방지막을 형성한 후, 어닐링 공정이 수행되는 단계; 및
    상기 제 2확산 방지막의 상측에는 소정의 씨드층을 형성하는 단계;가 포함되고,
    상기 씨드층은 후속공정시 형성되는 구리배선층의 성장을 촉진시키는 역할을 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1확산 방지막은 Ti와 TiN 또는 이들의 적층구조로 제공되고,
    상기 제 1확산 방지막은 7±3nm 범위의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 어닐링 공정에 의해 상기 제 2확산 방지막과 제 1확산 방지막간에 소정의 화학 반응이 일어나고, 이에 따라 상기 제 2확산 방지막의 하측에는 Al3Ti층이 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 어닐링 공정은 400~500℃ 범위의 온도에서 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020050131186A 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법 KR100702803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131186A KR100702803B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131186A KR100702803B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100702803B1 true KR100702803B1 (ko) 2007-04-03

Family

ID=38160695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131186A KR100702803B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100702803B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052243A (ko) * 1995-12-15 1997-07-29 김주용 반도체 소자의 금속배선 형성 방법
KR20000027932A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 비트라인 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052243A (ko) * 1995-12-15 1997-07-29 김주용 반도체 소자의 금속배선 형성 방법
KR20000027932A (ko) * 1998-10-29 2000-05-15 김영환 반도체 소자의 비트라인 형성 방법

Similar Documents

Publication Publication Date Title
US8053901B2 (en) Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
CN100470787C (zh) 半导体器件及其制造方法
US9165883B2 (en) Interconnection structure for an integrated circuit
KR20070036528A (ko) 이미지 센서 및 그 제조방법
WO2004082017A1 (en) Method for manufacturing a semiconductor component having a barrier-lined opening
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
US20080067689A1 (en) Deep Via Construction for a Semiconductor Device and a Method of Manufacturing Same
CN100452387C (zh) 具有多层铜线路层的半导体器件及其制造方法
US7186637B2 (en) Method of bonding semiconductor devices
US8508033B2 (en) Semiconductor device
KR20070087856A (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100702803B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100588664B1 (ko) 반도체 소자의 구리확산 방지막 형성방법
KR20070068920A (ko) 반도체 다마신 공정에서의 금속배선 형성 방법
KR100367487B1 (ko) 반도체소자의 제조방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
KR100702802B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070112977A (ko) 듀얼 다마신 패턴 형성 방법
KR20070046376A (ko) 반도체 소자의 구리 금속배선 형성방법
KR100862826B1 (ko) 반도체 소자의 구리배선 형성방법
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100808794B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee