JP2001035917A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001035917A
JP2001035917A JP11204823A JP20482399A JP2001035917A JP 2001035917 A JP2001035917 A JP 2001035917A JP 11204823 A JP11204823 A JP 11204823A JP 20482399 A JP20482399 A JP 20482399A JP 2001035917 A JP2001035917 A JP 2001035917A
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
copper
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11204823A
Other languages
English (en)
Inventor
Tatsuyuki Saito
達之 齋藤
Tadashi Ohashi
直史 大橋
Junji Noguchi
純司 野口
Hide Yamaguchi
日出 山口
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11204823A priority Critical patent/JP2001035917A/ja
Publication of JP2001035917A publication Critical patent/JP2001035917A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 埋込配線を有する半導体装置において、配線
構成元素の拡散バリア性を向上させ、かつ、配線容量を
低減する。 【解決手段】 埋込配線構造で構成される第２層配線１
１Ｌ２および第３層配線１１Ｌ３の導体膜１３の表面を
囲むように酸化シリコン膜よりも誘電率の高い窒化シリ
コン膜からなる絶縁膜１４を形成し、その絶縁膜１４を
配線毎に分離されるように形成した。これにより、隣接
配線間が絶縁膜１４によって接続されるのを防ぐように
した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特に、半導体装置を構成する配線
の形成方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】本発明者が検討した配線形成技術は、例
えばダマシン（Damascene ）法またはデュアルダマシン
（Dual-Damascene）法と呼ばれる配線形成技術である。
ダマシン法は、絶縁膜に配線形成用の溝を形成した後、
その絶縁膜上および配線形成用の溝内に配線形成用の導
体膜を被着し、さらに、その導体膜を配線形成用の溝内
のみに残すように、例えば化学的機械的研磨法（ＣＭ
Ｐ；Chemical MechanicalPolishing ）によって研磨す
ることにより、配線形成用の溝内に埋込配線を形成する
方法である。また、デュアルダマシン法は、ダマシン法
を応用した方法であり、絶縁膜に配線形成用の溝および
下層配線等との接続を行うための接続孔を形成した後、
その絶縁膜上、配線形成用の溝および接続孔内に配線形
成用の導体膜を被着し、さらに、その導体膜を溝および
接続孔内のみに残すようにＣＭＰによって研磨すること
により、配線形成用の溝内に埋込配線を形成し、かつ、
接続孔内にプラグを形成する方法である。いずれの場合
においても、配線形成用の導体膜には、例えば銅（Ｃ
ｕ）等のような低抵抗な材料が使用されるが、銅は熱や
電界等によって絶縁膜中に拡散され易いので、これを防
ぐために配線形成用の溝内に、Ｃｕの拡散防止用のバリ
ア導体膜を形成した後、上記配線形成用の導体膜を形成
するのが一般的である。
【０００３】また、本発明者が検討した埋込配線の形成
技術の一例においては、上記いずれの方法においても、
配線形成用の溝が形成された絶縁膜の上面上の全面に、
その埋込配線の上面を覆うように、例えば窒化シリコン
膜等のような高誘電率材料からなるバリア用の絶縁膜を
堆積することにより、埋込配線中の銅が埋込配線の上面
側から絶縁膜中に拡散するのを防止している。
【０００４】また、本発明者が検討したデュアルダマシ
ン法の一例においては、上記接続孔を形成するための第
１の絶縁膜の上面上であり、かつ、上記配線形成用の溝
を形成する第２の絶縁膜の下層に、例えば窒化シリコン
膜等のようなマスク膜を予め形成しておき、上記第２の
絶縁膜に配線形成用の溝を形成するためのエッチング処
理に際して、そのマスク膜をエッチングマスクとして、
そのマスク膜から露出する第１の絶縁膜をエッチング除
去することにより、上記接続孔を穿孔するものである
が、そのマスク膜を上記第１の絶縁膜の上面上の全面に
形成している。
【０００５】なお、埋込配線技術については、例えば株
式会社プレスジャーナル、「月刊セミコンダクタワール
ド１９９６年１２月号」ｐ１２９〜ｐ１３４に記載があ
り、デュアルダマシン配線の現状と課題等について詳細
に説明されている。
【０００６】
【発明が解決しようとする課題】ところが、上記高誘電
率材料からなるバリア用の絶縁膜やマスク膜を複数の配
線に対して平面的に重なるように形成する技術において
は、以下の課題があることを本発明者は見出した。
【０００７】すなわち、高誘電率材料からなるバリア用
の絶縁膜やマスク膜を通じて同層の配線間に電気的なパ
ス（比較的大きな並列の容量成分）が形成され、同層の
配線層間における配線容量が増大する結果、信号遅延が
生じ、半導体装置の動作速度の向上が阻害される。
【０００８】本発明の目的は、埋込配線を有する半導体
装置において、配線構成元素の拡散バリア性を向上さ
せ、かつ、配線容量を低減することのできる技術を提供
することにある。
【０００９】また、本発明の目的は、埋込配線を有する
半導体装置の動作速度を向上させることのできる技術を
提供することにある。
【００１０】また、本発明の目的は、埋込配線を有する
半導体装置の信頼性を向上させることのできる技術を提
供することにある。
【００１１】さらに、本発明の目的は、埋込配線を有す
る半導体装置の歩留まりを向上させることのできる技術
を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】すなわち、(1) 本発明は、第１の絶縁膜に
形成された複数の溝または孔と、前記複数の溝または孔
内に形成された銅系導体膜と、前記第１の絶縁膜よりも
誘電率の高い材料からなり、かつ、前記複数の溝または
孔内における銅系導体膜の各々の上面を覆う複数の第２
の絶縁膜とを有し、前記複数の第２の絶縁膜は互いに分
離された状態で設けられているものである。
【００１５】(2)本発明は、第１の絶縁膜に形成された
複数の溝と、前記複数の溝内に形成された銅系導体膜
と、前記第１の絶縁膜よりも誘電率の高い材料からな
り、かつ、前記複数の溝内における銅系導体膜の各々の
底面に設けられた複数の第３の絶縁膜とを有し、前記複
数の第３の絶縁膜は互いに分離された状態で設けられて
いるものである。
【００１６】(3) 本発明は、第１の絶縁膜に形成された
複数の溝または孔と、前記複数の溝または孔内に形成さ
れた銅系導体膜と、前記第１の絶縁膜よりも誘電率の高
い材料からなり、かつ、前記複数の溝または孔内におけ
る銅系導体膜の各々の上面を互いに分離された状態で覆
う複数の第２の絶縁膜と、前記第１の絶縁膜よりも誘電
率の高い材料からなり、かつ、前記複数の溝内における
銅系導体膜の各々の底面に互いに分離された状態で設け
られた複数の第３の絶縁膜とを有するものである。
【００１７】(4) 本発明は、上記(1) または(3) におい
て、前記銅系導体膜の上面を前記第１の絶縁膜の上面よ
りも窪ませて、その窪ませた部分に前記第２の絶縁膜を
形成したものである。
【００１８】(5) 本発明は、上記(2) または(4) におい
て、前記第３の絶縁膜をその下層の絶縁膜に接続孔を穿
孔する際のエッチングマスクとして用いるものである。
【００１９】(6) 本発明は、上記(1) 〜(5) において、
前記銅系導体膜の側面に、前記第１の絶縁膜よりも誘電
率の高い第４の絶縁膜を設けたものである。
【００２０】(7) 本発明は、上記(1) 〜(6) において、
前記銅系導体膜の表面に接して銅の拡散を抑制する導体
膜を設けたものである。
【００２１】(8) 本発明は、第１の絶縁膜に形成された
複数の溝または孔と、前記複数の溝または孔内に形成さ
れた銅系導体膜と、前記複数の溝または孔内における銅
系導体膜の各々の表面の少なくとも一部を覆い、かつ、
前記銅系導体膜の銅の拡散を抑制する絶縁膜とを有し、
前記銅の拡散を抑制する絶縁膜は各々の銅系導体膜毎に
形成され互いに分離されているものである。
【００２２】(9) 本発明は、（ａ）第１の絶縁膜に複数
の溝または孔を形成する工程と、（ｂ）前記第１の絶縁
膜において前記複数の溝または孔内の少なくとも配線が
接する部分を前記第１の絶縁膜よりも誘電率の高い絶縁
膜に改質する工程と、（ｃ）前記複数の溝または孔内に
導体膜を埋め込む工程とを有するものである。
【００２３】(10)本発明は、（ａ）絶縁膜上に、接続孔
形成用のエッチングマスクである第３の絶縁膜を配線毎
に互いに分離されるように形成した後、それを覆うよう
に第１の絶縁膜を形成する工程と、（ｂ）前記第１の絶
縁膜に複数の溝または接続孔をエッチング処理によって
形成し、かつ、前記第３の絶縁膜をエッチングマスクと
してそこから露出する絶縁膜をエッチング除去すること
により、その絶縁膜に接続孔を形成する工程とを有する
ものである。
【００２４】(11)本発明は、（ａ）第１の絶縁膜に複数
の溝または孔を形成する工程と、（ｂ）前記第１の絶縁
膜において前記複数の溝または孔内の少なくとも配線が
接する部分を窒化することで第４の絶縁膜を形成する工
程と、（ｃ）前記複数の溝または孔から露出する導体部
分に対して還元処理する工程と、（ｄ）前記複数の溝ま
たは孔内に導体膜を埋め込む工程とを有するものであ
る。
【００２５】(12)本発明は、上記(11)において、前記工
程（ｂ）は、窒素、アンモニアまたは窒素水素混合ガス
の雰囲気中で熱処理またはプラズマ処理を行い、前記工
程（ｃ）は、水素またはアンモニアガス雰囲気中で熱処
理またはプラズマ処理を行うものである。
【００２６】(13)本発明は、上記(1)、(3)、(4) 、(5)、
(6) または(7) において、前記第２の絶縁膜が、Ｓｉx
Ｎy またはＳｉＯＮからなるものである。
【００２７】(14)本発明は、上記(8) において、前記銅
の拡散を抑制する絶縁膜が、Ｓｉx Ｎy またはＳｉＯＮ
からなるものである。
【００２８】(15)本発明は、上記(8) 、(14)において、
前記銅系導体膜の表面に接して銅の拡散を抑制する導体
膜を設けたものである。
【００２９】(16)本発明は、上記(2)、(3)、(4)、(5) 、
(6) 、(7) または(10)において、前記第３の絶縁膜が、
Ｓｉx Ｎy またはＳｉＯＮからなるものである。
【００３０】(17)本発明は、上記(6) 、(7) または(11)
において、前記第４の絶縁膜が、ＳｉＮまたはＳｉＯＮ
からなるものである。
【００３１】(18)本発明は、上記(7) または(15)におい
て、前記銅の拡散を抑制する導体膜が、ＴｉＮ、ＴｉＯ
Ｎ、ＴｉＳｉＮ、ＴａＮ、ＴａＯＮ、ＴａＳｉＮ、Ｗ
Ｎ、ＷＳｉＮまたはＷＯＮからなるものである。
【００３２】(19)本発明は、上記(1) 〜(18)において、
前記第１の絶縁膜がＳＯＧ膜、ＳｉＯＦ膜、ポリイミド
膜または炭素を含んだ絶縁膜からなり、前記第２の絶縁
膜がＴＥＯＳ膜からなるものである。
【００３３】(20)本発明は、第１の絶縁膜に形成された
複数の溝または孔と、前記複数の溝または孔内に形成さ
れた銅系導体膜と、前記複数の溝または孔内における銅
系導体膜の各々の表面の少なくとも一部を覆い、前記銅
系導体膜の銅の拡散を抑制する絶縁膜とを有し、前記銅
の拡散を抑制する絶縁膜は各々の銅系導体膜毎に互いに
分離されているものである。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。また、本実
施の形態においては、ｐチャネル型のＭＩＳＦＥＴ（Me
tal Insulator Semiconductor Field Effect Transisto
r ）をｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴを
ｎＭＩＳと略す。
【００３５】（実施の形態１）本実施の形態１において
は、例えばツイン・ウエル方式のＣＭＩＳ（Compliment
ary MIS)回路を有する半導体装置に本発明を適用した場
合について説明する。図１は、その半導体装置の要部断
面図である。半導体基板１は、例えばｎ−形のＳｉ単結
晶からなり、その主面には、例えばｎウエル２ｎおよび
ｐウエル２ｐが形成されている。ｎウエル２ｎには、例
えばｎ形不純物のリンまたはＡｓが導入され、ｐウエル
２ｐには、例えばｐ形不純物のホウ素が導入されてい
る。半導体基板１の主面には、例えば溝型の分離部３が
形成されている。すなわち、分離部３は、半導体基板１
の厚さ方向に掘られた溝内に、例えば酸化シリコン膜か
らなる絶縁膜が埋め込まれて形成されている。なお、分
離部３はＬＯＣＯＳ（LocalOxidization of Silicon）
法等によって形成されたフィールド絶縁膜で形成しても
良い。
【００３６】この分離部３によって囲まれた活性領域に
は、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されてい
る。ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜４
は、例えば酸化シリコン膜からなり、熱酸化法等によっ
て形成されている。このゲート絶縁膜４に対して窒化処
理を施すことにより、ゲート絶縁膜４と半導体基板１と
の界面に窒素を偏析させても良い。また、ｎＭＩＳＱｎ
およびｐＭＩＳＱｐのゲート電極５は、例えば低抵抗ポ
リシリコンの単体膜からなる。ただし、ゲート電極５
は、例えば低抵抗ポリシリコン膜上にタングステンシリ
サイド等のようなシリサイド膜を設けた、いわゆるポリ
サイド構造としても良いし、低抵抗ポリシリコン膜上に
窒化チタンや窒化タングステン等のようなバリア層を介
してタングステン等のような金属膜を設けた、いわゆる
ポリメタル構造としても良い。ｎＭＩＳＱｎの半導体領
域６は、例えばリンまたはヒ素を、ゲート電極５をマス
クとして半導体基板１にイオン注入法等によって導入す
ることにより、ゲート電極５に対して自己整合的に形成
されている。また、ｐＭＩＳＱｐの半導体領域７は、例
えばホウ素を、ゲート電極５をマスクとして半導体基板
１にイオン注入法等によって導入することにより、ゲー
ト電極５に対して自己整合的に形成されている。
【００３７】半導体基板１の主面上には、例えば酸化シ
リコン膜からなる層間絶縁膜８ａが形成されている。層
間絶縁膜８ａには、例えば平面略円形状の複数の接続孔
９ａが穿孔されている。各接続孔９ａ内には、例えばタ
ングステン等のような導体膜１０が埋め込まれている。
導体膜１０は、半導体領域６，７と電気的に接続されて
いる。層間絶縁膜８ａの上面には、第１層配線１１Ｌ１
が形成されている。第１層配線１１Ｌ１は、例えばタン
グステンからなり、通常のフォトリソグラフィ技術およ
びエッチング技術によってパターン形成されている。こ
の第１層配線１１Ｌは、上記導体膜１０と電気的に接続
されている。
【００３８】また、層間絶縁膜８ａの主面上には、例え
ば酸化シリコン膜からなる層間絶縁膜８ｂが堆積されて
おり、これによって第１層配線１１Ｌ１の上面および側
面が覆われている。この層間絶縁膜８ｂ上には、例えば
酸化シリコン膜からなる層間絶縁膜８ｃが堆積されてい
る。層間絶縁膜８ｃには、配線溝１２ａが形成されてい
る。配線溝１２ａは、例えば平面帯状に形成されてい
る。また、配線溝１２ａの底面から露出する層間絶縁膜
８ｂの一部には、例えば平面略円形状の接続孔９ｂが穿
孔されている。そして、上記配線溝１２ａおよび接続孔
９ｂ内には、例えば銅からなる導体膜１３が埋め込まれ
て第２層配線１１Ｌ２が形成されている。第２層配線１
１Ｌ２は、接続孔９ｂを通じて第１層配線１１Ｌ１と電
気的に接続されている。この配線溝１２ａおよび接続孔
９ｂ内の導体膜１３は一体的に形成されている。この導
体膜１３の表面（底面、側面および上面）は、例えば窒
化シリコン膜からなる絶縁膜１４によって被覆されてい
る。この絶縁膜１４は導体膜１３の表面に直接接した状
態で形成されている。すなわち、第２層配線１１Ｌ２を
構成する銅からなる導体膜１３の表面が、層間絶縁膜８
ｂ、８ｃ等よりも誘電率の高い絶縁膜１４が接した状態
で覆われている。誘電率の高い物質と低い物質とを直列
に並べた場合、誘電率の高い物質中での電界強度は低下
する。したがって、銅からなる導体膜１３の表面に誘電
率の高い絶縁膜１４が接するように形成することによ
り、導体膜１３表面での電界強度を弱めることができる
ので、銅の拡散を抑制することが可能となる。また、絶
縁膜１４が隣接配線毎に分離されていることにより、絶
縁膜１４を通じて隣接配線間に大容量のパスが形成され
るのを防止できるので、隣接配線間の容量を低減させる
ことが可能となる。これにより、半導体装置の動作速度
を向上させることが可能となる。さらに、本実施の形態
１においては、第２層配線１１Ｌ２の上面が層間絶縁膜
８ｃの上面よりも若干低くなるように形成され、それに
よって形成された窪みに上記絶縁膜１４のうちのキャッ
プ絶縁膜１４ｃが形成されている。これにより、キャッ
プ絶縁膜１４ｃによる段差を無くし平坦性を向上させる
ことができるので、段差に起因する微細配線の不良発生
率を低減できる。このため、半導体装置の信頼性および
歩留まりを向上させることが可能となっている。絶縁膜
１４の誘電率は、例えば５より大きいものが好ましい。
【００３９】また、層間絶縁膜８ｃの主面上には、例え
ば酸化シリコン膜からなる層間絶縁膜８ｄが堆積されて
おり、これによって第２層配線１１Ｌ２の上面が覆われ
ている。この層間絶縁膜８ｄ上には、例えば酸化シリコ
ン膜からなる層間絶縁膜８ｅが堆積されている。層間絶
縁膜８ｅには、第３層配線１１Ｌ３が形成されている。
第３層配線１１Ｌ３および銅の拡散バリアの構造は、上
記第２層配線１１Ｌ２と同じである。すなわち、第３層
配線１１Ｌ３は、層間絶縁膜８ｅに形成された配線溝１
２ｂおよび接続孔９ｃ内に導体膜１３が埋め込まれて形
成され、接続孔９ｂを通じて第２層配線１１Ｌ２と電気
的に接続されている。そして、その導体膜１３の表面は
層間絶縁膜８ｄ，８ｅよりも誘電率の高い絶縁膜１４が
接した状態で覆われている。
【００４０】次に、本実施の形態１の半導体装置の製造
方法を説明する。ここでは、図１の第２層配線１１Ｌ２
および第３層配線１１Ｌ３を抜き出して説明する。
【００４１】図２は半導体装置の製造工程中における一
部破断要部斜視図である。この段階では、第２層配線１
１Ｌ２は形成されているが、第３層配線形成用の配線溝
は形成されていない。
【００４２】まず、層間絶縁膜８ｄの上面に、例えば窒
化シリコン膜等、層間絶縁膜８ｄ等よりも誘電率の高い
材料からなる絶縁膜（第３の絶縁膜）１４ａをＣＶＤ法
等によって形成する。続いて、図３に示すように、絶縁
膜１４ａをフォトリソグラフィ技術およびエッチング技
術によってパターニングする。本実施の形態１におい
て、絶縁膜１４ａは、後述のようにエッチングストッパ
として機能を有する膜であるが、銅の拡散を抑制する機
能も有している。したがって、それぞれの機能を有する
膜を別々に形成する場合に比べて製造工程の簡略化が可
能となる。この段階で絶縁膜１４ａは、配線の平面形状
に沿うように平面帯状に形成されている。すなわち、絶
縁膜１４ａは配線毎に分離されるようになっている。こ
れにより、絶縁膜１４ａを通じて隣接配線間に大容量の
パスが形成されるのを防止できるので、隣接配線間の容
量を低減させることが可能となる。ただし、絶縁膜１４
ａの幅は、後述の配線溝との合わせ余裕を確保する観点
等から配線よりも幅広となるように形成されている。絶
縁膜１４ａの一部には、第２層配線との接続孔を形成す
べく、例えば平面略円形状の開口部１５が形成されてい
る。その後、図４に示すように、層間絶縁膜８ｄ上に、
例えば酸化シリコン膜からなる層間絶縁膜８ｅをＣＶＤ
法等によって形成する。これにより、絶縁膜１４ａの表
面（上面、側面および開口部１５の内部）を被覆する。
【００４３】次いで、通常のフォトレジスト膜をマスク
としたエッチング処理を施すことにより、図５に示すよ
うに、層間絶縁膜８ｅに、配線溝１２ｂを形成する。こ
の配線溝１２ｂの形成処理の際、酸化シリコン膜の方が
窒化シリコン膜よりもエッチング除去され易い条件とす
ることにより、絶縁膜１４ａをエッチングマスクとして
開口部１５から露出する層間絶縁膜８ｄをエッチング除
去する。これにより、接続孔９ｃも形成する。この段階
では、接続孔９ｃの底部にキャップ絶縁膜１４ｃが残さ
れるので、第２層配線１１Ｌ２の上面が露出されない。
これにより、接続孔９ｃの形成時に埋込配線用の導体膜
１３の上部が削れてしまう問題やそれに起因する汚染の
問題を解消できる。したがって、半導体装置の信頼性お
よび歩留まりを向上させることが可能となる。続いて、
図６に示すように、層間絶縁膜８ｅ上、配線溝１２ｂ内
および接続孔９ｃ内に、例えば窒化シリコン膜等、層間
絶縁膜８ｄ，８ｅ等よりも誘電率の高い材料からなる絶
縁膜１４ｂをＣＶＤ法等によって形成する。配線溝１２
ｂの底部では上記絶縁膜１４ａ、１４ｂの重ね膜となる
ので他の部分よりも窒化シリコン膜が厚くなる。その
後、例えば異方性ドライエッチング処理を施すことによ
り、絶縁膜１４ｂをエッチバックし、かつ、接続孔９ｃ
の底部の絶縁膜１４ｂ、１４ｃを除去する。この処理に
より、図７に示すように、接続孔９ｃの底部から第２層
配線１１Ｌ２の上面の一部が露出されるが、配線溝１２
ｂおよび接続孔９ｃの内壁面には絶縁膜（第４の絶縁
膜）１４ｂが残される。
【００４４】次いで、図８に示すように、層間絶縁膜８
ｅ上、配線溝１２ｂ内および接続孔９ｃ内に、例えば銅
からなる導体膜１３をスパッタリング法、ＣＶＤ（Chem
icalVapor Deposition ）法またはメッキ法あるいはそ
れらの方法の組み合わせにより成膜する。この工程に先
立って、例えばＴｉＮ、ＴｉＯＮ、ＴｉＳｉＮ、Ｔａ
Ｎ、ＴａＯＮ、ＴａＳｉＮ、ＷＮ、ＷＳｉＮまたはＷＯ
Ｎからなる銅の拡散バリアとなる導体膜を層間絶縁膜８
ｅ上、配線溝１２ｂ内および接続孔９ｃ内にＣＶＤ法ま
たはスパッタリング法によって形成しても良い。このよ
うなバリア導体膜を設けることにより銅の拡散における
耐性をさらに向上させることが可能となる。また、銅を
堆積する際の密着性を向上させることも可能となる。こ
の導体膜１３の成膜処理工程後、熱処理により導体膜１
３を流動させて導体膜１３を接続孔９ｃおよび配線溝１
２ｂ内に良好に流し込むようにしても良い。その後、そ
の導体膜１３をＣＭＰ法等によってエッチバックするこ
とにより、図９に示すように、配線溝１２ｂおよび接続
孔９ｃ内のみに導体膜１３を残す。この際、導体膜１３
の上面が層間絶縁膜８ｅの上面よりも若干低くなるよう
にＣＭＰ条件または、後処理条件を設定する。また、層
間絶縁膜８ｅの上面も平坦になるように削る。
【００４５】次いで、図１０に示すように、層間絶縁膜
８ｅ上に、例えば窒化シリコン膜等、層間絶縁膜８ｅ等
よりも誘電率の高い材料からなるキャップ絶縁膜形成用
の絶縁膜１４をＣＶＤ法等によって堆積した後、その絶
縁膜１４をＣＭＰ法等によってエッチバックすることに
より、図１１に示すように、導体膜１３の上面のみにキ
ャップ絶縁膜（第２の絶縁膜）１４ｃを形成する。キャ
ップ絶縁膜１４ｃは窪みの中に埋め込まれ、その上面が
層間絶縁膜８ｅの上面とほぼ一致するように形成されて
いる。このため、平坦性を向上させることができる。こ
のようにして埋込配線構造の第３層配線１１Ｌ３を形成
し、かつ、導体膜１３中の銅の拡散を防ぐ絶縁膜１４を
第３層配線１１Ｌ３の導体膜１３の表面（底面、側面お
よび上面）に接した状態で取り囲むように形成する。
【００４６】これ以降は同様の埋込配線の形成工程を繰
り返すことにより多層埋込配線構造を有する半導体装置
を製造する。
【００４７】（実施の形態２）本実施の形態２において
は、埋込配線の他の形成方法の一例を説明する。ここで
は、前記実施の形態１と同様に、図１の第２層配線１１
Ｌ２および第３層配線１１Ｌ３を抜き出して説明する。
【００４８】図１２は、半導体装置の製造工程中の要部
断面図である。第２層配線１１Ｌ２におけるキャップ絶
縁膜１４ｃは前記実施の形態１とは異なり、通常のフォ
トリソグラフィ技術およびエッチング技術によってパタ
ーン形成されている。
【００４９】まず、層間絶縁膜８ｄ上に、例えば酸化シ
リコン膜からなる層間絶縁膜８ｆをＣＶＤ法等によって
形成する。これにより、キャップ絶縁膜１４ｃは層間絶
縁膜８ｆによって覆われる。続いて、層間絶縁膜８ｆ上
に、例えば窒化シリコン膜等からなる絶縁膜１６をパタ
ーン形成する。絶縁膜１６は、配線溝形成時のマスクと
なる膜であり、配線溝形成領域には、配線と同形状の開
口部１６ａが形成されている。この絶縁膜１６は、後ほ
ど除去されるので配線毎に分離されるように形成する必
要もない。
【００５０】次いで、図１３に示すように、層間絶縁膜
８ｆ上に、フォトレジスト膜１７をパターン形成する。
フォトレジスト膜１７は、接続孔形成時のマスクとなる
膜であり、接続孔形成領域には、例えば平面略円形状の
開口部１７ａが形成されている。続いて、フォトレジス
ト膜１７をエッチングマスクとして層間絶縁膜８ｆにエ
ッチング処理を施すことにより、図１４に示すように、
接続孔９ｃを穿孔する。この際、酸化シリコン膜の方
が、窒化シリコン膜よりもエッチング除去され易い条件
でエッチング処理を施すことにより、第２層配線１１Ｌ
２の上面のキャップ絶縁膜１４ｃをエッチングストッパ
として機能させる。したがって、この処理段階では接続
孔９ｃの底部にキャップ絶縁膜１４ｃが残されており、
第２層配線１１Ｌ２の上面は被覆されている。このよう
なエッチング条件にすることにより、接続孔９ｃの形成
時に第２層配線１１Ｌ２の導体膜１３が削られてしまう
問題やそれに起因する汚染の問題を解消できる。したが
って、半導体装置の信頼性および歩留まりを向上させる
ことが可能となる。その後、フォトレジスト膜１７（図
１３参照）を除去した後、絶縁膜１６をエッチングマス
クとして、層間絶縁膜８ｆをエッチング除去することに
より、図１５に示すように、配線溝１２ｂを形成する。
この際の配線溝１２ｂの深さは、例えば時間によって制
御されている。この段階においても接続孔９ｃの底部に
はキャップ絶縁膜１４ｃが残されている。なお、配線溝
１２ｂを形成した後に、上記フォトレジスト膜をエッチ
ングマスクとして接続孔９ｃを穿孔することも可能であ
る。
【００５１】次いで、絶縁膜１６を選択的にエッチング
除去する。すなわち、窒化シリコン膜の方が、酸化シリ
コン膜よりもエッチング除去され易い条件でエッチング
処理を施す。この際、接続孔９ｃの底部に残されたキャ
ップ絶縁膜１４ｃも窒化シリコン膜からなるので同時に
エッチング除去される。その結果、図１６に示すよう
に、接続孔９ｃの底部からは第２層配線１１Ｌ２の導体
膜１３の上面も露出される。上記絶縁膜１６は後述の銅
からなる導体膜のＣＭＰ処理時に除去するようにしても
良い。続いて、例えば窒素またはアンモニア雰囲気中に
おいてプラズマ処理を施すことにより、層間絶縁膜８ｆ
の表面、配線溝１２ｂおよび接続孔９ｃの内壁面部分を
改質させて図１７に示すように窒化膜（第４の絶縁膜）
１８を形成する。窒化膜１８は、例えばＳｉＮ、Ｓｉx
Ｎy （Ｓｉ3 Ｎ4 等）、ＳｉＯＮ等からなり、層間絶縁
膜８ｆ等よりも誘電率の高い材料からなる。すなわち、
この窒化膜１８は、銅の拡散を抑制するバリアとして機
能する膜である。バリア用の絶縁膜や導体膜をＣＶＤ法
で被着する場合は、その膜厚分、配線溝や接続孔の平面
寸法を大きくとる必要がある。しかし、本実施の形態２
の方法によれば、配線溝や接続孔の内壁面に露出する層
間絶縁膜８ｆ部分を改質させてバリア用の窒化膜１８を
形成するので、配線溝１２ｂや接続孔９ｃの平面寸法に
窒化膜１８の厚さを見込む必要がない。したがって、配
線の高密度設計が可能である。また、銅からなる導体膜
の断面積を大きくできるので、配線抵抗を低減できる。
また、窒化膜１８におけるＳｉＯＮは窒素の量が少ない
ので誘電率を下げることができる。このため、配線間容
量を低減できる。
【００５２】ところで、このような表面改質処理に際し
ては、処理条件によって銅からなる導体膜１３（ここで
は第２層配線１１Ｌ２の導体膜１３）の露出表面も窒化
され銅窒化膜が形成される。そこで、本実施の形態２に
おいては、上記表面改質処理後に、例えば水素雰囲気中
においてプラズマ処理または熱処理を施すことによって
銅窒化膜を除去する。
【００５３】次いで、前記実施の形態１と同様に銅から
なる導体膜を成膜する。本実施の形態２においては、例
えばメッキ法による導体膜の成膜方法を説明する。ま
ず、図１８に示すように、層間絶縁膜８ｆ上、配線溝１
２ｂ内および接続孔９ｃ内に、例えば銅からなる薄い導
体膜１３ａをスパッタリング法等によって形成する。こ
の導体膜１３ａはメッキ処理時におけるシード膜とな
る。なお、前記実施の形態１と同様に、導体膜１３ａの
形成処理に先立って、例えばＴｉＮ、ＴｉＯＮ、ＴｉＳ
ｉＮ、ＴａＮ、ＴａＯＮ、ＴａＳｉＮ、ＷＮ、ＷＳｉＮ
またはＷＯＮからなる銅の拡散バリアとなる導体膜をＣ
ＶＤ法またはスパッタリング法によって形成しても良
い。続いて、シード用の導体膜１３ａを形成した後、図
１９に示すように、そのシード用の導体膜１３ａ上に、
銅からなる導体膜１３ｂを、例えば電解メッキ法等によ
り形成する。この導体膜１３ｂの形成処理に際しては無
電解メッキ法を使用することもできる。その場合はシー
ド用の導体膜１３ａは形成しなくても良い。導体膜１３
ｂの成膜処理後、熱処理により導体膜１３ａ、１３ｂを
流動させて導体膜１３ａ、１３ｂを接続孔９ｃおよび配
線溝１２ｂ内に良好に流し込むようにしても良い。その
後、導体膜１３ｂをＣＭＰ法等によってエッチバックす
ることにより、図２０に示すように、配線溝１２ｂおよ
び接続孔９ｃ内のみに導体膜１３ａ，１３ｂを残す。本
実施の形態２においては、導体膜１３ａ、１３ｂの上面
が層間絶縁膜８ｅの上面とほぼ一致するようなＣＭＰ条
件を設定する。
【００５４】次いで、層間絶縁膜８ｆ上に、例えば窒化
シリコン膜等、層間絶縁膜８ｆ等よりも誘電率の高い材
料からなるキャップ絶縁膜形成用の絶縁膜をＣＶＤ法等
によって堆積した後、その絶縁膜を通常のフォトリソグ
ラフィ技術およびエッチング技術によってパターン形成
することにより、図２１に示すように、導体膜１３ｂの
上面を覆うようにキャップ絶縁膜１４ｃを形成する。こ
のようにして埋込配線構造の第３層配線１１Ｌ３を形成
し、かつ、導体膜１３ａ、１３ｂ中の銅の拡散を防ぐ窒
化膜１８を、第３層配線１１Ｌ３の導体膜１３の表面に
接した状態で形成する。この絶縁膜１８およびキャップ
絶縁膜１４ｃは配線毎に分離されている。したがって、
本実施の形態２においても前記実施の形態１と同様の効
果を得ることが可能となる。
【００５５】これ以降は同様の埋込配線の形成工程を繰
り返すことにより多層埋込配線構造を有する半導体装置
を製造する。
【００５６】（実施の形態３）本実施の形態３において
は、銅の拡散を抑制するバリアの材料が前記実施の形態
１，２と異なる。図２２は、半導体装置の製造工程中に
おける要部断面図である。層間絶縁膜８ｄには接続孔９
ｃが穿孔されており、その内部には導体膜１９が埋め込
まれている。導体膜１９は、例えばタングステン等から
なり、第２層配線１１Ｌ２と電気的に接続されている。
層間絶縁膜８ｅには配線溝１２ｂが形成され、その底面
からは導体膜１９の上面が露出されている。
【００５７】まず、層間絶縁膜８ｅ上および配線溝１２
ｂ内に、例えばタンタル（Ｔａ）からなるバリア膜２０
をスパッタリング法またはＣＶＤ法等によって形成す
る。続いて、酸素雰囲気中において熱処理を施すことに
より、バリア膜２０のうち、粒界等のバリア性の低い部
分を酸化して部分的に酸化タンタル（Ｔａx Ｏy ）にす
る。これにより、バリア膜（第１の膜）２０のうちで、
粒界等のバリア性の低い部分は、層間絶縁膜８ｄ，８ｅ
よりも誘電率の高い物質となる。すなわち、バリア膜２
０は銅の拡散を抑制する機能を有する。バリア膜２０の
導電性は確保されている。その後、図２３に示すよう
に、バリア膜２０上に、バリア用の導体膜２１をスパッ
タリング法またはＣＶＤ法等によって形成する。この導
体膜２１は、例えばＴａＮまたはＴａＯＮあるいは両方
を含む膜からなり、銅の拡散を抑制する機能を有する。
この際、下層の酸化タンタルからなるバリア膜２０が形
成されているので、配線溝１２ｂ内においても導体膜２
１の被着性を損なうことがない。すなわち、銅の拡散バ
リア性が高く、かつ、銅との密着性が高い窒化タンタル
を良好に被着することができる。また、タンタル成膜後
に窒化タンタルを成膜し、更に酸素雰囲気中で熱処理を
行うことにより、窒化タンタルが良好に形成されないと
ころや粒界部分を通じて酸素がタンタルに達し、タンタ
ルからなる導体膜２１の一部を酸化させることで、部分
的に酸化タンタルを形成するようにしても良い。これに
より、上記と同様の効果を得ることができる。
【００５８】次いで、前記実施の形態１，２と同様に、
銅からなる導体膜１３を形成した後、導体膜１３、２１
およびバリア膜２０をＣＭＰ法等によってエッチバック
することにより、図２４に示すように、配線溝１２ｂ内
にのみ導体膜１３，２１およびバリア膜２０を残し、埋
込配線構造の第３層配線１１Ｌ３を形成する。続いて、
前記実施の形態１，２と導体膜１３の上面のみを覆うよ
うに、キャップ絶縁膜１４ｃを通常のフォトリソグラフ
ィ技術およびエッチング技術によって形成する。
【００５９】このような本実施の形態３においても前記
実施の形態１，２と同様の効果を得ることが可能とな
る。特に、本実施の形態３においては、導体膜１３をバ
リア用の導体膜２１で囲み、さらに、その周囲を誘電率
の高いバリア膜２０およびキャップ絶縁膜１４ｃで取り
囲むことにより、銅の拡散バリア性を向上でき、かつ、
隣接配線間の容量を低減させることができる。
【００６０】（実施の形態４）本実施の形態４において
は、図２６に示すように、配線溝１２ｂ内に、埋込配線
を構成する導体膜１３の底面および側面に接した状態
で、例えばＴｉＮ、ＴｉＯＮ、ＴｉＳｉＮ、ＴａＮ、Ｔ
ａＯＮ、ＴａＳｉＮ、ＷＮ、ＷＳｉＮまたはＷＯＮから
なる銅の拡散バリアとなる導体膜２２が形成されてい
る。そして、その導体膜１３の上面を覆うように、キャ
ップ絶縁膜１４ｃが形成されている。キャップ絶縁膜１
４ｃは、通常のフォトリソグラフィ技術およびエッチン
グ技術によってパターン形成され、前記実施の形態１〜
３と同様に、個々の配線毎に分離されて形成されてい
る。ただし、前記実施の形態１と同様に、キャップ絶縁
膜１４ｃを埋め込むようにしても良い。本実施の形態４
においても、前記実施の形態１〜３と同様に、銅の拡散
バリア性を向上でき、かつ、隣接配線間の容量を低減さ
せることができる。なお、図２６は図１の第２層配線と
第３層配線部分のみを抜き出して示している。
【００６１】（実施の形態５）本実施の形態５において
は、図２７に示すように、配線溝１２ｂおよび接続孔９
ｃ内に、埋込配線を構成する導体膜１３の表面（上面を
除く）に接した状態で、上記導体膜２２が形成されてい
る。また、その導体膜１３上には、前記実施の形態２と
同様に、キャップ絶縁膜１４ｃが形成されている。ただ
し、前記実施の形態１と同様に、キャップ絶縁膜１４ｃ
を埋め込むようにしても良い。そして、配線溝１２ａ、
１２ｂの底面には、前記実施の形態１と同様に、接続孔
９ｃを形成する際のマスクとして機能する絶縁膜１４ａ
が形成されている。キャップ絶縁膜１４ｃおよび絶縁膜
１４ａは、前記実施の形態１と同様に、個々の配線毎に
分離されている。したがって、本実施の形態５において
も、前記実施の形態１〜３と同様に、銅の拡散バリア性
を向上でき、かつ、隣接配線間の容量を低減させること
ができる。なお、図２７は図１の第２層配線と第３層配
線部分のみを抜き出して示している。
【００６２】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００６３】例えば前記実施の形態１〜５においては、
バリア用の絶縁膜を窒化シリコン膜とした場合について
説明したが、これに限定されるものではなく、例えばＳ
ｉＯＮ膜を用いることもできる。この場合、バリア用の
絶縁膜中におけるＮの量が少ないので誘電率を下げるこ
とが可能となる。
【００６４】また、前記実施の形態１〜５においては、
層間絶縁膜が酸化シリコン膜からなり、かつ、バリア用
の絶縁膜が窒化シリコン膜からなる場合について説明し
たが、これに限定されるものではなく、例えば層間絶縁
膜を有機ＳＯＧ(Spin On Glass) 膜、ＳｉＯＦ膜、ポリ
イミド膜または炭素を含んだ絶縁膜とし、バリア用の絶
縁膜をＴＥＯＳ（Tetraethoxysilane ）膜などの相対的
に誘電率の高い膜としても良い。
【００６５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体装置およびその製造方法に適用し
た場合について説明したが、それに限定されるものでは
なく、例えばＤＲＡＭ（Dynamic Random Access Memor
y）、ＳＲＡＭ（Static Random Access Memory ）また
はフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasabl
e Programmable Read Only Memory ）等のようなメモリ
回路を有する半導体装置、マイクロプロセッサ等のよう
な論理回路を有する半導体装置あるいは上記メモリ回路
と論理回路とを同一半導体基板に設けている混載型の半
導体装置にも適用できる。
【００６６】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００６７】(1) ．本発明によれば、絶縁膜に形成され
た溝または孔内に配線を設けている半導体装置におい
て、配線構成元素の拡散バリア性を向上させ、かつ、配
線容量を低減させることが可能となる。これにより、半
導体装置の信頼性および歩留まりを向上させることが可
能となる。また、半導体装置の動作速度を向上させるこ
とが可能となる。
【００６８】(2) ．本発明によれば、前記銅系導体膜の
上面を前記第１の絶縁膜の上面よりも窪ませて、その窪
ませた部分に前記第２の絶縁膜を形成したことにより、
半導体装置を構成する配線層における平坦性を向上させ
ることが可能となる。したがって、半導体装置の歩留ま
りおよび信頼性を向上させることが可能となる。
【００６９】(3) ．本発明によれば、第１の絶縁膜に複
数の溝または孔を形成する工程と、前記第１の絶縁膜に
おいて前記複数の溝または孔内の少なくとも配線が接す
る部分を前記第１の絶縁膜よりも誘電率の高い絶縁膜に
改質する工程と、前記複数の溝または孔内に導体膜を埋
め込む工程とを有することにより、銅の拡散を抑制する
誘電率の高い絶縁膜を、溝や孔の断面寸法を増大させる
ことなく形成することができる。このため、配線密度を
向上させることができる。また、銅系導体膜の断面積を
増大させて配線抵抗を低減させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の要部
断面図である。
【図２】図１の半導体装置の配線形成工程中における一
部破断要部斜視図である。
【図３】図２に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図４】図３に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図５】図４に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図６】図５に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図７】図６に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図８】図７に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図９】図８に続く図１の半導体装置の配線形成工程中
における一部破断要部斜視図である。
【図１０】図９に続く図１の半導体装置の配線形成工程
中における一部破断要部斜視図である。
【図１１】図１０に続く図１の半導体装置の配線形成工
程中における一部破断要部斜視図である。
【図１２】本発明の他の実施の形態である半導体装置の
配線形成工程中における要部断面図である。
【図１３】図１２に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１４】図１３に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１５】図１４に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１６】図１５に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１７】図１６に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１８】図１７に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図１９】図１８に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２０】図１９に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２１】図２０に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２２】本発明のさらに他の実施の形態である半導体
装置の配線形成工程中における要部断面図である。
【図２３】図２２に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２４】図２３に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２５】図２４に続く半導体装置の配線形成工程中に
おける要部断面図である。
【図２６】本発明の他の実施の形態である半導体装置の
要部断面図である。
【図２７】本発明の他の実施の形態である半導体装置の
要部断面図である。
【符号の説明】
１ 半導体基板 ２ｐ ｐウエル ２ｎ ｎウエル ３ 分離部 ４ ゲート絶縁膜 ５ ゲート電極 ６ 半導体領域 ７ 半導体領域 ８ａ〜８ｆ 層間絶縁膜 ９ａ〜９ｃ 接続孔 １０ 導体膜 １１Ｌ１ 第１層配線 １１Ｌ２ 第２層配線 １１Ｌ３ 第３層配線 １２ａ、１２ｂ 配線溝 １３ 導体膜 １３ａ、１３ｂ 導体膜 １４ 絶縁膜 １４ａ 絶縁膜（第３の絶縁膜） １４ｂ 絶縁膜（第４の絶縁膜） １４ｃ キャップ絶縁膜（第２の絶縁膜） １５ 開口部 １６ 絶縁膜 １６ａ 開口部 １７ フォトレジスト膜 １７ 開口部 １８ 窒化膜（第４の絶縁膜） １９ 導体膜 ２０ バリア膜（第１の膜） ２１ 導体膜 ２２ 導体膜 Ｑp ｐＭＩＳ Ｑn ｎＭＩＳ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 純司 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 山口 日出 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 大和田 伸郎 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F033 HH11 HH19 HH21 HH27 HH28 HH30 HH32 HH33 HH34 HH35 JJ01 JJ11 JJ19 JJ27 JJ28 JJ30 JJ32 JJ33 JJ34 JJ35 KK01 KK11 KK19 KK27 KK28 KK30 KK32 KK33 KK34 KK35 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 QQ00 QQ09 QQ16 QQ25 QQ28 QQ31 QQ37 QQ48 QQ73 QQ75 QQ90 QQ92 RR04 RR06 RR08 SS11 TT02 TT06 TT07 XX10 XX25 XX27 XX28

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の絶縁膜に形成された複数の溝また
    は孔と、前記複数の溝または孔内に形成された銅系導体
    膜と、前記第１の絶縁膜よりも誘電率の高い材料からな
    り、かつ、前記複数の溝または孔内における銅系導体膜
    の各々の上面を覆う複数の第２の絶縁膜とを有し、前記
    複数の第２の絶縁膜は互いに分離された状態で設けられ
    ていることを特徴とする半導体装置。
  2. 【請求項２】 第１の絶縁膜に形成された複数の溝と、
    前記複数の溝内に形成された銅系導体膜と、前記第１の
    絶縁膜よりも誘電率の高い材料からなり、かつ、前記複
    数の溝内における銅系導体膜の各々の底面に設けられた
    複数の第３の絶縁膜とを有し、前記複数の第３の絶縁膜
    は互いに分離された状態で設けられていることを特徴と
    する半導体装置。
  3. 【請求項３】 第１の絶縁膜に形成された複数の溝また
    は孔と、前記複数の溝または孔内に形成された銅系導体
    膜と、前記第１の絶縁膜よりも誘電率の高い材料からな
    り、かつ、前記複数の溝または孔内における銅系導体膜
    の各々の上面を互いに分離された状態で覆う複数の第２
    の絶縁膜と、前記第１の絶縁膜よりも誘電率の高い材料
    からなり、かつ、前記複数の溝内における銅系導体膜の
    各々の底面に互いに分離された状態で設けられた複数の
    第３の絶縁膜とを有することを特徴とする半導体装置。
  4. 【請求項４】 請求項１または３記載の半導体装置にお
    いて、前記銅系導体膜の上面を前記第１の絶縁膜の上面
    よりも窪ませて、その窪ませた部分に前記第２の絶縁膜
    を形成したことを特徴とする半導体装置。
  5. 【請求項５】 請求項２または４記載の半導体装置にお
    いて、前記第３の絶縁膜をその下層の絶縁膜に接続孔を
    穿孔する際のエッチングマスクとして用いることを特徴
    とする半導体装置。
  6. 【請求項６】 請求項１〜５のいずれか１項に記載の半
    導体装置において、前記銅系導体膜の側面に、前記第１
    の絶縁膜よりも誘電率の高い第４の絶縁膜を設けたこと
    を特徴とする半導体装置。
  7. 【請求項７】 第１の絶縁膜に形成された複数の溝また
    は孔と、前記複数の溝または孔内に形成された銅系導体
    膜と、前記第１の絶縁膜よりも誘電率の高い材料からな
    り、かつ、前記銅系導体膜の少なくとも一部を囲む第１
    の膜とを有し、前記第１の膜は互いに分離された状態で
    設けられていることを特徴とする半導体装置。
  8. 【請求項８】 請求項１〜７のいずれか１項に記載の半
    導体装置において、前記銅系導体膜の表面に接して銅の
    拡散を抑制する導体膜を設けたことを特徴とする半導体
    装置。
  9. 【請求項９】（ａ）第１の絶縁膜に複数の溝または孔を
    形成する工程と、（ｂ）前記第１の絶縁膜において前記
    複数の溝または孔内の少なくとも配線が接する部分を前
    記第１の絶縁膜よりも誘電率の高い第２の絶縁膜に改質
    する工程と、（ｃ）前記複数の溝または孔内に導体膜を
    埋め込む工程とを有することを特徴とする半導体装置の
    製造方法。
  10. 【請求項１０】 （ａ）絶縁膜上に、接続孔形成用のエ
    ッチングマスクである第３の絶縁膜を配線毎に互いに分
    離されるように形成した後、それを覆うように第１の絶
    縁膜を形成する工程と、（ｂ）前記第１の絶縁膜に複数
    の溝または接続孔をエッチング処理によって形成し、か
    つ、前記第３の絶縁膜をエッチングマスクとしてそこか
    ら露出する絶縁膜をエッチング除去することにより、そ
    の絶縁膜に接続孔を形成する工程とを有することを特徴
    とする半導体装置の製造方法。
JP11204823A 1999-07-19 1999-07-19 半導体装置およびその製造方法 Pending JP2001035917A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11204823A JP2001035917A (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11204823A JP2001035917A (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001035917A true JP2001035917A (ja) 2001-02-09

Family

ID=16496983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11204823A Pending JP2001035917A (ja) 1999-07-19 1999-07-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001035917A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019650A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Dispositif a semiconducteur et son procede de production
JP2003509862A (ja) * 1999-09-14 2003-03-11 コミツサリア タ レネルジー アトミーク 集積回路における誘電材料層を介した銅接続の形成方法
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
WO2005053008A1 (ja) * 2003-11-28 2005-06-09 Tokyo Electron Limited 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
JP2011009636A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd ビアホールの形成方法
JP2019518333A (ja) * 2016-06-01 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003509862A (ja) * 1999-09-14 2003-03-11 コミツサリア タ レネルジー アトミーク 集積回路における誘電材料層を介した銅接続の形成方法
WO2003019650A1 (fr) * 2001-08-29 2003-03-06 Tokyo Electron Limited Dispositif a semiconducteur et son procede de production
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2004031937A (ja) * 2002-05-21 2004-01-29 Agere Systems Inc 半導体デバイス障壁層
JP2011205155A (ja) * 2002-05-21 2011-10-13 Agere Systems Inc 半導体デバイス障壁層
CN1296986C (zh) * 2002-08-30 2007-01-24 茂德科技股份有限公司 后端制作工艺整合的方法
WO2005053008A1 (ja) * 2003-11-28 2005-06-09 Tokyo Electron Limited 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
KR100789858B1 (ko) * 2003-11-28 2008-01-02 동경 엘렉트론 주식회사 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법
US7772130B2 (en) 2003-11-28 2010-08-10 Tokyo Electron Limited Insulation film forming method, insulation film forming system, and semiconductor device manufacturing method
JP2011009636A (ja) * 2009-06-29 2011-01-13 Oki Semiconductor Co Ltd ビアホールの形成方法
JP2019518333A (ja) * 2016-06-01 2019-06-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化
US10870911B2 (en) 2016-06-01 2020-12-22 Applied Materials, Inc. High pressure ammonia nitridation of tunnel oxide for 3DNAND applications

Similar Documents

Publication Publication Date Title
JP4118029B2 (ja) 半導体集積回路装置とその製造方法
US6724085B2 (en) Semiconductor device with reduced resistance plug wire for interconnection
US20110263113A1 (en) Method for manufacturing a semiconductor device
KR100514673B1 (ko) 낸드 플래시 메모리 소자의 제조 방법
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
KR20120041642A (ko) 반도체 소자
US20090194845A1 (en) Semiconductor device comprising a capacitor in the metallization system and a method of forming the capacitor
US6696732B2 (en) Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements
KR100273987B1 (ko) 디램 장치 및 제조 방법
JP2007142208A (ja) 半導体装置及びその製造方法
US6858914B2 (en) Semiconductor device with fuses
JP2001257325A (ja) 半導体記憶装置及びその製造方法
US6620672B1 (en) SOI DRAM with buried capacitor under the digit lines utilizing a self aligning penetrating storage node contact formation
JP2001035917A (ja) 半導体装置およびその製造方法
US6479377B1 (en) Method for making semiconductor devices having contact plugs and local interconnects
JP4639524B2 (ja) 半導体装置の製造方法
US8941182B2 (en) Buried sublevel metallizations for improved transistor density
US6511919B1 (en) Contacts for a bit line and a storage node in a semiconductor device
JP3677755B2 (ja) 半導体装置及びその製造方法
US7348637B2 (en) Semiconductor device and method of manufacturing the same
US6124638A (en) Semiconductor device and a method of manufacturing the same
KR100374956B1 (ko) 반도체 장치 및 그 제조 방법
US9379199B2 (en) Semiconductor device including a contact plug with barrier materials
US7084057B2 (en) Bit line contact structure and fabrication method thereof
US7645653B2 (en) Method for manufacturing a semiconductor device having a polymetal gate electrode structure