JP2003197742A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003197742A JP2003197742A JP2001395237A JP2001395237A JP2003197742A JP 2003197742 A JP2003197742 A JP 2003197742A JP 2001395237 A JP2001395237 A JP 2001395237A JP 2001395237 A JP2001395237 A JP 2001395237A JP 2003197742 A JP2003197742 A JP 2003197742A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- dielectric constant
- low dielectric
- modulus
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 230000004888 barrier function Effects 0.000 claims description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 229910044991 metal oxide Inorganic materials 0.000 claims description 22
- 150000004706 metal oxides Chemical class 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 19
- 229910052758 niobium Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 4
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 194
- 238000000137 annealing Methods 0.000 description 13
- 230000035882 stress Effects 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- 229910010271 silicon carbide Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 description 4
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101150016011 RR11 gene Proteins 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ショート不良が生じず、高速で動作可能な半
導体装置を提供する。 【解決手段】 素子（３０）が形成された半導体基板
（２４）と、前記半導体基板上に形成され、３以下の比
誘電率を有する低誘電率絶縁膜（１４）中に埋め込まれ
たプラグ（１９ａ）および配線層（１９ｂ）とを具備す
る半導体装置である。前記低誘電率絶縁膜とプラグの間
には、前記プラグ側面に接触して、ヤング率が１５ＧＰ
ａ以上の高ヤング率絶縁膜（１６）が配設されることを
特徴とする。
導体装置を提供する。 【解決手段】 素子（３０）が形成された半導体基板
（２４）と、前記半導体基板上に形成され、３以下の比
誘電率を有する低誘電率絶縁膜（１４）中に埋め込まれ
たプラグ（１９ａ）および配線層（１９ｂ）とを具備す
る半導体装置である。前記低誘電率絶縁膜とプラグの間
には、前記プラグ側面に接触して、ヤング率が１５ＧＰ
ａ以上の高ヤング率絶縁膜（１６）が配設されることを
特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率層間絶縁
膜を用いた多層配線構造を有する半導体装置、およびそ
の製造方法に関する。
膜を用いた多層配線構造を有する半導体装置、およびそ
の製造方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩの動作を高速化するため
に、３以下の低い比誘電率を有する材料が層間絶縁膜と
して使用されている。このような低誘電率絶縁膜は、一
般にヤング率が１０ＧＰａ前後からそれ以下と低い。配
線材料として用いられるＣｕの線膨張係数は約１６ｐｐ
ｍと大きいが、Ｃｕ配線を形成する場合には、ＴａやＴ
ｉといった高融点金属やその化合物からなるバリアメタ
ル層が、層間絶縁膜との間に形成される。バリアメタル
の線膨張係数は１０ｐｐｍ以下とＣｕと比較して小さい
ため、アニールやシンターといった高温プロセス中に、
Ｃｕとの線膨張係数差に起因して、バリアメタル層には
大きな熱応力が生じてしまう。
に、３以下の低い比誘電率を有する材料が層間絶縁膜と
して使用されている。このような低誘電率絶縁膜は、一
般にヤング率が１０ＧＰａ前後からそれ以下と低い。配
線材料として用いられるＣｕの線膨張係数は約１６ｐｐ
ｍと大きいが、Ｃｕ配線を形成する場合には、ＴａやＴ
ｉといった高融点金属やその化合物からなるバリアメタ
ル層が、層間絶縁膜との間に形成される。バリアメタル
の線膨張係数は１０ｐｐｍ以下とＣｕと比較して小さい
ため、アニールやシンターといった高温プロセス中に、
Ｃｕとの線膨張係数差に起因して、バリアメタル層には
大きな熱応力が生じてしまう。
【０００３】低誘電率絶縁膜のヤング率が十分に大きけ
れば、Ｃｕの熱膨張を抑制して、バリアメタル層にかか
る応力を抑えることが可能である。しかしながら、上述
したように、低誘電率絶縁膜のヤング率は１０ＧＰａ前
後からそれ以下と小さい。このため、バリアメタル層に
かかる熱応力は大きくなり、その熱応力に起因して低誘
電率絶縁膜にクラックが発生する。
れば、Ｃｕの熱膨張を抑制して、バリアメタル層にかか
る応力を抑えることが可能である。しかしながら、上述
したように、低誘電率絶縁膜のヤング率は１０ＧＰａ前
後からそれ以下と小さい。このため、バリアメタル層に
かかる熱応力は大きくなり、その熱応力に起因して低誘
電率絶縁膜にクラックが発生する。
【０００４】こうしたクラックの発生が最も起こりやす
いのが、ビアホール周辺である。図１４を参照して、従
来の半導体装置の配線構造におけるこの問題について説
明する。
いのが、ビアホール周辺である。図１４を参照して、従
来の半導体装置の配線構造におけるこの問題について説
明する。
【０００５】まず、図１４（ａ）に示すように、低誘電
率絶縁膜１ａと破壊強度の高いキャップ絶縁膜１ｂとの
積層構造からなる絶縁膜１を半導体基板２４上に形成
し、その中にバリアメタル層９を介して下部配線層２を
埋め込み形成する。さらに、エッチングストッパー絶縁
膜３、低誘電率絶縁膜４、および破壊強度の高いキャッ
プ絶縁膜５を順次形成する。次に、図１４（ｂ）に示す
ように、下部配線層２に接続するビアホール６および配
線溝７を、絶縁膜３、４および５にＲＩＥ（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工により形成す
る。このとき、低誘電率絶縁膜４の表面はＲＩＥにより
ダメージを受けて、破壊強度の小さいダメージ層８が形
成される。
率絶縁膜１ａと破壊強度の高いキャップ絶縁膜１ｂとの
積層構造からなる絶縁膜１を半導体基板２４上に形成
し、その中にバリアメタル層９を介して下部配線層２を
埋め込み形成する。さらに、エッチングストッパー絶縁
膜３、低誘電率絶縁膜４、および破壊強度の高いキャッ
プ絶縁膜５を順次形成する。次に、図１４（ｂ）に示す
ように、下部配線層２に接続するビアホール６および配
線溝７を、絶縁膜３、４および５にＲＩＥ（Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工により形成す
る。このとき、低誘電率絶縁膜４の表面はＲＩＥにより
ダメージを受けて、破壊強度の小さいダメージ層８が形
成される。
【０００６】続いて、図１４（ｃ）に示すように、バリ
アメタルをスパッタリングによりビアホール６および配
線溝７の全面に堆積する。ビアホール６の側壁部に形成
されるバリアメタル層９は、配線溝７側壁、配線溝７お
よびビアホール６底面に比べると膜厚が薄い。続いて、
Ｃｕ等の導電性材料１０を堆積した後、アニールが行な
われる。高温でのアニール中には、線膨張係数差による
引張り応力がバリアメタル層９に働く。
アメタルをスパッタリングによりビアホール６および配
線溝７の全面に堆積する。ビアホール６の側壁部に形成
されるバリアメタル層９は、配線溝７側壁、配線溝７お
よびビアホール６底面に比べると膜厚が薄い。続いて、
Ｃｕ等の導電性材料１０を堆積した後、アニールが行な
われる。高温でのアニール中には、線膨張係数差による
引張り応力がバリアメタル層９に働く。
【０００７】特に、ビアホール６側壁部ではバリアメタ
ル層９の膜厚が薄いため、この引張り応力によってバリ
アメタル層９にクラックが生じるおそれがある。バリア
メタル層９に接して存在しているダメージ層８の破壊強
度が低く、バリアメタル層９で生じたクラックは、ダメ
ージ層８を経て低誘電率絶縁膜４内にまで進展すること
がある。その結果、高温で圧縮応力状態にあるＣｕ等の
導電性材料１０が、クラックによる亀裂に突出すること
に起因して、ショート不良が発生することになる。
ル層９の膜厚が薄いため、この引張り応力によってバリ
アメタル層９にクラックが生じるおそれがある。バリア
メタル層９に接して存在しているダメージ層８の破壊強
度が低く、バリアメタル層９で生じたクラックは、ダメ
ージ層８を経て低誘電率絶縁膜４内にまで進展すること
がある。その結果、高温で圧縮応力状態にあるＣｕ等の
導電性材料１０が、クラックによる亀裂に突出すること
に起因して、ショート不良が発生することになる。
【０００８】
【発明が解決しようとする課題】そこで本発明は、ショ
ート不良が生じず、高速で動作可能な半導体装置および
その製造方法を提供すること目的とする。
ート不良が生じず、高速で動作可能な半導体装置および
その製造方法を提供すること目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、素子が形成された半導体基板と、前記半
導体基板上に形成された３以下の比誘電率を有する低誘
電率絶縁膜と、前記低誘電率絶縁膜中に埋め込まれたプ
ラグおよび配線層と、前記低誘電率絶縁膜と前記プラグ
の間で前記プラグ側面に接して形成されたヤング率が１
５ＧＰａ以上の高ヤング率絶縁膜とを具備することを特
徴とする半導体装置を提供する。
に、本発明は、素子が形成された半導体基板と、前記半
導体基板上に形成された３以下の比誘電率を有する低誘
電率絶縁膜と、前記低誘電率絶縁膜中に埋め込まれたプ
ラグおよび配線層と、前記低誘電率絶縁膜と前記プラグ
の間で前記プラグ側面に接して形成されたヤング率が１
５ＧＰａ以上の高ヤング率絶縁膜とを具備することを特
徴とする半導体装置を提供する。
【００１０】また本発明は、素子が形成された半導体基
板上に、絶縁膜を介して下部配線層を形成する工程と、
前記下部配線層上に３以下の比誘電率を有する低誘電率
絶縁膜を形成する工程と、前記低誘電率絶縁膜にビアホ
ールを形成する工程と、前記ビアホールの側面に、１５
ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成
する工程と、側面に前記高ヤング率絶縁膜が形成された
ビアホールを有する前記低誘電率絶縁膜に配線溝を形成
する工程と、前記下部配線層と電気的に接続するよう
に、前記ビアホールおよび配線溝が形成された前記低誘
電率絶縁膜の全面にバリアメタルおよび導電性材料を順
次堆積する工程と、前記低誘電率絶縁膜上の前記バリア
メタルおよび前記導電性材料を除去して、表面にバリア
メタル層を有するプラグおよび上部配線層を、前記ビア
ホール内および前記配線溝内にそれぞれ形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
板上に、絶縁膜を介して下部配線層を形成する工程と、
前記下部配線層上に３以下の比誘電率を有する低誘電率
絶縁膜を形成する工程と、前記低誘電率絶縁膜にビアホ
ールを形成する工程と、前記ビアホールの側面に、１５
ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を形成
する工程と、側面に前記高ヤング率絶縁膜が形成された
ビアホールを有する前記低誘電率絶縁膜に配線溝を形成
する工程と、前記下部配線層と電気的に接続するよう
に、前記ビアホールおよび配線溝が形成された前記低誘
電率絶縁膜の全面にバリアメタルおよび導電性材料を順
次堆積する工程と、前記低誘電率絶縁膜上の前記バリア
メタルおよび前記導電性材料を除去して、表面にバリア
メタル層を有するプラグおよび上部配線層を、前記ビア
ホール内および前記配線溝内にそれぞれ形成する工程と
を具備することを特徴とする半導体装置の製造方法を提
供する。
【００１１】さらに本発明は、素子が形成された半導体
基板上に、絶縁膜を介して下部配線層を形成する工程
と、前記下部配線層上に３以下の比誘電率を有する低誘
電率絶縁膜を形成する工程と、前記低誘電率絶縁膜にビ
アホールおよび配線溝を形成する工程と、前記ビアホー
ルおよび配線溝が形成された前記低誘電率絶縁膜の表面
に、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからなる群から選択
される少なくとも１種の金属を含む金属酸化物からな
り、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁
膜を形成する工程と、前記下部配線層と電気的に接続す
るように、前記高ヤング率絶縁膜が形成された前記低誘
電率絶縁膜の全面に導電性材料を堆積する工程と、前記
低誘電率絶縁膜上の前記導電性材料を除去して、前記ビ
アホール内および前記配線溝内にプラグおよび上部配線
層をそれぞれ形成する工程とを具備することを特徴とす
る半導体装置の製造方法を提供する。
基板上に、絶縁膜を介して下部配線層を形成する工程
と、前記下部配線層上に３以下の比誘電率を有する低誘
電率絶縁膜を形成する工程と、前記低誘電率絶縁膜にビ
アホールおよび配線溝を形成する工程と、前記ビアホー
ルおよび配線溝が形成された前記低誘電率絶縁膜の表面
に、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからなる群から選択
される少なくとも１種の金属を含む金属酸化物からな
り、１５ＧＰａ以上のヤング率を有する高ヤング率絶縁
膜を形成する工程と、前記下部配線層と電気的に接続す
るように、前記高ヤング率絶縁膜が形成された前記低誘
電率絶縁膜の全面に導電性材料を堆積する工程と、前記
低誘電率絶縁膜上の前記導電性材料を除去して、前記ビ
アホール内および前記配線溝内にプラグおよび上部配線
層をそれぞれ形成する工程とを具備することを特徴とす
る半導体装置の製造方法を提供する。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００１３】（実施例１）図１は、本発明の実施例１に
係る半導体装置における配線構造を示す断面図である。
係る半導体装置における配線構造を示す断面図である。
【００１４】図示するように、半導体基板２４上には、
バリアメタル層１８を介して下部配線層１２が埋め込み
形成された絶縁層１１が設けられている。絶縁層１１
は、以下に説明するような低誘電率絶縁膜１１ａと、シ
リコン酸化膜、シリコン窒化膜、シリコン炭化膜などの
破壊強度が高くキャップ層として機能する高強度絶縁膜
１１ｂとの積層構造から形成されているが、単層で形成
することもできる。絶縁層１１上には、エッチングスト
ッパー層として作用するシリコン窒化膜１３（比誘電率
＝７．０、ヤング率＝１００ＧＰａ）および低誘電率絶
縁膜１４が順次形成される。低誘電率絶縁膜１４として
は、例えば、ＳｉＯ（ＣＨ3）x（比誘電率＝２．５、ヤ
ング率＝１０ＧＰａ以下）を用いることができる。ま
た、ハイドロジェンシルセスキオキサン、カーボン含有
ＳｉＯ2膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、
アモルファスカーボン膜（Ｆドープ）等を用いて低誘電
率絶縁膜１４を形成してもよい。これらの材料のヤング
率は、いずれも１０ＧＰａ以下程度である。
バリアメタル層１８を介して下部配線層１２が埋め込み
形成された絶縁層１１が設けられている。絶縁層１１
は、以下に説明するような低誘電率絶縁膜１１ａと、シ
リコン酸化膜、シリコン窒化膜、シリコン炭化膜などの
破壊強度が高くキャップ層として機能する高強度絶縁膜
１１ｂとの積層構造から形成されているが、単層で形成
することもできる。絶縁層１１上には、エッチングスト
ッパー層として作用するシリコン窒化膜１３（比誘電率
＝７．０、ヤング率＝１００ＧＰａ）および低誘電率絶
縁膜１４が順次形成される。低誘電率絶縁膜１４として
は、例えば、ＳｉＯ（ＣＨ3）x（比誘電率＝２．５、ヤ
ング率＝１０ＧＰａ以下）を用いることができる。ま
た、ハイドロジェンシルセスキオキサン、カーボン含有
ＳｉＯ2膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、
アモルファスカーボン膜（Ｆドープ）等を用いて低誘電
率絶縁膜１４を形成してもよい。これらの材料のヤング
率は、いずれも１０ＧＰａ以下程度である。
【００１５】低誘電率絶縁膜１４には、上部配線層１９
ｂが埋め込み形成され、この上部配線層１９ｂはプラグ
１９ａにより下部配線層１２に接続されている。なお、
上部配線層１９ｂおよびプラグ１９ａは、その表面にバ
リアメタル層１８を有している。バリアメタル層１８
は、Ｔａ、Ｔｉ、Ｎｂ、それらを含む合金、それらの化
合物、またはそれらの積層膜から構成することができ
る。また、上部配線層１９ｂおよびプラグ１９ａといっ
た導電材料層１９は、Ｃｕ、Ａｌまたはそれらを含む合
金から構成することができる。
ｂが埋め込み形成され、この上部配線層１９ｂはプラグ
１９ａにより下部配線層１２に接続されている。なお、
上部配線層１９ｂおよびプラグ１９ａは、その表面にバ
リアメタル層１８を有している。バリアメタル層１８
は、Ｔａ、Ｔｉ、Ｎｂ、それらを含む合金、それらの化
合物、またはそれらの積層膜から構成することができ
る。また、上部配線層１９ｂおよびプラグ１９ａといっ
た導電材料層１９は、Ｃｕ、Ａｌまたはそれらを含む合
金から構成することができる。
【００１６】プラグ１９ａ側面のバリアメタル層１８と
低誘電率層間絶縁膜１４との間には、ヤング率１５ＧＰ
ａ以上の高ヤング率絶縁膜１６が形成されている。高ヤ
ング率絶縁膜１６としては、例えば、シリコン酸化膜
（比誘電率＝４．０、ヤング率＝６０ＧＰａ）、シリコ
ン窒化膜（比誘電率＝７．０、ヤング率＝１００ＧＰ
ａ）を用いることができる。さらに、シリコン酸窒化膜
（比誘電率＝４．０〜５．０、ヤング率＝８０〜１００
ＧＰａ）、シリコン炭窒化膜（比誘電率＝４．０〜５．
０、ヤング率＝１００ＧＰａ）を用いてもよい。
低誘電率層間絶縁膜１４との間には、ヤング率１５ＧＰ
ａ以上の高ヤング率絶縁膜１６が形成されている。高ヤ
ング率絶縁膜１６としては、例えば、シリコン酸化膜
（比誘電率＝４．０、ヤング率＝６０ＧＰａ）、シリコ
ン窒化膜（比誘電率＝７．０、ヤング率＝１００ＧＰ
ａ）を用いることができる。さらに、シリコン酸窒化膜
（比誘電率＝４．０〜５．０、ヤング率＝８０〜１００
ＧＰａ）、シリコン炭窒化膜（比誘電率＝４．０〜５．
０、ヤング率＝１００ＧＰａ）を用いてもよい。
【００１７】ここで、図２のグラフに、ビア側壁のバリ
アメタル層に働く応力のシミュレーションによる計算結
果を示す。バリアメタル層に接する絶縁層のヤング率が
１５ＧＰａ未満になると、バリアメタル層に働く応力が
急激に増加することが図２のグラフに表わされている。
この応力集中によって、バリアメタル層にクラックが生
じる。
アメタル層に働く応力のシミュレーションによる計算結
果を示す。バリアメタル層に接する絶縁層のヤング率が
１５ＧＰａ未満になると、バリアメタル層に働く応力が
急激に増加することが図２のグラフに表わされている。
この応力集中によって、バリアメタル層にクラックが生
じる。
【００１８】そこで、本発明の実施の形態においては、
１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を
ビアホールの側面に設けることによって、バリアメタル
層での応力の増加を防止することを可能にした。しか
も、高ヤング率絶縁膜は高い破壊強度を有しているの
で、仮にバリアメタル層でクラックが発生したところ
で、このクラックが低誘電率絶縁膜まで進展することは
避けられる。
１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜を
ビアホールの側面に設けることによって、バリアメタル
層での応力の増加を防止することを可能にした。しか
も、高ヤング率絶縁膜は高い破壊強度を有しているの
で、仮にバリアメタル層でクラックが発生したところ
で、このクラックが低誘電率絶縁膜まで進展することは
避けられる。
【００１９】ビアホールの側面に形成される高ヤング率
絶縁膜の膜厚は、少なくとも１ｎｍであればその効果を
顕著に発揮することができる。ただし、過剰に厚く形成
された場合には、層間絶縁膜の誘電率の上昇という不都
合を生じるおそれがあるので、その上限は１００ｎｍ程
度にとどめることが望まれる。
絶縁膜の膜厚は、少なくとも１ｎｍであればその効果を
顕著に発揮することができる。ただし、過剰に厚く形成
された場合には、層間絶縁膜の誘電率の上昇という不都
合を生じるおそれがあるので、その上限は１００ｎｍ程
度にとどめることが望まれる。
【００２０】なお、図１に示される配線構造において
は、前述と同様の高ヤング率絶縁膜１６は、低誘電率絶
縁膜１４上にも形成されてキャップ層として機能する。
こうした高ヤング率絶縁膜１６および上部配線層１９ｂ
上には、シリコン窒化膜２０が配設される。
は、前述と同様の高ヤング率絶縁膜１６は、低誘電率絶
縁膜１４上にも形成されてキャップ層として機能する。
こうした高ヤング率絶縁膜１６および上部配線層１９ｂ
上には、シリコン窒化膜２０が配設される。
【００２１】図３（ａ）〜（ｅ）を参照して、図１に示
した配線構造の形成方法を説明する。
した配線構造の形成方法を説明する。
【００２２】まず、図３（ａ）に示すように、半導体基
板２４上に、低誘電率絶縁膜１１ａおよび高強度絶縁層
１１ｂを順次堆積して絶縁膜１１を形成し、表面にバリ
アメタル層１８を有する下部配線層１２を絶縁膜１１に
埋め込み形成する。さらに、エッチングストッパー膜と
して作用するシリコン窒化膜１３をプラズマＣＶＤ法に
より形成した後、例えばＳｉＯ（ＣＨ3）xを用いて低誘
電率絶縁膜１４をスピン塗布法により形成する。
板２４上に、低誘電率絶縁膜１１ａおよび高強度絶縁層
１１ｂを順次堆積して絶縁膜１１を形成し、表面にバリ
アメタル層１８を有する下部配線層１２を絶縁膜１１に
埋め込み形成する。さらに、エッチングストッパー膜と
して作用するシリコン窒化膜１３をプラズマＣＶＤ法に
より形成した後、例えばＳｉＯ（ＣＨ3）xを用いて低誘
電率絶縁膜１４をスピン塗布法により形成する。
【００２３】次に、図３（ｂ）に示すように、低誘電率
絶縁膜１４にビアホール１５をＲＩＥ加工によって形成
する。このとき、低誘電率絶縁膜１４表面にはＲＩＥに
よるダメージ層２１が形成される。
絶縁膜１４にビアホール１５をＲＩＥ加工によって形成
する。このとき、低誘電率絶縁膜１４表面にはＲＩＥに
よるダメージ層２１が形成される。
【００２４】こうして生じたダメージ層２１を、フッ酸
を用いたウェットエッチングにより除去した後、ビアホ
ール１５が形成された低誘電率絶縁膜１４の全面に、図
３（ｃ）に示すように、高ヤング率絶縁膜１６としての
シリコン酸化膜をプラズマＣＶＤ法により形成する。こ
こで形成されたシリコン酸化膜は、ヤング率６０ＧＰ
ａ、膜厚５０ｎｍである。
を用いたウェットエッチングにより除去した後、ビアホ
ール１５が形成された低誘電率絶縁膜１４の全面に、図
３（ｃ）に示すように、高ヤング率絶縁膜１６としての
シリコン酸化膜をプラズマＣＶＤ法により形成する。こ
こで形成されたシリコン酸化膜は、ヤング率６０ＧＰ
ａ、膜厚５０ｎｍである。
【００２５】さらに、図３（ｄ）に示すように、低誘電
率絶縁膜１４および高ヤング率絶縁膜１６のビアホール
１５を含む領域に、配線溝１７をＲＩＥ加工により形成
する。配線溝１７のＲＩＥ加工によって、ビアホール１
５底部の高ヤング率絶縁膜１６は除去されるが、低誘電
率絶縁膜１４上の高ヤング率絶縁膜１６はそのまま残
り、これはキャップ層として機能する。配線溝１７の側
壁および底面の低誘電率絶縁膜１４表面には、ＲＩＥに
よるダメージ層２１が生じるが、これは特に問題となら
ない。その後、ビアホール１５底部のシリコン窒化膜１
３をＲＩＥにより除去して、下部配線層１２の表面を露
出させる。
率絶縁膜１４および高ヤング率絶縁膜１６のビアホール
１５を含む領域に、配線溝１７をＲＩＥ加工により形成
する。配線溝１７のＲＩＥ加工によって、ビアホール１
５底部の高ヤング率絶縁膜１６は除去されるが、低誘電
率絶縁膜１４上の高ヤング率絶縁膜１６はそのまま残
り、これはキャップ層として機能する。配線溝１７の側
壁および底面の低誘電率絶縁膜１４表面には、ＲＩＥに
よるダメージ層２１が生じるが、これは特に問題となら
ない。その後、ビアホール１５底部のシリコン窒化膜１
３をＲＩＥにより除去して、下部配線層１２の表面を露
出させる。
【００２６】次に、図３（ｅ）に示すように、全面にＴ
ａ、Ｔｉ、Ｎｂ、ＴａＮ、ＴｉＮ、ＮｂＮのいずれか、
あるいは２種類以上を含む積層膜を１５０℃程度で堆積
して、バリアメタル層１８を形成する。さらに、めっき
のシードとなるＣｕを堆積した後、導電材料としてのＣ
ｕをめっき法により堆積して、ビアホール１５および配
線溝１７の内部に導電材料層１９を埋め込む。その後、
フォーミングガス中で４００℃程度のアニールを行な
う。
ａ、Ｔｉ、Ｎｂ、ＴａＮ、ＴｉＮ、ＮｂＮのいずれか、
あるいは２種類以上を含む積層膜を１５０℃程度で堆積
して、バリアメタル層１８を形成する。さらに、めっき
のシードとなるＣｕを堆積した後、導電材料としてのＣ
ｕをめっき法により堆積して、ビアホール１５および配
線溝１７の内部に導電材料層１９を埋め込む。その後、
フォーミングガス中で４００℃程度のアニールを行な
う。
【００２７】最後に、低誘電率絶縁膜１４上の配線溝１
７以外の領域に堆積されたバリアメタル層１８および導
電材料層１９をＣＭＰ法により除去し、プラズマＣＶＤ
法を用いてシリコン窒化膜２０を全面に形成することに
よって、図１に示した配線構造が得られる。
７以外の領域に堆積されたバリアメタル層１８および導
電材料層１９をＣＭＰ法により除去し、プラズマＣＶＤ
法を用いてシリコン窒化膜２０を全面に形成することに
よって、図１に示した配線構造が得られる。
【００２８】こうして形成された配線構造を有する半導
体装置の一部を図４に示す。図示する半導体装置におけ
る半導体基板２４には、素子分離絶縁膜３２に囲まれた
領域にソース・ドレイン領域３１ａ、３１ｂが離間して
形成され、その間にゲート絶縁膜３３を介してゲート電
極３４が形成されている。こうして能動素子３０が形成
された半導体基板２４上に、図１に示したものと同様の
配線構造が設けられている。
体装置の一部を図４に示す。図示する半導体装置におけ
る半導体基板２４には、素子分離絶縁膜３２に囲まれた
領域にソース・ドレイン領域３１ａ、３１ｂが離間して
形成され、その間にゲート絶縁膜３３を介してゲート電
極３４が形成されている。こうして能動素子３０が形成
された半導体基板２４上に、図１に示したものと同様の
配線構造が設けられている。
【００２９】図４に示す半導体装置の配線構造において
は、すでに説明したように、最もクラックの発生しやす
いビア側壁部分は、ヤング率が１５ＧＰａ以上の高ヤン
グ率絶縁膜１６によって覆われている。このため、バリ
アメタル層１８にかかる熱応力が抑制される。しかも、
ダメージ層は除去されているので、破壊強度の低い領域
はビア側壁部分には存在しない。このビア側壁部分に形
成された高ヤング率絶縁膜１６は、上述したように高い
破壊強度を有することに起因して、アニールやその後の
シンター工程を経ても、低誘電率絶縁膜１４にクラック
が発生することはなかった。
は、すでに説明したように、最もクラックの発生しやす
いビア側壁部分は、ヤング率が１５ＧＰａ以上の高ヤン
グ率絶縁膜１６によって覆われている。このため、バリ
アメタル層１８にかかる熱応力が抑制される。しかも、
ダメージ層は除去されているので、破壊強度の低い領域
はビア側壁部分には存在しない。このビア側壁部分に形
成された高ヤング率絶縁膜１６は、上述したように高い
破壊強度を有することに起因して、アニールやその後の
シンター工程を経ても、低誘電率絶縁膜１４にクラック
が発生することはなかった。
【００３０】（実施例２）図５（ａ）〜（ｆ）は、本発
明の実施例２に係る半導体装置の配線構造の形成方法を
示す断面図である。
明の実施例２に係る半導体装置の配線構造の形成方法を
示す断面図である。
【００３１】まず、前述の実施例１と同様の手法によ
り、絶縁膜１１に埋め込まれた下部配線層１２、エッチ
ングストッパー膜として作用するシリコン窒化膜１３、
および低誘電率絶縁膜１４を、図５（ａ）に示すように
半導体基板２４上に順次形成する。
り、絶縁膜１１に埋め込まれた下部配線層１２、エッチ
ングストッパー膜として作用するシリコン窒化膜１３、
および低誘電率絶縁膜１４を、図５（ａ）に示すように
半導体基板２４上に順次形成する。
【００３２】次に、図５（ｂ）に示すように、レジスト
パターン２２をエッチングマスクとしたＲＩＥ加工によ
り、ビアホール１５を低誘電率絶縁膜１４に形成する。
低誘電率絶縁膜１４表面には、ＲＩＥによるダメージ層
２１が形成される。
パターン２２をエッチングマスクとしたＲＩＥ加工によ
り、ビアホール１５を低誘電率絶縁膜１４に形成する。
低誘電率絶縁膜１４表面には、ＲＩＥによるダメージ層
２１が形成される。
【００３３】レジストパターン２２を除去する前に、図
５（ｃ）に示すように、１５ＧＰａ以上のヤング率を有
する高ヤング率絶縁膜１６をプラズマＣＶＤ法により全
面に形成する。高ヤング率絶縁膜１６としては、すでに
説明したようにシリコン酸化膜あるいはシリコン窒化膜
を用いることができる。高ヤング率絶縁膜１６を形成す
る前に、低誘電率絶縁膜１４表面のダメージ層２１を実
施例１で説明したような手法により除去してもよい。
５（ｃ）に示すように、１５ＧＰａ以上のヤング率を有
する高ヤング率絶縁膜１６をプラズマＣＶＤ法により全
面に形成する。高ヤング率絶縁膜１６としては、すでに
説明したようにシリコン酸化膜あるいはシリコン窒化膜
を用いることができる。高ヤング率絶縁膜１６を形成す
る前に、低誘電率絶縁膜１４表面のダメージ層２１を実
施例１で説明したような手法により除去してもよい。
【００３４】レジストパターン２２およびその上に形成
された高ヤング率絶縁膜１６を図５（ｄ）に示すように
リフトオフにより除去した後、図５（ｅ）に示すよう
に、低誘電率絶縁膜１４に配線溝１７をＲＩＥ加工によ
り形成する。配線溝１７の側壁および底面の低誘電率絶
縁膜１４には、ＲＩＥによるダメージ層２１が形成され
るが、これは問題にはならない。その後、ビアホール１
５底部のシリコン窒化膜１３をＲＩＥにより除去して、
下部配線層１２の表面を露出させる。
された高ヤング率絶縁膜１６を図５（ｄ）に示すように
リフトオフにより除去した後、図５（ｅ）に示すよう
に、低誘電率絶縁膜１４に配線溝１７をＲＩＥ加工によ
り形成する。配線溝１７の側壁および底面の低誘電率絶
縁膜１４には、ＲＩＥによるダメージ層２１が形成され
るが、これは問題にはならない。その後、ビアホール１
５底部のシリコン窒化膜１３をＲＩＥにより除去して、
下部配線層１２の表面を露出させる。
【００３５】さらに、実施例１の場合と同様の手法によ
り、ビアホール１５および配線溝１７内にバリアメタル
層１８および導電材料層１９を埋め込んだ後、シリコン
窒化膜２０を全面に形成することによって、図５（ｆ）
に示すような配線構造が得られる。
り、ビアホール１５および配線溝１７内にバリアメタル
層１８および導電材料層１９を埋め込んだ後、シリコン
窒化膜２０を全面に形成することによって、図５（ｆ）
に示すような配線構造が得られる。
【００３６】こうして形成された配線構造を有する半導
体装置においては、最もクラックの発生しやすいビア側
壁部分は、ヤング率が１５ＧＰａ以上の高ヤング率絶縁
膜１６によって覆われている。このため、バリアメタル
層１８にかかる熱応力が抑制される。しかも、高ヤング
率絶縁膜１６は破壊強度が高いため、アニールやその後
のシンター工程を経ても、低誘電率絶縁膜１４にクラッ
クが発生することはなかった。
体装置においては、最もクラックの発生しやすいビア側
壁部分は、ヤング率が１５ＧＰａ以上の高ヤング率絶縁
膜１６によって覆われている。このため、バリアメタル
層１８にかかる熱応力が抑制される。しかも、高ヤング
率絶縁膜１６は破壊強度が高いため、アニールやその後
のシンター工程を経ても、低誘電率絶縁膜１４にクラッ
クが発生することはなかった。
【００３７】（実施例３）図６に、実施例３に係る半導
体装置における配線構造の断面図を示す。
体装置における配線構造の断面図を示す。
【００３８】図示する配線構造においては、半導体基板
２４上には下部配線層１２が埋め込み形成され、低誘電
率絶縁膜１１ａと高強度絶縁膜１１ｂとの積層構造から
なる絶縁層１１が設けられている、この絶縁層１１上に
は、エッチングストッパー層としてのシリコン窒化膜１
３（比誘電率＝７．０、ヤング率＝１００ＧＰａ）およ
び低誘電率絶縁膜１４が順次形成される。低誘電率絶縁
膜１４としては、例えば、ＳｉＯ（ＣＨ3）x（比誘電率
＝２．５、ヤング率＝１０ＧＰａ以下）を用いることが
できる。さらに、ハイドロジェンシルセスキオキサン、
カーボン含有ＳｉＯ2膜（ＳｉＯＣ）、および多孔質シ
リカといった酸化物系の材料を用いて本実施例における
低誘電率絶縁膜１４を形成してもよい。
２４上には下部配線層１２が埋め込み形成され、低誘電
率絶縁膜１１ａと高強度絶縁膜１１ｂとの積層構造から
なる絶縁層１１が設けられている、この絶縁層１１上に
は、エッチングストッパー層としてのシリコン窒化膜１
３（比誘電率＝７．０、ヤング率＝１００ＧＰａ）およ
び低誘電率絶縁膜１４が順次形成される。低誘電率絶縁
膜１４としては、例えば、ＳｉＯ（ＣＨ3）x（比誘電率
＝２．５、ヤング率＝１０ＧＰａ以下）を用いることが
できる。さらに、ハイドロジェンシルセスキオキサン、
カーボン含有ＳｉＯ2膜（ＳｉＯＣ）、および多孔質シ
リカといった酸化物系の材料を用いて本実施例における
低誘電率絶縁膜１４を形成してもよい。
【００３９】低誘電率絶縁膜１４には、上部配線層１９
ｂが埋め込み形成され、この上部配線層１９ｂはプラグ
１９ａにより下部配線層１２に接続されている。なお、
上部配線層１９ｂおよびプラグ１９ａは、その表面にバ
リアメタル層１８を有している。低誘電率絶縁膜１４と
バリアメタル層１８との界面には、金属酸化物層からな
る１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜
２３’が形成されている。
ｂが埋め込み形成され、この上部配線層１９ｂはプラグ
１９ａにより下部配線層１２に接続されている。なお、
上部配線層１９ｂおよびプラグ１９ａは、その表面にバ
リアメタル層１８を有している。低誘電率絶縁膜１４と
バリアメタル層１８との界面には、金属酸化物層からな
る１５ＧＰａ以上のヤング率を有する高ヤング率絶縁膜
２３’が形成されている。
【００４０】高ヤング率絶縁膜２３’として用いられる
金属酸化物層は、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからな
る群から選択される少なくとも１種の金属を含有する酸
化物である。この金属酸化物層は、以下に説明するよう
に、高温でスパッタ成膜することにより、あるいは金属
膜を形成した後アニールを施すことによって形成するこ
とができる。こうした金属を含有する酸化物層は、１０
０〜２００ＧＰａ程度の高いヤング率を有しているた
め、ビアホールの側面に設けることによってバリアメタ
ル層の応力の増加を防止することができる。しかも、こ
こで形成される金属酸化物層は、シリコン酸化膜やシリ
コン窒化膜と同様に高い破壊強度を有しているので、仮
にバリアメタル層１８でクラックが発生したところで、
このクラックが低誘電率絶縁膜１４まで進展することは
避けられる。
金属酸化物層は、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからな
る群から選択される少なくとも１種の金属を含有する酸
化物である。この金属酸化物層は、以下に説明するよう
に、高温でスパッタ成膜することにより、あるいは金属
膜を形成した後アニールを施すことによって形成するこ
とができる。こうした金属を含有する酸化物層は、１０
０〜２００ＧＰａ程度の高いヤング率を有しているた
め、ビアホールの側面に設けることによってバリアメタ
ル層の応力の増加を防止することができる。しかも、こ
こで形成される金属酸化物層は、シリコン酸化膜やシリ
コン窒化膜と同様に高い破壊強度を有しているので、仮
にバリアメタル層１８でクラックが発生したところで、
このクラックが低誘電率絶縁膜１４まで進展することは
避けられる。
【００４１】すでに説明したような理由から、金属酸化
物からなる高ヤング率絶縁膜２３’の膜厚は１ｎｍ以上
１００ｎｍ以下とすることが望まれる。
物からなる高ヤング率絶縁膜２３’の膜厚は１ｎｍ以上
１００ｎｍ以下とすることが望まれる。
【００４２】図６に示される配線構造においては、低誘
電率絶縁膜１４上にはシリコン酸化膜２５およびシリコ
ン窒化膜２０が配設される。
電率絶縁膜１４上にはシリコン酸化膜２５およびシリコ
ン窒化膜２０が配設される。
【００４３】図７（ａ）〜（ｅ）を参照して、図６に示
した配線構造の形成方法を説明する。
した配線構造の形成方法を説明する。
【００４４】まず、実施例１と同様の手法により、図７
（ａ）に示すように、絶縁膜１１に埋め込まれた配線層
１２、エッチングストッパーとして作用するシリコン窒
化膜１３、および低誘電率絶縁膜１４を形成する。低誘
電率絶縁膜１４上には、キャップ層として作用するシリ
コン酸化膜２５をプラズマＣＶＤ法により形成する。
（ａ）に示すように、絶縁膜１１に埋め込まれた配線層
１２、エッチングストッパーとして作用するシリコン窒
化膜１３、および低誘電率絶縁膜１４を形成する。低誘
電率絶縁膜１４上には、キャップ層として作用するシリ
コン酸化膜２５をプラズマＣＶＤ法により形成する。
【００４５】次に、シリコン窒化膜１３、低誘電率絶縁
膜１４およびシリコン酸化膜２５を含む絶縁層に、図７
（ｂ）に示すように、下部配線層１２に接続するビアホ
ール１５および配線溝１７をＲＩＥ加工により形成す
る。このとき、低誘電率絶縁膜１４の表面には、ＲＩＥ
によるダメージ層２１が形成される。
膜１４およびシリコン酸化膜２５を含む絶縁層に、図７
（ｂ）に示すように、下部配線層１２に接続するビアホ
ール１５および配線溝１７をＲＩＥ加工により形成す
る。このとき、低誘電率絶縁膜１４の表面には、ＲＩＥ
によるダメージ層２１が形成される。
【００４６】このダメージ層２１の領域に、図７（ｃ）
に示すようにＴａ、Ｔｉ、ＮｂまたはＡｌを含む金属酸
化物層からなる高ヤング率絶縁膜２３’を形成する。Ｔ
ａ、ＴｉまたはＮｂを含む金属酸化物層は、真空中、３
００〜４５０℃程度でスパッタ成膜することにより形成
することができる。高温でのスパッタにより、こうした
金属は低誘電率絶縁膜１４のダメージ層２１中に拡散
し、この低誘電率絶縁膜１４と反応して金属酸化物層か
らなる高ヤング率絶縁膜２３’が形成される。一方、Ａ
ｌを含む金属酸化物層は、スパッタ法やＭＯＣＶＤ法に
よりＡｌ膜を成膜した後、１００〜４５０℃程度でアニ
ールを行なうことにより形成される。この際の雰囲気は
限定されず、真空中、フォーミングガス中で行なうこと
ができる。アニールによって、Ａｌは低誘電率絶縁膜１
４のダメージ層２１中に拡散し、この低誘電率絶縁膜１
４と反応して金属酸化物層からなる高ヤング率絶縁膜２
３’が形成される。
に示すようにＴａ、Ｔｉ、ＮｂまたはＡｌを含む金属酸
化物層からなる高ヤング率絶縁膜２３’を形成する。Ｔ
ａ、ＴｉまたはＮｂを含む金属酸化物層は、真空中、３
００〜４５０℃程度でスパッタ成膜することにより形成
することができる。高温でのスパッタにより、こうした
金属は低誘電率絶縁膜１４のダメージ層２１中に拡散
し、この低誘電率絶縁膜１４と反応して金属酸化物層か
らなる高ヤング率絶縁膜２３’が形成される。一方、Ａ
ｌを含む金属酸化物層は、スパッタ法やＭＯＣＶＤ法に
よりＡｌ膜を成膜した後、１００〜４５０℃程度でアニ
ールを行なうことにより形成される。この際の雰囲気は
限定されず、真空中、フォーミングガス中で行なうこと
ができる。アニールによって、Ａｌは低誘電率絶縁膜１
４のダメージ層２１中に拡散し、この低誘電率絶縁膜１
４と反応して金属酸化物層からなる高ヤング率絶縁膜２
３’が形成される。
【００４７】こうした高ヤング率絶縁膜２３’が低誘電
率絶縁膜１４表面に形成されることによって、ダメージ
層２１は消失したといえる。いずれの場合も、ビアホー
ル１５の底部およびシリコン酸化膜２５表面といった低
誘電率絶縁膜１４以外の部分では、上述したような金属
の反応が生じないので図７（ｃ）に示されるように金属
膜２３が形成される。
率絶縁膜１４表面に形成されることによって、ダメージ
層２１は消失したといえる。いずれの場合も、ビアホー
ル１５の底部およびシリコン酸化膜２５表面といった低
誘電率絶縁膜１４以外の部分では、上述したような金属
の反応が生じないので図７（ｃ）に示されるように金属
膜２３が形成される。
【００４８】なお、Ｔａ、ＴｉおよびＮｂは、単体でＣ
ｕバリア性を有しているので、金属酸化物を形成する際
に膜厚を制御して、その表面に金属膜を残した場合に
は、バリアメタル層として用いることができる。また、
Ａｌは、アルミナの状態でＣｕバリア性を有しているの
で、金属酸化物層自体をバリア層として用いることがで
きる。したがって、堆積されたＡｌ膜を全膜厚にわたっ
て酸化してアルミナ層を形成した場合には、バリアメタ
ル層を別途形成せずにＣｕ配線を埋め込むことが可能と
なる。これは、工程削減の点から非常に有利である。必
要な膜厚が確保されれば、金属酸化物層の表面に金属Ａ
ｌ層が残留してもよい。
ｕバリア性を有しているので、金属酸化物を形成する際
に膜厚を制御して、その表面に金属膜を残した場合に
は、バリアメタル層として用いることができる。また、
Ａｌは、アルミナの状態でＣｕバリア性を有しているの
で、金属酸化物層自体をバリア層として用いることがで
きる。したがって、堆積されたＡｌ膜を全膜厚にわたっ
て酸化してアルミナ層を形成した場合には、バリアメタ
ル層を別途形成せずにＣｕ配線を埋め込むことが可能と
なる。これは、工程削減の点から非常に有利である。必
要な膜厚が確保されれば、金属酸化物層の表面に金属Ａ
ｌ層が残留してもよい。
【００４９】次に、実施例１の場合と同様の手法によ
り、ビアホール１５および配線溝１７内に、必要に応じ
て形成されるバリアメタル層１８および導電材料層１９
を埋め込んだ後、フォーミングガス中でアニールを行な
うことにより、図７（ｄ）に示すような構造が得られ
る。
り、ビアホール１５および配線溝１７内に、必要に応じ
て形成されるバリアメタル層１８および導電材料層１９
を埋め込んだ後、フォーミングガス中でアニールを行な
うことにより、図７（ｄ）に示すような構造が得られ
る。
【００５０】最後に、シリコン酸化膜２５上の配線溝１
７以外の領域に堆積されたバリアメタル層１８、導電材
料層１９および未反応の金属膜２３をＣＭＰにより除去
し、全面にプラズマＣＶＤ法を用いてシリコン窒化膜２
０を全面に形成することによって、図７（ｅ）に示すよ
うな配線構造が形成される。
７以外の領域に堆積されたバリアメタル層１８、導電材
料層１９および未反応の金属膜２３をＣＭＰにより除去
し、全面にプラズマＣＶＤ法を用いてシリコン窒化膜２
０を全面に形成することによって、図７（ｅ）に示すよ
うな配線構造が形成される。
【００５１】こうして形成された配線構造を有する半導
体装置においては、最もクラックの発生しやすいビア側
壁部分は、ヤング率が１５ＧＰａ以上の金属酸化物から
なる高ヤング率絶縁膜２３’によって覆われている。こ
のため、バリアメタル層１８にかかる熱応力が抑制され
る。ここでの高ヤング率絶縁膜２３’は、破壊強度の低
いダメージ層２１中に金属が拡散することにより形成さ
れるので、ダメージ層２１は消失して、高い破壊強度を
有する高ヤング率絶縁膜２３’がバリアメタル層１８に
接触して配置される。したがって、アニールやその後の
シンター工程を経ても、低誘電率絶縁膜１４にクラック
が発生することはなかった。
体装置においては、最もクラックの発生しやすいビア側
壁部分は、ヤング率が１５ＧＰａ以上の金属酸化物から
なる高ヤング率絶縁膜２３’によって覆われている。こ
のため、バリアメタル層１８にかかる熱応力が抑制され
る。ここでの高ヤング率絶縁膜２３’は、破壊強度の低
いダメージ層２１中に金属が拡散することにより形成さ
れるので、ダメージ層２１は消失して、高い破壊強度を
有する高ヤング率絶縁膜２３’がバリアメタル層１８に
接触して配置される。したがって、アニールやその後の
シンター工程を経ても、低誘電率絶縁膜１４にクラック
が発生することはなかった。
【００５２】すでに説明したように、図７（ｃ）におけ
る高ヤング率絶縁膜２３’を形成する際、Ａｌ膜を堆積
し全膜厚にわたって酸化してアルミナ層を形成した場合
には、別途バリアメタル層を形成する必要はない。すな
わち、バリア層としても用いられる高ヤング率絶縁膜を
一度の工程で形成することが可能である。この場合の配
線構造を図８に示す。図示する配線構造は、バリアメタ
ル層を形成しない以外は前述と同様の手法により形成す
ることができ、プラグ１９ａの側面には、Ａｌを含有す
る金属酸化物（アルミナ）層からなる高ヤング率絶縁膜
２６が接触して設けられている。
る高ヤング率絶縁膜２３’を形成する際、Ａｌ膜を堆積
し全膜厚にわたって酸化してアルミナ層を形成した場合
には、別途バリアメタル層を形成する必要はない。すな
わち、バリア層としても用いられる高ヤング率絶縁膜を
一度の工程で形成することが可能である。この場合の配
線構造を図８に示す。図示する配線構造は、バリアメタ
ル層を形成しない以外は前述と同様の手法により形成す
ることができ、プラグ１９ａの側面には、Ａｌを含有す
る金属酸化物（アルミナ）層からなる高ヤング率絶縁膜
２６が接触して設けられている。
【００５３】こうした配線構造を有する半導体装置にお
いても、最もクラックの発生しやすいビア側壁部分では
ダメージ層２１が消失して、高い破壊強度を有するとと
もにヤング率が１５ＧＰａ以上のアルミナ層からなる高
ヤング率絶縁膜２６によって覆われている。したがっ
て、アニールやその後のシンター工程を経ても、低誘電
率絶縁膜１４にクラックが発生することはなかった。
いても、最もクラックの発生しやすいビア側壁部分では
ダメージ層２１が消失して、高い破壊強度を有するとと
もにヤング率が１５ＧＰａ以上のアルミナ層からなる高
ヤング率絶縁膜２６によって覆われている。したがっ
て、アニールやその後のシンター工程を経ても、低誘電
率絶縁膜１４にクラックが発生することはなかった。
【００５４】図８に示した配線構造は、図９に示すよう
に変更することができる。
に変更することができる。
【００５５】図示する配線構造においては、半導体基板
２４上には下部配線層４２が埋め込み形成された絶縁層
４１が設けられている。この絶縁層４１は、低誘電率絶
縁膜と高強度絶縁膜との積層構造から構成することもで
きる。また、下部配線層４２は、表面にバリアメタル層
が設けられていてもよい。あるいは、この下部配線層４
２に接する絶縁層４１の表面をアルミナ層とすることも
できる。
２４上には下部配線層４２が埋め込み形成された絶縁層
４１が設けられている。この絶縁層４１は、低誘電率絶
縁膜と高強度絶縁膜との積層構造から構成することもで
きる。また、下部配線層４２は、表面にバリアメタル層
が設けられていてもよい。あるいは、この下部配線層４
２に接する絶縁層４１の表面をアルミナ層とすることも
できる。
【００５６】絶縁層４１上には、シリコン炭化膜からな
るストッパー絶縁膜４３、多孔質有機シリコン酸化膜か
らなる低誘電率絶縁膜４４、シリコン炭化膜からなるミ
ッドストッパー層４５、多孔質有機シリコン酸化膜から
なる低誘電率絶縁膜４６、および有機シリコン酸化膜か
らなるキャップ絶縁膜４７が順次積層される。
るストッパー絶縁膜４３、多孔質有機シリコン酸化膜か
らなる低誘電率絶縁膜４４、シリコン炭化膜からなるミ
ッドストッパー層４５、多孔質有機シリコン酸化膜から
なる低誘電率絶縁膜４６、および有機シリコン酸化膜か
らなるキャップ絶縁膜４７が順次積層される。
【００５７】このような積層構造には、上部配線層４９
ｂが埋め込み形成され、この上部配線層４９ｂはプラグ
４９ａにより下部配線層４２に接続されている。なお、
上部配線層４９ｂおよびプラグ４９ａと低誘電率絶縁膜
４４，４６およびキャップ絶縁膜４７との間には、アル
ミナからなる高ヤング率絶縁膜４８が形成されている。
ｂが埋め込み形成され、この上部配線層４９ｂはプラグ
４９ａにより下部配線層４２に接続されている。なお、
上部配線層４９ｂおよびプラグ４９ａと低誘電率絶縁膜
４４，４６およびキャップ絶縁膜４７との間には、アル
ミナからなる高ヤング率絶縁膜４８が形成されている。
【００５８】図１０（ａ）〜（ｅ）を参照して、図９に
示した配線構造の形成方法を説明する。
示した配線構造の形成方法を説明する。
【００５９】まず、絶縁層４１に埋め込まれた配線層４
２、シリコン炭化膜からなるストッパー絶縁膜４３、多
孔質有機シリコン酸化膜からなる低誘電率絶縁膜４４、
シリコン炭化膜からなるミッドストッパー層４５、およ
び多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４
６を順次形成する。低誘電率絶縁膜４６上には、キャッ
プ層として作用する有機シリコン酸化膜４７を形成す
る。
２、シリコン炭化膜からなるストッパー絶縁膜４３、多
孔質有機シリコン酸化膜からなる低誘電率絶縁膜４４、
シリコン炭化膜からなるミッドストッパー層４５、およ
び多孔質有機シリコン酸化膜からなる低誘電率絶縁膜４
６を順次形成する。低誘電率絶縁膜４６上には、キャッ
プ層として作用する有機シリコン酸化膜４７を形成す
る。
【００６０】次に、ストッパー絶縁膜４３およびミッド
ストッパー層４５を、それぞれエッチングストッパーと
して、下部配線層４２に接続するビアホールおよび配線
溝をＲＩＥ加工によりこれらの絶縁膜に形成する。低誘
電率絶縁膜４４および４６の表面には、すでに説明した
ようにダメージ層（図示せず）が形成される。なおここ
では、ビアホール底部のストッパー絶縁膜４３を除去す
る際に、配線溝底面のミッドストッパー層４５も併せて
除去される。その後、実施例３と同様の手法により、図
１０（ａ）に示すように全面にＡｌ膜５０を形成する。
ストッパー層４５を、それぞれエッチングストッパーと
して、下部配線層４２に接続するビアホールおよび配線
溝をＲＩＥ加工によりこれらの絶縁膜に形成する。低誘
電率絶縁膜４４および４６の表面には、すでに説明した
ようにダメージ層（図示せず）が形成される。なおここ
では、ビアホール底部のストッパー絶縁膜４３を除去す
る際に、配線溝底面のミッドストッパー層４５も併せて
除去される。その後、実施例３と同様の手法により、図
１０（ａ）に示すように全面にＡｌ膜５０を形成する。
【００６１】続くアニールによって、低誘電率絶縁膜４
４、４６とＡｌ膜５０との界面には、図１０（ｂ）に示
すようにアルミナ層からなる高ヤング率絶縁膜４８が形
成される。また、キャップ絶縁膜４７が有機シリコン酸
化膜から構成されているので、その上面および側面にも
アルミナ層からなる高ヤング率絶縁膜４８が形成され
る。
４、４６とＡｌ膜５０との界面には、図１０（ｂ）に示
すようにアルミナ層からなる高ヤング率絶縁膜４８が形
成される。また、キャップ絶縁膜４７が有機シリコン酸
化膜から構成されているので、その上面および側面にも
アルミナ層からなる高ヤング率絶縁膜４８が形成され
る。
【００６２】次いで、ウェットエッチングにより未反応
のＡｌを除去して、図１０（ｃ）に示すようにアルミナ
層からなる高ヤング率絶縁膜４８を露出する。このと
き、配線溝およびビアホールの側面には、ストッパー層
４３および４５が露出する領域が存在するが、これらも
Ｃｕバリア性を有している。
のＡｌを除去して、図１０（ｃ）に示すようにアルミナ
層からなる高ヤング率絶縁膜４８を露出する。このと
き、配線溝およびビアホールの側面には、ストッパー層
４３および４５が露出する領域が存在するが、これらも
Ｃｕバリア性を有している。
【００６３】その後、全面にＣｕシード膜（図示せず）
を形成し、図１０（ｄ）に示すように導電材料層４９を
Ｃｕ電解めっきにより埋め込み形成する。溝以外の領域
に堆積された導電材料層４９をＣＭＰにより図１０
（ｅ）に示すように除去する。最後に、キャップ層４７
上面の高ヤング率絶縁膜４８をＣＭＰによりさらに除去
することによって、図９に示すような配線構造が得られ
る。
を形成し、図１０（ｄ）に示すように導電材料層４９を
Ｃｕ電解めっきにより埋め込み形成する。溝以外の領域
に堆積された導電材料層４９をＣＭＰにより図１０
（ｅ）に示すように除去する。最後に、キャップ層４７
上面の高ヤング率絶縁膜４８をＣＭＰによりさらに除去
することによって、図９に示すような配線構造が得られ
る。
【００６４】こうした構造は、配線溝の底面にアルミナ
層からなる高ヤング率絶縁膜４８が形成されているの
で、これに起因して上層配線層４９ｂと層間絶縁膜との
密着性が向上する。しかも、図８に示した配線構造と比
較すると、ビアホール底部にＡｌ膜が存在しないので、
次のような利点が得られる。すなわち、下部配線層４２
とビアプラグとの界面抵抗が低下するとともに、上下層
の配線の導電材料が異種材料によって分断されないた
め、エレクトロマイグレーション耐性およびストレスボ
イド耐性が向上する。
層からなる高ヤング率絶縁膜４８が形成されているの
で、これに起因して上層配線層４９ｂと層間絶縁膜との
密着性が向上する。しかも、図８に示した配線構造と比
較すると、ビアホール底部にＡｌ膜が存在しないので、
次のような利点が得られる。すなわち、下部配線層４２
とビアプラグとの界面抵抗が低下するとともに、上下層
の配線の導電材料が異種材料によって分断されないた
め、エレクトロマイグレーション耐性およびストレスボ
イド耐性が向上する。
【００６５】さらに、図１１に示すような構造に変更す
ることも可能である。
ることも可能である。
【００６６】図１１に示す配線構造は、上層配線層４９
ｂの底面にシリコン炭化膜からなるミッドストッパー層
４５が存在する以外は、図９に示したものと同様であ
る。
ｂの底面にシリコン炭化膜からなるミッドストッパー層
４５が存在する以外は、図９に示したものと同様であ
る。
【００６７】図１２（ａ）〜（ｅ）を参照して、図１１
に示した配線構造の形成方法を説明する。
に示した配線構造の形成方法を説明する。
【００６８】まず、ミッドストッパー層４５の膜厚を厚
く形成する以外は、図１０（ａ）の場合と同様に、各絶
縁層４１、４３、４４、４５、４６および４７を形成
し、ＲＩＥ加工によりビアホールおよび配線溝を形成す
る。このとき、ミッドストッパー層４５は、ビアホール
底部のストッパー絶縁膜４３の除去の際にも、膜厚が厚
いために完全には除去されず残留する。その後、前述と
同様の手法により、図１２（ａ）に示すように全面にＡ
ｌ膜５０を形成する。
く形成する以外は、図１０（ａ）の場合と同様に、各絶
縁層４１、４３、４４、４５、４６および４７を形成
し、ＲＩＥ加工によりビアホールおよび配線溝を形成す
る。このとき、ミッドストッパー層４５は、ビアホール
底部のストッパー絶縁膜４３の除去の際にも、膜厚が厚
いために完全には除去されず残留する。その後、前述と
同様の手法により、図１２（ａ）に示すように全面にＡ
ｌ膜５０を形成する。
【００６９】続くアニールによって、低誘電率絶縁膜４
４、４６とＡｌ膜５０との界面には、図１２（ｂ）に示
すようにアルミナ層からなる高ヤング率絶縁膜４８が形
成される。また、キャップ絶縁膜４７が有機シリコン酸
化膜から構成されているので、その上面および側面にも
アルミナ層からなる高ヤング率絶縁膜４８が形成され
る。
４、４６とＡｌ膜５０との界面には、図１２（ｂ）に示
すようにアルミナ層からなる高ヤング率絶縁膜４８が形
成される。また、キャップ絶縁膜４７が有機シリコン酸
化膜から構成されているので、その上面および側面にも
アルミナ層からなる高ヤング率絶縁膜４８が形成され
る。
【００７０】次いで、ウェットエッチングにより未反応
のＡｌを除去して、図１２（ｃ）に示すようにアルミナ
層からなる高ヤング率絶縁膜４８を露出する。さらに、
前述と同様の手法により図１２（ｄ）に示すように導電
材料層４９を形成し、溝以外の領域に堆積された導電材
料層４９を図１２（ｅ）に示すように除去する。最後
に、キャップ層４７上面の高ヤング率絶縁膜４８を除去
することによって、図１１に示すような配線構造が得ら
れる。
のＡｌを除去して、図１２（ｃ）に示すようにアルミナ
層からなる高ヤング率絶縁膜４８を露出する。さらに、
前述と同様の手法により図１２（ｄ）に示すように導電
材料層４９を形成し、溝以外の領域に堆積された導電材
料層４９を図１２（ｅ）に示すように除去する。最後
に、キャップ層４７上面の高ヤング率絶縁膜４８を除去
することによって、図１１に示すような配線構造が得ら
れる。
【００７１】こうした配線構造は、配線溝の底面にシリ
コン炭化膜からなるミッドストッパー層４５が存在す
る。このシリコン炭化膜は、アルミナより低誘電率であ
るので、ＬＳＩ動作の高速化に有利である。
コン炭化膜からなるミッドストッパー層４５が存在す
る。このシリコン炭化膜は、アルミナより低誘電率であ
るので、ＬＳＩ動作の高速化に有利である。
【００７２】またさらに、図１３に示すような構造に変
更することもできる。
更することもできる。
【００７３】図示する配線構造は、低誘電率絶縁膜５２
および５３を芳香族炭化水素ポリマーから構成し、Ｃｕ
導電材料層４９との界面に炭化アルミニウムからなる高
ヤング率絶縁膜５４が形成された以外は、図９に示した
ものと同様である。すなわち、芳香族炭化水素ポリマー
を用いて低誘電率絶縁膜を形成する以外は、図１０
（ａ）〜（ｅ）と同様の手法により形成することができ
る。Ａｌは、芳香族炭化水素ポリマーと反応して、炭化
アルミニウムからなる高ヤング率絶縁膜５４が形成され
る。
および５３を芳香族炭化水素ポリマーから構成し、Ｃｕ
導電材料層４９との界面に炭化アルミニウムからなる高
ヤング率絶縁膜５４が形成された以外は、図９に示した
ものと同様である。すなわち、芳香族炭化水素ポリマー
を用いて低誘電率絶縁膜を形成する以外は、図１０
（ａ）〜（ｅ）と同様の手法により形成することができ
る。Ａｌは、芳香族炭化水素ポリマーと反応して、炭化
アルミニウムからなる高ヤング率絶縁膜５４が形成され
る。
【００７４】このような炭化アルミニウムについても、
アルミナと同様、１５ＧＰａ以上のヤング率を有すると
ともに、単体でバリア性を有しており、Ｃｕ配線のバリ
ア層として用いることができる。
アルミナと同様、１５ＧＰａ以上のヤング率を有すると
ともに、単体でバリア性を有しており、Ｃｕ配線のバリ
ア層として用いることができる。
【００７５】
【発明の効果】以上詳述したように、本発明によれば、
ショート不良が生じず、高速で動作可能な半導体装置お
よびその製造方法が提供される。
ショート不良が生じず、高速で動作可能な半導体装置お
よびその製造方法が提供される。
【００７６】本発明は、低誘電率層間絶縁膜を用いた多
層配線構造の形成に極めて有効に用いられ、その工業的
価値は絶大である。
層配線構造の形成に極めて有効に用いられ、その工業的
価値は絶大である。
【図１】実施例１の半導体装置における配線構造を表わ
す断面図。
す断面図。
【図２】ビア側壁のバリアメタル層に働く応力のシミュ
レーションによる計算結果を示すグラフ図。
レーションによる計算結果を示すグラフ図。
【図３】実施例1の半導体装置における配線構造の製造
工程を表わす断面図。
工程を表わす断面図。
【図４】実施例１の半導体装置の一部を表わす断面図。
【図５】実施例２の半導体装置における配線構造の製造
工程を表わす断面図。
工程を表わす断面図。
【図６】実施例３の半導体装置における配線構造の一例
を表わす断面図。
を表わす断面図。
【図７】実施例３の半導体装置における配線構造の製造
工程を表わす断面図。
工程を表わす断面図。
【図８】実施例３の半導体装置における配線構造の他の
例を表わす断面図。
例を表わす断面図。
【図９】実施例３の半導体装置における配線構造の他の
例を表わす断面図。
例を表わす断面図。
【図１０】図９に示した配線構造の製造工程を表わす断
面図。
面図。
【図１１】実施例３の半導体装置における配線構造の他
の例を表わす断面図。
の例を表わす断面図。
【図１２】図１１に示した配線構造の製造工程を表わす
断面図。
断面図。
【図１３】実施例３の半導体装置における配線構造の他
の例を表わす断面図。
の例を表わす断面図。
【図１４】従来の半導体装置における配線構造の製造工
程を表わす断面図。
程を表わす断面図。
１ａ…低誘電率絶縁層
１ｂ…高強度絶縁層
２…配線層
３…エッチングストッパー絶縁層
４…低誘電率絶縁膜
５…キャップ絶縁層
６…ビアホール
７…配線溝
８…ダメージ層
９…バリアメタル層
１０…導電材料層
１１ａ…低誘電率絶縁層
１１ｂ…高強度絶縁層
１２…配線層
１３…シリコン窒化膜
１４…低誘電率絶縁膜
１５…ビアホール
１６…高ヤング率絶縁膜
１７…配線溝
１８…バリアメタル層
１９…導電材料層
１９ａ…プラグ
１９ｂ…配線層
２０…シリコン窒化膜
２１…ダメージ層
２２…レジストパターン
２３…金属膜
２３’…金属酸化物からなる高ヤング率絶縁膜
２４…半導体基板
２５…シリコン酸化膜
２６…アルミナからなる高ヤング率絶縁膜
３０…能動素子
３１ａ，３１ｂ…ソース・ドレイン領域
３２…素子分離絶縁膜
３３…ゲート絶縁膜
３４…ゲート電極
４１…絶縁層
４２…下部配線層
４３…シリコン炭化膜からなるストッパー絶縁膜
４４…多孔質有機シリコン酸化膜からなる低誘電率絶縁
膜 ４５…シリコン炭化膜からなるミッドストッパー層 ４６…多孔質有機シリコン酸化膜からなる低誘電率絶縁
膜 ４７…有機シリコン酸化膜からなるキャップ絶縁膜 ４８…アルミナからなる高ヤング率絶縁膜 ４９…導電材料層 ４９ａ…プラグ ４９ｂ…配線層 ５０…Ａｌ膜 ５２，５３…芳香族炭化水素ポリマーからなる低誘電率
絶縁膜 ５４…炭化アルミニウムからなる高ヤング率絶縁膜
膜 ４５…シリコン炭化膜からなるミッドストッパー層 ４６…多孔質有機シリコン酸化膜からなる低誘電率絶縁
膜 ４７…有機シリコン酸化膜からなるキャップ絶縁膜 ４８…アルミナからなる高ヤング率絶縁膜 ４９…導電材料層 ４９ａ…プラグ ４９ｂ…配線層 ５０…Ａｌ膜 ５２，５３…芳香族炭化水素ポリマーからなる低誘電率
絶縁膜 ５４…炭化アルミニウムからなる高ヤング率絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川ノ上 孝
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 5F033 HH11 HH17 HH18 HH21 HH32
HH33 JJ11 JJ17 JJ18 JJ21
JJ32 JJ33 MM02 MM12 MM13
NN06 NN07 PP06 PP11 PP27
PP28 QQ09 QQ13 QQ19 QQ25
QQ37 QQ48 QQ73 QQ76 RR01
RR03 RR04 RR06 RR11 RR21
RR25 RR29 SS01 SS08 SS15
SS26 SS27 TT06 TT07 WW00
WW02 WW03 XX17 XX31
Claims (18)
- 【請求項１】 素子が形成された半導体基板と、 前記半導体基板上に形成された３以下の比誘電率を有す
る低誘電率絶縁膜と、 前記低誘電率絶縁膜中に埋め込まれたプラグおよび配線
層と、 前記低誘電率絶縁膜と前記プラグの間で前記プラグ側面
に接して形成されたヤング率が１５ＧＰａ以上の高ヤン
グ率絶縁膜とを具備することを特徴とする半導体装置。 - 【請求項２】 前記高ヤング率絶縁膜は、シリコン酸化
膜またはシリコン窒化膜からなり、前記プラグは、表面
にバリアメタル層を有することを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記低誘電率絶縁膜上に形成され、ヤン
グ率が１５ＧＰａ以上の高ヤング率絶縁膜からなるキャ
ップ層をさらに具備することを特徴とする請求項１また
は２に記載の半導体装置。 - 【請求項４】 前記高ヤング率絶縁膜は、Ｔａ、Ｔｉ、
Ｎｂ、およびＡｌからなる群から選択される少なくとも
１種の金属を含む金属酸化物層であることを特徴とする
請求項１に記載の半導体装置。 - 【請求項５】 前記高ヤング率絶縁膜は、Ｔａ、Ｔｉ、
およびＮｂからなる群から選択される少なくとも１種の
金属を含む金属酸化物層であり、前記プラグは、表面に
バリアメタル層を有することを特徴とする請求項４に記
載の半導体装置。 - 【請求項６】 前記高ヤング率絶縁膜はアルミナからな
り、前記プラグはＣｕからなることを特徴とする請求項
４に記載の半導体装置。 - 【請求項７】 前記低誘電率絶縁膜は、１５ＧＰａ未満
のヤング率を有することを特徴とする請求項１ないし６
のいずれか１項に記載の半導体装置。 - 【請求項８】 前記プラグ側面に接して形成された前記
高ヤング率絶縁膜の膜厚は、１ｎｍ以上１００ｎｍ以下
であることを特徴とする請求項１ないし７のいずれか１
項に記載の半導体装置。 - 【請求項９】 素子が形成された半導体基板上に、絶縁
膜を介して下部配線層を形成する工程と、 前記下部配線層上に３以下の比誘電率を有する低誘電率
絶縁膜を形成する工程と、 前記低誘電率絶縁膜にビアホールを形成する工程と、 前記ビアホールの側面に、１５ＧＰａ以上のヤング率を
有する高ヤング率絶縁膜を形成する工程と、 側面に前記高ヤング率絶縁膜が形成されたビアホールを
有する前記低誘電率絶縁膜に配線溝を形成する工程と、 前記下部配線層と電気的に接続するように、前記ビアホ
ールおよび配線溝が形成された前記低誘電率絶縁膜の全
面にバリアメタルおよび導電性材料を順次堆積する工程
と、 前記低誘電率絶縁膜上の前記バリアメタルおよび前記導
電性材料を除去して、表面にバリアメタル層を有するプ
ラグおよび上部配線層を、前記ビアホール内および前記
配線溝内にそれぞれ形成する工程とを具備することを特
徴とする半導体装置の製造方法。 - 【請求項１０】 前記ビアホールを形成後、前記ビアホ
ールの側面に前記高ヤング率絶縁膜を形成する前の前記
低誘電率絶縁膜に、フッ酸によるウェットエッチング処
理を施す工程をさらに具備することを特徴とする請求項
９に記載の半導体装置の製造方法。 - 【請求項１１】 前記高ヤング率絶縁膜は、前記ビアホ
ールの側面に加えて前記低誘電率絶縁膜上に形成される
ことを特徴とする請求項９または１０に記載の半導体装
置の製造方法。 - 【請求項１２】 前記ビアホールの側面に形成された前
記高ヤング率絶縁膜は、シリコン酸化膜またはシリコン
窒化膜からなることを特徴とする請求項９ないし１１の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項１３】 素子が形成された半導体基板上に、絶
縁膜を介して下部配線層を形成する工程と、 前記下部配線層上に３以下の比誘電率を有する低誘電率
絶縁膜を形成する工程と、 前記低誘電率絶縁膜にビアホールおよび配線溝を形成す
る工程と、 前記ビアホールおよび配線溝が形成された前記低誘電率
絶縁膜の表面に、Ｔａ、Ｔｉ、Ｎｂ、およびＡｌからな
る群から選択される少なくとも１種の金属を含む金属酸
化物からなり、１５ＧＰａ以上のヤング率を有する高ヤ
ング率絶縁膜を形成する工程と、 前記下部配線層と電気的に接続するように、前記高ヤン
グ率絶縁膜が形成された前記低誘電率絶縁膜の全面に導
電性材料を堆積する工程と、 前記低誘電率絶縁膜上の前記導電性材料を除去して、前
記ビアホール内および前記配線溝内にプラグおよび上部
配線層をそれぞれ形成する工程とを具備することを特徴
とする半導体装置の製造方法。 - 【請求項１４】 前記金属酸化物は、前記ビアホールお
よび配線溝が形成された前記低誘電率絶縁膜の表面にＴ
ａ、Ｔｉ、およびＮｂからなる群から選択される少なく
とも１種の金属を３００℃以上の高温で堆積して前記低
誘電率絶縁膜と反応させることにより形成されることを
特徴とする請求項１３に記載の半導体装置の製造方法。 - 【請求項１５】 前記低誘電率絶縁膜の全面に前記導電
性材料を堆積する前に、バリアメタルを堆積する工程を
さらに具備し、前記プラグおよび前記上部配線層は表面
にバリアメタル層を有して前記ビアホール内および前記
配線溝内に形成されることを特徴とする請求項１３また
は１４に記載の半導体装置の製造方法。 - 【請求項１６】 前記金属酸化物は、前記ビアホールお
よび配線溝が形成された前記低誘電率絶縁膜の表面にＡ
ｌを堆積した後、熱処理を施して前記低誘電率絶縁膜と
反応させることにより形成されることを特徴とする請求
項１３に記載の半導体装置の製造方法。 - 【請求項１７】 前記低誘電率絶縁膜は、１５ＧＰａ未
満のヤング率を有することを特徴とする請求項９ないし
１６のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１８】 前記高ヤング率絶縁膜は、１ｎｍ以上
１００ｎｍ以下の膜厚で形成されることを特徴とする請
求項９ないし１７のいずれか１項に記載の半導体装置の
製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395237A JP3648480B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置およびその製造方法 |
| EP02021330A EP1324383A3 (en) | 2001-12-26 | 2002-09-20 | Semiconductor device and method for manufacturing the same |
| US10/247,378 US6975033B2 (en) | 2001-12-26 | 2002-09-20 | Semiconductor device and method for manufacturing the same |
| TW091125054A TW587274B (en) | 2001-12-26 | 2002-10-25 | Semiconductor device and a method for manufacturing thereof |
| CNB021568146A CN1293622C (zh) | 2001-12-26 | 2002-12-13 | 半导体器件及其制造方法 |
| KR1020020083208A KR20030055135A (ko) | 2001-12-26 | 2002-12-24 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395237A JP3648480B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197742A true JP2003197742A (ja) | 2003-07-11 |
| JP3648480B2 JP3648480B2 (ja) | 2005-05-18 |
Family
ID=19188950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395237A Expired - Fee Related JP3648480B2 (ja) | 2001-12-26 | 2001-12-26 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6975033B2 (ja) |
| EP (1) | EP1324383A3 (ja) |
| JP (1) | JP3648480B2 (ja) |
| KR (1) | KR20030055135A (ja) |
| CN (1) | CN1293622C (ja) |
| TW (1) | TW587274B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119442B2 (en) | 2004-03-11 | 2006-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
| JP2007027347A (ja) * | 2005-07-15 | 2007-02-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007508691A (ja) * | 2003-10-08 | 2007-04-05 | ハネウェル・インターナショナル・インコーポレーテッド | シリル化剤を用いる低誘電率誘電材料の損傷の修復 |
| JP2007514327A (ja) * | 2003-12-16 | 2007-05-31 | ラム リサーチ コーポレーション | レジスト剥離中における多孔質低誘電率材料の損傷を阻止する方法 |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2009528690A (ja) * | 2006-02-28 | 2009-08-06 | エステミクロエレクトロニクス（クロレ・２）・エスアーエス | 誘電材料における金属配線 |
| US7799693B2 (en) | 2004-07-23 | 2010-09-21 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| JP2015072998A (ja) * | 2013-10-02 | 2015-04-16 | 富士通株式会社 | 強誘電体メモリ及びその製造方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103971A (ja) * | 2002-09-12 | 2004-04-02 | Hitachi High-Technologies Corp | ダマシン処理方法、ダマシン処理装置および、ダマシン構造 |
| JP2005005383A (ja) * | 2003-06-10 | 2005-01-06 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US7071539B2 (en) * | 2003-07-28 | 2006-07-04 | International Business Machines Corporation | Chemical planarization performance for copper/low-k interconnect structures |
| JP4413556B2 (ja) * | 2003-08-15 | 2010-02-10 | 東京エレクトロン株式会社 | 成膜方法、半導体装置の製造方法 |
| KR101080401B1 (ko) * | 2004-04-23 | 2011-11-04 | 삼성전자주식회사 | 평판 표시장치의 접합구조체 및 그 형성방법과 이를구비하는 평판 표시장치 |
| US20050260847A1 (en) * | 2004-05-24 | 2005-11-24 | Yang J H | Method for forming contact window |
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006140404A (ja) * | 2004-11-15 | 2006-06-01 | Renesas Technology Corp | 半導体装置 |
| US7351656B2 (en) * | 2005-01-21 | 2008-04-01 | Kabushiki Kaihsa Toshiba | Semiconductor device having oxidized metal film and manufacture method of the same |
| US7422979B2 (en) * | 2005-03-11 | 2008-09-09 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having a diffusion barrier stack and structure thereof |
| JP4199206B2 (ja) * | 2005-03-18 | 2008-12-17 | シャープ株式会社 | 半導体装置の製造方法 |
| US7335588B2 (en) * | 2005-04-15 | 2008-02-26 | International Business Machines Corporation | Interconnect structure and method of fabrication of same |
| WO2006130250A1 (en) * | 2005-05-31 | 2006-12-07 | Advanced Micro Devices, Inc. | Technique for forming copper-containing lines embedded in a low-k dielectric by providing a stiffening layer |
| US7564136B2 (en) * | 2006-02-24 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integration scheme for Cu/low-k interconnects |
| US20070209930A1 (en) * | 2006-03-09 | 2007-09-13 | Applied Materials, Inc. | Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7837838B2 (en) | 2006-03-09 | 2010-11-23 | Applied Materials, Inc. | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus |
| US7678710B2 (en) * | 2006-03-09 | 2010-03-16 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| US7645710B2 (en) | 2006-03-09 | 2010-01-12 | Applied Materials, Inc. | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system |
| KR100732773B1 (ko) * | 2006-06-29 | 2007-06-27 | 주식회사 하이닉스반도체 | 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법 |
| US7968967B2 (en) * | 2006-07-17 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | One-time-programmable anti-fuse formed using damascene process |
| TW200814156A (en) | 2006-07-21 | 2008-03-16 | Toshiba Kk | Method for manufacturing semiconductor device and semiconductor device |
| CN101573797B (zh) * | 2006-09-04 | 2011-01-26 | 皇家飞利浦电子股份有限公司 | 互连结构中的碳纳米结构生长的控制 |
| US9087877B2 (en) * | 2006-10-24 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low-k interconnect structures with reduced RC delay |
| JP5326202B2 (ja) * | 2006-11-24 | 2013-10-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP4389962B2 (ja) * | 2007-04-26 | 2009-12-24 | ソニー株式会社 | 半導体装置、電子機器、および半導体装置の製造方法 |
| US7851234B2 (en) * | 2007-11-29 | 2010-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for enhanced control of copper trench sheet resistance uniformity |
| JP4675393B2 (ja) * | 2008-05-12 | 2011-04-20 | パナソニック株式会社 | 半導体装置および半導体装置の製造方法 |
| US10096544B2 (en) * | 2012-05-04 | 2018-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor interconnect structure |
| JP5889118B2 (ja) | 2012-06-13 | 2016-03-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5968438B2 (ja) * | 2012-07-17 | 2016-08-10 | 三井化学株式会社 | 半導体装置及びその製造方法並びにリンス液 |
| US9343357B2 (en) * | 2014-02-28 | 2016-05-17 | Qualcomm Incorporated | Selective conductive barrier layer formation |
| US10014382B2 (en) * | 2014-03-13 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with sidewall passivation and method of making |
| US20160329213A1 (en) * | 2015-05-04 | 2016-11-10 | Lam Research Corporation | Highly selective deposition of amorphous carbon as a metal diffusion barrier layer |
| US9728501B2 (en) * | 2015-12-21 | 2017-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming trenches |
| US10504821B2 (en) * | 2016-01-29 | 2019-12-10 | United Microelectronics Corp. | Through-silicon via structure |
| CN111584725A (zh) * | 2020-05-15 | 2020-08-25 | 武汉华星光电半导体显示技术有限公司 | Oled的面板及其制造方法 |
| KR20220006686A (ko) * | 2020-07-08 | 2022-01-18 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US294634A (en) * | 1884-03-04 | Territory | ||
| US520447A (en) * | 1894-05-29 | Chusetts | ||
| US312291A (en) * | 1885-02-17 | Leof coediee pikel | ||
| US35917A (en) * | 1862-07-22 | Improved ivhrror for attachment to windows | ||
| US306988A (en) * | 1884-10-21 | Whiffletree | ||
| US284600A (en) * | 1883-09-11 | bower | ||
| US260770A (en) * | 1882-07-11 | Carriage-jack | ||
| US1154621A (en) * | 1914-09-21 | 1915-09-28 | Charles A Elton | Punching-machine. |
| US1340330A (en) * | 1919-11-11 | 1920-05-18 | Richard E Enos | Shuttle tension |
| JPH04259242A (ja) | 1991-02-14 | 1992-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08191104A (ja) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH09306988A (ja) | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
| JP3281260B2 (ja) | 1996-05-21 | 2002-05-13 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH10125783A (ja) * | 1996-10-15 | 1998-05-15 | Sony Corp | 半導体装置の製造方法 |
| JPH10284600A (ja) | 1997-03-31 | 1998-10-23 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1154621A (ja) | 1997-08-07 | 1999-02-26 | Sony Corp | 半導体装置およびその製造方法 |
| US5942799A (en) | 1997-11-20 | 1999-08-24 | Novellus Systems, Inc. | Multilayer diffusion barriers |
| US6130156A (en) | 1998-04-01 | 2000-10-10 | Texas Instruments Incorporated | Variable doping of metal plugs for enhanced reliability |
| JP3107047B2 (ja) * | 1998-05-28 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3400353B2 (ja) | 1998-05-28 | 2003-04-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000049116A (ja) | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2000106397A (ja) | 1998-07-31 | 2000-04-11 | Sony Corp | 半導体装置における配線構造及びその形成方法 |
| JP4044236B2 (ja) | 1999-03-11 | 2008-02-06 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3974284B2 (ja) | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| TW444252B (en) * | 1999-03-19 | 2001-07-01 | Toshiba Corp | Semiconductor apparatus and its fabricating method |
| JP3727818B2 (ja) * | 1999-03-19 | 2005-12-21 | 株式会社東芝 | 半導体装置の配線構造及びその形成方法 |
| JP2000294634A (ja) | 1999-04-07 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001035917A (ja) | 1999-07-19 | 2001-02-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6221780B1 (en) * | 1999-09-29 | 2001-04-24 | International Business Machines Corporation | Dual damascene flowable oxide insulation structure and metallic barrier |
| KR100390951B1 (ko) * | 1999-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| US20010051420A1 (en) * | 2000-01-19 | 2001-12-13 | Besser Paul R. | Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch |
| US6329290B1 (en) * | 2000-02-24 | 2001-12-11 | Conexant Systems, Inc. | Method for fabrication and structure for high aspect ratio vias |
| TW478101B (en) * | 2000-03-23 | 2002-03-01 | Ibm | Structure for protecting copper interconnects in low dielectric constant materials from oxidation |
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
-
2001
- 2001-12-26 JP JP2001395237A patent/JP3648480B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-20 EP EP02021330A patent/EP1324383A3/en not_active Withdrawn
- 2002-09-20 US US10/247,378 patent/US6975033B2/en not_active Expired - Lifetime
- 2002-10-25 TW TW091125054A patent/TW587274B/zh not_active IP Right Cessation
- 2002-12-13 CN CNB021568146A patent/CN1293622C/zh not_active Expired - Fee Related
- 2002-12-24 KR KR1020020083208A patent/KR20030055135A/ko not_active Application Discontinuation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007508691A (ja) * | 2003-10-08 | 2007-04-05 | ハネウェル・インターナショナル・インコーポレーテッド | シリル化剤を用いる低誘電率誘電材料の損傷の修復 |
| JP2007514327A (ja) * | 2003-12-16 | 2007-05-31 | ラム リサーチ コーポレーション | レジスト剥離中における多孔質低誘電率材料の損傷を阻止する方法 |
| JP4668205B2 (ja) * | 2003-12-16 | 2011-04-13 | ラム リサーチ コーポレーション | 多孔質低誘電率層内に形状を形成する方法および装置 |
| KR101094681B1 (ko) | 2003-12-16 | 2011-12-20 | 램 리써치 코포레이션 | 레지스트 박리 동안 다공성 로우-ｋ 재료의 손상을방지하는 방법 |
| US7119442B2 (en) | 2004-03-11 | 2006-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN1306591C (zh) * | 2004-03-11 | 2007-03-21 | 株式会社东芝 | 半导体器件 |
| US7799693B2 (en) | 2004-07-23 | 2010-09-21 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
| JP2007027347A (ja) * | 2005-07-15 | 2007-02-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
| JP2009528690A (ja) * | 2006-02-28 | 2009-08-06 | エステミクロエレクトロニクス（クロレ・２）・エスアーエス | 誘電材料における金属配線 |
| JP2015072998A (ja) * | 2013-10-02 | 2015-04-16 | 富士通株式会社 | 強誘電体メモリ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW587274B (en) | 2004-05-11 |
| CN1428840A (zh) | 2003-07-09 |
| CN1293622C (zh) | 2007-01-03 |
| EP1324383A3 (en) | 2006-09-27 |
| JP3648480B2 (ja) | 2005-05-18 |
| KR20030055135A (ko) | 2003-07-02 |
| EP1324383A2 (en) | 2003-07-02 |
| US20030116854A1 (en) | 2003-06-26 |
| US6975033B2 (en) | 2005-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648480B2 (ja) | 半導体装置およびその製造方法 | |
| JP5365514B2 (ja) | 半導体装置およびその製造方法 | |
| US7419916B2 (en) | Manufacturing method of semiconductor device | |
| KR20000057733A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US7635650B2 (en) | Prevention of plasma induced damage arising from etching of crack stop trenches in multi-layered low-k semiconductor devices | |
| TW200428500A (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20090097827A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20070170594A1 (en) | Insulating tube, semiconductor device employing the tube, and method of manufacturing the same | |
| JPH05243402A (ja) | 半導体装置の製造方法 | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| JP2001176842A (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| US7879733B2 (en) | Method for manufacturing semiconductor device free from layer-lifting between insulating layers | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| US6358845B1 (en) | Method for forming inter metal dielectric | |
| US6544886B2 (en) | Process for isolating an exposed conducting surface | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| US20040130033A1 (en) | Semiconductor device | |
| KR100431741B1 (ko) | 반도체소자 제조 방법 | |
| KR20070048820A (ko) | 반도체 장치의 배선 구조물 및 그 제조 방법 | |
| US7572720B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2001274239A (ja) | 半導体装置およびその製造方法 | |
| KR20050064321A (ko) | 반도체 장치의 장벽 금속막 형성 방법 및 이를 이용한금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3648480 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |