JPH04259242A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04259242A JPH04259242A JP3020605A JP2060591A JPH04259242A JP H04259242 A JPH04259242 A JP H04259242A JP 3020605 A JP3020605 A JP 3020605A JP 2060591 A JP2060591 A JP 2060591A JP H04259242 A JPH04259242 A JP H04259242A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- melting point
- layer
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 20
- 230000008018 melting Effects 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 239000000126 substance Substances 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 26
- 239000010703 silicon Substances 0.000 abstract description 26
- 238000000034 method Methods 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000004888 barrier function Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 36
- 239000010410 layer Substances 0.000 description 31
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000010301 surface-oxidation reaction Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアルミニウムまたはアル
ミニウム合金から成る配線とシリコン基板との間に高融
点金属窒化膜から成るバリヤ層を設けて成る半導体装置
に関する。
ミニウム合金から成る配線とシリコン基板との間に高融
点金属窒化膜から成るバリヤ層を設けて成る半導体装置
に関する。
【０００２】
【従来の技術】半導体装置の内部配線材料として，アル
ミニウム（Ａｌ）またはＡｌとシリコン（Ｓｉ）や銅（
Ｃｕ）との合金から成る薄膜が主用されている。しかし
ながら， ＡｌまたはＡｌ合金等とシリコン基板とを直
接に接触させた状態では， 加熱をともなう種々の後工
程において， これらの間で相互拡散を生じやすく，
接続の信頼性に問題がある。 とくに， 高密度半導体装置においては， シリコン基
板に形成される不純物拡散層の厚さが小さく， 上記の
ような相互拡散により， このような薄い不純物拡散層
が破壊されてしまうと言う重大な障害が生じる。
ミニウム（Ａｌ）またはＡｌとシリコン（Ｓｉ）や銅（
Ｃｕ）との合金から成る薄膜が主用されている。しかし
ながら， ＡｌまたはＡｌ合金等とシリコン基板とを直
接に接触させた状態では， 加熱をともなう種々の後工
程において， これらの間で相互拡散を生じやすく，
接続の信頼性に問題がある。 とくに， 高密度半導体装置においては， シリコン基
板に形成される不純物拡散層の厚さが小さく， 上記の
ような相互拡散により， このような薄い不純物拡散層
が破壊されてしまうと言う重大な障害が生じる。
【０００３】これに対して， Ａｌ薄膜とシリコン基板
との間に， 窒化チタン（ＴｉＮ） のような高融点金
属の窒化膜をバリヤ層として介在させることによって，
Ａｌとシリコン基板との相互拡散を抑制する方法が用
いられている。
との間に， 窒化チタン（ＴｉＮ） のような高融点金
属の窒化膜をバリヤ層として介在させることによって，
Ａｌとシリコン基板との相互拡散を抑制する方法が用
いられている。
【０００４】
【発明が解決しようとする課題】ＴｉＮ 薄膜等のバリ
ヤ層によっても，Ａｌとシリコンとの相互拡散を完全に
抑えることができない。これは，ＴｉＮ薄膜を構成する
微結晶の粒界をＡｌ原子が拡散するためであると考えら
れている。また， ＡｌとＴｉＮ 薄膜との相互反応に
より ＴｉＮ薄膜の有効膜厚が低下し， バリヤ層とし
て機能しなくなる場合もある。
ヤ層によっても，Ａｌとシリコンとの相互拡散を完全に
抑えることができない。これは，ＴｉＮ薄膜を構成する
微結晶の粒界をＡｌ原子が拡散するためであると考えら
れている。また， ＡｌとＴｉＮ 薄膜との相互反応に
より ＴｉＮ薄膜の有効膜厚が低下し， バリヤ層とし
て機能しなくなる場合もある。
【０００５】これらの問題に対して，シリコン基板上に
高融点金属膜および窒化高融点金属膜を形成後，１〜３
×１０−３Ｔｏｒｒの酸素雰囲気中での熱処理により窒
化金属膜表面を薄く酸化し， この酸化膜上にアルミニ
ウム配線層を形成することによって，窒化高融点金属ま
たは基板シリコンとの反応を抑える方法が提案されてい
る。（特開昭６２−１１３４２１ 参照）しかしながら
， 上記公報の方法は， 低圧酸素雰囲気での熱処理を
行うための装置を必要とし， かつ， 大気中に取り出
しても酸化されない温度まで被処理物を上記熱処理装置
中で冷却するために長時間を要し， 熱処理工程のスル
ープットを犠牲にするか， あるいは， 冷却を促進す
るための機構に要する設備コストの増大を招くことが避
けられない問題があった。
高融点金属膜および窒化高融点金属膜を形成後，１〜３
×１０−３Ｔｏｒｒの酸素雰囲気中での熱処理により窒
化金属膜表面を薄く酸化し， この酸化膜上にアルミニ
ウム配線層を形成することによって，窒化高融点金属ま
たは基板シリコンとの反応を抑える方法が提案されてい
る。（特開昭６２−１１３４２１ 参照）しかしながら
， 上記公報の方法は， 低圧酸素雰囲気での熱処理を
行うための装置を必要とし， かつ， 大気中に取り出
しても酸化されない温度まで被処理物を上記熱処理装置
中で冷却するために長時間を要し， 熱処理工程のスル
ープットを犠牲にするか， あるいは， 冷却を促進す
るための機構に要する設備コストの増大を招くことが避
けられない問題があった。
【０００６】
【課題を解決するための手段】上記従来の問題点は，
半導体基板の一表面に高融点金属窒化膜を形成し， 該
半導体基板を大気とほぼ同じ組成の雰囲気炉中で加熱す
るか， または， 該半導体基板を酸化性の薬液中に浸
漬して該高融点金属窒化膜の表面に酸化膜を形成し，
該酸化膜が形成された該高融点金属窒化膜上にアルミニ
ウム，アルミニウム合金，タングステン，金または銅の
いずれかから成る導電層を堆積し， 該導電層と酸化膜
と高融点金属窒化膜とをエッチングして配線パターンを
形成する諸工程を含むことを特徴とする本発明に係る半
導体装置の製造方法によって解決される。
半導体基板の一表面に高融点金属窒化膜を形成し， 該
半導体基板を大気とほぼ同じ組成の雰囲気炉中で加熱す
るか， または， 該半導体基板を酸化性の薬液中に浸
漬して該高融点金属窒化膜の表面に酸化膜を形成し，
該酸化膜が形成された該高融点金属窒化膜上にアルミニ
ウム，アルミニウム合金，タングステン，金または銅の
いずれかから成る導電層を堆積し， 該導電層と酸化膜
と高融点金属窒化膜とをエッチングして配線パターンを
形成する諸工程を含むことを特徴とする本発明に係る半
導体装置の製造方法によって解決される。
【０００７】
【作用】シリコン基板上に形成された，高融点金属窒化
膜，例えばＴｉＮ 膜表面を，大気とほぼ等しい組成の
雰囲気中での加熱または硝酸のような酸化性の薬液中へ
の浸漬により酸化し，２０ 〜５０Å程度の表面酸化層
を形成する。この上にＡｌまたはＡｌ合金から成る配線
層を堆積する。これにより， 配線層中のＡｌとシリコ
ン基板との相互拡散はもちろん， ＡｌとＴｉＮ 膜と
の反応が阻止される。上記表面酸化層は，ＴｉＯとＴｉ
Ｏ２を含有するＴｉＮ 層である。 このような酸化層が絶縁性であっても，２０ 〜５０Å
程度の厚さ以下であれば， シリコン基板と配線層との
間には， トンネル効果によって実用上問題のない導電
性が維持される。
膜，例えばＴｉＮ 膜表面を，大気とほぼ等しい組成の
雰囲気中での加熱または硝酸のような酸化性の薬液中へ
の浸漬により酸化し，２０ 〜５０Å程度の表面酸化層
を形成する。この上にＡｌまたはＡｌ合金から成る配線
層を堆積する。これにより， 配線層中のＡｌとシリコ
ン基板との相互拡散はもちろん， ＡｌとＴｉＮ 膜と
の反応が阻止される。上記表面酸化層は，ＴｉＯとＴｉ
Ｏ２を含有するＴｉＮ 層である。 このような酸化層が絶縁性であっても，２０ 〜５０Å
程度の厚さ以下であれば， シリコン基板と配線層との
間には， トンネル効果によって実用上問題のない導電
性が維持される。
【０００８】本発明によれば， 低圧酸素雰囲気熱処理
装置を必要としない。また， 大気とほぼ等しい組成の
雰囲気中での熱処理または薬液中の浸漬による酸化が支
配的であるために， 被処理物を大気中に取り出しても
酸化はほとんど進行しない。したがって， 被処理物を
冷却するための特別の機構を必要とせず， 所定の厚さ
および膜質を有する表面酸化層を安定して形成できる。
装置を必要としない。また， 大気とほぼ等しい組成の
雰囲気中での熱処理または薬液中の浸漬による酸化が支
配的であるために， 被処理物を大気中に取り出しても
酸化はほとんど進行しない。したがって， 被処理物を
冷却するための特別の機構を必要とせず， 所定の厚さ
および膜質を有する表面酸化層を安定して形成できる。
【０００９】
【実施例】図１は本発明の実施例の工程説明図であって
， 同図（ａ） に示すように， 例えばｎ型の不純物
拡散層２が形成されたｐ型のシリコン基板１表面に厚さ
０．２ μｍ のＳｉＯ２層３１と厚さ０．５ μｍ
の ＢＰＳＧ（硼燐珪酸ガラス）層３２とから成る絶縁
層３を堆積する。そして， 不純物拡散層２を表出する
開口を絶縁層３に形成したのち， シリコン基板１上に
， 厚さ３００ ÅのＴｉ膜４と厚さ１０００ÅのＴｉ
Ｎ 膜５を順次堆積する。Ｔｉ膜４はアルゴンガスを用
いる周知のスパッタリング法により， ＴｉＮ 膜５は
窒素を添加したアルゴンガスを用いる周知の反応性スパ
ッタリング法により形成すればよい。
， 同図（ａ） に示すように， 例えばｎ型の不純物
拡散層２が形成されたｐ型のシリコン基板１表面に厚さ
０．２ μｍ のＳｉＯ２層３１と厚さ０．５ μｍ
の ＢＰＳＧ（硼燐珪酸ガラス）層３２とから成る絶縁
層３を堆積する。そして， 不純物拡散層２を表出する
開口を絶縁層３に形成したのち， シリコン基板１上に
， 厚さ３００ ÅのＴｉ膜４と厚さ１０００ÅのＴｉ
Ｎ 膜５を順次堆積する。Ｔｉ膜４はアルゴンガスを用
いる周知のスパッタリング法により， ＴｉＮ 膜５は
窒素を添加したアルゴンガスを用いる周知の反応性スパ
ッタリング法により形成すればよい。
【００１０】次いで， シリコン基板１を， 酸素２０
±５％と窒素８０±５％との混合ガス雰囲気中，３５０
〜４５０ ℃で所定時間熱処理し， 同図（ｂ） に示
すように， ＴｉＮ 膜５表面に， ２０〜５０Åの表
面酸化層６を形成する。この場合の酸素と窒素の流量は
， それぞれ， ６ ＳＬＭおよび２４ ＳＬＭであっ
た。
±５％と窒素８０±５％との混合ガス雰囲気中，３５０
〜４５０ ℃で所定時間熱処理し， 同図（ｂ） に示
すように， ＴｉＮ 膜５表面に， ２０〜５０Åの表
面酸化層６を形成する。この場合の酸素と窒素の流量は
， それぞれ， ６ ＳＬＭおよび２４ ＳＬＭであっ
た。
【００１１】次いで， 同図（ｃ） に示すように，
例えば２％のＣｕを含有する厚さ０．５ μｍ のＡｌ
膜７を， 周知のスパッタリング法を用いて， シリコ
ン基板１上に堆積する。 Ａｌ膜７を， 周知のリソグラフ技術を用いてパターニ
ングしたのち， 同図（ｄ） に示すように， シリコ
ン基板１上に， 例えばＢＰＳＧから成るカバー膜８を
堆積し， さらに， 窒素と水素との混合ガス中，４５
０℃で３０分間のアニールを行う。
例えば２％のＣｕを含有する厚さ０．５ μｍ のＡｌ
膜７を， 周知のスパッタリング法を用いて， シリコ
ン基板１上に堆積する。 Ａｌ膜７を， 周知のリソグラフ技術を用いてパターニ
ングしたのち， 同図（ｄ） に示すように， シリコ
ン基板１上に， 例えばＢＰＳＧから成るカバー膜８を
堆積し， さらに， 窒素と水素との混合ガス中，４５
０℃で３０分間のアニールを行う。
【００１２】上記カバー膜８の堆積は， 通常， 例え
ばＣＶＤ（化学気相成長）法により４２５ ℃で行われ
る。このカバー膜８の堆積およびその後の上記アニール
等の熱処理において， Ａｌ膜７とシリコン基板１との
相互拡散およびＡｌ膜７とＴｉＮ 膜５との反応が表面
酸化層６によって阻止され， Ａｌ膜７とシリコン基板
１との接続部におけるＰＮ接合の信頼性が保証される。 また， 表面酸化層６により， 単層Ａｌの物性が阻害
されず， Ａｌ原子のエレクトロマイグレーションが抑
制されるために， Ａｌ配線のＭＴＦ（Ｍｅａｎ Ｔｉ
ｍｅ ｔｏＦａｉｌｕｒｅ） 特性が向上される。
ばＣＶＤ（化学気相成長）法により４２５ ℃で行われ
る。このカバー膜８の堆積およびその後の上記アニール
等の熱処理において， Ａｌ膜７とシリコン基板１との
相互拡散およびＡｌ膜７とＴｉＮ 膜５との反応が表面
酸化層６によって阻止され， Ａｌ膜７とシリコン基板
１との接続部におけるＰＮ接合の信頼性が保証される。 また， 表面酸化層６により， 単層Ａｌの物性が阻害
されず， Ａｌ原子のエレクトロマイグレーションが抑
制されるために， Ａｌ配線のＭＴＦ（Ｍｅａｎ Ｔｉ
ｍｅ ｔｏＦａｉｌｕｒｅ） 特性が向上される。
【００１３】上記のように，ＴｉＮ膜５は大気とほぼ同
組成の雰囲気中で表面酸化が行われるため，３５０℃以
下の温度では， シリコン基板１を大気中に取り出して
もほとんど表面酸化は進行しない。したがって， 本発
明によれば， 表面酸化層６の厚さおよび膜質を再現性
よく制御することができる。また， シリコン基板１を
大気中に取り出すための冷却に要する時間は， 熱処理
炉が， 例えば４００ ℃から３５０ ℃に達するまで
の時間であり， これは通常２０分程度であるために，
工程のスループットを実質的に低下させる要因にはなら
ない。
組成の雰囲気中で表面酸化が行われるため，３５０℃以
下の温度では， シリコン基板１を大気中に取り出して
もほとんど表面酸化は進行しない。したがって， 本発
明によれば， 表面酸化層６の厚さおよび膜質を再現性
よく制御することができる。また， シリコン基板１を
大気中に取り出すための冷却に要する時間は， 熱処理
炉が， 例えば４００ ℃から３５０ ℃に達するまで
の時間であり， これは通常２０分程度であるために，
工程のスループットを実質的に低下させる要因にはなら
ない。
【００１４】本発明においては， 図１（ｂ） におけ
る表面酸化層６の形成を， 例えば硝酸のような酸化性
の薬液中に浸漬する別の方法を用いて行ってもよい。す
なわち， 図１（ａ） に示すシリコン基板１を， 例
えば図２に示すように， ６０℃に加熱された１０％の
濃硝酸溶液中に１０ｍｉｎ 間浸漬して， ＴｉＮ 膜
５表面に表面酸化層６を形成し， 次いで１０ｍｉｎ
間水洗したのち， 乾燥炉中， ６０℃で１０ｍｉｎ
間乾燥する。こののち， 図１（ｃ） 以下と同様に，
Ａｌ膜７の堆積， パターニングおよびカバー膜８の
堆積を行う。
る表面酸化層６の形成を， 例えば硝酸のような酸化性
の薬液中に浸漬する別の方法を用いて行ってもよい。す
なわち， 図１（ａ） に示すシリコン基板１を， 例
えば図２に示すように， ６０℃に加熱された１０％の
濃硝酸溶液中に１０ｍｉｎ 間浸漬して， ＴｉＮ 膜
５表面に表面酸化層６を形成し， 次いで１０ｍｉｎ
間水洗したのち， 乾燥炉中， ６０℃で１０ｍｉｎ
間乾燥する。こののち， 図１（ｃ） 以下と同様に，
Ａｌ膜７の堆積， パターニングおよびカバー膜８の
堆積を行う。
【００１５】
【発明の効果】本発明によれば， Ａｌ， Ａｌ合金，
タングステンその他の導電材料から成る配線層とシリ
コン基板との間に設けられるＴｉＮ バリヤ膜の表面に
， トンネル効果を生じ得る厚さの表面酸化層を再現性
よく形成可能とする。その結果，Ａｌ 等の配線とシリ
コン基板とを安定に低抵抗で接続可能とし， 高集積度
の半導体装置の製造歩留りならびに信頼性に寄与する効
果がある。とくに， 膜厚が１０００Å以下のＴｉＮ膜
によって充分なバリヤ機能が発揮され， 多層配線の形
成が容易になる点で効果が大きい。
タングステンその他の導電材料から成る配線層とシリ
コン基板との間に設けられるＴｉＮ バリヤ膜の表面に
， トンネル効果を生じ得る厚さの表面酸化層を再現性
よく形成可能とする。その結果，Ａｌ 等の配線とシリ
コン基板とを安定に低抵抗で接続可能とし， 高集積度
の半導体装置の製造歩留りならびに信頼性に寄与する効
果がある。とくに， 膜厚が１０００Å以下のＴｉＮ膜
によって充分なバリヤ機能が発揮され， 多層配線の形
成が容易になる点で効果が大きい。
【図１】 本発明の一実施例の工程説明図
１ シリコン基板
４ Ｔｉ膜２ 不純物拡散層
５ ＴｉＮ
膜３ 絶縁層
６ 表面酸化層
４ Ｔｉ膜２ 不純物拡散層
５ ＴｉＮ
膜３ 絶縁層
６ 表面酸化層
Claims (2)
- 【請求項１】 半導体基板の一表面に高融点金属窒化
膜を形成する工程と，該半導体基板を大気とほぼ同じ組
成の雰囲気炉中で加熱して該高融点金属窒化膜の表面に
酸化膜を形成する工程と，該酸化膜が形成された該高融
点金属窒化膜上にアルミニウム，アルミニウム合金，タ
ングステン，金または銅のいずれかから成る導電層を堆
積する工程と，該導電層と酸化膜と高融点金属窒化膜と
をエッチングして配線パターンを形成する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板の一表面に高融点金属窒化
膜を形成する工程と，該半導体基板を酸化性の薬液中に
浸漬して該高融点金属窒化膜の表面に酸化膜を形成する
工程と，該酸化膜が形成された該高融点金属窒化膜上に
アルミニウム，アルミニウム合金，タングステン，金ま
たは銅のいずれかから成る導電層を堆積する工程と，該
導電層と酸化膜と高融点金属窒化膜とをエッチングして
配線パターンを形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020605A JPH04259242A (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
| US07/833,003 US5236869A (en) | 1991-02-14 | 1992-02-10 | Method of producing semiconductor device |
| EP19920102410 EP0499249A3 (en) | 1991-02-14 | 1992-02-13 | Method of producing a semiconductor device including a barrier layer |
| KR1019920002246A KR960005038B1 (ko) | 1991-02-14 | 1992-02-14 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020605A JPH04259242A (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04259242A true JPH04259242A (ja) | 1992-09-14 |
Family
ID=12031901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020605A Pending JPH04259242A (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5236869A (ja) |
| EP (1) | EP0499249A3 (ja) |
| JP (1) | JPH04259242A (ja) |
| KR (1) | KR960005038B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108837A (ja) * | 2009-11-17 | 2011-06-02 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
| WO2014034748A1 (ja) * | 2012-08-29 | 2014-03-06 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| US5378660A (en) * | 1993-02-12 | 1995-01-03 | Applied Materials, Inc. | Barrier layers and aluminum contacts |
| JP3201061B2 (ja) * | 1993-03-05 | 2001-08-20 | ソニー株式会社 | 配線構造の製造方法 |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| GB2285337B (en) * | 1993-12-28 | 1997-12-17 | Fujitsu Ltd | Manufacture of semiconductor device with aluminium wiring |
| DE19515564B4 (de) | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US5514908A (en) * | 1994-04-29 | 1996-05-07 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries |
| TW319891B (en) * | 1996-02-02 | 1997-11-11 | Taiwan Semiconductor Mfg | Method for improved aluminium-copper deposition and robust via contact resistance |
| US5693561A (en) * | 1996-05-14 | 1997-12-02 | Lucent Technologies Inc. | Method of integrated circuit fabrication including a step of depositing tungsten |
| US5913144A (en) * | 1996-09-20 | 1999-06-15 | Sharp Microelectronics Technology, Inc. | Oxidized diffusion barrier surface for the adherence of copper and method for same |
| US5918150A (en) * | 1996-10-11 | 1999-06-29 | Sharp Microelectronics Technology, Inc. | Method for a chemical vapor deposition of copper on an ion prepared conductive surface |
| JP3974284B2 (ja) * | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US6724088B1 (en) * | 1999-04-20 | 2004-04-20 | International Business Machines Corporation | Quantum conductive barrier for contact to shallow diffusion region |
| JP2001060590A (ja) * | 1999-08-20 | 2001-03-06 | Denso Corp | 半導体装置の電気配線及びその製造方法 |
| US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
| US6777327B2 (en) * | 2001-03-28 | 2004-08-17 | Sharp Laboratories Of America, Inc. | Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics |
| JP3648480B2 (ja) * | 2001-12-26 | 2005-05-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100919378B1 (ko) * | 2002-10-28 | 2009-09-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 및 이의 형성 방법 |
| CA2661047A1 (en) * | 2006-05-15 | 2007-11-22 | Arise Technologies Corporation | Low-temperature doping processes for silicon wafer devices |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4307132A (en) * | 1977-12-27 | 1981-12-22 | International Business Machines Corp. | Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer |
| US4200474A (en) * | 1978-11-20 | 1980-04-29 | Texas Instruments Incorporated | Method of depositing titanium dioxide (rutile) as a gate dielectric for MIS device fabrication |
| JPS5948647A (ja) * | 1982-09-13 | 1984-03-19 | Mitsubishi Electric Corp | 感湿材料の製造方法 |
| JPS61110449A (ja) * | 1984-11-05 | 1986-05-28 | Hitachi Ltd | 半導体装置の製造方法 |
| US4839010A (en) * | 1985-08-30 | 1989-06-13 | Texas Instruments Incorporated | Forming an antireflective coating for VLSI metallization |
| JPS62113421A (ja) * | 1985-11-13 | 1987-05-25 | Toshiba Corp | 半導体装置の製造方法 |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US5175126A (en) * | 1990-12-27 | 1992-12-29 | Intel Corporation | Process of making titanium nitride barrier layer |
-
1991
- 1991-02-14 JP JP3020605A patent/JPH04259242A/ja active Pending
-
1992
- 1992-02-10 US US07/833,003 patent/US5236869A/en not_active Expired - Lifetime
- 1992-02-13 EP EP19920102410 patent/EP0499249A3/en not_active Withdrawn
- 1992-02-14 KR KR1019920002246A patent/KR960005038B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108837A (ja) * | 2009-11-17 | 2011-06-02 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
| US8212356B2 (en) | 2009-11-17 | 2012-07-03 | Seiko Epson Corporation | Semiconductor device having multi-layered wiring layer and fabrication process thereof |
| WO2014034748A1 (ja) * | 2012-08-29 | 2014-03-06 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
| US9786762B2 (en) | 2012-08-29 | 2017-10-10 | Longitude Semiconductor S.A.R.L. | Gate electrode of a semiconductor device, and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0499249A2 (en) | 1992-08-19 |
| KR920017184A (ko) | 1992-09-26 |
| KR960005038B1 (ko) | 1996-04-18 |
| US5236869A (en) | 1993-08-17 |
| EP0499249A3 (en) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| US5719447A (en) | Metal alloy interconnections for integrated circuits | |
| US6057223A (en) | Passivated copper conductive layers for microelectronic applications | |
| JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
| KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| JPH0587173B2 (ja) | ||
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| US5430258A (en) | Copper interconnection structure and method of preparing same | |
| US5494860A (en) | Two step annealing process for decreasing contact resistance | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| JPH09186103A (ja) | 金属配線の構造及びその形成方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| US6548398B1 (en) | Production method of semiconductor device and production device therefor | |
| JP3238437B2 (ja) | 半導体装置およびその製造方法 | |
| JP2555949B2 (ja) | 半導体装置の製造方法 | |
| JPH04350937A (ja) | 銅配線の処理方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JPH025521A (ja) | 半導体装置の製造方法 | |
| JPH07230991A (ja) | 半導体装置の製造方法 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JPH0232537A (ja) | 半導体装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000613 |