KR20070048820A - 반도체 장치의 배선 구조물 및 그 제조 방법 - Google Patents

반도체 장치의 배선 구조물 및 그 제조 방법 Download PDF

Info

Publication number
KR20070048820A
KR20070048820A KR1020050105773A KR20050105773A KR20070048820A KR 20070048820 A KR20070048820 A KR 20070048820A KR 1020050105773 A KR1020050105773 A KR 1020050105773A KR 20050105773 A KR20050105773 A KR 20050105773A KR 20070048820 A KR20070048820 A KR 20070048820A
Authority
KR
South Korea
Prior art keywords
metal
film
oxidation
antioxidant
wiring
Prior art date
Application number
KR1020050105773A
Other languages
English (en)
Inventor
김대웅
이주범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050105773A priority Critical patent/KR20070048820A/ko
Publication of KR20070048820A publication Critical patent/KR20070048820A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

향상된 전기적 특성을 갖는 반도체 장치의 배선 구조물 및 그 제조 방법이 개시된다. 기판 상에 적어도 하나의 금속 배선을 형성한 후에, 금속 배선의 상면 및 측면 상에 산화 방지 부재를 형성한다. 산화 방지 부재 상에 HDP-CVD 공정으로 산화물을 증착하여 절연막을 형성한다. 산화 방지 부재는 절연막을 형성하는 동안 금속 배선의 산화를 방지하여 반도체 장치의 전기적 특성을 개선한다.

Description

반도체 장치의 배선 구조물 및 그 제조 방법 {WIRING STRUCTURE IN A SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
도 1은 본 발명에 따른 반도체 장치의 배선 구조물의 단면도를 도시한 것이다.
도 2 내지 도 4는 도 1에 도시한 반도체 장치의 배선 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100: 기판 110: 금속 배선
120: 캡핑막 130: 제1 산화방지막
140: 제2 산화방지막 150: 산화 방지 부재
160: 절연막
본 발명은 반도체 장치의 배선 구조물 및 그 제조방법에 관한 것으로, 보다 상세하게는 산화 방지 부재를 구비하여 향상된 전기적 특성을 갖는 반도체 장치의 배선 구조물 및 그 제조 방법에 관한 것이다.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
상술한 반도체 장치에서 집적도가 증가함에 따라, 집적 회로 내 배선은 점차 미세화 또는 다층화 되어 왔다. 반도체 장치 내의 배선을 다층 구조로 형성하는 경우, 배선들 사이에는 이들을 절연하기 위한 층간 절연막이 형성된다. 상기 배선들 사이의 간격이 좁아짐에 따라, 상기 배선들 사이에 상기 층간 절연막을 보이드(void) 없이 형성하는 것이 과제로 대두되어 왔다.
기존의 층간 절연막은 유동성 산화물(Flowable Oxide; FOX), 플라즈마 강화 화학 기상 증착법(Plasma Enhanced-Chemical Vapor Deposition; PE-CVD)으로 형성한 산화물 등과 같은 산화물로 형성된다. 상기 FOX나 PE-CVD 산화물로 상기 층간 절연막을 형성하는 경우, 좁은 간격으로 형성된 배선들 사이에 보이드가 발생하여 상기 배선들을 효과적으로 절연시키지 못한다. 이를 개선하기 위하여, 최근 들어 고밀도 플라즈마-화학기상 증착법(High Density Plasma-Chemical Vapor Deposition; HDP-CVD)으로 형성한 산화물을 이용하여 상기 층간 절연막을 형성하는 공정이 개발되어 왔다.
상기 HDP-CVD 공정에서는 일반적으로 증착될 소스 가스(source gas)와 스퍼터링 가스(sputtering gas)가 함께 사용된다. 예를 들어, 상기 HDP-CVD 공정으로 실리콘 산화물을 형성하는 경우, 소스 가스로 실란(SiH4), 산소(O2) 등이 사용되고 스퍼터링 가스로는 아르곤(Ar) 등이 사용된다.
상기 HDP-CVD 공정으로 층간 절연막을 형성하는 경우, 스퍼터링 가스에 의한 배선의 측벽에 가해지는 물리적 손상을 방지하기 위해 버퍼막(buffer layer)을 상기 배선 상에 형성하기도 한다. 예를 들면, 미합중국 특허 제6,645,859호에는 금속 배선의 측면에 버퍼막을 형성하여 스퍼터링 가스에 의한 상기 금속 배선의 측벽의 손상을 방지하는 방법이 개시되어 있다. 여기서, 상기 버퍼막은 산화물 또는 질화물을 이용하여 형성되고, 형성된 버퍼막은 약 1000Å 이하의 얇은 두께를 갖는다.
한편, 반도체 장치의 배선은 낮은 저항을 갖는 금속으로 형성된다. 예를 들어, 금속 배선을 알루미늄으로 형성하는 경우, 상기 금속 배선 상에는 캡핑막(capping layer)이 일반적으로 형성된다. 알루미늄은 빛을 반사하는 특성이 강하기 때문에, 상기 금속 배선을 형성하기 위한 사진 식각 공정을 수행하기 위해서는 반사 방지막(anti-reflection layer)의 역할을 하는 캡핑막이 필요하다. 상기 캡핑막의 예로는 티타늄막 및 티타늄 질화막을 순차적으로 형성된 구조를 들 수 있다. 이로써, 상기 금속 배선 및 상기 캡핑막을 포함하는 배선 구조물을 형성한다.
상술한 배선 구조물 상에 HDP-CVD 공정으로 층간 절연막을 형성하는 경우, 소스 가스로 공급되는 산소가 금속 배선의 금속과 쉽게 반응하여 금속 산화물을 형성한다. 산소는 상기 금속 배선 및 캡핑막의 경계에도 침투하여 금속 산화물을 형성한다. 금속 배선이 산화되면, 금속 배선의 저항이 증가하여 반도체 장치의 전기 적 특성이 저하된다. 더욱이, 상기 층간 절연막과 상기 캡핑막을 식각하여 상기 금속 배선을 노출시키는 콘택홀을 형성할 경우, 상기 금속 배선 및 상기 캡핑막의 경계에 형성된 금속 산화물은 상기 콘택홀을 채우면서 형성되는 패드와 상기 금속 배선 간의 접촉 저항을 크게 상승시킨다. 이로써 반도체 장치의 결함이 발생하고 신뢰성이 저하되는 문제가 발생한다.
따라서 본 발명의 일 목적은 산화 방지 부재를 구비하여 향상된 전기적 특성을 갖는 배선 구조물을 제공하는 것이다.
본 발명의 다른 목적은 산화 방지 부재를 형성하여 전기적 특성을 향상시킬 수 있는 배선 구조물의 제조 방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 배선 구조물은, 기판 상에 위치한 적어도 하나의 금속 배선, 상기 금속 배선을 덮으면서 상기 기판 상에 형성되며 HDP-CVD 공정으로 형성된 산화물을 포함하는 절연막 및 상기 금속 배선과 상기 절연막 사이에 형성되며, 상기 절연막을 형성하는 동안 상기 금속 배선의 산화를 방지하는 산화 방지 부재를 포함한다.
또한, 전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 배선 구조물은, 상기 금속 배선의 상면과 상기 산화 방지 부재 사이에 형성되어 있는 캡핑막을 더 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 바람직한 실시예 에 따른 배선 구조물의 제조 방법에 있어서, 기판 상에 적어도 하나의 금속 배선을 형성한 후에, 상기 금속 배선의 상면 및 측면 상에 산화 방지 부재를 형성한다. 상기 산화 방지 부재 상에 HDP-CVD 공정으로 산화물을 증착하여 절연막을 형성한다. 상기 산화 방지 부재는 절연막을 형성하는 동안 금속 배선의 산화를 방지한다.
본 발명에 따르면, 금속 배선 상에 형성된 산화 방지 부재는 상기 금속 배선 상에 절연막을 형성하는 동안, 상기 금속 배선의 산화를 방지하여 금속 배선의 저항의 증가를 방지하고, 후속하여 상기 금속 배선 상에 형성되는 패드와의 접촉 저항을 감소시켜 반도체 장치의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예들에 따른 배선 구조물 및 그 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 한정되지 않고 다양한 형태로 구현이 가능하다.
첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용한다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 장치의 배선 구조물의 단 면도를 도시한 것이다.
도 1을 참조하면, 상기 배선 구조물은 기판(100), 기판(100) 상에 형성된 적어도 하나의 금속 배선(110), 금속 배선(110) 상에 형성되어 있는 산화 방지 부재(150) 및 산화 방지 부재(150) 상에 형성되어 있는 절연막(160)을 포함한다.
구체적으로, 금속 배선(110)은 기판(100), 또는 소정의 막, 게이트 구조물 등과 같은 하부 구조물이 형성되어 있는 기판(100) 상에 형성되어 있다. 금속 배선(110)은 금속과 같은 도전성 물질을 포함한다. 예를 들어, 금속 배선(110)은 알루미늄, 텅스텐, 티타늄 등과 같은 금속을 포함한다. 또한, 금속 배선(110)은 기판(100) 상에 적어도 하나 이상 형성되어 있다. 금속 배선(110)이 기판(100) 상에 둘 이상 형성되어 있는 경우, 소정의 간격으로 이격되어 있다.
상기 배선 구조물은 금속 배선(110) 상면에 형성되어 있는 캡핑막(120)을 더 포함할 수 있다. 캡핑막(120)은 금속 배선(110)을 형성하기 위한 사진 식각 공정에서 반사 방지막으로 제공될 수 있다. 예를 들어, 캡핑막(120)은 티타늄막 및 티타늄 질화막이 순차적으로 형성된 구조(Ti막/TiN막)를 갖는다.
산화 방지 부재(150)는 금속 배선(110) 상에 형성되며, 절연막(160)을 형성하는 동안 금속 배선(110)의 산화를 방지하는 역할을 한다. 산화 방지 부재(150)는 산화물 및/또는 질화물을 포함할 수 있다. 상기 산화물의 예로는 PE-TEOS, SOG, USG, BPSG, PSG 등을 들 수 있다. 상기 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물(SiCN) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다.
한편, 산화 방지 부재(150)는 단일막 구조 또는 다층막 구조를 갖는다. 예를 들어, 산화 방지 부재(150)는 금속 배선(110)의 상면 및 측면을 덮는 제1 산화 방지막(130)과 제1 산화 방지막(130) 상에 형성되어 있는 제2 산화 방지막(140)을 포함한다.
본 발명의 일 실시예에 따르면, 제1 산화 방지막(130)은 질소 분위기 하에서 제1 산화물을 증착하여 형성되며 실리콘-질소의 결합을 포함한다. 상기 실리콘-질소 결합은 금속 배선(110)의 상면 및 측면에 형성되어 후속하여 산화물을 증착하는 공정에서 산소 가스나 산소 라디칼이 금속 배선(110)과 접촉하는 것을 차단한다. 한편, 제2 산화 방지막(140)은 제2 산화물 또는 질화물을 포함한다. 상기 제1 산화물 및 상기 제2 산화물의 예로는 각기 PE-TEOS(plasma enhanced-tetraethyl orthosilicate), SOG(spin on glass), USG(undoped silicate glass), BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 상기 제1 산화물 및 상기 제2 산화물은 동일할 수도 있고 다를 수도 있다. 상기 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물(SiCN) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 산화 방지 부재(150)는 약 6,000Å 이하의 두께를 갖는다.
본 발명의 다른 실시예에 따르면, 산화 방지 부재(150)는 제1 질화물을 포함하는 제1 산화 방지막(130), 및 제2 질화물을 포함하는 제2 산화 방지막을 구비한다. 상기 제1 질화물 및 상기 제2 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물(SiCN) 등을 들 수 있다. 상기 제1 질화물 및 상기 제2 질화물은 동일할 수도 있고 다를 수도 있다. 산화 방지 부재(150)는 약 6,000Å 이하의 두께를 갖는다.
추가적으로, 산화 방지 부재(150)는 금속 질화막(도시하지 않음)을 더 포함할 수 있다. 상기 금속 질화막은 금속 배선(110)의 표면이 질화되어 형성된 금속 질화물을 포함한다. 상기 금속 질화물의 예로는 알루미늄 질화물, 텅스텐 질화물, 티타늄 질화물 등을 들 수 있다. 이 경우, 상기 금속 질화막은 약 1,000Å 이하의 두께를 갖는다.
상기 배선 구조물은 산화 방지 부재(150) 상에 형성되며 금속 배선(110)을 덮는 절연막(160)을 포함한다. 절연막(160)은 HDP-CVD 공정으로 형성된 산화물을 포함한다. 절연막(160)이 HDP-CVD 공정으로 형성된 산화물을 포함하는 경우, 이웃하는 금속 배선(110)들 사이에 보이드(void) 발생이 억제되어 금속 배선(110)들을 효과적으로 절연한다.
도 2 내지 도 4는 도 1에 도시한 반도체 장치의 배선 구조물을 제조하는 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 금속 배선(110)을 형성한다. 구체적으로, 기판(100), 또는 소정의 막, 게이트 구조물 등과 같은 하부 구조물이 형성되어 있는 기판(100) 상에 금속막(도시하지 않음)을 형성한다. 상기 금속막은 알루미늄, 텅스텐, 티타늄 등과 같은 금속을 이용하여 형성할 수 있다. 상기 금속막 상에 예비 캡핑막(도시하지 않음)을 추가적으로 형성할 수 있다. 상기 예비 캡핑막은 티타늄 및 티타늄 질화물을 순차적으로 증착하여 형성할 수 있다. 상기 예비 캡핑막 및 상기 금속막을 순차적으로 식각하여 기판(100) 상에 캡핑막(120) 및 금속 배선(110)을 각기 형성한다. 캡핑막(120)은 금속 배선(110)을 형성하기 위한 사진 식각 공정에서 반사방지막의 역할을 할 수 있다.
도 3을 참조하면, 금속 배선(110) 및 캡핑막(120) 상에 산화 방지 부재(150)를 형성한다. 산화 방지 부재(150)는 후속하는 절연막(160)을 형성하는 공정에서 금속 배선(110)의 산화를 방지한다. 산화 방지 부재(150)는 산화물 및/또는 질화물을 이용하여 형성할 수 있다. 상기 산화물의 예로는 PE-TEOS, SOG, USG, BPSG, PSG 등을 들 수 있다. 상기 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물(SiCN) 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 또한, 산화 방지 부재(150)는 화학 기상 증착법(chemical vapor deposition; CVD), 플라즈마 강화-화학 기상 증착법(plasma-enhanced chemical vapor deposition; PE-CVD), 원자층 증착법(atomic layer deposition; ALD) 등을 이용하여 형성된다.
산화 방지 부재(150)는 단일막 또는 다층막 구조를 갖도록 형성된다. 예를 들어, 금속 배선(110)의 상면 및 측면을 덮는 제1 산화 방지막(130)을 형성한 다음, 제1 산화 방지막(130) 상에 제2 산화 방지막(140)을 형성한다. 이로써, 제1 산화 방지막(130) 및 제2 산화 방지막(140)을 포함하는 산화 방지 부재(150)를 형성할 수 있다.
본 발명의 일 실시예에 따르면, 제1 산화 방지막(130)은 질소 분위기 하에서 제1 산화물을 증착하여 형성할 수 있다. 상기 제1 산화물의 예로는 PE-TEOS, SOG, USG, BPSG, PSG 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 질소 분위기 하에서 상기 제1 산화물을 증착하면, 실리콘-질소의 결합을 포함하는 제1 산화 방지막(130)이 형성된다.
구체적으로, 제1 산화 방지막(130)을 형성하는 단계에서는, 통상적인 산화막 형성 공정에 비하여 산소 가스의 공급량을 줄이고, 질소 가스를 공급하면서 가열 및 가압한다. 예를 들어, 산소 가스를 수초 이하로 공급하여, 그 공급량을 감소시킨다. 이와 같이, 산소 가스의 공급량을 줄이면서 동시에 질소 가스를 공급함으로써, 실리콘-질소의 결합(Si-N bond)을 갖는 제1 산화 방지막(130)이 형성된다. 제1 산화 방지막(130) 내의 상기 실리콘-질소 결합은 후속하는 제2 산화 방지막(140) 형성하는 공정 및 절연막(160, 도 4 참조)을 형성하기 위한 HDP-CVD 공정에서 산소 가스나 산소 라디칼이 금속 배선(110)과 접촉하는 것을 효과적으로 차단하여 금속 배선(110)의 산화를 방지할 수 있다.
제2 산화 방지막(140)은 제1 산화 방지막(130) 상에 형성된다. 제2 산화 방지막(140)은 제2 산화물 또는 질화물을 이용하여 형성할 수 있다. 상기 제2 산화물의 예로는 PE-TEOS, SOG, USG, BPSG, PSG 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 상기 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물 등을 들 수 있다. 제1 산화 방지막(130)의 형성에 사용되는 제1 산화물 및 제2 산화 방지막(140)의 형성에 사용되는 제2 산화물은 동일할 수도 있고, 다를 수도 있다.
제2 산화 방지막(140)은 제1 산화 방지막(130)과 인 시츄(in-situ) 공정으로 형성할 수 있다. 예를 들어, 제2 산화 방지막(140)이 제2 산화물을 이용하여 형성되는 경우, 제1 산화 방지막(130)의 형성 공정에서 사용하였던 질소 가스의 공급을 중단하고, 산화막 형성 공정을 진행하여 제2 산화 방지막(140)을 형성한다.
본 발명의 다른 실시예에 따르면, 제1 산화 방지막(130)은 제1 질화물을 이용하여 형성되고, 제2 산화 방지막(140)은 제2 질화물을 이용하여 형성된다. 상기 제1 질화물 및 상기 제2 질화물의 예로는 실리콘 질화물, 실리콘 탄질화물 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 상기 제1 질화물 및 상기 제2 질화물은 동일할 수도 있고, 다를 수도 있다.
추가적으로, 금속 배선(110)의 상면 및 측면을 질화시켜 금속 질화막(도시하지 않음)을 포함하는 산화 방지 부재(150)를 형성할 수 있다. 상기 금속 질화막은 금속 배선(110)이 형성된 기판(100)에 대하여 질소 플라즈마 처리 공정을 하여 형성될 수 있다. 상기 질소 플라즈마는 암모니아, 질소, 산화질소 등을 포함하는 가스로부터 생성된다. 이들은 단독으로 또는 혼합하여 사용할 수 있다. 이로써, 알루미늄 질화물, 텅스텐 질화물, 티타늄 질화물 등과 같은 금속 질화물을 포함하는 상기 금속 질화막이 형성된다.
산화 방지 부재(150)는 후속하는 절연막(160)을 형성하기 위한 HDP-CVD 공정에서 산소 가스나 산소 라디칼이 금속 배선(110)에 침투하는 것을 차단하여, 금속 배선(110)의 산화를 방지한다. 특히, 금속 배선(110) 상에 캡핑막(120)을 형성하는 경우, 산화 방지 부재(150)는 금속 배선(110) 및 캡핑막(120)의 경계 부위로 산소 가스나 산소 라디칼이 침투하는 것을 방지한다. 이로써, 후속 공정을 통하여 금속 배선(110) 상에 형성될 수 있는 패드(도시하지 않음)와의 접촉 저항을 감소시킬 수 있다.
도 4를 참조하면, 산화 방지 부재(150) 상에 절연막(160)을 형성한다. 절연 막(160)은 HDP-CVD 공정으로 산화물을 증착하여 형성된다. 절연막(160)을 HDP-CVD 산화물로 형성하는 경우, 이웃하는 금속 배선(110)들 사이에 보이드(void) 발생이 억제되어 금속 배선(110)들을 효과적으로 절연한다.
HDP-CVD 공정에서는 소스 가스(source gas)와 스퍼터링 가스(sputtering gas)가 함께 사용된다. 예를 들어, 상기 HDP-CVD 공정으로 실리콘 산화물을 형성하는 경우, 소스 가스로 실란(SiH4), 산소(O2) 등이 사용되고 스퍼터링 가스로는 아르곤(Ar) 등이 사용된다. 상기 HDP-CVD 공정에서는 산소 라디칼 또는 산소 가스의 반응성이 뛰어나기 때문에, 금속 배선(110)과 접촉하여 쉽게 금속 산화물을 형성한다.
예를 들어, 금속 배선(110)을 알루미늄을 이용하여 형성하는 경우, 상기 알루미늄은 산소 가스 또는 산소 라디칼과 접촉하면 알루미늄 산화물을 쉽게 형성한다. 금속 배선(110)의 표면이 산화되어 알루미늄 산화물을 포함하는 경우, 금속 배선(110)의 표면 부위는 부피가 증가하여 뒤틀리거나(distortion) 부풀어 오르는(swelling) 등의 변형이 발생한다. 이 경우, 금속 배선(110) 표면의 면저항(sheet resistance)이 커지고, 후속 공정을 통하여 금속 배선(110) 상에 형성되는 패드(도시하지 않음)와의 접촉 저항이 크게 증가한다.
또한, 상기 패드 형성을 위하여 절연막(160)에 콘택홀(도시하지 않음)을 형성하기 위한 식각 공정에서, 금속 배선(110) 상에 형성되어 있는 캡핑막(120)은 제거할 수도 있지만 제거하지 않을 수도 있다. 캡핑막(120)을 제거하지 않는 경우, 금속 배선(110) 및 캡핑막(120)의 계면 부위 형성된 산화물은 상기 콘택홀을 형성한 후에 수행되는 EDS(Electrical Die Sorting) 검사에서 쉽게 검출되지 않는다. 이 경우, 금속 배선(110)의 불량 여부가 파악되지 않거나 지연되어, 반도체 장치의 신뢰성 및 반도체 제조 공정의 효율이 저하될 수 있다. 본 발명에 따른 배선 구조물의 제조 방법에서는, 절연막(160)을 형성하기 전에 금속 배선(110)의 산화를 방지하기 위한 산화 방지 부재(150)를 먼저 형성하여, 금속 배선(110)의 산화를 효과적으로 방지함으로써 전기적 특성을 개선하고, 이로써 반도체 장치의 신뢰성 및 반도체 제조 공정의 효율을 향상시킬 수 있다.
본 발명에 따르면, 금속 배선 상에 형성된 산화 방지 부재는 상기 금속 배선 상에 절연막을 형성하는 동안, 상기 금속 배선의 산화를 방지하여 금속 배선의 저항의 증가를 방지하고, 후속하여 상기 금속 배선 상에 형성되는 패드와의 접촉 저항을 감소시켜 반도체 장치의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 지식을 가진 자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 기판 상에 위치한 적어도 하나의 금속 배선;
    상기 금속 배선을 덮으면서 상기 기판 상에 형성되며 HDP-CVD 공정으로 형성된 산화물을 포함하는 절연막; 및
    상기 금속 배선과 상기 절연막 사이에 형성되며, 상기 절연막을 형성하는 동안 상기 금속 배선의 산화를 방지하는 산화 방지 부재를 포함하는 배선 구조물.
  2. 제1항에 있어서, 상기 금속 배선의 상면과 상기 산화 방지 부재 사이에 형성되어 있는 캡핑막을 더 포함하는 것을 특징으로 하는 배선 구조물.
  3. 제1항에 있어서, 상기 산화 방지 부재는 산화물 또는 질화물을 포함하는 것을 특징으로 하는 배선 구조물.
  4. 제3항에 있어서, 상기 산화 방지 부재는,
    상기 금속 배선의 상면 및 측면을 덮으며, 실리콘-질소의 결합을 포함하는 제1 산화 방지막; 및
    상기 제1 산화 방지막 상에 형성되어 있는 제2 산화 방지막을 포함하는 것을 특징으로 하는 배선 구조물.
  5. 제4항에 있어서, 상기 산화 방지 부재는 6,000Å 이하의 두께를 갖는 것을 특징으로 하는 배선 구조물.
  6. 제3항에 있어서, 상기 산화 방지 부재는 금속 질화막을 포함하는 것을 특징으로 하는 배선 구조물.
  7. 제6항에 있어서, 상기 금속 질화막은 상기 금속 배선의 표면을 질화시켜 형성되는 것을 특징으로 하는 배선 구조물.
  8. 제6항에 있어서, 상기 금속 질화막은 1,000Å 이하의 두께를 갖는 것을 특징으로 하는 배선 구조물.
  9. 기판 상에 적어도 하나의 금속 배선을 형성하는 단계;
    상기 금속 배선의 상면 및 측면 상에 산화 방지 부재를 형성하는 단계; 및
    상기 산화 방지 부재 상에 HDP-CVD 공정으로 산화물을 증착하여 절연막을 형성하는 단계를 포함하며,
    상기 산화 방지 부재가 상기 절연막을 형성하는 동안 상기 금속 배선의 산화를 방지하는 것을 특징으로 하는 배선 구조물의 제조 방법.
  10. 제9항에 있어서, 상기 금속 배선의 상면과 상기 산화 방지 부재 사이에 캡핑 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 배선 구조물의 제조 방법.
  11. 제9항에 있어서, 상기 산화 방지 부재는 산화물 또는 질화물로 이루어지는 것을 특징으로 하는 배선 구조물의 제조 방법.
  12. 제11항에 있어서, 상기 산화 방지 부재를 형성하는 단계는,
    질소 분위기 하에서 상기 금속 배선의 상면 및 측면 상에 제1 산화물을 증착하여 실리콘-질소의 결합을 포함하는 제1 산화 방지막을 형성하는 단계; 및
    제2 산화물을 증착하여 상기 제1 산화 방지막 상에 제2 산화 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 배선 구조물의 제조 방법.
  13. 제11항에 있어서, 상기 산화 방지 부재를 형성하는 단계는 상기 금속 배선의 상면 및 측면을 질화시켜 금속 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 배선 구조물의 제조 방법.
  14. 제13항에 있어서, 상기 금속 질화막은 질소 플라즈마 처리공정을 이용하여 형성되는 것을 특징으로 하는 배선 구조물의 제조 방법.
  15. 제14항에 있어서, 상기 질소 플라즈마는 암모니아, 질소 및 산화질소로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 가스로부터 생성되는 것을 특징 으로 하는 배선 구조물의 제조 방법.
KR1020050105773A 2005-11-07 2005-11-07 반도체 장치의 배선 구조물 및 그 제조 방법 KR20070048820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105773A KR20070048820A (ko) 2005-11-07 2005-11-07 반도체 장치의 배선 구조물 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105773A KR20070048820A (ko) 2005-11-07 2005-11-07 반도체 장치의 배선 구조물 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070048820A true KR20070048820A (ko) 2007-05-10

Family

ID=38273038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105773A KR20070048820A (ko) 2005-11-07 2005-11-07 반도체 장치의 배선 구조물 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20070048820A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법
KR20180102887A (ko) * 2017-03-08 2018-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180100772A (ko) * 2017-03-02 2018-09-12 주성엔지니어링(주) 반도체 소자 및 그 제조 방법
KR20180102887A (ko) * 2017-03-08 2018-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11049810B2 (en) 2017-03-08 2021-06-29 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US11600569B2 (en) 2017-03-08 2023-03-07 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100571896B1 (ko) 반도체 장치의 제조 방법
JP4068072B2 (ja) 半導体装置及びその製造方法
JP2004241464A (ja) 半導体装置及びその製造方法
JP3193335B2 (ja) 半導体装置の製造方法
KR20070063499A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US7741216B2 (en) Metal line of semiconductor device and method for forming the same
US6586347B1 (en) Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
US20090001577A1 (en) Metal line of semiconductor device with a triple layer diffusion barrier and method for forming the same
KR19990061043A (ko) 반도체 소자의 금속배선 형성방법
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
JP4443517B2 (ja) 半導体装置の製造方法
JP4160489B2 (ja) 半導体装置の製造方法
KR100577446B1 (ko) 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어
CN108573912B (zh) 半导体结构及其形成方法
KR100691107B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4747755B2 (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
KR100914976B1 (ko) 반도체 소자의 제조방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100541153B1 (ko) 반도체 소자의 금속배선 형성방법
US7485578B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination