JPH1154621A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1154621A JPH1154621A JP21337097A JP21337097A JPH1154621A JP H1154621 A JPH1154621 A JP H1154621A JP 21337097 A JP21337097 A JP 21337097A JP 21337097 A JP21337097 A JP 21337097A JP H1154621 A JPH1154621 A JP H1154621A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- connection hole
- insulating film
- wiring groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 溝配線技術に低誘電率膜を適用した場合で
も、配線間容量の上昇を回避しつつ、エレクトロマイグ
レーションや配線間ショート不良などによる配線信頼性
の低下を効果的に抑制することができる半導体装置およ
びその製造方法を提供する。 【解決手段】 層間絶縁膜９に上層配線溝を形成し、そ
の際、サイドウォール膜１２の少なくとも一部を上層配
線溝の底面より高い高さまで残す。次に、全面にＴｉＮ
／Ｔｉ膜１４を形成した後、その上にＡｌ合金膜を形成
し、このＡｌ合金膜を高圧でリフローさせて接続孔１１
および上層配線溝に埋め込む。次に、ＣＭＰ法により接
続孔１１および上層配線溝の内部以外の部分のＡｌ合金
膜およびＴｉＮ／Ｔｉ膜１４を除去し、上層溝配線１５
を形成する。
も、配線間容量の上昇を回避しつつ、エレクトロマイグ
レーションや配線間ショート不良などによる配線信頼性
の低下を効果的に抑制することができる半導体装置およ
びその製造方法を提供する。 【解決手段】 層間絶縁膜９に上層配線溝を形成し、そ
の際、サイドウォール膜１２の少なくとも一部を上層配
線溝の底面より高い高さまで残す。次に、全面にＴｉＮ
／Ｔｉ膜１４を形成した後、その上にＡｌ合金膜を形成
し、このＡｌ合金膜を高圧でリフローさせて接続孔１１
および上層配線溝に埋め込む。次に、ＣＭＰ法により接
続孔１１および上層配線溝の内部以外の部分のＡｌ合金
膜およびＴｉＮ／Ｔｉ膜１４を除去し、上層溝配線１５
を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、デュアルダマシン構造の
溝配線を用いた半導体装置およびその製造に適用して好
適なものである。
びその製造方法に関し、特に、デュアルダマシン構造の
溝配線を用いた半導体装置およびその製造に適用して好
適なものである。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、内部配線
の寸法ルールは微細化し、配線や配線間スペースの幅が
狭くなってきている。しかしながら、半導体装置におけ
る配線の信頼性、特にエレクトロマイグレーション（Ｅ
Ｍ）耐性を保証するためには、配線の断面積を確保しな
ければならず、配線の膜厚をあまり薄くすることができ
ない。その結果、配線および配線間スペースのアスペク
ト比（高さ／幅の比）が高くなり、通常の配線を形成す
るプロセスにおいては、細くて厚い配線の加工技術と、
狭くて深い配線間スペースへの絶縁膜の埋め込み技術と
が必要になっている。
の寸法ルールは微細化し、配線や配線間スペースの幅が
狭くなってきている。しかしながら、半導体装置におけ
る配線の信頼性、特にエレクトロマイグレーション（Ｅ
Ｍ）耐性を保証するためには、配線の断面積を確保しな
ければならず、配線の膜厚をあまり薄くすることができ
ない。その結果、配線および配線間スペースのアスペク
ト比（高さ／幅の比）が高くなり、通常の配線を形成す
るプロセスにおいては、細くて厚い配線の加工技術と、
狭くて深い配線間スペースへの絶縁膜の埋め込み技術と
が必要になっている。
【０００３】しかしながら、配線については、アルミニ
ウム（Ａｌ）合金系の配線においても積層化が進み、矩
形に制御して加工することが難しくなっている。その
上、今後、配線の信頼性の向上および低抵抗化を図るた
めに主流になると思われる銅（Ｃｕ）系の配線について
は、その加工技術に課題が多く、アスペクト比の高い配
線の形成は非常に困難になることが予想される。
ウム（Ａｌ）合金系の配線においても積層化が進み、矩
形に制御して加工することが難しくなっている。その
上、今後、配線の信頼性の向上および低抵抗化を図るた
めに主流になると思われる銅（Ｃｕ）系の配線について
は、その加工技術に課題が多く、アスペクト比の高い配
線の形成は非常に困難になることが予想される。
【０００４】一方、アスペクト比が高い配線間スペース
への絶縁物の埋め込み技術については、バイアス電子サ
イクロトロン共鳴化学気相成長（バイアスＥＣＲ−ＣＶ
Ｄ）法の開発やスピンオンガラス（Spin on Glass 、Ｓ
ＯＧ）エッチバックプロセスとの複合化などによって対
応が図られている。ところが、これらの方法は、プロセ
スが複雑化して製造コストが上がり、ターンアラウンド
タイム（Turn AroundTime、ＴＡＴ）も長くなるという
問題を抱えている。また、絶縁膜表面のグローバルな完
全平坦化を実現するためには、ダミー配線を形成した
り、絶縁膜のＣＭＰ（Chemical Mechanical Polish）技
術を組み合わせたりしなければならず、さらに複雑な工
程を要するという問題もある。
への絶縁物の埋め込み技術については、バイアス電子サ
イクロトロン共鳴化学気相成長（バイアスＥＣＲ−ＣＶ
Ｄ）法の開発やスピンオンガラス（Spin on Glass 、Ｓ
ＯＧ）エッチバックプロセスとの複合化などによって対
応が図られている。ところが、これらの方法は、プロセ
スが複雑化して製造コストが上がり、ターンアラウンド
タイム（Turn AroundTime、ＴＡＴ）も長くなるという
問題を抱えている。また、絶縁膜表面のグローバルな完
全平坦化を実現するためには、ダミー配線を形成した
り、絶縁膜のＣＭＰ（Chemical Mechanical Polish）技
術を組み合わせたりしなければならず、さらに複雑な工
程を要するという問題もある。
【０００５】また今後、半導体装置の高性能化に伴っ
て、半導体装置への導入が必須となる誘電率の低い材
料、いわゆる低誘電率材料の開発においても、やはり、
狭い配線間スペースへの埋め込みと、グローバル平坦化
およびＣＭＰ技術との開発を併せて行う必要が生じ、こ
のことが低誘電率材料の開発や、半導体装置への導入の
障害となる。
て、半導体装置への導入が必須となる誘電率の低い材
料、いわゆる低誘電率材料の開発においても、やはり、
狭い配線間スペースへの埋め込みと、グローバル平坦化
およびＣＭＰ技術との開発を併せて行う必要が生じ、こ
のことが低誘電率材料の開発や、半導体装置への導入の
障害となる。
【０００６】そこで、これらの問題を併せて解決する技
術として、最近、溝配線技術が注目されている。この溝
配線技術を用いた溝配線の形成は次のように行われる。
すなわち、まず、図９に示すように、トランジスタなど
の素子や素子分離領域（いずれも図示せず）が形成され
ているシリコン（Ｓｉ）基板１０１上に酸化シリコン
（ＳｉＯ2 ）膜１０２、エッチングストッパー層として
の窒化シリコン（ＳｉＮ）膜１０３、およびＳｉＯ2 膜
１０４を順次形成し、ＳｉＯ2 膜１０４の表面を所定の
方法により平坦化した後、この上に所定形状のレジスト
パターン１０５を形成する。次に、図１０に示すよう
に、レジストパターン１０５をマスクとし、かつ、Ｓｉ
Ｎ膜１０３をエッチングストッパー層として、反応性イ
オンエッチング（ＲＩＥ）法によりＳｉＯ2 膜１０４を
エッチングすることにより配線溝１０６を形成した後、
レジストパターン１０５を除去する。次に、図１１に示
すように、スパッタリング法によりチタン（Ｔｉ）膜お
よび窒化チタン（ＴｉＮ）膜を順次形成して下地膜とし
てのＴｉＮ／Ｔｉ膜１０７を形成し、その上にＡｌ合金
膜１０８を形成した後、リフロー法により配線溝１０６
にＡｌ合金を埋め込む。次に、図１２に示すように、配
線溝１０６に埋め込まれている部分以外の部分のＡｌ合
金膜１０８およびＴｉＮ／Ｔｉ膜１０７をＣＭＰ法によ
りラッピングして除去することにより、配線溝１０６の
内部にのみＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０
７を残し、溝配線１０９を形成する。
術として、最近、溝配線技術が注目されている。この溝
配線技術を用いた溝配線の形成は次のように行われる。
すなわち、まず、図９に示すように、トランジスタなど
の素子や素子分離領域（いずれも図示せず）が形成され
ているシリコン（Ｓｉ）基板１０１上に酸化シリコン
（ＳｉＯ2 ）膜１０２、エッチングストッパー層として
の窒化シリコン（ＳｉＮ）膜１０３、およびＳｉＯ2 膜
１０４を順次形成し、ＳｉＯ2 膜１０４の表面を所定の
方法により平坦化した後、この上に所定形状のレジスト
パターン１０５を形成する。次に、図１０に示すよう
に、レジストパターン１０５をマスクとし、かつ、Ｓｉ
Ｎ膜１０３をエッチングストッパー層として、反応性イ
オンエッチング（ＲＩＥ）法によりＳｉＯ2 膜１０４を
エッチングすることにより配線溝１０６を形成した後、
レジストパターン１０５を除去する。次に、図１１に示
すように、スパッタリング法によりチタン（Ｔｉ）膜お
よび窒化チタン（ＴｉＮ）膜を順次形成して下地膜とし
てのＴｉＮ／Ｔｉ膜１０７を形成し、その上にＡｌ合金
膜１０８を形成した後、リフロー法により配線溝１０６
にＡｌ合金を埋め込む。次に、図１２に示すように、配
線溝１０６に埋め込まれている部分以外の部分のＡｌ合
金膜１０８およびＴｉＮ／Ｔｉ膜１０７をＣＭＰ法によ
りラッピングして除去することにより、配線溝１０６の
内部にのみＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０
７を残し、溝配線１０９を形成する。
【０００７】この溝配線技術には次のような利点があ
る。すなわち、ＳｉＯ2 膜などの層間絶縁膜の平坦化を
最初に一度行ってしまえば、後の工程では層間絶縁膜を
平坦化する必要がない。また、アスペクト比の高い配線
間スペースに層間絶縁膜を埋め込む必要がない。また、
エッチングなどの微細加工を配線材料に直接施す必要が
ない。そして、この溝配線技術によれば、微細化の進展
に伴う上述した多くの問題を解決することができる。
る。すなわち、ＳｉＯ2 膜などの層間絶縁膜の平坦化を
最初に一度行ってしまえば、後の工程では層間絶縁膜を
平坦化する必要がない。また、アスペクト比の高い配線
間スペースに層間絶縁膜を埋め込む必要がない。また、
エッチングなどの微細加工を配線材料に直接施す必要が
ない。そして、この溝配線技術によれば、微細化の進展
に伴う上述した多くの問題を解決することができる。
【０００８】一方で、溝配線技術を用いるためには、新
たに、絶縁膜に微細な配線溝を形成する技術、配線溝に
配線材料を埋め込む技術、および配線溝の内部以外の部
分に堆積した配線材料を除去する技術（ＣＭＰ）の開発
が必要である。
たに、絶縁膜に微細な配線溝を形成する技術、配線溝に
配線材料を埋め込む技術、および配線溝の内部以外の部
分に堆積した配線材料を除去する技術（ＣＭＰ）の開発
が必要である。
【０００９】これらの技術のうち、層間絶縁膜に微細な
配線溝を形成する技術は、上述した配線材料に微細加工
を直接施す技術に比べて容易である。また、配線材料を
配線溝に埋め込む技術としては、配線材料としてＡｌ、
Ａｌ合金およびＣｕのいずれの材料を用いる場合におい
ても、リフロー法とＣＭＰ法との組み合わせ、高圧リフ
ロー法とＣＭＰ法との組み合わせ、およびＣＶＤ法とＣ
ＭＰ法との組み合わせが候補として挙げられており、現
在盛んに研究されている。ここで、リフロー法は、配線
材料を成膜した後、この成膜された配線材料を再結晶温
度以上かつ融点以下で加熱して軟化させ、配線材料の流
動性を高めて配線溝に流し込むことにより配線材料を配
線溝に埋め込む方法である。高圧リフロー法は、リフロ
ー処理を高圧ガス中で行い、配線材料を接続孔や配線溝
に押し込むことにより配線材料をより深い接続孔や配線
溝に埋め込む技術である。
配線溝を形成する技術は、上述した配線材料に微細加工
を直接施す技術に比べて容易である。また、配線材料を
配線溝に埋め込む技術としては、配線材料としてＡｌ、
Ａｌ合金およびＣｕのいずれの材料を用いる場合におい
ても、リフロー法とＣＭＰ法との組み合わせ、高圧リフ
ロー法とＣＭＰ法との組み合わせ、およびＣＶＤ法とＣ
ＭＰ法との組み合わせが候補として挙げられており、現
在盛んに研究されている。ここで、リフロー法は、配線
材料を成膜した後、この成膜された配線材料を再結晶温
度以上かつ融点以下で加熱して軟化させ、配線材料の流
動性を高めて配線溝に流し込むことにより配線材料を配
線溝に埋め込む方法である。高圧リフロー法は、リフロ
ー処理を高圧ガス中で行い、配線材料を接続孔や配線溝
に押し込むことにより配線材料をより深い接続孔や配線
溝に埋め込む技術である。
【００１０】特に、Ｃｕの加工性の問題および新たな低
誘電率絶縁膜の適用を考慮に入れると、配線材料に直接
微細加工を施す必要がなく、絶縁膜の埋め込み平坦化を
行う必要のない溝配線技術の利点は大きく、今後の配線
技術の主流になる可能性が高い。
誘電率絶縁膜の適用を考慮に入れると、配線材料に直接
微細加工を施す必要がなく、絶縁膜の埋め込み平坦化を
行う必要のない溝配線技術の利点は大きく、今後の配線
技術の主流になる可能性が高い。
【００１１】また、溝配線技術をさらに発展させた技術
として、デュアルダマシン（Dual Damascene）配線技術
がある。このデュアルダマシン配線技術について、次に
説明する。すなわち、図１３に示すように、まず、トラ
ンジスタなどの素子や素子分離領域（いずれも図示せ
ず）などが形成されているＳｉ基板１１１上にＳｉＯ2
膜１１２、エッチングストッパー層としてのＳｉＮ膜１
１３、およびＳｉＯ2 膜１１４を順次形成した後、これ
らのＳｉＯ2 膜１１２、ＳｉＮ膜１１３およびＳｉＯ2
膜１１４を貫通した接続孔１１５を形成し、さらにＳｉ
Ｏ2 膜１１４に配線溝１１６を形成する。次に、図１４
に示すように、全面に下地膜としてのＴｉ／ＴｉＮ膜１
１７を形成した後、Ｔｉ／ＴｉＮ膜１１７上にＡｌ合金
膜１１８を形成する。次に、高圧リフロー法によりこの
Ａｌ合金膜１１８を高圧でリフローさせ、Ａｌ合金を配
線溝１１６および接続孔１１５の内部に一度に埋め込
む。次に、図１５に示すように、ＣＭＰ法により配線溝
１１６および接続孔１１５の内部以外の部分のＡｌ合金
膜１１８およびＴｉ／ＴｉＮ膜１１７を除去することに
より、Ｓｉ基板１１１上の所定部分と接続された溝配線
を形成する。
として、デュアルダマシン（Dual Damascene）配線技術
がある。このデュアルダマシン配線技術について、次に
説明する。すなわち、図１３に示すように、まず、トラ
ンジスタなどの素子や素子分離領域（いずれも図示せ
ず）などが形成されているＳｉ基板１１１上にＳｉＯ2
膜１１２、エッチングストッパー層としてのＳｉＮ膜１
１３、およびＳｉＯ2 膜１１４を順次形成した後、これ
らのＳｉＯ2 膜１１２、ＳｉＮ膜１１３およびＳｉＯ2
膜１１４を貫通した接続孔１１５を形成し、さらにＳｉ
Ｏ2 膜１１４に配線溝１１６を形成する。次に、図１４
に示すように、全面に下地膜としてのＴｉ／ＴｉＮ膜１
１７を形成した後、Ｔｉ／ＴｉＮ膜１１７上にＡｌ合金
膜１１８を形成する。次に、高圧リフロー法によりこの
Ａｌ合金膜１１８を高圧でリフローさせ、Ａｌ合金を配
線溝１１６および接続孔１１５の内部に一度に埋め込
む。次に、図１５に示すように、ＣＭＰ法により配線溝
１１６および接続孔１１５の内部以外の部分のＡｌ合金
膜１１８およびＴｉ／ＴｉＮ膜１１７を除去することに
より、Ｓｉ基板１１１上の所定部分と接続された溝配線
を形成する。
【００１２】このデュアルダマシン配線技術を実現する
ためには、絶縁膜に狭くて深い、すなわちアスペクト比
の高い接続孔および配線溝を形成する技術と、配線材料
を狭くて深い、すなわちアスペクト比の高い接続孔およ
び配線溝に同時に埋め込む技術とが必要である。特に、
配線材料をアスペクト比の高い接続孔および配線溝に同
時に埋め込む技術については、その埋め込み能力を高め
なければならない。
ためには、絶縁膜に狭くて深い、すなわちアスペクト比
の高い接続孔および配線溝を形成する技術と、配線材料
を狭くて深い、すなわちアスペクト比の高い接続孔およ
び配線溝に同時に埋め込む技術とが必要である。特に、
配線材料をアスペクト比の高い接続孔および配線溝に同
時に埋め込む技術については、その埋め込み能力を高め
なければならない。
【００１３】このデュアルダマシン配線技術を実現する
ことができれば、接続孔への配線材料の充填と配線パタ
ーンの形成とを同時に行うことができるため、製造コス
トの大幅な削減と、ターンアラウンドタイムの短縮とを
図ることができる。したがって、最終的にこのデュアル
ダマシン配線技術に移行する可能性もある。
ことができれば、接続孔への配線材料の充填と配線パタ
ーンの形成とを同時に行うことができるため、製造コス
トの大幅な削減と、ターンアラウンドタイムの短縮とを
図ることができる。したがって、最終的にこのデュアル
ダマシン配線技術に移行する可能性もある。
【００１４】一方、低誘電率材料の開発に関しては、低
誘電率材料として炭素原子（Ｃ）およびフッ素原子
（Ｆ）を含有する材料が多く、現在のところ、比誘電率
が１．５〜２．５程度の材料が実現されている。このよ
うな材料として具体的には、有機ＳＯＧ、ポリイミド、
パリレン（Parylene、ポリパラキシリレン）などが知ら
れている。これらの材料の誘電率が低い理由としては、
これらの材料が炭素原子、いわゆるアルキル基を含むこ
とで、材料の密度が下がること、および分子自体の分極
率が低くなることが考えられる。
誘電率材料として炭素原子（Ｃ）およびフッ素原子
（Ｆ）を含有する材料が多く、現在のところ、比誘電率
が１．５〜２．５程度の材料が実現されている。このよ
うな材料として具体的には、有機ＳＯＧ、ポリイミド、
パリレン（Parylene、ポリパラキシリレン）などが知ら
れている。これらの材料の誘電率が低い理由としては、
これらの材料が炭素原子、いわゆるアルキル基を含むこ
とで、材料の密度が下がること、および分子自体の分極
率が低くなることが考えられる。
【００１５】また、膜の密度を下げることによって誘電
率を下げる方法も検討されている。すなわち、シリカゲ
ルなどの発泡剤を混入した絶縁膜を形成した後、絶縁膜
に熱処理などを行うことによりその内部に気泡（空隙）
を生じさせ、絶縁膜を構成する絶縁体の体積密度を下げ
ることにより誘電率を下げるというものである。気泡の
比誘電率が１であるため、絶縁膜の単位体積当たりの空
隙の体積を増加させることによって絶縁膜の誘電率を下
げることができる。その結果、比誘電率が１．５程度の
絶縁膜が実現されている。
率を下げる方法も検討されている。すなわち、シリカゲ
ルなどの発泡剤を混入した絶縁膜を形成した後、絶縁膜
に熱処理などを行うことによりその内部に気泡（空隙）
を生じさせ、絶縁膜を構成する絶縁体の体積密度を下げ
ることにより誘電率を下げるというものである。気泡の
比誘電率が１であるため、絶縁膜の単位体積当たりの空
隙の体積を増加させることによって絶縁膜の誘電率を下
げることができる。その結果、比誘電率が１．５程度の
絶縁膜が実現されている。
【００１６】
【発明が解決しようとする課題】しかしながら、いずれ
の場合においても、低密度の低誘電率膜の機械的強度は
弱く、低誘電率膜に応力が生じることによってその膜が
容易に変形してしまうという問題、すなわち、ヤング率
が低いという問題がある。この低誘電率膜におけるヤン
グ率の低さが、従来のＳｉＯ2 膜などの絶縁膜を用いて
形成された多層配線に比べて、さまざまな信頼性の劣化
の原因となっている。以下、この問題点について説明す
る。
の場合においても、低密度の低誘電率膜の機械的強度は
弱く、低誘電率膜に応力が生じることによってその膜が
容易に変形してしまうという問題、すなわち、ヤング率
が低いという問題がある。この低誘電率膜におけるヤン
グ率の低さが、従来のＳｉＯ2 膜などの絶縁膜を用いて
形成された多層配線に比べて、さまざまな信頼性の劣化
の原因となっている。以下、この問題点について説明す
る。
【００１７】まず、低誘電率薄膜をデュアルダマシン構
造ではない溝配線に適用した場合について説明する。す
なわち、図１６に示すように、トランジスタなどの素子
が形成されているＳｉ基板１２１上の層間絶縁膜１２２
に接続孔１２３が形成されており、この接続孔１２３に
ＴｉＮ膜１２４を下地膜としたＷプラグ１２５が埋め込
まれている。これらの層間絶縁膜１２２およびＷプラグ
１２５上には、エッチングストッパー層としてのＳｉＮ
膜１２６と低誘電率膜からなる層間絶縁膜１２７とが順
次形成されて設けられており、この層間絶縁膜１２７に
形成された配線溝１２８、１２９、１３０にはＴｉＮ／
Ｔｉ膜１３１ａ〜１３１ｃを下地膜としてそれぞれＡｌ
合金などから構成される溝配線１３２、１３３、１３４
が埋め込まれている。ここで、Ｗプラグ１２５はＴｉＮ
／Ｔｉ膜１３１ｂを介して、溝配線１３３に接続されて
いる。また、溝配線１３２、１３３、１３４および層間
絶縁膜１２７上にはキャップ層としてのＳｉＯ2 膜１３
５が設けられている。
造ではない溝配線に適用した場合について説明する。す
なわち、図１６に示すように、トランジスタなどの素子
が形成されているＳｉ基板１２１上の層間絶縁膜１２２
に接続孔１２３が形成されており、この接続孔１２３に
ＴｉＮ膜１２４を下地膜としたＷプラグ１２５が埋め込
まれている。これらの層間絶縁膜１２２およびＷプラグ
１２５上には、エッチングストッパー層としてのＳｉＮ
膜１２６と低誘電率膜からなる層間絶縁膜１２７とが順
次形成されて設けられており、この層間絶縁膜１２７に
形成された配線溝１２８、１２９、１３０にはＴｉＮ／
Ｔｉ膜１３１ａ〜１３１ｃを下地膜としてそれぞれＡｌ
合金などから構成される溝配線１３２、１３３、１３４
が埋め込まれている。ここで、Ｗプラグ１２５はＴｉＮ
／Ｔｉ膜１３１ｂを介して、溝配線１３３に接続されて
いる。また、溝配線１３２、１３３、１３４および層間
絶縁膜１２７上にはキャップ層としてのＳｉＯ2 膜１３
５が設けられている。
【００１８】以上のように構成された、低誘電率膜を用
いた溝配線構造を有する半導体装置においては、溝配線
１３２、１３３、１３４を形成した後にこれらの溝配線
１３２、１３３、１３４が受ける熱ストレスによって、
それらの部分にボイドやヒロックが生じることがある。
通常、溝配線はＳｉＯ2 膜などの機械的強度に優れた変
形しにくい絶縁膜で覆われているため、これらのボイド
やヒロックなどの変形はある程度抑制されている。しか
しながら、図１６に示すように、溝配線１３２、１３
３、１３４が低誘電率膜のような機械的強度が弱く変形
しやすい材料からなる絶縁膜で覆われている場合には、
溝配線１３２、１３３、１３４にボイドやヒロックなど
の変形が発生しやすくなるため、エレクトロマイグレー
ションなどに代表される通電不良や配線間ショート不良
が生じてしまう。
いた溝配線構造を有する半導体装置においては、溝配線
１３２、１３３、１３４を形成した後にこれらの溝配線
１３２、１３３、１３４が受ける熱ストレスによって、
それらの部分にボイドやヒロックが生じることがある。
通常、溝配線はＳｉＯ2 膜などの機械的強度に優れた変
形しにくい絶縁膜で覆われているため、これらのボイド
やヒロックなどの変形はある程度抑制されている。しか
しながら、図１６に示すように、溝配線１３２、１３
３、１３４が低誘電率膜のような機械的強度が弱く変形
しやすい材料からなる絶縁膜で覆われている場合には、
溝配線１３２、１３３、１３４にボイドやヒロックなど
の変形が発生しやすくなるため、エレクトロマイグレー
ションなどに代表される通電不良や配線間ショート不良
が生じてしまう。
【００１９】これらの通電不良や配線間ショート不良の
うちで、エレクトロマイグレーションによる通電不良は
特に接続孔の近傍で生じやすい。このエレクトロマイグ
レーションによる通電不良の原因について、図１７を参
照して説明する。この図１７に示す半導体装置において
は、ＴｉＮ／Ｔｉ膜１４１および下層Ａｌ合金層１４２
により下層溝配線が構成されている。この下層溝配線は
層間絶縁膜１４３および層間絶縁膜１４４に覆われてい
る。層間絶縁膜１４４には接続孔１４５が形成されてお
り、その内部にはＴｉＮ膜１４６を介してＷプラグ１４
７が埋め込まれている。また、ＴｉＮ／Ｔｉ膜１４８お
よび上層Ａｌ合金層１４９により、上層溝配線が構成さ
れている。そして、下層溝配線と上層溝配線とはＷプラ
グ１４７およびＴｉＮ／Ｔｉ膜１４８を介して互いに接
続されている。
うちで、エレクトロマイグレーションによる通電不良は
特に接続孔の近傍で生じやすい。このエレクトロマイグ
レーションによる通電不良の原因について、図１７を参
照して説明する。この図１７に示す半導体装置において
は、ＴｉＮ／Ｔｉ膜１４１および下層Ａｌ合金層１４２
により下層溝配線が構成されている。この下層溝配線は
層間絶縁膜１４３および層間絶縁膜１４４に覆われてい
る。層間絶縁膜１４４には接続孔１４５が形成されてお
り、その内部にはＴｉＮ膜１４６を介してＷプラグ１４
７が埋め込まれている。また、ＴｉＮ／Ｔｉ膜１４８お
よび上層Ａｌ合金層１４９により、上層溝配線が構成さ
れている。そして、下層溝配線と上層溝配線とはＷプラ
グ１４７およびＴｉＮ／Ｔｉ膜１４８を介して互いに接
続されている。
【００２０】図１７に示すように、接続孔１４５の内部
を溝配線の導電材料と異なる導電材料で埋め込んだ場合
には、半導体装置の動作時に、下層溝配線から上層溝配
線に電子が移動するときに、接続孔１４５の周辺に電子
が異種金属を横切る電流パスが存在するため、配線材料
の原子流束が乱れ、Ｗプラグ１４７から上層溝配線に電
子が流れ出る部分でもっとも極端に導電材料の不足が生
じ、ボイド（原子空孔が集合した空隙）１５０が発生し
やすくなるという問題がある。この問題では、デュアル
ダマシン構造の溝配線のように配線溝と接続孔とが同一
の導電材料で埋め込まれている場合でも、バリアメタル
や密着層などの下地膜が設けられていれば、同様に生じ
る問題である。
を溝配線の導電材料と異なる導電材料で埋め込んだ場合
には、半導体装置の動作時に、下層溝配線から上層溝配
線に電子が移動するときに、接続孔１４５の周辺に電子
が異種金属を横切る電流パスが存在するため、配線材料
の原子流束が乱れ、Ｗプラグ１４７から上層溝配線に電
子が流れ出る部分でもっとも極端に導電材料の不足が生
じ、ボイド（原子空孔が集合した空隙）１５０が発生し
やすくなるという問題がある。この問題では、デュアル
ダマシン構造の溝配線のように配線溝と接続孔とが同一
の導電材料で埋め込まれている場合でも、バリアメタル
や密着層などの下地膜が設けられていれば、同様に生じ
る問題である。
【００２１】一方、図１８に示すように、半導体装置の
動作時に、上層溝配線から下層溝配線に電子が移動する
ときには、上層溝配線からＷプラグ１４７に電子が流れ
込む部分でもっとも極端に導電材料の蓄積が進み、配線
がふくらんで配線間ショート不良を引き起こすといった
問題がある。
動作時に、上層溝配線から下層溝配線に電子が移動する
ときには、上層溝配線からＷプラグ１４７に電子が流れ
込む部分でもっとも極端に導電材料の蓄積が進み、配線
がふくらんで配線間ショート不良を引き起こすといった
問題がある。
【００２２】そして、この導電材料が蓄積する部分でふ
くらみが生じることによって、導電材料が不足する部分
も大きく成長することができる。逆に、このふくらみを
抑えることによりボイドの成長を抑えることができる。
すなわち、図１９Ａ〜図１９Ｃに示すように、導電材料
の蓄積部分におけるふくらみがその周囲の絶縁膜などに
よって抑え込まれると、上層溝配線の導電材料の蓄積部
分と不足部分との間に、原子の大きな濃度勾配が生じ
る。そのため、図１９Ｄに示すように、エレクトロマイ
グレーションにおける原子流束の向きと逆向きの原子流
束が発生してボイドの成長が抑制される（バックフロー
(Back Flow）効果）。
くらみが生じることによって、導電材料が不足する部分
も大きく成長することができる。逆に、このふくらみを
抑えることによりボイドの成長を抑えることができる。
すなわち、図１９Ａ〜図１９Ｃに示すように、導電材料
の蓄積部分におけるふくらみがその周囲の絶縁膜などに
よって抑え込まれると、上層溝配線の導電材料の蓄積部
分と不足部分との間に、原子の大きな濃度勾配が生じ
る。そのため、図１９Ｄに示すように、エレクトロマイ
グレーションにおける原子流束の向きと逆向きの原子流
束が発生してボイドの成長が抑制される（バックフロー
(Back Flow）効果）。
【００２３】以上のことにより、図２０に示すように、
低誘電率膜を用いた溝配線を有する半導体装置の信頼
性、特に、溝配線におけるエレクトロマイグレーション
耐性を確保するためには、接続孔の近傍における導電材
料をＳｉＯ2 膜やＳｉＮ膜などの機械的強度に優れた材
料からなるサイドウォール膜１３６ａ〜１３６ｆで覆う
必要がある。ところが、配線溝の側壁の全てにＳｉＯ2
膜やＳｉＮ膜などの機械的強度に優れたサイドウォール
膜を形成すると、低誘電率膜を用いる主な目的である配
線間容量の低減の効果が減少してしまうという問題があ
った。
低誘電率膜を用いた溝配線を有する半導体装置の信頼
性、特に、溝配線におけるエレクトロマイグレーション
耐性を確保するためには、接続孔の近傍における導電材
料をＳｉＯ2 膜やＳｉＮ膜などの機械的強度に優れた材
料からなるサイドウォール膜１３６ａ〜１３６ｆで覆う
必要がある。ところが、配線溝の側壁の全てにＳｉＯ2
膜やＳｉＮ膜などの機械的強度に優れたサイドウォール
膜を形成すると、低誘電率膜を用いる主な目的である配
線間容量の低減の効果が減少してしまうという問題があ
った。
【００２４】したがって、この発明の目的は、機械的強
度が弱い低誘電率膜を溝配線技術に適用した場合でも、
配線間容量の上昇を回避しつつ、エレクトロマイグレー
ションや配線間ショート不良などによる配線信頼性の低
下を効果的に抑制することができる半導体装置およびそ
の製造方法を提供することにある。
度が弱い低誘電率膜を溝配線技術に適用した場合でも、
配線間容量の上昇を回避しつつ、エレクトロマイグレー
ションや配線間ショート不良などによる配線信頼性の低
下を効果的に抑制することができる半導体装置およびそ
の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】上記目的を達成するため
に、この発明の第１の発明は、接続孔および配線溝を有
し、接続孔および配線溝が導電材料で埋め込まれた半導
体装置の製造方法において、半導体基板上に絶縁膜を形
成する工程と、絶縁膜に接続孔を形成する工程と、接続
孔の側壁にサイドウォール膜を形成する工程と、絶縁膜
に配線溝を形成し、その際、サイドウォール膜の少なく
とも一部を配線溝の底面より高い高さまで残すようにす
る工程と、接続孔および配線溝を導電材料で埋め込む工
程とを有することを特徴とするものである。
に、この発明の第１の発明は、接続孔および配線溝を有
し、接続孔および配線溝が導電材料で埋め込まれた半導
体装置の製造方法において、半導体基板上に絶縁膜を形
成する工程と、絶縁膜に接続孔を形成する工程と、接続
孔の側壁にサイドウォール膜を形成する工程と、絶縁膜
に配線溝を形成し、その際、サイドウォール膜の少なく
とも一部を配線溝の底面より高い高さまで残すようにす
る工程と、接続孔および配線溝を導電材料で埋め込む工
程とを有することを特徴とするものである。
【００２６】この発明の第２の発明は、接続孔および配
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置の製造方法において、半導体基板上に絶
縁膜を形成する工程と、絶縁膜に接続孔を形成する工程
と、接続孔の側壁にサイドウォール膜を形成する工程
と、接続孔を配線溝の上端より低い高さまで第１の導電
材料で埋め込む工程と、接続孔を第１の導電材料で埋め
込んだ後、絶縁膜に配線溝を形成し、その際、サイドウ
ォール膜の少なくとも一部を配線溝の底面より高い高さ
まで残すようにする工程と、接続孔の上部および配線溝
を第２の導電材料で埋め込む工程とを有することを特徴
とするものである。
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置の製造方法において、半導体基板上に絶
縁膜を形成する工程と、絶縁膜に接続孔を形成する工程
と、接続孔の側壁にサイドウォール膜を形成する工程
と、接続孔を配線溝の上端より低い高さまで第１の導電
材料で埋め込む工程と、接続孔を第１の導電材料で埋め
込んだ後、絶縁膜に配線溝を形成し、その際、サイドウ
ォール膜の少なくとも一部を配線溝の底面より高い高さ
まで残すようにする工程と、接続孔の上部および配線溝
を第２の導電材料で埋め込む工程とを有することを特徴
とするものである。
【００２７】この発明の第３の発明は、接続孔および配
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置において、接続孔の側壁および接続孔の
上方の部分の配線溝の側壁にサイドウォール膜が設けら
れ、サイドウォール膜の少なくとも一部が配線溝の底面
より高い高さまで設けられていることを特徴とするもの
である。
線溝を有し、接続孔および配線溝が導電材料で埋め込ま
れた半導体装置において、接続孔の側壁および接続孔の
上方の部分の配線溝の側壁にサイドウォール膜が設けら
れ、サイドウォール膜の少なくとも一部が配線溝の底面
より高い高さまで設けられていることを特徴とするもの
である。
【００２８】また、この発明において、サイドウォール
膜の少なくとも一部が配線溝の底面より高い高さになる
ために、配線溝の少なくとも接続孔の部分における幅が
接続孔の径より小さくなるように形成する。
膜の少なくとも一部が配線溝の底面より高い高さになる
ために、配線溝の少なくとも接続孔の部分における幅が
接続孔の径より小さくなるように形成する。
【００２９】また、この発明において、接続孔および配
線溝が形成される絶縁膜は、溝配線における配線間容量
の低減のため、好適には、比誘電率が４以下の絶縁膜、
いわゆる低誘電率膜であり、具体的に、この低誘電率膜
としては、例えばポリイミド、アモルファステフロン
（ポリテトラフルオロエチレン（Poly-tetra-fluoro-et
hylene））、ベンゾシクロブテン（ＢＣＢ、Benzo-Cycr
o-Buthen）、パリレン（Parylene）、フレア(Flare)
（フッ化アリレンエーテル（Fluorinated-arylene-ethe
r)）などの有機系低誘電率材料からなる膜や、シリカゲ
ルなどの発泡剤を混入した絶縁膜、またはそれらの積層
膜が用いられる。
線溝が形成される絶縁膜は、溝配線における配線間容量
の低減のため、好適には、比誘電率が４以下の絶縁膜、
いわゆる低誘電率膜であり、具体的に、この低誘電率膜
としては、例えばポリイミド、アモルファステフロン
（ポリテトラフルオロエチレン（Poly-tetra-fluoro-et
hylene））、ベンゾシクロブテン（ＢＣＢ、Benzo-Cycr
o-Buthen）、パリレン（Parylene）、フレア(Flare)
（フッ化アリレンエーテル（Fluorinated-arylene-ethe
r)）などの有機系低誘電率材料からなる膜や、シリカゲ
ルなどの発泡剤を混入した絶縁膜、またはそれらの積層
膜が用いられる。
【００３０】また、この発明において、好適には、接続
孔の側壁に形成されるサイドウォール膜の比誘電率は４
より大きく、そのヤング率は接続孔および配線溝が形成
される絶縁膜のヤング率より大きい。また、接続孔およ
び配線溝が形成される絶縁膜として低誘電率膜を用いた
場合には、一般に低誘電率膜のヤング率は１０ＧＰａ未
満であるため、サイドウォール膜としては、好適には、
そのヤング率が１０ＧＰａ以上の膜を用い、具体的に
は、例えばＳｉＯ2 膜、ＳｉＮ膜、窒化酸化シリコン
（ＳｉＯＮ）膜およびフッ化酸化シリコン（ＳｉＯＦ）
膜などのＳｉの化合物のうちで絶縁材料として知られて
いるものからなる膜、もしくはそれらの積層膜、または
Ｔｉ、ＴｉＮ、Ｗなどの高融点金属やそれらの化合物か
らなる膜、もしくはそれらの積層膜を用いる。なお、バ
ルクのヤング率ではあるが、サイドウォール膜として用
いられる上述の材料のヤング率については、ＳｉＯ2 が
８０ＧＰａ、Ｔｉが１１６ＧＰａ、Ｗが４１１ＧＰａで
あり、低誘電率膜として用いられるテフロンのバルクの
ヤング率が２．５ＧＰａであることから、上述した材料
からなるサイドウォール膜のヤング率はテフロン系の低
誘電率膜のヤング率より大きい。
孔の側壁に形成されるサイドウォール膜の比誘電率は４
より大きく、そのヤング率は接続孔および配線溝が形成
される絶縁膜のヤング率より大きい。また、接続孔およ
び配線溝が形成される絶縁膜として低誘電率膜を用いた
場合には、一般に低誘電率膜のヤング率は１０ＧＰａ未
満であるため、サイドウォール膜としては、好適には、
そのヤング率が１０ＧＰａ以上の膜を用い、具体的に
は、例えばＳｉＯ2 膜、ＳｉＮ膜、窒化酸化シリコン
（ＳｉＯＮ）膜およびフッ化酸化シリコン（ＳｉＯＦ）
膜などのＳｉの化合物のうちで絶縁材料として知られて
いるものからなる膜、もしくはそれらの積層膜、または
Ｔｉ、ＴｉＮ、Ｗなどの高融点金属やそれらの化合物か
らなる膜、もしくはそれらの積層膜を用いる。なお、バ
ルクのヤング率ではあるが、サイドウォール膜として用
いられる上述の材料のヤング率については、ＳｉＯ2 が
８０ＧＰａ、Ｔｉが１１６ＧＰａ、Ｗが４１１ＧＰａで
あり、低誘電率膜として用いられるテフロンのバルクの
ヤング率が２．５ＧＰａであることから、上述した材料
からなるサイドウォール膜のヤング率はテフロン系の低
誘電率膜のヤング率より大きい。
【００３１】また、この発明において、接続孔および配
線溝に埋め込まれる導電材料や第２の導電材料は、具体
的には、ＡｌやＡｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−
Ｃｕ、Ａｌ−Ｇｅ（ゲルマニウム）、Ａｌ−Ｓｉ−Ｇ
ｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ
−Ｔｉ、Ａｌ−Ｓｃ（スカンジウム）およびＡｌ−Ｓｃ
−ＣｕなどのＡｌ合金、ＣｕやＣｕ−Ｔｉ、Ｃｕ−Ｚｒ
（ジルコニウム）などのＣｕ合金およびＡｇであり、そ
の下地金属膜は、Ｔｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、
ＴｉＷ、ＴｉＷＮ、タンタル（Ｔａ）、ＴａＮなどから
構成される高融点金属膜や、化合物層を単独または複数
含む積層膜で構成する。
線溝に埋め込まれる導電材料や第２の導電材料は、具体
的には、ＡｌやＡｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−
Ｃｕ、Ａｌ−Ｇｅ（ゲルマニウム）、Ａｌ−Ｓｉ−Ｇ
ｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ
−Ｔｉ、Ａｌ−Ｓｃ（スカンジウム）およびＡｌ−Ｓｃ
−ＣｕなどのＡｌ合金、ＣｕやＣｕ−Ｔｉ、Ｃｕ−Ｚｒ
（ジルコニウム）などのＣｕ合金およびＡｇであり、そ
の下地金属膜は、Ｔｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、
ＴｉＷ、ＴｉＷＮ、タンタル（Ｔａ）、ＴａＮなどから
構成される高融点金属膜や、化合物層を単独または複数
含む積層膜で構成する。
【００３２】また、この発明において、接続孔の一部に
埋め込まれる導電材料や第１の導電材料は、具体的に
は、Ｗ、Ａｌ、Ｃｕなどの単体金属、Ａｌ−Ｃｕ、Ａｌ
−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−
Ｇｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−ＳｃおよびＡｌ−Ｓｃ−ＣｕなどのＡ
ｌ合金、およびＣｕ−Ｔｉ、Ｃｕ−ＺｒなどのＣｕ合金
であり、これらの単体金属や合金を、Ｔｉ、ＴｉＮ、Ｔ
ｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、ＴａまたはＴａ
Ｎなどからなる高融点金属膜やそれらからなる化合物層
を単独または複数含む積層膜とともに用いることも可能
である。
埋め込まれる導電材料や第１の導電材料は、具体的に
は、Ｗ、Ａｌ、Ｃｕなどの単体金属、Ａｌ−Ｃｕ、Ａｌ
−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−
Ｇｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−ＳｃおよびＡｌ−Ｓｃ−ＣｕなどのＡ
ｌ合金、およびＣｕ−Ｔｉ、Ｃｕ−ＺｒなどのＣｕ合金
であり、これらの単体金属や合金を、Ｔｉ、ＴｉＮ、Ｔ
ｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、ＴａまたはＴａ
Ｎなどからなる高融点金属膜やそれらからなる化合物層
を単独または複数含む積層膜とともに用いることも可能
である。
【００３３】上述のように構成されたこの発明において
は、接続孔の側壁に形成されたサイドウォール膜の少な
くとも一部が配線溝の底面より高い高さまで設けられて
いることにより、サイドウォール膜の材料として機械的
強度に優れた材料を用いることで、溝配線の接続孔の部
分およびその近傍を機械的強度に優れた膜で覆うことが
できる。そのため、接続孔の近傍における溝配線のふく
らみを抑制することができるので、ボイドの成長を抑制
することができる。
は、接続孔の側壁に形成されたサイドウォール膜の少な
くとも一部が配線溝の底面より高い高さまで設けられて
いることにより、サイドウォール膜の材料として機械的
強度に優れた材料を用いることで、溝配線の接続孔の部
分およびその近傍を機械的強度に優れた膜で覆うことが
できる。そのため、接続孔の近傍における溝配線のふく
らみを抑制することができるので、ボイドの成長を抑制
することができる。
【００３４】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
て図面を参照しながら説明する。なお、以下の実施形態
の全図においては、同一または対応する部分には同一の
符号を付す。
【００３５】まず、この発明の第１の実施形態によるデ
ュアルダマシン構造を有する半導体装置の製造方法につ
いて説明する。図１から図６はこの第１の実施形態によ
るデュアルダマシン構造を有する半導体装置の製造方法
を示す。
ュアルダマシン構造を有する半導体装置の製造方法につ
いて説明する。図１から図６はこの第１の実施形態によ
るデュアルダマシン構造を有する半導体装置の製造方法
を示す。
【００３６】この第１の実施形態においては、まず、図
１に示すように、例えばトランジスタなどの素子や素子
分離領域（いずれも図示せず）が形成されたＳｉ基板１
上に例えばＳｉＯ2 膜のような層間絶縁膜２を形成した
後、下層配線溝３を形成する。この下層配線溝３の底部
は例えばＣＭＰ法によって平坦化されており、具体的に
は次のように形成する。
１に示すように、例えばトランジスタなどの素子や素子
分離領域（いずれも図示せず）が形成されたＳｉ基板１
上に例えばＳｉＯ2 膜のような層間絶縁膜２を形成した
後、下層配線溝３を形成する。この下層配線溝３の底部
は例えばＣＭＰ法によって平坦化されており、具体的に
は次のように形成する。
【００３７】すなわち、まず、Ｓｉ基板１上に例えば減
圧ＣＶＤ法により下層配線溝３の底面までの高さを有す
る層間絶縁膜を形成する。ここで、この層間絶縁膜の形
成におけるＣＶＤ条件の一例を挙げると、反応ガスとし
て、シラン（ＳｉＨ4 ）、酸素（Ｏ2 ）および窒素（Ｎ
2 ）の混合ガスを用い、それらの流量をそれぞれ２５０
ｓｃｃｍ、２５０ｓｃｃｍおよび１００ｓｃｃｍとし、
圧力を１３．３Ｐａ、基板加熱温度を４２０℃とする。
次に、例えばＣＭＰ法によりこの層間絶縁膜の表面の平
坦化を行う。ここで、このＣＭＰ法における研磨の条件
の一例を挙げると、ＮＨ4 ＯＨベースでヒュームドシリ
カ含有のスラリーを用いて、研磨圧力を３００ｇ／ｃｍ
2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃と
し、回転数については定盤を３０ｒｐｍ、研磨ヘッドを
３０ｒｐｍとする。次に、平坦化された層間絶縁膜の所
定部分に接続孔（図示せず）を形成した後、この接続孔
に例えばブランケットＣＶＤ法により例えばＷを埋め込
み、続けてエッチバックを行うことによりＷプラグ（図
示せず）を形成する。次に、このＷプラグが形成された
層間絶縁膜上に、例えばプラズマＣＶＤ法により層間絶
縁膜を形成する。ここで、この層間絶縁膜の形成におけ
るＣＶＤ条件の一例を挙げると、反応ガスとしてテトラ
エトキシシラン（ＴＥＯＳ、Ｓｉ−（Ｏ−Ｃ
2 Ｈ5 ）4 ）を用い、その流量を５０ｓｃｃｍとし、圧
力を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度
を４００℃とする。その後、この層間絶縁膜上に所定形
状のレジストパターンを形成し、このレジストパターン
をマスクとして例えばＲＩＥ法によりこの層間絶縁膜を
エッチングすることによって下層配線溝３を形成する。
その後、レジストパターンを除去する。
圧ＣＶＤ法により下層配線溝３の底面までの高さを有す
る層間絶縁膜を形成する。ここで、この層間絶縁膜の形
成におけるＣＶＤ条件の一例を挙げると、反応ガスとし
て、シラン（ＳｉＨ4 ）、酸素（Ｏ2 ）および窒素（Ｎ
2 ）の混合ガスを用い、それらの流量をそれぞれ２５０
ｓｃｃｍ、２５０ｓｃｃｍおよび１００ｓｃｃｍとし、
圧力を１３．３Ｐａ、基板加熱温度を４２０℃とする。
次に、例えばＣＭＰ法によりこの層間絶縁膜の表面の平
坦化を行う。ここで、このＣＭＰ法における研磨の条件
の一例を挙げると、ＮＨ4 ＯＨベースでヒュームドシリ
カ含有のスラリーを用いて、研磨圧力を３００ｇ／ｃｍ
2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃と
し、回転数については定盤を３０ｒｐｍ、研磨ヘッドを
３０ｒｐｍとする。次に、平坦化された層間絶縁膜の所
定部分に接続孔（図示せず）を形成した後、この接続孔
に例えばブランケットＣＶＤ法により例えばＷを埋め込
み、続けてエッチバックを行うことによりＷプラグ（図
示せず）を形成する。次に、このＷプラグが形成された
層間絶縁膜上に、例えばプラズマＣＶＤ法により層間絶
縁膜を形成する。ここで、この層間絶縁膜の形成におけ
るＣＶＤ条件の一例を挙げると、反応ガスとしてテトラ
エトキシシラン（ＴＥＯＳ、Ｓｉ−（Ｏ−Ｃ
2 Ｈ5 ）4 ）を用い、その流量を５０ｓｃｃｍとし、圧
力を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度
を４００℃とする。その後、この層間絶縁膜上に所定形
状のレジストパターンを形成し、このレジストパターン
をマスクとして例えばＲＩＥ法によりこの層間絶縁膜を
エッチングすることによって下層配線溝３を形成する。
その後、レジストパターンを除去する。
【００３８】次に、スパッタリング法により全面に例え
ば膜厚が２０ｎｍのＴｉ膜および例えば膜厚が５０ｎｍ
のＴｉＮ膜を順次形成して、ＴｉＮ／Ｔｉ膜４を形成す
る。ここで、ＴｉＮ／Ｔｉ膜４の形成におけるスパッタ
リング法としては、スパッタ装置内でスパッタターゲッ
トとＳｉ基板１との間の距離を、通常７ｃｍ程度のとこ
ろを１５ｃｍ以上と長くし、スパッタ粒子のＳｉ基板１
への垂直入射成分を増やした方法を用いる（このような
スパッタリング法は、ＬＤ (Long Distance)スパッタリ
ング法、またはロングスロースパッタリング法と呼ばれ
る）。ここで、Ｔｉ膜の形成におけるスパッタ条件の一
例を挙げると、例えば、雰囲気ガスとしてＡｒの不活性
ガスを用い、その流量を１００ｓｃｃｍ、圧力を０．４
Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃と
する。また、このＴｉＮ膜の形成におけるスパッタ条件
の一例を挙げると、例えば、雰囲気ガスとしてＡｒとＮ
2 との混合ガスを用い、それらの流量をそれぞれ２０ｓ
ｃｃｍ、７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパ
ワーを１２ｋＷ、基板加熱温度を４００℃とする。
ば膜厚が２０ｎｍのＴｉ膜および例えば膜厚が５０ｎｍ
のＴｉＮ膜を順次形成して、ＴｉＮ／Ｔｉ膜４を形成す
る。ここで、ＴｉＮ／Ｔｉ膜４の形成におけるスパッタ
リング法としては、スパッタ装置内でスパッタターゲッ
トとＳｉ基板１との間の距離を、通常７ｃｍ程度のとこ
ろを１５ｃｍ以上と長くし、スパッタ粒子のＳｉ基板１
への垂直入射成分を増やした方法を用いる（このような
スパッタリング法は、ＬＤ (Long Distance)スパッタリ
ング法、またはロングスロースパッタリング法と呼ばれ
る）。ここで、Ｔｉ膜の形成におけるスパッタ条件の一
例を挙げると、例えば、雰囲気ガスとしてＡｒの不活性
ガスを用い、その流量を１００ｓｃｃｍ、圧力を０．４
Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃と
する。また、このＴｉＮ膜の形成におけるスパッタ条件
の一例を挙げると、例えば、雰囲気ガスとしてＡｒとＮ
2 との混合ガスを用い、それらの流量をそれぞれ２０ｓ
ｃｃｍ、７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパ
ワーを１２ｋＷ、基板加熱温度を４００℃とする。
【００３９】次に、例えばスパッタリング法によりＴｉ
Ｎ／Ｔｉ膜４上にＣｕを０．５％含んだＡｌ合金膜を形
成する。このＡｌ合金膜の膜厚は例えば８００ｎｍであ
る。ここで、このＡｌ合金膜の形成におけるスパッタ条
件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの
不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度
を４００℃とする。次に、Ｓｉ基板１をリフロー炉内に
入れた後、雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で炉内に導入し、４
５０℃の温度でほぼ２分間の高圧リフローを行う。これ
によって、Ａｌ合金膜がリフローして下層配線溝３にＡ
ｌ合金が充填される。
Ｎ／Ｔｉ膜４上にＣｕを０．５％含んだＡｌ合金膜を形
成する。このＡｌ合金膜の膜厚は例えば８００ｎｍであ
る。ここで、このＡｌ合金膜の形成におけるスパッタ条
件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの
不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度
を４００℃とする。次に、Ｓｉ基板１をリフロー炉内に
入れた後、雰囲気ガスとして例えばＡｒなどの不活性ガ
スを、例えば１０6 Ｐａ以上の高圧で炉内に導入し、４
５０℃の温度でほぼ２分間の高圧リフローを行う。これ
によって、Ａｌ合金膜がリフローして下層配線溝３にＡ
ｌ合金が充填される。
【００４０】次に、例えばＣＭＰ法により、層間絶縁膜
２が露出するまで下層配線溝３の内部以外の部分のＡｌ
合金膜およびＴｉＮ／Ｔｉ膜４をラッピングすることに
より除去する。ここで、このＣＭＰ法による研磨の条件
の一例を挙げると、Ｈ2 Ｏ2ベースでアルミナ（Ａｌ2
Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／
ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０
℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッ
ドを３０ｒｐｍとする。以上のようにして、層間絶縁膜
２に下層溝配線５が形成される。
２が露出するまで下層配線溝３の内部以外の部分のＡｌ
合金膜およびＴｉＮ／Ｔｉ膜４をラッピングすることに
より除去する。ここで、このＣＭＰ法による研磨の条件
の一例を挙げると、Ｈ2 Ｏ2ベースでアルミナ（Ａｌ2
Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／
ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０
℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッ
ドを３０ｒｐｍとする。以上のようにして、層間絶縁膜
２に下層溝配線５が形成される。
【００４１】次に、図２に示すように、層間絶縁膜２お
よび下層溝配線５上に例えばＥＣＲプラズマＣＶＤ法に
より例えばＳｉＯＮ膜からなる反射防止膜６を形成す
る。この反射防止膜６の膜厚は例えば２４ｎｍである。
ここで、反射防止膜６の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてシラン（ＳｉＨ4 ）と一酸
化二窒素（Ｎ2 Ｏ）との混合ガスを用い、それらの流量
をそれぞれ５０ｓｃｃｍ、２５ｓｃｃｍとし、圧力を３
３０Ｐａ、ＲＦパワーを８００Ｗ、基板加熱温度を３６
０℃とする。
よび下層溝配線５上に例えばＥＣＲプラズマＣＶＤ法に
より例えばＳｉＯＮ膜からなる反射防止膜６を形成す
る。この反射防止膜６の膜厚は例えば２４ｎｍである。
ここで、反射防止膜６の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてシラン（ＳｉＨ4 ）と一酸
化二窒素（Ｎ2 Ｏ）との混合ガスを用い、それらの流量
をそれぞれ５０ｓｃｃｍ、２５ｓｃｃｍとし、圧力を３
３０Ｐａ、ＲＦパワーを８００Ｗ、基板加熱温度を３６
０℃とする。
【００４２】次に、反射防止膜６上に、例えばシラノー
ル樹脂と発泡剤とを混合した気泡膜からなる層間絶縁膜
７を形成する。ここで、発泡剤としてはトリフェニルシ
ランや一般式ＳｉＨＲ3 （Ｒはアルキル基（例えばＣ2
Ｈ4 、Ｃ3 Ｈ6 ））で表されるものを用いることができ
る。この気泡膜からなる層間絶縁膜７の形成は具体的に
は次のようにして行う。すなわち、まず、シラノール樹
脂と発泡剤とを混合したものを反射防止膜６上に塗布す
る。次に、例えば２００℃の温度で例えば２分間のベー
ク処理と、例えば４００℃の温度で例えば２分間のキュ
ア処理とを順次行うことによって、層間絶縁膜７中に気
泡（空隙）を発生させるとともに、層間絶縁膜７を硬化
させる。すでに述べたように、このように層間絶縁膜７
中に比誘電率が１の気泡を形成し、その気泡の体積密度
を増加させることにより、層間絶縁膜７の誘電率を下げ
ることができる。ここで、層間絶縁膜７における気泡の
体積密度は、層間絶縁膜７の比誘電率が４以下になるよ
うに設定される。
ル樹脂と発泡剤とを混合した気泡膜からなる層間絶縁膜
７を形成する。ここで、発泡剤としてはトリフェニルシ
ランや一般式ＳｉＨＲ3 （Ｒはアルキル基（例えばＣ2
Ｈ4 、Ｃ3 Ｈ6 ））で表されるものを用いることができ
る。この気泡膜からなる層間絶縁膜７の形成は具体的に
は次のようにして行う。すなわち、まず、シラノール樹
脂と発泡剤とを混合したものを反射防止膜６上に塗布す
る。次に、例えば２００℃の温度で例えば２分間のベー
ク処理と、例えば４００℃の温度で例えば２分間のキュ
ア処理とを順次行うことによって、層間絶縁膜７中に気
泡（空隙）を発生させるとともに、層間絶縁膜７を硬化
させる。すでに述べたように、このように層間絶縁膜７
中に比誘電率が１の気泡を形成し、その気泡の体積密度
を増加させることにより、層間絶縁膜７の誘電率を下げ
ることができる。ここで、層間絶縁膜７における気泡の
体積密度は、層間絶縁膜７の比誘電率が４以下になるよ
うに設定される。
【００４３】層間絶縁膜７が硬化した後、この層間絶縁
膜７の吸湿を抑えるために、直ちに全面に例えばプラズ
マＣＶＤ法により例えばＳｉＮ膜からなるエッチングス
トッパー層８を形成する。このエッチングストッパー層
８の膜厚は例えば５０ｎｍである。ここで、エッチング
ストッパー層８の形成におけるＣＶＤ条件の一例を挙げ
ると、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の混
合ガスを用い、それらの流量をそれぞれ１８０ｓｃｃ
ｍ、５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧力を
７００Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度を２
５０℃とする。
膜７の吸湿を抑えるために、直ちに全面に例えばプラズ
マＣＶＤ法により例えばＳｉＮ膜からなるエッチングス
トッパー層８を形成する。このエッチングストッパー層
８の膜厚は例えば５０ｎｍである。ここで、エッチング
ストッパー層８の形成におけるＣＶＤ条件の一例を挙げ
ると、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の混
合ガスを用い、それらの流量をそれぞれ１８０ｓｃｃ
ｍ、５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧力を
７００Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度を２
５０℃とする。
【００４４】次に、エッチングストッパー層８上に、層
間絶縁膜７の形成と同様にして層間絶縁膜９を形成す
る。ここで、層間絶縁膜９における気泡の体積密度は、
層間絶縁膜９の比誘電率が４以下になるように設定され
る。そして、層間絶縁膜９が硬化した後、この層間絶縁
膜９の吸湿を抑えるために、直ちに全面に例えばプラズ
マＣＶＤ法により例えばＳｉＯ2 膜からなるキャップ層
１０を形成する。このキャップ層１０の膜厚は例えば５
０ｎｍである。
間絶縁膜７の形成と同様にして層間絶縁膜９を形成す
る。ここで、層間絶縁膜９における気泡の体積密度は、
層間絶縁膜９の比誘電率が４以下になるように設定され
る。そして、層間絶縁膜９が硬化した後、この層間絶縁
膜９の吸湿を抑えるために、直ちに全面に例えばプラズ
マＣＶＤ法により例えばＳｉＯ2 膜からなるキャップ層
１０を形成する。このキャップ層１０の膜厚は例えば５
０ｎｍである。
【００４５】以上のように形成された反射防止膜６、層
間絶縁膜７、エッチングストッパー層８、層間絶縁膜９
およびキャップ層１０の全体の膜厚は例えば１１００ｎ
ｍである。
間絶縁膜７、エッチングストッパー層８、層間絶縁膜９
およびキャップ層１０の全体の膜厚は例えば１１００ｎ
ｍである。
【００４６】次に、図３に示すように、リソグラフィ工
程によりキャップ層１０上に所定形状のレジストパター
ン（図示せず）を形成した後、このレジストパターンを
マスクとして、例えばＲＩＥ法により下層溝配線５の上
面が露出するまで３段階に分けてエッチングを行うこと
により、接続孔１１を形成する。すなわち、まず、レジ
ストパターン（図示せず）をマスクとして、エッチング
ストッパー層８に達するまでキャップ層１０および層間
絶縁膜９のエッチングを順次行う。この層間絶縁膜９の
エッチングにおけるエッチング条件は、エッチングガス
として、八フッ化四炭素（Ｃ4 Ｆ8 ）、一酸化炭素（Ｃ
Ｏ）およびＡｒの混合ガスを用い、それらの流量をそれ
ぞれ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃ
ｍとし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板
温度を２０℃とする。次に、同じレジストパターンをマ
スクとしてエッチングストッパー層８のエッチングを行
う。エッチングストッパー層８のエッチングにおけるエ
ッチング条件は、キャップ層１０および層間絶縁膜９の
エッチング条件において、さらにＯ2 ガスを添加したも
のである。具体的には、エッチングガスとして、Ｃ4 Ｆ
8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それらの
流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２０ｓ
ｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦ
パワーを１６００Ｗ、基板温度を２０℃とする。次に、
キャップ層１０および層間絶縁膜９のエッチングと同様
にして層間絶縁膜７および反射防止膜６のエッチング
を、下層溝配線５の上面が露出するまで行う。その後、
レジストパターンを除去する。以上のようにして形成さ
れた接続孔１１の径は例えば０．４５μｍであり、アス
ペクト比は例えば２．４である。
程によりキャップ層１０上に所定形状のレジストパター
ン（図示せず）を形成した後、このレジストパターンを
マスクとして、例えばＲＩＥ法により下層溝配線５の上
面が露出するまで３段階に分けてエッチングを行うこと
により、接続孔１１を形成する。すなわち、まず、レジ
ストパターン（図示せず）をマスクとして、エッチング
ストッパー層８に達するまでキャップ層１０および層間
絶縁膜９のエッチングを順次行う。この層間絶縁膜９の
エッチングにおけるエッチング条件は、エッチングガス
として、八フッ化四炭素（Ｃ4 Ｆ8 ）、一酸化炭素（Ｃ
Ｏ）およびＡｒの混合ガスを用い、それらの流量をそれ
ぞれ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃ
ｍとし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板
温度を２０℃とする。次に、同じレジストパターンをマ
スクとしてエッチングストッパー層８のエッチングを行
う。エッチングストッパー層８のエッチングにおけるエ
ッチング条件は、キャップ層１０および層間絶縁膜９の
エッチング条件において、さらにＯ2 ガスを添加したも
のである。具体的には、エッチングガスとして、Ｃ4 Ｆ
8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それらの
流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２０ｓ
ｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦ
パワーを１６００Ｗ、基板温度を２０℃とする。次に、
キャップ層１０および層間絶縁膜９のエッチングと同様
にして層間絶縁膜７および反射防止膜６のエッチング
を、下層溝配線５の上面が露出するまで行う。その後、
レジストパターンを除去する。以上のようにして形成さ
れた接続孔１１の径は例えば０．４５μｍであり、アス
ペクト比は例えば２．４である。
【００４７】ここで、次の工程でサイドウォール膜を形
成するため、接続孔１１の径は設計値よりも大きくなる
ように形成する。また、接続孔１１の位置が下層溝配線
５の位置からずれて接続孔１１の一部が下層溝配線５か
らはみ出してしまう場合があるが、この場合には、接続
孔１１の形成の際に、下層溝配線５の側面の近傍の層間
絶縁膜２の部分が同時に除去されるので、接続孔１１の
内部に導電材料を埋め込んでしまえば、この埋め込まれ
た導電材料は下層溝配線５の上面のみならず側面とも接
触して接触面積が十分に確保されるので、電気的特性に
問題は生じない。
成するため、接続孔１１の径は設計値よりも大きくなる
ように形成する。また、接続孔１１の位置が下層溝配線
５の位置からずれて接続孔１１の一部が下層溝配線５か
らはみ出してしまう場合があるが、この場合には、接続
孔１１の形成の際に、下層溝配線５の側面の近傍の層間
絶縁膜２の部分が同時に除去されるので、接続孔１１の
内部に導電材料を埋め込んでしまえば、この埋め込まれ
た導電材料は下層溝配線５の上面のみならず側面とも接
触して接触面積が十分に確保されるので、電気的特性に
問題は生じない。
【００４８】次に、図４に示すように、接続孔１１の側
壁に機械的強度に優れた例えばＳｉＯ2 膜からなるサイ
ドウォール膜１２を形成する。すなわち、まず、全面に
例えばプラズマＣＶＤ法により例えば膜厚が１００ｎｍ
のＳｉＯ2 膜を形成する。ここで、このＳｉＯ2 膜の形
成におけるＣＶＤ条件の一例を挙げると、反応ガスとし
てＴＥＯＳを用い、その流量を５０ｓｃｃｍとし、圧力
を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を
４００℃とする。次に、全面エッチバックを行うことに
より、接続孔１１の側壁以外の部分のＳｉＯ2 膜を除去
し、接続孔１１の側壁にＳｉＯ2 膜の一部を残すことに
よりサイドウォール膜１２を形成する。ここで、このエ
ッチバックの条件の一例を挙げると、エッチングガスと
して、Ｃ4 Ｆ8 、ＣＯおよびＡｒの混合ガスを用い、そ
れらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍお
よび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパワーを
１６００Ｗ、基板温度を２０℃とする。
壁に機械的強度に優れた例えばＳｉＯ2 膜からなるサイ
ドウォール膜１２を形成する。すなわち、まず、全面に
例えばプラズマＣＶＤ法により例えば膜厚が１００ｎｍ
のＳｉＯ2 膜を形成する。ここで、このＳｉＯ2 膜の形
成におけるＣＶＤ条件の一例を挙げると、反応ガスとし
てＴＥＯＳを用い、その流量を５０ｓｃｃｍとし、圧力
を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を
４００℃とする。次に、全面エッチバックを行うことに
より、接続孔１１の側壁以外の部分のＳｉＯ2 膜を除去
し、接続孔１１の側壁にＳｉＯ2 膜の一部を残すことに
よりサイドウォール膜１２を形成する。ここで、このエ
ッチバックの条件の一例を挙げると、エッチングガスと
して、Ｃ4 Ｆ8 、ＣＯおよびＡｒの混合ガスを用い、そ
れらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍお
よび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパワーを
１６００Ｗ、基板温度を２０℃とする。
【００４９】次に、キャップ層１０上に所定形状のレジ
ストパターン（図示せず）を形成した後、このレジスト
パターンをマスクとして例えばＲＩＥ法によりキャップ
層１０および層間絶縁膜９をエッチングストッパー層８
までエッチングすることにより、上層配線溝１３を形成
する。ここで、図５に示すように、接続孔１１の部分お
よびその近傍における上層配線溝１３の幅は、接続孔１
１の径よりも狭く、例えば０．３７μｍに形成する。こ
の際、サイドウォール膜１２の一部もエッチングされる
が、サイドウォール膜１２の少なくとも一部は上層配線
溝１３の上端の高さまで残される。ここで、この上層配
線溝１３の形成におけるエッチング条件の一例を挙げる
と、エッチングガスとしてＣ4 Ｆ8 、ＣＯおよびＡｒの
混合ガスを用い、それらの流量をそれぞれ１０ｓｃｃ
ｍ、１００ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を
６Ｐａ、ＲＦパワーを１６００Ｗ、基板温度を２０℃と
する。その後、レジストパターンを除去する。なお、接
続孔１１の部分およびその近傍以外の部分の上層配線溝
１３の幅は特に限定されない。
ストパターン（図示せず）を形成した後、このレジスト
パターンをマスクとして例えばＲＩＥ法によりキャップ
層１０および層間絶縁膜９をエッチングストッパー層８
までエッチングすることにより、上層配線溝１３を形成
する。ここで、図５に示すように、接続孔１１の部分お
よびその近傍における上層配線溝１３の幅は、接続孔１
１の径よりも狭く、例えば０．３７μｍに形成する。こ
の際、サイドウォール膜１２の一部もエッチングされる
が、サイドウォール膜１２の少なくとも一部は上層配線
溝１３の上端の高さまで残される。ここで、この上層配
線溝１３の形成におけるエッチング条件の一例を挙げる
と、エッチングガスとしてＣ4 Ｆ8 、ＣＯおよびＡｒの
混合ガスを用い、それらの流量をそれぞれ１０ｓｃｃ
ｍ、１００ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を
６Ｐａ、ＲＦパワーを１６００Ｗ、基板温度を２０℃と
する。その後、レジストパターンを除去する。なお、接
続孔１１の部分およびその近傍以外の部分の上層配線溝
１３の幅は特に限定されない。
【００５０】次に、下地表面の約１分間のスパッタエッ
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとしてＡ
ｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を４００℃とする。
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとしてＡ
ｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を４００℃とする。
【００５１】次に、例えばＬＤスパッタリング法により
全面にＴｉ膜およびＴｉＮ膜を順次形成することにより
ＴｉＮ／Ｔｉ膜１４を形成する。このＴｉ膜およびＴｉ
Ｎ膜の膜厚は、例えばそれぞれ２０ｎｍおよび５０ｎｍ
である。ここで、Ｔｉ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、ＤＣパワーを１２ｋＷ、基板加熱
温度を４００℃とする。
全面にＴｉ膜およびＴｉＮ膜を順次形成することにより
ＴｉＮ／Ｔｉ膜１４を形成する。このＴｉ膜およびＴｉ
Ｎ膜の膜厚は、例えばそれぞれ２０ｎｍおよび５０ｎｍ
である。ここで、Ｔｉ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、ＤＣパワーを１２ｋＷ、基板加熱
温度を４００℃とする。
【００５２】ここで、全面にＴｉＮ／Ｔｉ膜１４を形成
するのは次のような理由による。すなわち、次の工程
で、キャップ層１０上にＡｌ合金膜を形成し、このＡｌ
合金膜を高圧でリフローさせるが、Ａｌ合金膜のリフロ
ー処理中にＡｌ合金が酸素に触れて酸化されると、Ａｌ
合金の上層配線溝１３への埋め込みが阻害される。特
に、上層配線溝１３の内部に埋め込まれたＡｌ合金がサ
イドウォール膜１２や層間絶縁膜９などの酸化膜に接触
して酸化されると深刻な埋め込み不良を引き起こす。そ
こで、少なくとも上層配線溝１３の側壁およびサイドウ
ォール膜１２の表面をＴｉＮ／Ｔｉ膜１４で覆い、Ａｌ
合金と酸化膜とが接触しないようにすることによってＡ
ｌ合金の酸化を防止する。
するのは次のような理由による。すなわち、次の工程
で、キャップ層１０上にＡｌ合金膜を形成し、このＡｌ
合金膜を高圧でリフローさせるが、Ａｌ合金膜のリフロ
ー処理中にＡｌ合金が酸素に触れて酸化されると、Ａｌ
合金の上層配線溝１３への埋め込みが阻害される。特
に、上層配線溝１３の内部に埋め込まれたＡｌ合金がサ
イドウォール膜１２や層間絶縁膜９などの酸化膜に接触
して酸化されると深刻な埋め込み不良を引き起こす。そ
こで、少なくとも上層配線溝１３の側壁およびサイドウ
ォール膜１２の表面をＴｉＮ／Ｔｉ膜１４で覆い、Ａｌ
合金と酸化膜とが接触しないようにすることによってＡ
ｌ合金の酸化を防止する。
【００５３】次に、真空中で連続的に例えばスパッタリ
ング法により、ＴｉＮ／Ｔｉ膜１４上にＣｕを０．５％
含んだＡｌ合金膜を形成する。このＡｌ合金膜の膜厚は
例えば８００ｎｍである。ここで、Ａｌ合金膜の形成に
おけるスパッタ条件の一例を挙げると、雰囲気ガスとし
てＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍ
とし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板
加熱温度を４００℃とする。
ング法により、ＴｉＮ／Ｔｉ膜１４上にＣｕを０．５％
含んだＡｌ合金膜を形成する。このＡｌ合金膜の膜厚は
例えば８００ｎｍである。ここで、Ａｌ合金膜の形成に
おけるスパッタ条件の一例を挙げると、雰囲気ガスとし
てＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍ
とし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板
加熱温度を４００℃とする。
【００５４】ここで、基板加熱温度を４００℃と高温に
するのは、次のような理由による。すなわち、Ａｌ合金
膜の一部は、次の工程で行われる高圧リフロー法により
上層配線溝１３の内部に押し込まれる。この高圧リフロ
ー法によるＡｌ合金膜の上層配線溝１３への押し込みの
効果を十分なものとするためには、Ａｌ合金膜を形成し
た際に上層配線溝１３の内部にボイド（図示せず）が残
るような形状、いわゆるブリッジ形状を形成する必要が
ある。そこで、このブリッジ形状を形成しやすくするた
めに、Ａｌ合金膜の形成における基板加熱温度を高くし
て、表面張力によりＡｌ合金膜が変形しやすくなる効果
を助長させるようにする。
するのは、次のような理由による。すなわち、Ａｌ合金
膜の一部は、次の工程で行われる高圧リフロー法により
上層配線溝１３の内部に押し込まれる。この高圧リフロ
ー法によるＡｌ合金膜の上層配線溝１３への押し込みの
効果を十分なものとするためには、Ａｌ合金膜を形成し
た際に上層配線溝１３の内部にボイド（図示せず）が残
るような形状、いわゆるブリッジ形状を形成する必要が
ある。そこで、このブリッジ形状を形成しやすくするた
めに、Ａｌ合金膜の形成における基板加熱温度を高くし
て、表面張力によりＡｌ合金膜が変形しやすくなる効果
を助長させるようにする。
【００５５】次に、Ｓｉ基板１をリフロー炉内に入れ、
Ａｌ合金膜を高圧でリフローさせる。すなわち、炉内に
おける雰囲気ガスとして例えばＡｒなどの不活性ガス
を、例えば１０6 Ｐａ以上の高圧で導入し、例えば４５
０℃の温度で例えば２分間のリフローを行う。これによ
って、Ａｌ合金膜がリフローして上層配線溝１３および
接続孔１１の内部にＡｌ合金が充填されるとともに、Ａ
ｌ合金膜の表面平坦化が行われる。
Ａｌ合金膜を高圧でリフローさせる。すなわち、炉内に
おける雰囲気ガスとして例えばＡｒなどの不活性ガス
を、例えば１０6 Ｐａ以上の高圧で導入し、例えば４５
０℃の温度で例えば２分間のリフローを行う。これによ
って、Ａｌ合金膜がリフローして上層配線溝１３および
接続孔１１の内部にＡｌ合金が充填されるとともに、Ａ
ｌ合金膜の表面平坦化が行われる。
【００５６】次に、例えばＣＭＰ法により、接続孔１１
と上層配線溝１３との内部以外の部分のＡｌ合金膜およ
びＴｉＮ／Ｔｉ膜１４を、層間絶縁膜９の面が露出する
までラッピングすることにより除去する。このＣＭＰ法
による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベースで
Ａｌ2 Ｏ3 含有のスラリーを用いて、研磨圧力を１００
ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜
３０℃とし、回転数については定盤を３０ｒｐｍ、研磨
ヘッドを３０ｒｐｍとする。
と上層配線溝１３との内部以外の部分のＡｌ合金膜およ
びＴｉＮ／Ｔｉ膜１４を、層間絶縁膜９の面が露出する
までラッピングすることにより除去する。このＣＭＰ法
による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベースで
Ａｌ2 Ｏ3 含有のスラリーを用いて、研磨圧力を１００
ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜
３０℃とし、回転数については定盤を３０ｒｐｍ、研磨
ヘッドを３０ｒｐｍとする。
【００５７】以上の工程を経て、気泡膜などの低誘電率
膜から構成される層間絶縁膜９にデュアルダマシン構造
の上層溝配線１５が形成される。そして、接続孔１１の
側壁に、機械的強度に優れたサイドウォール膜１２の少
なくとも一部が上層配線溝１３の底面より高い高さま
で、ここでは、上層配線溝１３の上端の高さまで連続し
て形成された半導体装置が完成される。
膜から構成される層間絶縁膜９にデュアルダマシン構造
の上層溝配線１５が形成される。そして、接続孔１１の
側壁に、機械的強度に優れたサイドウォール膜１２の少
なくとも一部が上層配線溝１３の底面より高い高さま
で、ここでは、上層配線溝１３の上端の高さまで連続し
て形成された半導体装置が完成される。
【００５８】以上説明したように、この第１の実施形態
によれば、低誘電率膜からなる層間絶縁膜７、９に形成
された接続孔１１の側壁に、機械的強度に優れたＳｉＯ
2 膜からなるサイドウォール膜１２が形成され、その少
なくとも一部が上層配線溝１３の上端の高さまで連続し
て設けられていることにより、上層溝配線１５と接続孔
１１に埋め込まれた導電材料とを機械的強度に優れた材
料からなるサイドウォール膜１２で囲むことができるの
で、特に接続孔１１の近傍の部分で顕著となるボイドの
発生や成長、または上層溝配線１５のふくらみを効果的
に抑制することができる。したがって、層間絶縁膜７、
９を低誘電率膜から形成することによる配線間容量の低
減の効果を保持しつつ、エレクトロマイグレーションや
配線間ショート不良に起因する配線信頼性の低下を効果
的に抑制することができる。
によれば、低誘電率膜からなる層間絶縁膜７、９に形成
された接続孔１１の側壁に、機械的強度に優れたＳｉＯ
2 膜からなるサイドウォール膜１２が形成され、その少
なくとも一部が上層配線溝１３の上端の高さまで連続し
て設けられていることにより、上層溝配線１５と接続孔
１１に埋め込まれた導電材料とを機械的強度に優れた材
料からなるサイドウォール膜１２で囲むことができるの
で、特に接続孔１１の近傍の部分で顕著となるボイドの
発生や成長、または上層溝配線１５のふくらみを効果的
に抑制することができる。したがって、層間絶縁膜７、
９を低誘電率膜から形成することによる配線間容量の低
減の効果を保持しつつ、エレクトロマイグレーションや
配線間ショート不良に起因する配線信頼性の低下を効果
的に抑制することができる。
【００５９】次に、この発明の第２の実施形態による半
導体装置の製造方法について説明する。図７、図８はこ
の第２の実施形態による半導体装置の製造方法を示す断
面図である。
導体装置の製造方法について説明する。図７、図８はこ
の第２の実施形態による半導体装置の製造方法を示す断
面図である。
【００６０】この第２の実施形態においては、まず、図
７に示すように、第１の実施形態と同様にして下層溝配
線５まで形成する。
７に示すように、第１の実施形態と同様にして下層溝配
線５まで形成する。
【００６１】次に、層間絶縁膜２および下層溝配線５上
に例えばＳｉＯＮ膜からなる反射防止膜６を形成した
後、この反射防止膜６上に比誘電率が４以下である例え
ばフッ素環状樹脂サイトップからなる層間絶縁膜７を形
成する。すなわち、まず、反射防止膜６上に例えばフッ
素環状樹脂サイトップを塗布した後、例えば回転数を５
００ｒｐｍとした１０秒間のスピンコーティングと、回
転数を３０００ｒｐｍとした２０秒間のスピンコーティ
ングとを順次行う。次に、Ｓｉ基板１に、例えば２５０
℃の温度で例えば３０秒間のプリベーク処理を行った
後、例えばＮ2 ガス雰囲気中において、例えば４００℃
の温度で例えば３０分間のキュア処理を行うことによっ
て層間絶縁膜７を硬化させる。
に例えばＳｉＯＮ膜からなる反射防止膜６を形成した
後、この反射防止膜６上に比誘電率が４以下である例え
ばフッ素環状樹脂サイトップからなる層間絶縁膜７を形
成する。すなわち、まず、反射防止膜６上に例えばフッ
素環状樹脂サイトップを塗布した後、例えば回転数を５
００ｒｐｍとした１０秒間のスピンコーティングと、回
転数を３０００ｒｐｍとした２０秒間のスピンコーティ
ングとを順次行う。次に、Ｓｉ基板１に、例えば２５０
℃の温度で例えば３０秒間のプリベーク処理を行った
後、例えばＮ2 ガス雰囲気中において、例えば４００℃
の温度で例えば３０分間のキュア処理を行うことによっ
て層間絶縁膜７を硬化させる。
【００６２】層間絶縁膜７が硬化した後、全面に例えば
プラズマＣＶＤ法により例えばＳｉＮ膜からなるエッチ
ングストッパー層８を形成する。このエッチングストッ
パー層８の膜厚は例えば５０ｎｍである。ここで、エッ
チングストッパー層８の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ
2 の混合ガスを用い、それらの流量をそれぞれ１８０ｓ
ｃｃｍ、５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧
力を７００Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度
を２５０℃とする。
プラズマＣＶＤ法により例えばＳｉＮ膜からなるエッチ
ングストッパー層８を形成する。このエッチングストッ
パー層８の膜厚は例えば５０ｎｍである。ここで、エッ
チングストッパー層８の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ
2 の混合ガスを用い、それらの流量をそれぞれ１８０ｓ
ｃｃｍ、５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧
力を７００Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度
を２５０℃とする。
【００６３】次に、エッチングストッパー層８上に例え
ばフッ素環状樹脂サイトップからなる層間絶縁膜９を上
述した層間絶縁膜７と同様にして形成する。この層間絶
縁膜９の形成後、全面に例えばプラズマＣＶＤ法により
例えばＳｉＯ2 膜からなるキャップ層１０を形成する。
このキャップ層１０の膜厚は例えば５０ｎｍである。こ
こで、このキャップ層１０の形成におけるＣＶＤ条件の
一例を挙げると、反応ガスとしてＳｉＨ4 およびＮ2 Ｏ
の混合ガスを用い、それらの流量をそれぞれ５０ｓｃｃ
ｍおよび２５ｓｃｃｍとし、圧力を３３０Ｐａ、ＲＦパ
ワーを８００Ｗ、基板加熱温度を３６０℃とする。
ばフッ素環状樹脂サイトップからなる層間絶縁膜９を上
述した層間絶縁膜７と同様にして形成する。この層間絶
縁膜９の形成後、全面に例えばプラズマＣＶＤ法により
例えばＳｉＯ2 膜からなるキャップ層１０を形成する。
このキャップ層１０の膜厚は例えば５０ｎｍである。こ
こで、このキャップ層１０の形成におけるＣＶＤ条件の
一例を挙げると、反応ガスとしてＳｉＨ4 およびＮ2 Ｏ
の混合ガスを用い、それらの流量をそれぞれ５０ｓｃｃ
ｍおよび２５ｓｃｃｍとし、圧力を３３０Ｐａ、ＲＦパ
ワーを８００Ｗ、基板加熱温度を３６０℃とする。
【００６４】また、以上のように形成された反射防止膜
６、層間絶縁膜７、エッチングストッパー層８、層間絶
縁膜９およびキャップ層１０の全体の膜厚は例えば１１
００ｎｍである。
６、層間絶縁膜７、エッチングストッパー層８、層間絶
縁膜９およびキャップ層１０の全体の膜厚は例えば１１
００ｎｍである。
【００６５】次に、リソグラフィ工程によりキャップ層
１０上に所定形状のレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして、例え
ばＲＩＥ法によって下層溝配線５の上面が露出するまで
３段階に分けてエッチングを行うことにより、接続孔１
１を形成する。すなわち、まず、レジストパターン（図
示せず）をマスクとして、キャップ層１０と層間絶縁膜
９とのエッチングをエッチングストッパー層８に達する
まで順次行う。これらのキャップ層１０および層間絶縁
膜９のエッチングにおけるエッチング条件は、エッチン
グガスとして、Ｃ4 Ｆ8 、ＣＯ、ＡｒおよびＯ2 の混合
ガスを用い、それらの流量をそれぞれ１２ｓｃｃｍ、１
５０ｓｃｃｍ、２００ｓｃｃｍおよび５ｓｃｃｍとし、
圧力を５．３Ｐａ、ＲＦパワーを１７００Ｗ、基板温度
を２０℃とする。次に、同じレジストパターンをマスク
としてエッチングストッパー層８のエッチングを行う。
エッチングストッパー層８のエッチングにおけるエッチ
ング条件の一例を挙げると、エッチングガスとして、Ｃ
4 Ｆ8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それ
らの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２
０ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、
ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。次
に、上述したキャップ層１０および層間絶縁膜９のエッ
チングと同様にして、下層溝配線５の上面が露出するま
で層間絶縁膜７および反射防止膜６のエッチングを行
う。その後、レジストパターンを除去する。以上のよう
にして形成された接続孔１１の径は例えば０．３８μｍ
であり、アスペクト比は例えば２．９である。
１０上に所定形状のレジストパターン（図示せず）を形
成した後、このレジストパターンをマスクとして、例え
ばＲＩＥ法によって下層溝配線５の上面が露出するまで
３段階に分けてエッチングを行うことにより、接続孔１
１を形成する。すなわち、まず、レジストパターン（図
示せず）をマスクとして、キャップ層１０と層間絶縁膜
９とのエッチングをエッチングストッパー層８に達する
まで順次行う。これらのキャップ層１０および層間絶縁
膜９のエッチングにおけるエッチング条件は、エッチン
グガスとして、Ｃ4 Ｆ8 、ＣＯ、ＡｒおよびＯ2 の混合
ガスを用い、それらの流量をそれぞれ１２ｓｃｃｍ、１
５０ｓｃｃｍ、２００ｓｃｃｍおよび５ｓｃｃｍとし、
圧力を５．３Ｐａ、ＲＦパワーを１７００Ｗ、基板温度
を２０℃とする。次に、同じレジストパターンをマスク
としてエッチングストッパー層８のエッチングを行う。
エッチングストッパー層８のエッチングにおけるエッチ
ング条件の一例を挙げると、エッチングガスとして、Ｃ
4 Ｆ8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それ
らの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２
０ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、
ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。次
に、上述したキャップ層１０および層間絶縁膜９のエッ
チングと同様にして、下層溝配線５の上面が露出するま
で層間絶縁膜７および反射防止膜６のエッチングを行
う。その後、レジストパターンを除去する。以上のよう
にして形成された接続孔１１の径は例えば０．３８μｍ
であり、アスペクト比は例えば２．９である。
【００６６】次に、接続孔１１の側壁に機械的強度に優
れた例えばＳｉＯ2 膜からなるサイドウォール膜１２を
形成する。すなわち、まず、全面に例えばプラズマＣＶ
Ｄ法により例えば膜厚が１００ｎｍのＳｉＯ2 膜を形成
する。ここで、このＳｉＯ2膜の形成におけるＣＶＤ条
件の一例を挙げると、反応ガスとしてＴＥＯＳを用い、
その流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦ
パワーを１９０Ｗ、基板加熱温度を４００℃とする。次
に、全面エッチバックを行うことにより、接続孔１１の
側壁以外の部分のＳｉＯ2 膜を除去し、接続孔１１の側
壁にＳｉＯ2 膜の一部を残すことによりサイドウォール
膜１２を形成する。ここで、このエッチバックの条件の
一例を挙げると、エッチングガスとして、Ｃ4 Ｆ8 、Ｃ
ＯおよびＡｒの混合ガスを用い、それらの流量をそれぞ
れ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃｍ
とし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板温
度を２０℃とする。
れた例えばＳｉＯ2 膜からなるサイドウォール膜１２を
形成する。すなわち、まず、全面に例えばプラズマＣＶ
Ｄ法により例えば膜厚が１００ｎｍのＳｉＯ2 膜を形成
する。ここで、このＳｉＯ2膜の形成におけるＣＶＤ条
件の一例を挙げると、反応ガスとしてＴＥＯＳを用い、
その流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦ
パワーを１９０Ｗ、基板加熱温度を４００℃とする。次
に、全面エッチバックを行うことにより、接続孔１１の
側壁以外の部分のＳｉＯ2 膜を除去し、接続孔１１の側
壁にＳｉＯ2 膜の一部を残すことによりサイドウォール
膜１２を形成する。ここで、このエッチバックの条件の
一例を挙げると、エッチングガスとして、Ｃ4 Ｆ8 、Ｃ
ＯおよびＡｒの混合ガスを用い、それらの流量をそれぞ
れ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃｍ
とし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板温
度を２０℃とする。
【００６７】次に、下地表面の約１分間のスパッタエッ
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとして、
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を２００℃とする。
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとして、
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を２００℃とする。
【００６８】次に、例えばＬＤスパッタリング法により
全面にＴｉＮ膜１６を形成する。このＴｉＮ膜１６の膜
厚は例えば３０ｎｍである。ここで、ＴｉＮ膜１６の形
成におけるスパッタ条件の一例を挙げると、雰囲気ガス
として、ＡｒおよびＮ2 の混合ガスを用い、それらの流
量をそれぞれ２０ｓｃｃｍおよび７０ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度
を４００℃とする。
全面にＴｉＮ膜１６を形成する。このＴｉＮ膜１６の膜
厚は例えば３０ｎｍである。ここで、ＴｉＮ膜１６の形
成におけるスパッタ条件の一例を挙げると、雰囲気ガス
として、ＡｒおよびＮ2 の混合ガスを用い、それらの流
量をそれぞれ２０ｓｃｃｍおよび７０ｓｃｃｍとし、圧
力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度
を４００℃とする。
【００６９】次に、ＴｉＮ膜１６上に例えばブランケッ
トＣＶＤ法により全面に例えば膜厚が８００ｎｍのＷ膜
を形成することにより接続孔１１の内部にＷを埋め込
む。ここで、このＷ膜の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとして六フッ化タングステン（Ｗ
Ｆ6 ）、水素（Ｈ2 ）およびＡｒの混合ガスを用い、そ
れらの流量をそれぞれ８０ｓｃｃｍ、５００ｓｃｃｍお
よび２８００ｓｃｃｍとし、圧力を１０６４０Ｐａ、基
板加熱温度を４００℃とする。
トＣＶＤ法により全面に例えば膜厚が８００ｎｍのＷ膜
を形成することにより接続孔１１の内部にＷを埋め込
む。ここで、このＷ膜の形成におけるＣＶＤ条件の一例
を挙げると、反応ガスとして六フッ化タングステン（Ｗ
Ｆ6 ）、水素（Ｈ2 ）およびＡｒの混合ガスを用い、そ
れらの流量をそれぞれ８０ｓｃｃｍ、５００ｓｃｃｍお
よび２８００ｓｃｃｍとし、圧力を１０６４０Ｐａ、基
板加熱温度を４００℃とする。
【００７０】次に、全面エッチバックを行うことにより
接続孔１１の内部以外の部分のＷ膜およびＴｉＮ膜１６
を除去する。この際、エッチバックは、Ｗ膜の上面が接
続孔１１の上端より低い高さになるまで、すなわち、Ｗ
膜の上面がキャップ層１０の表面より下に凹むようにな
るまで行う。ここで、このＷ膜およびＴｉＮ膜１６のエ
ッチバック条件の一例を挙げると、エッチングガスとし
て、六フッ化硫黄（ＳＦ6 ）およびＡｒの混合ガスを用
い、それらの流量をそれぞれ１１０ｓｃｃｍおよび９０
ｓｃｃｍとし、圧力を３５Ｐａ、ＲＦパワーを２７５Ｗ
とする。これによって、接続孔１１の内部にＴｉＮ膜１
６を下地膜としたＷプラグ１７が形成される。
接続孔１１の内部以外の部分のＷ膜およびＴｉＮ膜１６
を除去する。この際、エッチバックは、Ｗ膜の上面が接
続孔１１の上端より低い高さになるまで、すなわち、Ｗ
膜の上面がキャップ層１０の表面より下に凹むようにな
るまで行う。ここで、このＷ膜およびＴｉＮ膜１６のエ
ッチバック条件の一例を挙げると、エッチングガスとし
て、六フッ化硫黄（ＳＦ6 ）およびＡｒの混合ガスを用
い、それらの流量をそれぞれ１１０ｓｃｃｍおよび９０
ｓｃｃｍとし、圧力を３５Ｐａ、ＲＦパワーを２７５Ｗ
とする。これによって、接続孔１１の内部にＴｉＮ膜１
６を下地膜としたＷプラグ１７が形成される。
【００７１】次に、図８に示すように、キャップ層１０
上に所定形状のレジストパターン（図示せず）を形成し
た後、このレジストパターンをマスクとして例えばＲＩ
Ｅ法によりキャップ層１０および層間絶縁膜９をエッチ
ングストッパー層８までエッチングすることにより、上
層配線溝１３を形成する。ここで、接続孔１１およびそ
の近傍の部分における上層配線溝１３の幅は、接続孔１
１の径よりも狭く形成し、例えば０．３μｍに形成す
る。この際、サイドウォール膜１２の一部もエッチング
されるが、サイドウォール膜１２の少なくとも一部は上
層配線溝１３の上端の高さまで残される。ここで、この
上層配線溝１３の形成におけるエッチング条件の一例を
挙げると、エッチングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ
およびＯ2の混合ガスを用い、それらの流量をそれぞれ
１２ｓｃｃｍ、１５０ｓｃｃｍ、２００ｓｃｃｍおよび
５ｓｃｃｍとし、圧力を５．３Ｐａ、ＲＦパワーを１７
００Ｗ、基板温度を２０℃とする。その後、レジストパ
ターンを除去する。なお、接続孔１１の部分およびその
近傍以外の部分の上層配線溝１３の幅は特に限定されな
い。
上に所定形状のレジストパターン（図示せず）を形成し
た後、このレジストパターンをマスクとして例えばＲＩ
Ｅ法によりキャップ層１０および層間絶縁膜９をエッチ
ングストッパー層８までエッチングすることにより、上
層配線溝１３を形成する。ここで、接続孔１１およびそ
の近傍の部分における上層配線溝１３の幅は、接続孔１
１の径よりも狭く形成し、例えば０．３μｍに形成す
る。この際、サイドウォール膜１２の一部もエッチング
されるが、サイドウォール膜１２の少なくとも一部は上
層配線溝１３の上端の高さまで残される。ここで、この
上層配線溝１３の形成におけるエッチング条件の一例を
挙げると、エッチングガスとしてＣ4 Ｆ8 、ＣＯ、Ａｒ
およびＯ2の混合ガスを用い、それらの流量をそれぞれ
１２ｓｃｃｍ、１５０ｓｃｃｍ、２００ｓｃｃｍおよび
５ｓｃｃｍとし、圧力を５．３Ｐａ、ＲＦパワーを１７
００Ｗ、基板温度を２０℃とする。その後、レジストパ
ターンを除去する。なお、接続孔１１の部分およびその
近傍以外の部分の上層配線溝１３の幅は特に限定されな
い。
【００７２】次に、下地表面の約１分間のスパッタエッ
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとして、
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を２００℃とする。
チクリーニング処理を行う。このスパッタエッチクリー
ニング処理条件の一例を挙げると、雰囲気ガスとして、
Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍと
し、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基
板加熱温度を２００℃とする。
【００７３】次に、例えばＬＤスパッタリング法により
全面にＴｉ膜およびＴｉＮ膜を順次形成することにより
ＴｉＮ／Ｔｉ膜１８を形成する。このＴｉ膜およびＴｉ
Ｎ膜の膜厚は、例えばそれぞれ２０ｎｍおよび５０ｎｍ
である。ここで、Ｔｉ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を２００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを
１２ｋＷ、基板加熱温度を２００℃とする。
全面にＴｉ膜およびＴｉＮ膜を順次形成することにより
ＴｉＮ／Ｔｉ膜１８を形成する。このＴｉ膜およびＴｉ
Ｎ膜の膜厚は、例えばそれぞれ２０ｎｍおよび５０ｎｍ
である。ここで、Ｔｉ膜の形成におけるスパッタ条件の
一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを
用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐ
ａ、ＤＣパワーを６ｋＷ、基板加熱温度を２００℃とす
る。また、ＴｉＮ膜の形成におけるスパッタ条件の一例
を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合
ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよ
び７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを
１２ｋＷ、基板加熱温度を２００℃とする。
【００７４】次に、真空中で連続的に例えばスパッタリ
ング法により、ＴｉＮ／Ｔｉ膜１８上にＣｕ膜を形成す
る。このＣｕ膜の膜厚は例えば８００ｎｍである。ここ
で、Ｃｕ膜の形成におけるスパッタ条件の一例を挙げる
と、雰囲気ガスとしてＡｒの不活性ガスを用い、その流
量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワ
ーを１５ｋＷ、基板加熱温度を２００℃とする。なお、
層間絶縁膜７、９を構成しているフッ素環状樹脂サイト
ップは耐熱性が低いため、スパッタエッチクリーニング
処理、ＴｉＮ／Ｔｉ膜１８の形成およびＣｕ膜の形成に
おける基板加熱温度は第１の実施形態における基板加熱
温度に比べて低く設定する。
ング法により、ＴｉＮ／Ｔｉ膜１８上にＣｕ膜を形成す
る。このＣｕ膜の膜厚は例えば８００ｎｍである。ここ
で、Ｃｕ膜の形成におけるスパッタ条件の一例を挙げる
と、雰囲気ガスとしてＡｒの不活性ガスを用い、その流
量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワ
ーを１５ｋＷ、基板加熱温度を２００℃とする。なお、
層間絶縁膜７、９を構成しているフッ素環状樹脂サイト
ップは耐熱性が低いため、スパッタエッチクリーニング
処理、ＴｉＮ／Ｔｉ膜１８の形成およびＣｕ膜の形成に
おける基板加熱温度は第１の実施形態における基板加熱
温度に比べて低く設定する。
【００７５】次に、Ｓｉ基板１をリフロー炉内に入れ、
Ｃｕ膜の約１０分間のリフロー処理を行う。具体的に
は、例えばＡｒの不活性ガス雰囲気中において、Ｃｕ膜
を、再結晶温度以上の温度で加熱することにより流動性
を高め、上層配線溝１３の内部および接続孔１１の上部
に流し込む。ここで、このＣｕ膜のリフロー処理におけ
るリフロー条件の一例を挙げると、Ａｒガスの圧力を
０．４Ｐａ、基板加熱温度を３８０℃とする。
Ｃｕ膜の約１０分間のリフロー処理を行う。具体的に
は、例えばＡｒの不活性ガス雰囲気中において、Ｃｕ膜
を、再結晶温度以上の温度で加熱することにより流動性
を高め、上層配線溝１３の内部および接続孔１１の上部
に流し込む。ここで、このＣｕ膜のリフロー処理におけ
るリフロー条件の一例を挙げると、Ａｒガスの圧力を
０．４Ｐａ、基板加熱温度を３８０℃とする。
【００７６】次に、例えばＣＭＰ法により、上層配線溝
１３の内部以外の部分のＣｕ膜およびＴｉＮ／Ｔｉ膜１
８を除去し、上層配線溝１３の内部にＴｉＮ／Ｔｉ膜１
８およびＣｕ膜を残すことにより、上層溝配線１９を形
成する。ここで、このＣＭＰ法による研磨の条件の一例
を挙げると、Ｈ2 Ｏ2 ベースでＡｌ2 Ｏ3 含有のスラリ
ーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流量を１０
０ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数につ
いては定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとす
る。また、上層配線溝１３の内部以外の部分のＣｕ膜お
よびＴｉＮ／Ｔｉ膜１８の除去が終了した後、必要に応
じて、上層配線溝１３に埋め込まれたＣｕの酸化を防止
するために、全面に、例えばＳｉＮ膜などの構成元素と
してＯを含まない材料からなるキャップ層（図示せず）
を形成する。
１３の内部以外の部分のＣｕ膜およびＴｉＮ／Ｔｉ膜１
８を除去し、上層配線溝１３の内部にＴｉＮ／Ｔｉ膜１
８およびＣｕ膜を残すことにより、上層溝配線１９を形
成する。ここで、このＣＭＰ法による研磨の条件の一例
を挙げると、Ｈ2 Ｏ2 ベースでＡｌ2 Ｏ3 含有のスラリ
ーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流量を１０
０ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数につ
いては定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとす
る。また、上層配線溝１３の内部以外の部分のＣｕ膜お
よびＴｉＮ／Ｔｉ膜１８の除去が終了した後、必要に応
じて、上層配線溝１３に埋め込まれたＣｕの酸化を防止
するために、全面に、例えばＳｉＮ膜などの構成元素と
してＯを含まない材料からなるキャップ層（図示せず）
を形成する。
【００７７】以上の工程を経て、接続孔１１と上層配線
溝１３の側壁の一部とにその少なくとも一部が連続する
ように形成された、機械的強度に優れたサイドウォール
膜１２と、上層配線溝１３の上端より低い高さにまで埋
め込まれたＷプラグ１７と、このＷプラグ１７により下
層溝配線５に接続された上層溝配線１９とを有する半導
体装置が完成される。
溝１３の側壁の一部とにその少なくとも一部が連続する
ように形成された、機械的強度に優れたサイドウォール
膜１２と、上層配線溝１３の上端より低い高さにまで埋
め込まれたＷプラグ１７と、このＷプラグ１７により下
層溝配線５に接続された上層溝配線１９とを有する半導
体装置が完成される。
【００７８】この第２の実施形態によれば、接続孔１１
に埋め込まれる導電材料と、上層溝配線１９を構成する
導電材料とが互いに異なった導電材料である場合におい
ても、層間絶縁膜７、９を低誘電率膜から形成し、サイ
ドウォール膜１２を、接続孔１１の側壁と上層配線溝１
３の側壁の一部とにその少なくとも一部が連続するよう
に形成していることにより、第１の実施形態と同様の効
果を得ることができる。
に埋め込まれる導電材料と、上層溝配線１９を構成する
導電材料とが互いに異なった導電材料である場合におい
ても、層間絶縁膜７、９を低誘電率膜から形成し、サイ
ドウォール膜１２を、接続孔１１の側壁と上層配線溝１
３の側壁の一部とにその少なくとも一部が連続するよう
に形成していることにより、第１の実施形態と同様の効
果を得ることができる。
【００７９】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００８０】例えば、上述の実施形態において挙げた数
値、材料および成膜方法はあくまでも例に過ぎず、必要
に応じてこれと異なる数値、材料および成膜方法を用い
てもよい。
値、材料および成膜方法はあくまでも例に過ぎず、必要
に応じてこれと異なる数値、材料および成膜方法を用い
てもよい。
【００８１】また、例えば上述の実施形態においては、
サイドウォール膜１２としてＳｉＯ2 膜を用いたが、サ
イドウォール膜としてＳｉＯ2 膜を用いる代わりに、Ｔ
ｉ膜やＴｉＮ膜などの高融点金属膜や、それらの積層膜
を用いるようにしてもよい。また、例えば上述の実施形
態においては、層間絶縁膜２をサイドウォール膜１２
を、反応ガスとしてＴＥＯＳを用いたプラズマＣＶＤ法
により形成しているが、減圧ＣＶＤ法により形成しても
よい。
サイドウォール膜１２としてＳｉＯ2 膜を用いたが、サ
イドウォール膜としてＳｉＯ2 膜を用いる代わりに、Ｔ
ｉ膜やＴｉＮ膜などの高融点金属膜や、それらの積層膜
を用いるようにしてもよい。また、例えば上述の実施形
態においては、層間絶縁膜２をサイドウォール膜１２
を、反応ガスとしてＴＥＯＳを用いたプラズマＣＶＤ法
により形成しているが、減圧ＣＶＤ法により形成しても
よい。
【００８２】また、例えば上述の第１および第２の実施
形態においては、上層溝配線１５、１９を下層溝配線５
に接続させているが、上層溝配線１５、１９を、例えば
トランジスタの拡散層やゲート電極などと接続させるよ
うにしてもよい。
形態においては、上層溝配線１５、１９を下層溝配線５
に接続させているが、上層溝配線１５、１９を、例えば
トランジスタの拡散層やゲート電極などと接続させるよ
うにしてもよい。
【００８３】また、例えば上述の第２の実施形態におい
ては、基板加熱温度を３８０℃としてＣｕ膜のリフロー
を行っているが、低温でのＣｕ膜のリフロー処理は時間
がかかるため、まとめてバッチ処理を行うようにしても
よい。また、例えば上述の第２の実施形態においては、
真空中で連続的にスパッタリング法によりＣｕ膜の形成
を行っているが、Ｃｕ膜が一度大気に触れてしまった場
合には、Ｃｕ膜の表面に酸化膜が形成されてしまうた
め、Ｈ2 ガスなどを添加した還元雰囲気中で熱処理を行
い、Ｃｕ膜のリフロー処理をＣｕ膜の表面に形成された
酸化膜を還元しながら行うようにしてもよい。
ては、基板加熱温度を３８０℃としてＣｕ膜のリフロー
を行っているが、低温でのＣｕ膜のリフロー処理は時間
がかかるため、まとめてバッチ処理を行うようにしても
よい。また、例えば上述の第２の実施形態においては、
真空中で連続的にスパッタリング法によりＣｕ膜の形成
を行っているが、Ｃｕ膜が一度大気に触れてしまった場
合には、Ｃｕ膜の表面に酸化膜が形成されてしまうた
め、Ｈ2 ガスなどを添加した還元雰囲気中で熱処理を行
い、Ｃｕ膜のリフロー処理をＣｕ膜の表面に形成された
酸化膜を還元しながら行うようにしてもよい。
【００８４】
【発明の効果】以上説明したように、この発明によれ
ば、接続孔の側壁に配線溝の底面より高い高さのサイド
ウォール膜を形成していることにより、接続孔や配線溝
を形成する絶縁膜として機械的強度が弱く誘電率が低い
材料を用いた場合においても、サイドウォール膜を構成
する材料として機械的強度に優れた材料を用いることに
よって、配線間容量を下げつつ、接続孔の近傍における
エレクトロマイグレーション耐性の劣化や配線間ショー
トに起因した配線信頼性の低下を、効果的に抑制するこ
とができる。
ば、接続孔の側壁に配線溝の底面より高い高さのサイド
ウォール膜を形成していることにより、接続孔や配線溝
を形成する絶縁膜として機械的強度が弱く誘電率が低い
材料を用いた場合においても、サイドウォール膜を構成
する材料として機械的強度に優れた材料を用いることに
よって、配線間容量を下げつつ、接続孔の近傍における
エレクトロマイグレーション耐性の劣化や配線間ショー
トに起因した配線信頼性の低下を、効果的に抑制するこ
とができる。
【図１】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図７】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図８】この発明の第２の実施形態による半導体装置の
製造方法を説明するための断面図である。
製造方法を説明するための断面図である。
【図９】従来の技術における溝配線の形成方法を説明す
るための断面図である。
るための断面図である。
【図１０】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１１】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１２】従来の技術における溝配線の形成方法を説明
するための断面図である。
するための断面図である。
【図１３】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１４】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１５】従来の技術におけるデュアルダマシン構造を
説明するための断面図である。
説明するための断面図である。
【図１６】従来の技術における溝配線技術の問題点を説
明するための断面図である。
明するための断面図である。
【図１７】従来の半導体装置の問題点を説明するための
断面図である。
断面図である。
【図１８】従来の半導体装置の問題点を説明するための
断面図である。
断面図である。
【図１９】バックフロー効果を説明するための図であ
る。
る。
【図２０】従来の技術における溝配線技術の問題点を説
明するための断面図である。
明するための断面図である。
１・・・Ｓｉ基板、２、７、９・・・層間絶縁膜、５・
・・下層溝配線、８・・・エッチングストッパー層、１
０・・・キャップ層、１１・・・接続孔、１２・・・サ
イドウォール膜、１３・・・上層配線溝、１５、１９・
・・上層溝配線
・・下層溝配線、８・・・エッチングストッパー層、１
０・・・キャップ層、１１・・・接続孔、１２・・・サ
イドウォール膜、１３・・・上層配線溝、１５、１９・
・・上層溝配線
Claims (17)
- 【請求項１】 接続孔および配線溝を有し、上記接続孔
および上記配線溝が導電材料で埋め込まれた半導体装置
の製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜に上記接続孔を形成する工程と、 上記接続孔の側壁にサイドウォール膜を形成する工程
と、 上記絶縁膜に上記配線溝を形成し、その際、上記サイド
ウォール膜の少なくとも一部を上記配線溝の底面より高
い高さまで残すようにする工程と、 上記接続孔および上記配線溝を導電材料で埋め込む工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記サイドウォール膜が絶縁膜であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記絶縁膜の少なくとも一部の比誘電率
が４以下であることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 上記サイドウォール膜の比誘電率が４よ
り大きいことを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項５】 上記サイドウォール膜のヤング率が上記
絶縁膜のヤング率よりも大きいことを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項６】 上記配線溝を、少なくとも上記接続孔の
部分における線幅が上記接続孔の径より小さくなるよう
に形成することにより、上記サイドウォール膜の少なく
とも一部を上記配線溝の底面より高い高さまで残すこと
を特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項７】 接続孔および配線溝を有し、上記接続孔
および上記配線溝が導電材料で埋め込まれた半導体装置
の製造方法において、 半導体基板上に絶縁膜を形成する工程と、 上記絶縁膜に上記接続孔を形成する工程と、 上記接続孔の側壁にサイドウォール膜を形成する工程
と、 上記接続孔を上記配線溝の上端より低い高さまで第１の
導電材料で埋め込む工程と、 上記接続孔を上記第１の導電材料で埋め込んだ後、上記
絶縁膜に上記配線溝を形成し、その際、上記サイドウォ
ール膜の少なくとも一部を上記配線溝の底面より高い高
さまで残すようにする工程と、 上記接続孔の上部および上記配線溝を第２の導電材料で
埋め込む工程とを有することを特徴とする半導体装置の
製造方法。 - 【請求項８】 上記サイドウォール膜が絶縁膜であるこ
とを特徴とする請求項７記載の半導体装置の製造方法。 - 【請求項９】 上記絶縁膜の少なくとも一部の比誘電率
が４以下であることを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項１０】 上記サイドウォール膜の比誘電率が４
より大きいことを特徴とする請求項７記載の半導体装置
の製造方法。 - 【請求項１１】 上記サイドウォール膜のヤング率が上
記絶縁膜のヤング率よりも大きいことを特徴とする請求
項７記載の半導体装置の製造方法。 - 【請求項１２】 上記配線溝を、少なくとも上記接続孔
の部分における線幅が上記接続孔の径より小さくなるよ
うに形成することにより、上記サイドウォール膜の少な
くとも一部を上記配線溝の底面より高い高さまで残すこ
とを特徴とする請求項７記載の半導体装置の製造方法。 - 【請求項１３】 接続孔および配線溝を有し、上記接続
孔および上記配線溝が導電材料で埋め込まれた半導体装
置において、 上記接続孔の側壁および上記接続孔の上方の部分の上記
配線溝の側壁にサイドウォール膜が設けられ、上記サイ
ドウォール膜の少なくとも一部が上記配線溝の底面より
高い高さまで設けられていることを特徴とする半導体装
置。 - 【請求項１４】 上記サイドウォール膜が絶縁膜である
ことを特徴とする請求項１３記載の半導体装置の製造方
法。 - 【請求項１５】 上記接続孔および上記配線溝が形成さ
れている絶縁膜の少なくとも一部の比誘電率が４以下で
あることを特徴とする請求項１３記載の半導体装置。 - 【請求項１６】 上記サイドウォール膜の比誘電率が４
より大きいことを特徴とする請求項１３記載の半導体装
置。 - 【請求項１７】 上記サイドウォール膜のヤング率が上
記絶縁膜のヤング率よりも大きいことを特徴とする請求
項１３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21337097A JPH1154621A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21337097A JPH1154621A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154621A true JPH1154621A (ja) | 1999-02-26 |
Family
ID=16638067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21337097A Pending JPH1154621A (ja) | 1997-08-07 | 1997-08-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1154621A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382376B1 (ko) * | 1999-04-07 | 2003-05-01 | 엔이씨 일렉트로닉스 코포레이션 | 반도체 장치 및 그의 제조방법 |
| US6975033B2 (en) | 2001-12-26 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7119442B2 (en) | 2004-03-11 | 2006-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2007335621A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 半導体装置の製造方法 |
| WO2018070111A1 (ja) * | 2016-10-14 | 2018-04-19 | 株式会社デンソー | 半導体装置 |
| CN113976750A (zh) * | 2021-10-12 | 2022-01-28 | 苏州市朗电机器人有限公司 | 一种铝箔布线加热设备及其使用方法 |
-
1997
- 1997-08-07 JP JP21337097A patent/JPH1154621A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382376B1 (ko) * | 1999-04-07 | 2003-05-01 | 엔이씨 일렉트로닉스 코포레이션 | 반도체 장치 및 그의 제조방법 |
| US6975033B2 (en) | 2001-12-26 | 2005-12-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7119442B2 (en) | 2004-03-11 | 2006-10-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2007335621A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 半導体装置の製造方法 |
| WO2018070111A1 (ja) * | 2016-10-14 | 2018-04-19 | 株式会社デンソー | 半導体装置 |
| CN113976750A (zh) * | 2021-10-12 | 2022-01-28 | 苏州市朗电机器人有限公司 | 一种铝箔布线加热设备及其使用方法 |
| CN113976750B (zh) * | 2021-10-12 | 2023-08-29 | 苏州市朗电机器人有限公司 | 一种铝箔布线加热设备及其使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7410894B2 (en) | Post last wiring level inductor using patterned plate process | |
| JP2009528690A (ja) | 誘電材料における金属配線 | |
| JPH10242271A (ja) | 半導体装置及びその製造方法 | |
| US6054380A (en) | Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| US8455348B2 (en) | Manufacturing method of semiconductor device | |
| US6495448B1 (en) | Dual damascene process | |
| JP2004349572A (ja) | 半導体装置およびその製造方法 | |
| US9105698B2 (en) | Multilevel interconnect structures and methods of fabricating same | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| US20120199980A1 (en) | Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JPH1154621A (ja) | 半導体装置およびその製造方法 | |
| US7632755B2 (en) | Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby | |
| JP2004014828A (ja) | 半導体装置の製造方法 | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20170148735A1 (en) | Interconnect Structure for Semiconductor Devices | |
| US7307014B2 (en) | Method of forming a via contact structure using a dual damascene process | |
| US20060110912A1 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| US6403471B1 (en) | Method of forming a dual damascene structure including smoothing the top part of a via | |
| JP3661362B2 (ja) | 半導体装置の製造方法 | |
| US20230178379A1 (en) | Film deposition for patterning process | |
| JPH1154612A (ja) | 半導体装置およびその製造方法 |