JPH09306988A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH09306988A
JPH09306988A JP8089083A JP8908396A JPH09306988A JP H09306988 A JPH09306988 A JP H09306988A JP 8089083 A JP8089083 A JP 8089083A JP 8908396 A JP8908396 A JP 8908396A JP H09306988 A JPH09306988 A JP H09306988A
Authority
JP
Japan
Prior art keywords
insulating film
forming
wiring
connection hole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8089083A
Other languages
English (en)
Inventor
Toshiharu Suzuki
俊治 鈴木
Keiichi Maeda
圭一 前田
Kazuhide Koyama
一英 小山
Tatsuji Oda
達治 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8089083A priority Critical patent/JPH09306988A/ja
Priority to US08/813,350 priority patent/US6043145A/en
Publication of JPH09306988A publication Critical patent/JPH09306988A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 多層配線を形成するデュアルダマシン法で
は、上層配線を埋め込むための溝に重ねて下層配線との
接続をとるための接続孔を形成するので、接続孔の微細
加工は段差部の影響によるパターン変形によって困難に
なっている。 【解決手段】 半導体基板11上の下層配線12を覆う第１
絶縁膜13を形成した後その表面を平坦化し、次いで第１
絶縁膜13よりもエッチング速度が遅い第２絶縁膜14をさ
らに形成してから、接続孔の形成予定領域上の第２絶縁
膜14に開口部17を形成する。次いで第２絶縁膜14上と開
口部17上とに第２絶縁膜14よりもエッチング速度が速い
第３絶縁膜18を形成し、その後エッチング技術によっ
て、上層配線の形成予定領域上の第３絶縁膜18に開口部
17を露出させる溝21を形成しかつ開口部17下の第１絶縁
膜13に下層配線12に達する接続孔22を形成する。そして
接続孔22と溝21とに導電体を埋め込んで接続プラグと上
層配線とを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
多層配線の形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の集積規模が拡大
するにつれて、半導体基板に形成される能動素子等のよ
うな素子の大きさはますます微細化が図られている。一
方、これらの素子間を連結する配線は、微細化にともな
う素子性能の向上にも係わらず、電流密度等の制約か
ら、微細化に対応して細線化を図ることができない。こ
の問題を克服するために、複数の配線層を形成して能動
素子間を連結する構造が採用されている。配線層を多層
化する構成として、特にゲートアレイ等の特定用途向け
の集積回路では、その配線層数は５層ないし６層にも及
ぶ〔TheNational Technical Roadmap for Semiconducto
rs (1994) (Semiconductor Indusutry Association) p.
98 〕。そのため、各素子と配線、もしくは重なり合う
配線層同志の接続数は膨大なものになる。
【０００３】他方、配線幅を微細化するとともに、ＬＳ
Ｉの低消費電力化、および高性能化の要請から、同一配
線層内の配線間の容量を低減させるために、配線高さを
低くする必要があり、銅等の低抵抗でかつエレクトロマ
イグレーション耐性、すなわち、許容電流密度の高い配
線材料を用いることが検討されている。低抵抗の銅を用
いて許容電流密度を向上させる場合には、銅そのものの
加工性が困難であることから、金属の化学的機械研磨
（以下、ＣＭＰという、ＣＭＰはChemical Mechanical
Polisingの略）技術を用いた埋め込み配線が提案されて
いる。
【０００４】従来の多層配線および配線層間の接続（い
わゆるヴィアホール接続）で０．２５μｍ世代の半導体
集積回路に対応する方法を、図９によって説明する。
【０００５】図９の（１）に示すように、能動素子（図
示省略）を形成した基板１１１上に絶縁膜１１２を形成
した後、この絶縁膜１１２上に複数の配線からなる第１
配線１１３を形成する。
【０００６】次いで図９の（２）に示すように、例えば
オゾン−ＴＥＯＳ−ＣＶＤあるいはプラズマ支援のＴＥ
ＯＳ−ＣＶＤ技術（ＴＥＯＳはテトラエトキシシランの
略、ＣＶＤはChemical Vapour Depositionの略で化学的
気相成長をいう）によって、上記第１配線１１３を覆う
状態に上記絶縁膜１１２上に、層間絶縁膜１１４を形成
する。この層間絶縁膜１１４は、第１配線１１３とこれ
から形成される第２配線とを電気的に分離するものであ
る。通常は、上記層間絶縁膜１１４には、第１配線１１
３の相互間の間隙を充填するために流動性の高いＴＥＯ
Ｓ−ＣＶＤ技術が好んで用いられるが、電子サイクロト
ロン共鳴（ＥＣＲという、ＥＣＲはElectron Cycrotron
Resonanceの略）ＣＶＤ法、ＳＯＧ（Spin on glass の
略）技術も用いられている。
【０００７】続いて、通常のフォトリソグラフィー技術
によって、第１配線１１３とこれから形成される第２配
線との接続をとる部分のみに開口部を設けたレジストパ
ターン（図示省略）を形成し、それをエッチングマスク
に用いた反応性イオンエッチングによって、層間絶縁膜
１１４にほぼ０．３５μｍ径の接続孔１１５を形成す
る。その後上記レジストパターンを除去する。
【０００８】その後、図９の（３）に示すように、スパ
ッタリングによって密着層１１６を形成した後、さらに
図９の（４）に示すように、スパッタリングによって、
接続のための金属の充填および第２配線を形成するため
にアルミニウム系金属層１１７を形成する。ここで、微
細化された集積度の高い集積回路においては、接続孔１
１５のアスペクト比が２程度と高く、接続孔１１５に十
分に金属を充填し、導通を確保するためには、５００℃
以上の温度に加熱して、アルミニウム系金属の流動性を
高めて接続孔１１５に流し込むことが必要になる。次
に、通常のフォトリソグラフィー技術とエッチング技術
とによって、上記アルミニウム系金属層１１７をパター
ニングして、接続部分を含む所望の配線パターンを形成
する。
【０００９】上記アルミニウム系金属を接続孔の内部に
流し込む方法としては、スパッタリングを行う際に基板
１１１を５００℃程度に加熱して、おき、アルミニウム
系金属層１１７を形成すると同時に接続孔１１５への流
し込みを行う方法、もしくは、接続孔１１５を形成した
後、高真空中でのスパッタリングによって、接続孔１１
５を埋め込まない状態にアルミニウム系金属層１１７を
形成しておき、その後５００℃程度かつ２０ＭＰａ以上
の高圧容器内でアルミニウム系金属層１１７を接続孔１
１５の内部に押し込む方法が行われている。
【００１０】他方、導通をとるための接続孔に充填され
る金属には、アルミニウム系金属の他に、タングステン
（Ｗ）が用いられる。タングステンの場合には、表面反
応をその機構とするＣＶＤ技術によって、例えば０．２
５μｍ世代のＬＳＩの場合、接続孔の径が０．３５μｍ
程度、深さが０．６μｍ程度の細くアスペクト比の高い
接続孔に対しても充填が可能である。この方法は、ま
ず、接続孔が形成された基板上の全面にわたって、タン
グステンを堆積し、反応性イオンエッチングにより、平
坦部のタングステンのみを除去して、接続孔の内部にタ
ングステンプラグを形成する。次いでスパッタリング等
の通常の成膜技術によってアルミニウム系金属を堆積
し、さらにアルミニウム系金属をパターニングして第２
配線を形成するものである。
【００１１】上記説明したいずれの方法においても、接
続孔の内部へ金属を充填する前段に、スパッタリングま
たはＣＶＤ技術を用いて、バリアメタルもしくは密着層
を形成する必要がある。アルミニウム系金属を充填する
場合に、酸化物を含む層間絶縁膜に接した場合にはアル
ミニウムの酸化による流動性の低下が起きる。それを防
ぐために窒化チタン（ＴｉＮ）薄膜からなるバリアメタ
ルを形成する必要がある。タングステンの場合には酸化
膜等が露出している層間絶縁膜表面および接続孔側壁で
タングステンの密着性が低下する。そのため、はがれる
のを防止するために窒化チタン薄膜の密着層を形成する
必要がある。
【００１２】また、アルミニウムを母体とする配線のエ
レクトロマイグレーション耐性を向上させる方法の一つ
に、アルミニウムに銅を添加し、その濃度を増加させる
方法が提案されている。そして配線に、アルミニウムを
母体とし、アルミニウムよりも質量の大きな銅を例えば
０．５％程度含むアルミニウム系金属を用いる技術が知
られている。電子によるアルミニウムの散乱は、アルミ
ニウムの結晶粒界におけるものが最も著しく、銅をこの
結晶粒界に適当に分散させることによって散乱を低減
し、エレクトロマイグレーション破壊を起こしにくくす
るという効果を得ている。
【００１３】ここで０．２５μｍ世代のＬＳＩに対応し
た、アルミニウムを母体とする配線構造の典型的な例を
説明する。０．２５μｍ世代では、配線２１１の高さは
０．６μｍ、配線の幅は０．３５μｍ程度の構造にな
り、１×１０5 Ａ／ｃｍ2 の電流密度に耐えなければな
らない。さらに、微細な０．１８μｍ世代に対応したＬ
ＳＩでは、配線間の間隔の縮小にもかかわらず、低消費
電力化、高速化の要請から、配線の厚さを薄くし、配線
によって構成される配線層内の配線間容量を低減させる
ことが必要になる。したがって、配線の断面積をさらに
小さくさせてエレクトロマイグレーション耐性を向上さ
せるか、もしくはエレクトロマイグレーション耐性に優
れた材料を採用しかつ配線の抵抗を低減させることが重
要になる。
【００１４】従来のアルミニウムを母体とする配線材料
に対して、抵抗率が低くかつエレクトロマイグレーショ
ン耐性に優れた銅を配線材料として用いる方法が提案さ
れている。この方法の場合には、銅は高い蒸気圧の化合
物が形成されにくいため、通常の反応性イオンエッチン
グによって配線パターンを形成することは困難であるの
で、金属のＣＭＰ技術を駆使した埋め込み配線構造が提
案されている。埋め込み配線としては、下層の配線から
の接続プラグを形成した後、配線部分のみを銅などで埋
め込む構造が初期に提案されているが、この例では、配
線層間の接続も銅によって形成する。いわゆる、デュア
ルダマシン法（Dusl Damascene法）〔VMIC Conference
(1991)Carter W.Kaante et.al.p144 〕について、図１
０によって説明する。
【００１５】図１０の（１）に示すように、半導体基板
２１１上には絶縁膜２１２が形成され、さらにこの絶縁
膜２１２上には第１配線２１３が形成されている。ＴＥ
ＯＳ系のＣＶＤ法のような成膜技術によって、上記のよ
うな半導体基板２１１に、いわゆるギャップフィル（Ga
p Fill）絶縁膜および配線層間に容量が付かないように
するための絶縁膜を堆積する。その後、ＣＭＰのような
平坦化技術によって、表面が平坦化された層間絶縁膜２
１４を形成する。次いでＣＶＤ法によって、上記層間絶
縁膜２１４上にエッチング停止絶縁膜２１５を形成した
後、さらに配線間絶縁膜２１６を形成する。そして層間
絶縁膜２１４は、第１配線２１３上の配線層間容量が問
題とならない程度の厚さ（例えば０．６μｍ程度）に形
成する。
【００１６】次いで、図１０の（２）に示すように、通
常の塗布技術によって、上記配線間絶縁膜２１６上にレ
ジスト膜２１７を形成した後、フォトリソグラフィー技
術によって、配線を形成すべき領域上のレジスト膜２１
７に開口部２１８を形成する。そして、このレジスト膜
２１７をエッチングマスクに用いたエッチングによっ
て、配線の高さとして必要とされるおよそ０．６μｍ程
度の深さの溝２１９を配線間絶縁膜２１６に形成する。
このエッチングでは、エッチング停止絶縁膜２１５によ
ってエッチングが停止される。
【００１７】次いで図１０の（３）に示すように、上記
レジスト膜２１７を除去した後、再びレジスト膜２２０
を塗布によって形成し、フォトリソグラフィー技術によ
って、第１配線２１３と接続を取るべき箇所に開口部２
２１を形成する。そして、そのレジスト膜２２０をエッ
チングマスクに用いたエッチングによって第１配線２１
３が露出するまで、エッチング停止絶縁膜２１５および
層間絶縁膜２１４をエッチングして接続孔２２２を形成
する。その後、上記レジスト膜２２０を除去する。
【００１８】次いで図１０の（４）に示すように、ＣＶ
Ｄ法によって、配線となるべき銅２２３を層間絶縁膜２
１４から配線間絶縁膜２１６の厚さを超える厚さに、例
えば１．５μｍの厚さに堆積する。
【００１９】その後、金属を研磨するのに適した条件で
のＣＭＰ技術によって、溝２１９の内部および接続孔２
２２の内部に形成されている以外の部分の銅２２３を研
磨によって除去する。その結果、図１０の（５）に示す
ように、接続孔２２２の内部に接続プラグ部２２４を形
成するとともに溝２１９の内部に第２配線２２５を形成
する。
【００２０】上記従来例では、まず第２配線２２５を形
成すべき溝２１９を形成し、その後、接続プラグ部２２
４を形成すべき接続孔２２２をエッチングする例を説明
したが、これらを逆の順序で形成する方法も提案されて
いる。
【００２１】
【発明が解決しようとする課題】０．１８μｍ世代以降
の超ＬＳＩにおいては、配線の幅が０．１８μｍ世代で
は０．２２μｍ、０．１３μｍ世代では０．１５μｍ程
度（The National Technical Roadmap for Semiconduct
ors(1994)Semiconductor Indusutry Association,p.98
〕と微細化される。また、配線材料の抵抗としては、
０．１８μｍ世代では０．２９Ω／μｍ以下、０．１３
μｍ世代では０．８２Ω／μｍ以下に抑えることが必要
であると予測されている。しかしながら、アルミニウム
単体ではアルミニウム原子の質量が比較的小さいため、
高い密度の電流が流れる配線部分では多数の電子の衝突
によるアルミニウム原子の散乱が起こり、長期間の使用
のうちには配線の一部分が欠落して、やがては断線に至
る。いわゆる、エレクトロマイグレーション破壊を発生
することから、高い密度で電流を流すことはできないと
いう課題がある。
【００２２】また、アルミニウムを母体とし、アルミニ
ウムよりも質量の大きな銅を例えば０．５％程度含むア
ルミニウム系金属を配線に用いた場合には、反応性イオ
ンエッチングの過程で反応し難い銅が残査として残り易
いため、微細加工が困難である。さらにアルミニウムの
結晶粒界に均一かつ高濃度に銅を分散させることが難し
く、銅を０．５％以上添加することは困難となってい
る。
【００２３】一方、タングステンプラグを形成する方法
では、微細な接続孔への充填が可能ではあるが、層間絶
縁膜上に堆積されているタングステンを除去した後、配
線となるアルミニウム系金属を堆積させる工程が必要に
なる。そのため、配線層の形成工程が長くなり、ターン
アラウンドタイムの増加および製作されたＬＳＩの価格
の上昇を来すという欠点を有する。また０．１８μｍ以
下の世代の接続方法として用いる場合には、接続孔の径
は０．２０μｍ、アスペクト比は３程度となるため、い
わゆる「す」を形成することなくタングステンを充填す
るためには接続孔の側壁に傾斜を持たせる必要が生じ
る。これは接続孔の径が大きくなることになるので、微
細化にとって障害になる。
【００２４】さらに、アルミニウムを母体とする配線材
料やタングステンプラグでは、上記仕様を達成すること
が困難であり、そこで配線材料としては、配線抵抗は低
く、エレクトロマイグレーション耐性に優れた銅、銅系
合金等の材料を用いる必要がある。
【００２５】また、図１１のレイアウト図に示すよう
に、下層配線となる第１配線（図示省略）とその上層に
形成される第２配線１１７とを接続するために、層間絶
縁膜（図示省略）には接続孔１１５が形成される。この
接続孔１１５を埋め込む状態に上記第２配線１１７を形
成するには、接続孔１１５との合わせずれ余裕を取って
第２配線１１７の幅を決定する必要がある。すなわち、
接続孔１１５上の第２配線１１７の幅ｗ1 は合わせずれ
余裕ｄを含めた幅（図面では、片側ずつｄ／２の合わせ
ずれ余裕を取っている）に設計しなければならない。そ
れは配線間隔Ｄを合わせずれ余裕ｄ／２の分だけ広く取
ることになるので、微細化にとっては障害となる。
【００２６】一方、上記デュアルダマシン法では、先に
形成した配線溝に重ねて接続孔を形成する（または先に
形成した接続孔に重ねて接続孔または配線溝を形成す
る）ため、段差上にレジストパターンを形成するリソグ
ラフィー工程を行わなければならない。そのため、レジ
ストパターンは段差部での光の反射等によってパターン
の変形を生じ易い。これが微細化にとって障害になる。
さらに、エッチングによって溝を形成した後、リソグラ
フィー工程を経て再びエッチングによって接続孔を形成
することになり、２度のエッチング工程が必要になる。
しかも２回目のエッチング工程では、通常、窒化シリコ
ンで形成されているエッチング停止絶縁膜と酸化シリコ
ンで形成されている層間絶縁膜とを連続的にエッチング
するため、エッチングプロセスが複雑になる。すなわ
ち、それぞれの膜をエッチングするために、エッチング
条件（例えばエッチングガス、プラズマ電力等）を変更
しなければならない。そのため、実質的には、３回のエ
ッチング工程を行うのと等しくなる。
【００２７】また従来のデュアルダマシン法では、図１
２の（１）に示すように、レジスト膜２２０にレジスト
開口部２２１を形成するリソグラフィー工程において、
溝２１９に対してレジスト開口部２２１が合わせずれｅ
を生じた場合には、その後、上記レジスト膜２２０をマ
スクにしたエッチングによって、上記レジスト開口部２
２１を転写する状態に形成される接続孔２２２は溝２１
９に対してずれた状態で形成されることになる。
【００２８】すなわち、図１２の（２）の断面図および
（３）のレイアウト図に示すように、溝２１９に対して
接続孔２２２がｅだけずれた位置に形成される。そのた
め、この接続孔２２２に形成される接続プラグ２２４
と、接続孔２２２がずれた側に隣接する第２配線２２５
（２２５ｂ）との間隔ｓははずれた分だけ設計値よりも
狭くなる。そこで、配線間隔ｓを確保するように第２配
線２２５（２２５ａ，２２５ｂ）を形成するには、合わ
せずれｅの分だけ第２配線２２５（溝２１９）同士の間
隔を広くして、該第２配線２２５（溝２１９）を形成し
なければならない。このことは、微細化にとって障害と
なる。
【００２９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた多層配線の形成方法である。すな
わち、基板上に設けた下層配線を覆う状態に第１絶縁膜
を形成した後、この第１絶縁膜よりもエッチング速度が
遅い第２絶縁膜を第１絶縁膜上に形成する工程を行う。
次いで、下層配線に通じる接続孔を形成する領域の第２
絶縁膜に開口部を形成する工程を行う。続いて、開口部
上および第２絶縁膜上にこの第２絶縁膜よりもエッチン
グ速度が速い第３絶縁膜を形成する工程を行う。さらに
エッチングによって、上層配線を形成する領域の第３絶
縁膜に少なくとも開口部が露出する状態に溝を形成する
とともに、第１絶縁膜にこの開口部を通じて下層配線に
達する接続孔を形成する工程を行う。その後、接続孔内
に導電体を埋め込むことで接続プラグを形成するととも
に、溝内に導電体を埋め込むことで上層配線を形成す
る。
【００３０】上記多層配線の形成方法では、基板上に設
けた下層配線を覆う状態に第１絶縁膜を形成し、次いで
この第１絶縁膜よりもエッチング速度が遅い第２絶縁膜
を第１絶縁膜上に形成した後、下層配線に通じる接続孔
を形成する領域上の第２絶縁膜に開口部を形成する。そ
の後、開口部上および第２絶縁膜上にこの第２絶縁膜よ
りもエッチング速度が速い第３絶縁膜を形成している。
そのため、エッチングによって第３絶縁膜に溝を形成し
た際、この溝の形成は第２絶縁膜によって停止される。
さらにエッチングを進めると、第２絶縁膜はエッチング
マスクになり、第２絶縁膜に形成した開口部下の第１絶
縁膜がエッチングされ、そこに接続孔が形成される。こ
のとき、第２絶縁膜は第１絶縁膜よりもエッチング速度
が遅いため、第３絶縁膜に形成された溝は必要以上に深
くならない。したがって、２回のエッチング工程によっ
て溝と接続孔とが形成される。その際、第１回目のエッ
チングでは第２絶縁膜をエッチングし、第２回目のエッ
チングでは同種の材料で形成することが可能な第１絶縁
膜と第３絶縁膜とをエッチングする。そのため、それぞ
れのエッチングプロセスが簡単になる。特に第２回目の
エッチングでは、２層の絶縁膜（第１絶縁膜と第３絶縁
膜）のエッチングを行うが、同一エッチング条件でのエ
ッチングが可能である。
【００３１】また、第１絶縁膜に大きな段差となる溝や
接続孔を形成していないので、第３絶縁膜１８の表面は
大きな段差を生じていない。そのため、溝や接続孔を形
成する際に、下地段差の影響をほとんど受けることがな
いので、溝や接続孔を微細かつ高精度に形成することが
可能になる。そのことは、第１絶縁膜の表面を平坦化す
ることによって、さらに向上する。
【００３２】
【発明の実施の形態】本発明の第１実施形態の一例を図
１および図２の製造工程図によって説明する。図１およ
び図２では、一例として、デュアルダマシン法を改良し
た２層配線構造の形成方法を示した。
【００３３】集積回路の能動素子（図示省略）が形成さ
れ、その能動素子を覆う状態に絶縁層（図示省略）が形
成された基板（以下、半導体基板という）１１上に、下
層配線１２を形成する。上記下層配線１２は、例えば、
スパッタリングまたは化学的気相成長法等の成膜技術に
よる下層配線１２を形成するための導電層の形成と、リ
ソグラフィー技術とエッチング技術とによる導電層のパ
ターニングとによって形成されるものである。
【００３４】次いで、上記半導体基板１１上に上記下層
配線１２を覆う第１絶縁膜１３を形成する。ここでは、
上記第１絶縁膜１３は、ＣＶＤ法によって例えば酸化シ
リコン（ＳｉＯ2 ）で形成される。そして、第１絶縁膜
１３は、第１絶縁膜１３の表面を平坦化した後に下層配
線１２とこれから形成する上層配線との配線層間容量が
十分に低くなる厚さとなる、例えば６００ｎｍ程度を確
保するように形成される。そのため、その後平坦化技術
（例えば、ＣＭＰ）によって、第１絶縁膜１３の表面を
平坦化しても、下層配線１２上の第１絶縁膜１３は６０
０ｎｍ程度の厚さが確保される。
【００３５】次いで、第１絶縁膜１３上に第２絶縁膜１
４を堆積させる。この第２絶縁膜１４は、第１絶縁膜１
３をエッチングする際に、第１絶縁膜１３に比較してエ
ッチング速度が十分に小さい、すなわち第１絶縁膜１３
に対してエッチング選択比が大きい、例えば窒化シリコ
ン（Ｓｉ3 Ｎ4 ）等の絶縁材料からなり、例えば２０ｎ
ｍ程度の厚さに形成する。この第２絶縁膜１４の厚さ
は、第１絶縁膜１３をエッチングした際に、露出してい
る第２絶縁膜が残るように設定される。例えば、オクタ
フルオロブタン（Ｃ4 Ｆ8 ）のような窒化シリコンに対
して酸化シリコンを選択的にエッチングするガスを用い
た反応性イオンエッチングによって、酸化シリコンから
なる第１絶縁膜１３をエッチングする場合では、酸化シ
リコンに対する窒化シリコンからなる第２絶縁膜１４の
エッチング選択比は３０程度になることから、第２絶縁
膜１４は２０ｎｍの厚さに設定される。
【００３６】その後図１の（２）に示すように、塗布技
術によって、レジスト膜１５を形成した後、通常のリソ
グラフィー技術によって、下層配線１２に接続するため
の接続孔が形成される領域上の上記レジスト膜１５にレ
ジスト開口部１６を形成する。続いて上記レジスト膜１
５をエッチングマスクとして用いた反応性イオンエッチ
ングによって、上記第２絶縁膜１４に開口部１７を形成
する。このエッチングは、例えばトリフルオロメタン
（ＣＨＦ3 ）のような窒化シリコンをエッチングするガ
スを用い、反応性イオンエッチング装置（図示省略）に
よって行った。
【００３７】続いて図１の（３）に示すように、ＣＶＤ
法によって、開口部１７上および第２絶縁膜１４上に、
この第２絶縁膜１４よりもエッチング速度が速い第３絶
縁膜１８として、例えば上記第１絶縁膜１３と同種の膜
を、上層配線を埋め込む溝を形成するために必要とされ
る厚さ（例えば、６００ｎｍ程度の厚さ）に堆積する。
【００３８】次いで図１の（４）に示すように、塗布技
術によってレジスト膜１９を形成した後、リソグラフィ
ー技術を用いて、上層配線を埋め込むための溝を形成す
る領域上の上記レジスト膜１９にレジスト開口部２０を
形成する。続いて上記レジスト膜１９を用いた反応性イ
オンエッチングによって、上記第３絶縁膜１８に溝２１
（２１ａ，２１ｂ）を形成する。この溝２１ｂは上記開
口部１７上に形成される。このエッチングは、例えばオ
クタフルオロブタン（Ｃ4 Ｆ8 ）のような窒化シリコン
に対して酸化シリコンを選択的にエッチングするガスを
用い、反応性イオンエッチング装置（図示省略）によっ
て行った。さらに上記エッチングを進めて、開口部１７
より第１絶縁膜１３をエッチングして下層配線１２に達
する接続孔２２を形成する。このとき、第２絶縁膜１４
が第１絶縁膜１３よりもエッチング速度が十分に遅い窒
化シリコンで形成されているため、第２絶縁膜１４はエ
ッチングマスクの作用をなす。そのため、第２絶縁膜１
４上に形成された溝２１は、必要以上に深くなることは
ない。
【００３９】次いで図２の（１）に示すように、ＣＶＤ
法によって、上記接続孔２２および上記溝２１の各内部
を埋め込むとともに、第３絶縁膜１８上の上面１８ｕを
超える高さになるまで導電体２３を堆積する。この導電
体２３は、例えば銅からなる。
【００４０】その後平坦化技術として、例えばＣＭＰに
よって、配線部分以外の導電体２３、すなわち第３絶縁
膜１８上の導電体２３を完全に除去して、図２の（２）
に示すように、接続孔２２の内部に接続プラグ２４を形
成するとともに溝２１の内部に上層配線２５（２５ａ，
２５ｂ）を形成する。そして上記接続孔２２は上記溝２
１の一部分に接続していることから、この上層配線２５
ｂの一部分は接続プラグ２４に接続される。したがっ
て、接続プラグ２４によって、上層配線２５ｂと下層配
線１２とが接続される多層配線構造が完成される。
【００４１】上記第１実施形態では、２層配線構造の形
成方法を示したが、３層以上の配線構造を形成する場合
には、上記上層配線を下層配線として、上記説明したの
と同様のプロセスを行えばよい。
【００４２】また上記導電体２３は、ＣＶＤによって堆
積した銅に限定されることはなく、電気抵抗が低くエレ
クトロマイグレーション耐性に優れた材料であれば、銅
以外の材料、例えば銅合金または他の金属材料であって
も差し支えはない。また、その堆積方法も、埋め込み特
性に優れた方法であれば、ＣＶＤ法に限定されるもので
はない。
【００４３】さらに、上記第１絶縁膜１３および第３絶
縁膜１８は酸化シリコンで形成し、上記第２絶縁膜１４
は窒化シリコンで形成した例によって説明したが、絶縁
性が良く、互いにエッチング速度が大きく異なる絶縁膜
であれば、上記材料に限定されることはない。例えば、
炭素（Ｃ）原子を含む低誘電率材料として、有機ＳＯＧ
（誘電率ε＝３．０〜３．５）、ポリイミド（誘電率ε
＝３．０〜３．５）、ベンゾシクロブテン（誘電率ε≒
２．６）、ポリパラキシリレン（誘電率ε≒２．４）等
がある。これらの材料は、炭素原子、いわゆるアルキル
基を含むことで材料の密度を低下させること、および原
子自信の分極率を低下させることで、低誘電率になって
いる。また、これらの材料は、単に誘電率が低いだけで
はなく、半導体装置材料としての耐熱性を有している。
ポリイミドはイミド結合を有することで、ベンゾシクロ
ブテンやポリパラキシリレンはベンゼン環のポリマーと
なることで、それぞれ耐熱性を有している。
【００４４】またさらに上記各種膜の成膜方法は、上記
説明した方法に限定されることはなく、ＣＶＤ法、スパ
ッタリング法、蒸着法、塗布法等、各種成膜方法のうち
から最適な方法を選択することができる。
【００４５】上記第１実施形態で説明した多層配線の形
成方法では、半導体基板１１上に設けた下層配線１２を
覆う状態に第１絶縁膜１３を形成し、さらにこの第１絶
縁膜１３よりもエッチング速度が遅い第２絶縁膜１４を
積層状態に形成した後、下層配線１２に通じる接続孔を
形成する領域上の第２絶縁膜１４に開口部１７を形成す
る。その後、開口部１７上および第２絶縁膜１４上にこ
の第２絶縁膜１４よりもエッチング速度が速い第３絶縁
膜１８を形成している。そのため、第３絶縁膜１８は第
２絶縁膜１４に対してエッチング選択性がとれ、第１絶
縁膜１３は第２絶縁膜１４に対してエッチング選択性が
とれる。
【００４６】したがって、エッチングによって第３絶縁
膜１８に溝２１を形成した際、この溝２１の形成は第２
絶縁膜１４によって停止される。さらにエッチングを進
めると、第２絶縁膜１４はエッチングマスクになり、第
２絶縁膜１４に形成した開口部１７下の第１絶縁膜１３
がエッチングされ、そこに接続孔２２が形成される。こ
のとき、第２絶縁膜１４は第１絶縁膜１３よりもエッチ
ング速度が遅いため、第３絶縁膜１８に形成された溝２
１は必要以上に深くならない。よって、２回のエッチン
グ工程によって溝２１と接続孔２２とが形成される。そ
の際、第１回目のエッチングでは第２絶縁膜１４をエッ
チングし、第２回目のエッチングでは同種の材料で形成
される第１絶縁膜１３と第３絶縁膜１８とをエッチング
する。そのため、それぞれのエッチングプロセスが簡単
になる。特に第２回目のエッチングでは、２層の絶縁膜
（第１絶縁膜１３と第３絶縁膜１８）のエッチングを行
うが、同一エッチング条件でのエッチングが可能であ
る。
【００４７】さらに、溝２１を形成するまで、薄く形成
できる第２絶縁膜１４を除いて、第１絶縁膜１３に段差
となる溝や接続孔を形成していない。そのため、第３絶
縁膜１８の表面は大きな段差を生じていないため、溝２
１や接続孔２２を形成するためのリソグラフィー技術
は、下地段差の影響をほとんど受けることがないので、
溝２１や接続孔２２を高精度にパターニングすることが
可能になる。
【００４８】また、上記第１実施形態で説明したよう
に、第１絶縁膜１３の表面を平坦化した場合には、第２
絶縁膜１４に開口部１７を形成しても、第２絶縁膜１４
の膜厚は薄い（例えば、２０ｎｍ）ので、第３絶縁膜１
８の表面はほぼ平坦な状態に形成される。そのため、溝
２１や接続孔２２のパターニングをさらに高精度に行う
ことが可能になる。それは、溝２１や接続孔２２を形成
するためのレジスト膜１９が平坦な第３絶縁膜１８上に
形成されるため、レジスト膜１９を感光する際に下地段
差からの光の反射によるパターンの変形がほとんど起こ
らないためである。したがって、レジスト膜１９に形成
されるレジスト開口部２０が高精度かつ微細形状に形成
することが可能になるので、レジスト開口部２０が転写
されて形成される溝２１および接続孔２２も高精度かつ
微細形状（例えば。０．１８μｍ世代のＬＳＩに対応す
る大きさ）に形成することが可能になる。
【００４９】また、第１絶縁膜１３は接続プラグ２４の
高さに相当する厚さに形成され、第３絶縁膜は上層配線
２５の高さに相当する厚さに形成されている。そのた
め、上層配線２５の高さは第３絶縁膜１８の厚さによっ
て規定され、接続プラグ２４の高さは第１絶縁膜１３の
厚さによて規定される。よって、上層配線２５の高さお
よび接続孔プラグ２４の高さは精度よくかつ再現性よく
決定される。特に第１絶縁膜１３の表面を平坦化した場
合には、その精度はさらに高まる。
【００５０】さらに、溝２１と接続孔２２とは同一マス
ク（レジスト開口部２０を形成したレジスト膜１９）を
用いたエッチングによって形成されるので、隣接する溝
間の間隔、すなわち上層配線２５の配線間隔は、マスク
によって規定され、接続孔２２の形成では影響を受けな
い。
【００５１】なお、上記第１実施形態において、第３絶
縁膜１８から開口部１７を通して第１絶縁膜１３に接続
孔２２を形成する場合には、溝２１を形成するパターン
とともに接続孔２２を形成する開口パターン（図示省
略）をレジスト膜１９に形成して、第３絶縁膜１８およ
び第１絶縁膜１３のエッチングを行えばよい。
【００５２】次に上記第１実施形態において、溝２１
（２１ｂ）と接続孔２２との合わせずれ余裕を取ってこ
の接続孔２２を形成する製造方法を、図３および図４に
よって説明する。
【００５３】図３に示すように、前記図１の（２）によ
って説明した開口部１７を第２絶膜１６に形成する際
に、上層配線２５（２点鎖線で示す部分）の配線方向と
直交する方向における上記開口部１７の幅ａは、以下の
ように決定される。すなわち、リソグラフィー時に生じ
るマスク合わせずれ量（通常のマスク合わせずれ量は
０．１μｍ〜０．２μｍ程度である）を考慮して、開口
部１７は、少なくともｗ＋２ｄ＜ａなる関係を満足する
ように設計する。ここでｄは接続孔２２の設計位置に対
する合わせずれ余裕（ｄ＞合わせずれ量）を表し、ｗは
上層配線２５の幅、すなわち実質的には上層配線２５が
形成されることになる溝２１の幅を表す。例えば、０．
３５μｍルールでは、ｗ＝０．３５μｍ、ｄ＝０．１５
μｍとして開口部１７の上層配線と直交する方向の幅ａ
の許容範囲を求めると、０．６５＜ａなる関係を満足す
ればよい。したがって、溝２１の設計幅に対して開口部
１７の幅は片側で０．１５μｍ広げれば十分である。
【００５４】一方、上層配線の配線方向には、合わせず
れ余裕を考慮する必要はない。したがって、上記配線方
向の接続孔２２の寸法は設計寸法としてよい。なお、上
記開口部１７を形成するエッチングの際に、第２絶膜膜
１４がサイドエッチングされる場合には、このサイドエ
ッチング量を差し引いて上記合わせずれ余裕ｄを決定す
る。
【００５５】上記のような条件によって開口部１７を形
成した後、前記図１の（３）および（４）で説明したの
と同様にして、溝２１、接続孔２２等を形成する。図４
は、溝２１と接続孔２２とを形成した状態を示してお
り、（１）は平面レイアウト図、（２）はＡ−Ａ線断面
図、（３）はＢ−Ｂ線断面図を示す。
【００５６】図４に示すように、開口部１７は上層配線
が形成される溝２１に直交する方向に合わせずれ余裕を
付加した寸法で形成されている。そのため、接続孔２２
を形成する際に合わせずれが生じても、接続孔２２は、
溝２１に直交する方向の第２絶縁膜１４にかからないで
形成することが可能になっている。しかも、接続孔２２
と上層配線が埋め込まれる溝２１とは同一マスク（レジ
スト膜１９）を用いたエッチングによって形成されるた
め、上層配線に直交する方向の溝２１の幅ｗｄと接続孔
２２の幅ｗｈとは自己整合的に同じになる。一方、上層
配線が形成される溝２１の配線方向における開口部１７
の幅ｂは、配線方向の合わせずれが問題にならないの
で、接続孔２２の設計寸法で形成されている。そのた
め、接続孔２２の配線方向の幅ｂｈは、第２絶縁膜１４
がエッチングマスクになって形成されるので、開口部１
７の幅ｂが転写される。
【００５７】上記説明したように、開口部１７を合わせ
ずれ余裕を考慮して形成することにより、接続孔２２に
形成される接続プラグ２４と上層配線２５との接続面積
が確保される。ちなみに開口部１７を合わせずれ余裕を
考慮しないで形成した場合には、図５に示すように、溝
２１に対して接続孔２２がｅだけずれた位置に形成さ
れ、それによって、この接続孔２２に形成される接続プ
ラグ２４と溝１９に形成される上層配線２５との接続面
積は、上記ずれた分だけ設計値よりも小さくなる。した
がって、接続プラグ２４と上層配線２５との接続面積が
小さくなることにより接続抵抗は高くなるので、信号遅
延、駆動電流の低下等の課題が発生することになる。し
かしながら、上記のように開口部１７を合わせずれ余裕
を考慮して形成することにより、このような課題は解決
されるので、信号遅延、駆動電流の低下等の課題も解決
される。
【００５８】ところが、図６に示すように、設計上、上
層配線２５が所定の配線間隔ｓで並列に配設さる場合に
は、開口部１７の幅ａは上層配線２５の配線間隔ｓを考
慮して決定されなければならない。すなわち、隣接する
上層配線２５に開口部１７がオーバラップしないよう
に、上層配線２５に対して直交する方向の開口部１７の
幅ａを決定するには、ｗ＋２ｄ＜ａ＜ｗ＋２ｓ−２ｄな
る関係を満足すればよい。ここでｄは上層配線２５（接
続孔２２も含む）の設計位置に対する合わせずれ余裕
（ｄ＞合わせずれ量）を表し、ｗは上層配線２５の幅
（実質的に上層配線２５が形成される溝２１の幅と同
一）を表す。なお、２点鎖線で示す部分は上層配線２５
の設計位置を示す。
【００５９】したがって、上層配線２５が形成される溝
２１の設計幅に対して開口部１７の幅ａは片側で（ｗ＋
２ｄ）／２より大きく（ｗ＋２ｓ−２ｄ）／２より小さ
い合わせずれ余裕の分だけ広げる必要がある。例えば、
０．３５μｍルールでは、ｗ＝０．３５μｍ、ｓ＝０．
３５μｍ、ｄ＝０．１５μｍとして、開口部１７の幅ａ
を求めると、０．６５＜ａ＜０．７５なる関係を満足す
ればよい。したがって、溝２１の設計幅に対して開口部
１７の幅は片側で０．１５μｍより大きく０．２μｍよ
り小さい合わせずれ余裕の分だけ広げる必要がある。
【００６０】また図７に示すように、設計上、上層配線
２５が所定の配線間隔ｓで並列に配設されている。そし
て接続孔２２が上層配線２５に直交する方向に隣接して
形成される場合には、この接続孔２２の幅ａは合わせず
れ余裕を見込まない設計寸法ａｂ（開口部１７が形成さ
れる上層配線２５の配列のうち、一方の外側に位置する
上層配線２５の外側側壁と他方の外側に位置する上層配
線２５の外側側壁との距離で決定される寸法）に対し
て、ｄａ＜ｐ＜ｓ−ｄａなる関係を満足する合わせずれ
余裕ｐを付加すればよい。ただしここでは、上層配線２
５の設計位置を２点鎖線で示し、その設計位置と実際に
形成される上層配線２５（実線で示す部分）との最大ず
れ量をｄａとしている。
【００６１】したがって、開口部１７の設計幅ａｂに対
して開口部１７の幅ａは片側でｄａ／２より大きく（ｓ
−ｄａ）／２より小さい合わせずれ余裕の分だけ広げる
必要がある。また上記の場合には、図示したように、開
口部１７は隣接する上層配線２５にまたがって連続して
形成することが可能である。
【００６２】また、上記図７によって説明した接続孔２
２の断面形状は、図示したように正方形に限定されるこ
とはなく、長方形、円形、楕円形等の他の形状であって
もよい。
【００６３】次に、本発明の第２実施形態の一例を図８
の製造工程図によって説明する。図８では、配線層間の
絶縁膜として、フッ素を含む酸化シリコン〔以下、酸フ
ッ化ケイ素（ＳｉＯＦ）という〕等の、いわゆる低誘電
率膜を用いた製造方法を説明する。また、上記第１実施
形態で説明したのと同様の構成部品には同一符号を付し
て説明する。
【００６４】前記図１によって説明したのと同様の方法
によって、図８の（１）に示すように、半導体基板１１
上に下層配線１２を形成し、次いで半導体基板１１上に
上記下層配線１２を覆う第１絶縁膜１３を、酸フッ化シ
リコン（ＳｉＯＦ）で形成する。その後ＣＭＰのような
平坦化技術によって、この第１絶縁膜１３の表面を平坦
化する。なお、平坦化した後の上記第１絶縁膜１３は、
下層配線１２とこれから形成する上層配線との配線層間
容量が十分に低くなる例えば６００ｎｍ程度の厚さに確
保さている。次いで、第１絶縁膜１３上に第２絶縁膜１
４を堆積させる。この第２絶縁膜１４は、第１絶縁膜１
３よりエッチング速度が十分に小さい、例えば窒化シリ
コン（Ｓｉ3 Ｎ4 ）のような絶縁材料からなり、エッチ
ングによって第１絶縁膜１３に接続孔を形成した際に第
２絶縁膜１４が残るように、例えば２０ｎｍ程度の厚さ
に形成する。
【００６５】その後、塗布、リソグラフィー、エッチン
グ等の技術によって、上記第２絶縁膜１４に開口部１７
を形成する。続いて、開口部１７上および第２絶縁膜１
４上に、この第２絶縁膜１４よりもエッチング速度が十
分に速い第３絶縁膜１８として、例えば上記第１絶縁膜
１３と同種の膜（例えば酸フッ化ケイ素等の低誘電率
膜）を、上層配線を埋め込む溝を形成するために必要と
なる厚さ（例えば、６００ｎｍ程度の厚さ）に堆積す
る。次いで、塗布、リソグラフィー、エッチング等の技
術によって、上記第３絶縁膜１８に溝２１（２１ａ，２
１ｂ）を形成する。ここでは、溝２１ｂの一部分は開口
部１７上に形成される。さらに上記エッチングを進め
て、開口部１７より第１絶縁膜１３をエッチングして下
層配線１２に達する接続孔２２を形成する。
【００６６】その後、段差部での被覆率が良い成膜技術
（例えば、低圧ＣＶＤ法）によって、上記溝２１と上記
接続孔２２との各内壁および第３絶縁膜１８上に、フッ
素（Ｆ）のような配線を腐食させるような物質を通さな
い第４絶縁膜３１を形成する。この第４絶縁膜３１は、
例えば酸化シリコン（ＳｉＯ2 ）からなる。
【００６７】次いでエッチバックによって、上記第４絶
縁膜３１を異方性エッチングして、図８の（２）に示す
ように、溝２１および接続孔２２の各側壁ににのみ酸化
シリコンからなるサイドウォール絶縁膜３２を形成す
る。このときのエッチバックとしては、通常の接続孔の
開口に用いられる異方性の高いエッチングであれば、ど
のようなエッチングであってもよい。この工程によっ
て、溝２１の底部の第４絶縁膜３１とともに接続孔２２
の底部の第４絶縁膜３１も除去される。
【００６８】次いで図８の（３）に示すように、ＣＶＤ
法によって、上記接続孔２２および上記溝２１の各内部
を埋め込むとともに、第３絶縁膜１８上の上面１８ｕを
超える高さになるまで導電体２３を堆積する。この導電
体２３は銅からなる。
【００６９】その後平坦化技術として、例えばＣＭＰに
よって、配線部分以外の導電体２３、すなわち第３絶縁
膜１８上の導電体２３を完全に除去して、図８の（４）
に示すように、接続孔２２の内部に接続プラグ２４を形
成するとともに溝２１の内部に上層配線２５（２５ａ，
２５ｂ）を形成する。そして上記接続孔２２は上記溝２
１の一部分に接続していることから、この上層配線２５
ｂの一部分は接続プラグ２４に接続される。したがっ
て、接続プラグ２４によって、上層配線２５ｂと下層配
線１２とが接続される多層配線構造が完成される。
【００７０】上記第１絶縁膜１３および第３絶縁膜１８
に用いることができる低誘電率膜は、酸フッ化ケイ素
（誘電率ε＝３．２〜３．７）や上記第１実施形態で説
明した材料に限定されることはなく、例えばフッ素
（Ｆ）を添加したポリイミド（誘電率ε≒２．７）、ポ
リテトラフルオロエチレン（誘電率ε＝１．９〜２．
１）に代表される種々のフッ素樹脂、フッ化ポリアリル
エーテル（誘電率ε＝２．６）、サイトップのような構
造をもつポリマー（誘電率ε＝２．１）等のフッ素
（Ｆ）を含む有機材料がある。このようにフッ素（Ｆ）
を含む材料を用いる場合には、上記第２実施形態のよう
に、サイドウォール絶縁膜３２を形成した構造が必要に
なる。したがって、サイドウォール絶縁膜３２は、下層
配線１２、接続プラグ２４および上層配線２５を構成す
る材料に害を及ぼす物質（例えばフッ素、水分等）を通
すことがないような絶縁材料で形成される必要がある。
例えば上記した酸化シリコンの他には、例えば窒化シリ
コン、酸窒化シリコン等の絶縁材料で形成することが可
能である。当然のことながら、ここで示した絶縁材料に
限定されることはなく、上記作用を成す絶縁材料であれ
ばいかなる材質のものも適用することは可能である。
【００７１】上記第２実施形態においても、前記説明し
たのと同様にして、開口部１７を接続孔２２との合わせ
ずれ余裕を考慮して、上層配線２５の配線方向と直交す
る方向に大きく形成することが好ましい。
【００７２】上記第２実施形態の製造方法では、前記第
１実施形態で説明したのと同様の作用、効果が得られる
とともに、一般に活性である低誘電率膜を第１絶縁膜１
３および第３絶縁膜１８に使用することが可能になる。
それは、溝２１および接続孔２２の各側壁にサイドウォ
ール絶縁膜３２を形成したので、上層配線２５および接
続プラグ２４と第１絶縁膜１３および第３絶縁膜１８と
をサイドウォール絶縁膜３２によって隔絶されるためで
ある。その結果、低誘電率膜中に例えばフッ素（Ｆ）の
ような配線の信頼性を損なう物質が含まれていても、上
層配線２５や接続プラグ２４に影響を及ぼすことはな
い。
【００７３】また、上記第２実施形態では、下層配線１
２と低誘電率膜を用いた第１絶縁膜１３との接触を防ぐ
ための保護膜の類については言及してはいないが、下層
配線１２を形成した後、通常の酸化シリコン膜（図示省
略）などを堆積することによって保護膜は形成すること
ができる。
【００７４】
【発明の効果】以上、説明したように本発明によれば、
第１絶縁膜上にこの第１絶縁膜よりもエッチング速度が
遅い第２絶縁膜を積層形成した後、下層配線に通じる接
続孔を形成する領域上の第２絶縁膜に開口部を形成す
る。その後、開口部上および第２絶縁膜上にこの第２絶
縁膜よりもエッチング速度が速い第３絶縁膜を形成す
る。そのため、エッチングによって第３絶縁膜に溝を形
成した際、この溝の形成は第２絶縁膜によって停止で
き、さらにエッチングを進めると、第２絶縁膜がエッチ
ングマスクになって開口部下の第１絶縁膜をエッチング
して接続孔を形成することができる。このとき、第２絶
縁膜は第１絶縁膜よりもエッチング速度が遅いため溝は
必要以上に深くならない。したがって、２回のエッチン
グ工程によって溝と接続孔とを形成でき、特に２回目の
エッチングでは、第１絶縁膜と第３絶縁膜とをエッチン
グするが、第１絶縁膜と第３絶縁膜とは同種の材料で形
成することが可能なので同一エッチング条件でエッチン
グすることができる。そのため、実質的にエッチング工
程数を削減することができるので、スループットの向上
が図れる。
【００７５】また、第１絶縁膜に大きな段差となる溝や
接続孔を形成していないので、第３絶縁膜１８の表面は
大きな段差を生じていない。そのため、溝や接続孔を形
成する際に、下地段差の影響をほとんど受けることがな
いので、溝や接続孔を微細かつ高精度に形成することが
可能になる。そのことは、第１絶縁膜の表面を平坦化す
ることによって、さらに向上させることができる。
【図面の簡単な説明】
【図１】本発明に係わる第１実施形態の製造工程図であ
る。
【図２】第１実施形態の製造工程図（続き）である。
【図３】合わせずれ余裕を取った開口部の形成方法の説
明図である。
【図４】合わせずれ余裕を考慮した接続孔の形成方法の
説明図である。
【図５】合わせずれ余裕を考慮しない場合の配線形成方
法の説明図である。
【図６】開口部のレイアウト例の説明図である。
【図７】開口部のレイアウト例の説明図である。
【図８】本発明に係わる第２実施形態の製造工程図であ
る。
【図９】従来の多層配線の形成方法に係わる製造工程図
である。
【図１０】従来のデュアルダマシン法による製造工程図
である。
【図１１】課題を説明するレイアウト図である。
【図１２】従来のデュアルダマシン法に係わる課題の説
明図である。
【符号の説明】
１１ 半導体基板 １２ 下層配線 １３ 第１絶
縁膜 １４ 第２絶縁膜 １７ 開口部 １８ 第３絶縁
膜 ２１ 溝 ２２ 接続孔 ２３ 導電体 ２４ 接続プラグ
２５ 上層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小田 達治 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板上に設けた下層配線を覆う状態に絶
    縁膜を形成した後、該絶縁膜に溝および接続孔を形成
    し、その後該接続孔内に導電体を埋め込むことで接続プ
    ラグを形成するとともに該溝内に導電体を埋め込むこと
    で上層配線を形成してなる多層配線の形成方法であっ
    て、 基板上に設けた下層配線を覆う状態に第１絶縁膜を形成
    した後、該第１絶縁膜よりもエッチング速度が遅い第２
    絶縁膜を該第１絶縁膜上に形成する工程と、 前記下層配線に通じる接続孔を形成する領域の前記第２
    絶縁膜に開口部を形成する工程と、 前記開口部上および前記第２絶縁膜上に該第２絶縁膜よ
    りもエッチング速度が速い第３絶縁膜を形成する工程
    と、 エッチングによって、上層配線を形成する領域の前記第
    ３絶縁膜に少なくとも前記開口部が露出する状態に溝を
    形成するとともに、前記第１絶縁膜に該開口部を通じて
    下層配線に達する接続孔を形成する工程と、 を備えたことを特徴とする多層配線の形成方法。
  2. 【請求項２】 請求項１記載の多層配線の形成方法にお
    いて、 前記第２絶縁膜は、エッチングによって前記接続孔が形
    成された後も残存する厚さに形成されていることを特徴
    とする多層配線の形成方法。
  3. 【請求項３】 請求項１記載の多層配線の形成方法にお
    いて、 前記基板上に設けた下層配線を覆う状態に第１絶縁膜を
    形成した後、該第１絶縁膜の表面を平坦化してから、該
    第１絶縁膜よりもエッチング速度が遅い第２絶縁膜を該
    第１絶縁膜上に形成することを特徴とする多層配線の形
    成方法。
  4. 【請求項４】 請求項２記載の多層配線の形成方法にお
    いて、 前記基板上に設けた下層配線を覆う状態に第１絶縁膜を
    形成した後、該第１絶縁膜の表面を平坦化してから、該
    第１絶縁膜よりもエッチング速度が遅い第２絶縁膜を該
    第１絶縁膜上に形成することを特徴とする多層配線の形
    成方法。
  5. 【請求項５】 請求項１記載の多層配線の形成方法にお
    いて、 前記第１絶縁膜および前記第３絶縁膜のうち少なくとも
    一方は、酸化シリコンの誘電率よりも低い誘電率を有す
    る材料で形成され、 前記開口部を通じて下層配線に達する接続孔を前記第３
    絶縁膜と第１絶縁膜とに形成するとともに上層配線を形
    成する領域の前記第３絶縁膜に溝を形成した後、該接続
    孔の側壁および該溝の側壁にサイドウォール絶縁膜を形
    成することを特徴とする多層配線の形成方法。
  6. 【請求項６】 請求項２記載の多層配線の形成方法にお
    いて、 前記第１絶縁膜および前記第３絶縁膜のうち少なくとも
    一方は、酸化シリコンの誘電率よりも低い誘電率を有す
    る材料で形成され、 前記開口部を通じて下層配線に達する接続孔を前記第３
    絶縁膜と第１絶縁膜とに形成するとともに上層配線を形
    成する領域の前記第３絶縁膜に溝を形成した後、該接続
    孔の側壁および該溝の側壁にサイドウォール絶縁膜を形
    成することを特徴とする多層配線の形成方法。
  7. 【請求項７】 請求項３記載の多層配線の形成方法にお
    いて、 前記第１絶縁膜および前記第３絶縁膜のうち少なくとも
    一方は、酸化シリコンの誘電率よりも低い誘電率を有す
    る材料で形成され、 前記開口部を通じて下層配線に達する接続孔を前記第３
    絶縁膜と第１絶縁膜とに形成するとともに上層配線を形
    成する領域の前記第３絶縁膜に溝を形成した後、該接続
    孔の側壁および該溝の側壁にサイドウォール絶縁膜を形
    成することを特徴とする多層配線の形成方法。
  8. 【請求項８】 請求項４記載の多層配線の形成方法にお
    いて、 前記第１絶縁膜および前記第３絶縁膜のうち少なくとも
    一方は、酸化シリコンの誘電率よりも低い誘電率を有す
    る材料で形成され、 前記開口部を通じて下層配線に達する接続孔を前記第３
    絶縁膜と第１絶縁膜とに形成するとともに上層配線を形
    成する領域の前記第３絶縁膜に溝を形成した後、該接続
    孔の側壁および該溝の側壁にサイドウォール絶縁膜を形
    成することを特徴とする多層配線の形成方法。
JP8089083A 1996-03-13 1996-04-11 多層配線の形成方法 Pending JPH09306988A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8089083A JPH09306988A (ja) 1996-03-13 1996-04-11 多層配線の形成方法
US08/813,350 US6043145A (en) 1996-03-13 1997-03-07 Method for making multilayer wiring structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5569096 1996-03-13
JP8-55690 1996-03-13
JP8089083A JPH09306988A (ja) 1996-03-13 1996-04-11 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH09306988A true JPH09306988A (ja) 1997-11-28

Family

ID=26396597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8089083A Pending JPH09306988A (ja) 1996-03-13 1996-04-11 多層配線の形成方法

Country Status (2)

Country Link
US (1) US6043145A (ja)
JP (1) JPH09306988A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003961A (ja) * 1998-04-16 2000-01-07 St Microelectronics 集積回路およびその製造方法
JP2001053229A (ja) * 1999-07-30 2001-02-23 Stmicroelectronics Srl 容量素子の製造方法
JP2002043437A (ja) * 2000-07-10 2002-02-08 Samsung Electronics Co Ltd ストレージノードの形成方法
JP2002118181A (ja) * 2000-08-29 2002-04-19 Samsung Electronics Co Ltd 導電層に立体形状を与えるための絶縁層を採用する半導体素子の製造方法
US6593659B2 (en) 1998-12-09 2003-07-15 Nec Electronics Corporation Dual damascene structure with carbon containing SiO2 dielectric layers
US6765294B1 (en) 1999-01-22 2004-07-20 Nec Electronics Corporation Semiconductor device including dual-damascene structure and method for manufacturing the same
US6812127B2 (en) 2000-11-29 2004-11-02 Renesas Technology Corp. Method of forming semiconductor device including silicon oxide with fluorine, embedded wiring layer, via holes, and wiring grooves
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2006156657A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置及び半導体記憶装置の製造方法
KR100798166B1 (ko) * 1999-06-04 2008-01-24 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US7419902B2 (en) 1999-06-24 2008-09-02 Renesas Technology Corp. Method of manufacture of semiconductor integrated circuit
US7687326B2 (en) 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7696625B2 (en) 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP1243024B1 (fr) * 1999-12-29 2011-06-08 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procede de formation d'une structure d'interconnexions dont l'isolant inclut des cavites
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN108573955A (zh) * 2017-03-08 2018-09-25 格芯公司 包含通孔互连结构的集成电路结构及其形成方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121159A (en) 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
US6350672B1 (en) * 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
JP3362662B2 (ja) * 1998-03-11 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
JP4083921B2 (ja) * 1998-05-29 2008-04-30 株式会社東芝 半導体装置の製造方法
US6281584B1 (en) * 1998-12-02 2001-08-28 Advanced Micro Devices, Inc. Integrated circuit with improved adhesion between interfaces of conductive and dielectric surfaces
US6660650B1 (en) * 1998-12-18 2003-12-09 Texas Instruments Incorporated Selective aluminum plug formation and etchback process
US6509259B1 (en) 1999-06-09 2003-01-21 Alliedsignal Inc. Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
JP3457277B2 (ja) * 1999-12-15 2003-10-14 沖電気工業株式会社 半導体装置および半導体装置の製造方法
US6492731B1 (en) 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6489242B1 (en) * 2000-09-13 2002-12-03 Lsi Logic Corporation Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US6537923B1 (en) 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6607967B1 (en) 2000-11-15 2003-08-19 Lsi Logic Corporation Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate
US6572925B2 (en) 2001-02-23 2003-06-03 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material
US6858195B2 (en) 2001-02-23 2005-02-22 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material
US6649219B2 (en) 2001-02-23 2003-11-18 Lsi Logic Corporation Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
TWI248531B (en) * 2001-03-30 2006-02-01 Au Optronics Corp Flat panel display and method for forming the same
US6559048B1 (en) 2001-05-30 2003-05-06 Lsi Logic Corporation Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning
US6583026B1 (en) 2001-05-31 2003-06-24 Lsi Logic Corporation Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure
US6562700B1 (en) 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6566171B1 (en) 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
US6930056B1 (en) 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
US6559033B1 (en) 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6881664B2 (en) * 2001-08-28 2005-04-19 Lsi Logic Corporation Process for planarizing upper surface of damascene wiring structure for integrated circuit structures
US6521520B1 (en) 2001-08-30 2003-02-18 Lsi Logic Corporation Semiconductor wafer arrangement and method of processing a semiconductor wafer
US6613665B1 (en) 2001-10-26 2003-09-02 Lsi Logic Corporation Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US7001823B1 (en) 2001-11-14 2006-02-21 Lsi Logic Corporation Method of manufacturing a shallow trench isolation structure with low trench parasitic capacitance
US6537896B1 (en) * 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
JP4074160B2 (ja) * 2002-08-28 2008-04-09 富士通株式会社 半導体装置の製造方法及びレジストパターンの形成方法
TW200511495A (en) * 2003-09-09 2005-03-16 Nanya Technology Corp Cleaning method used in interconnects process
US7544592B2 (en) * 2007-05-31 2009-06-09 Micron Technology, Inc. Method for increasing etch rate during deep silicon dry etch
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9362168B2 (en) 2013-08-29 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
US10438838B2 (en) * 2016-09-01 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and related method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2663784B1 (fr) * 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
US5126006A (en) * 1990-10-30 1992-06-30 International Business Machines Corp. Plural level chip masking
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4717972B2 (ja) * 1998-04-16 2011-07-06 エスティマイクロエレクトロニクス エスエー 集積回路の製造方法
JP2000003961A (ja) * 1998-04-16 2000-01-07 St Microelectronics 集積回路およびその製造方法
US6593659B2 (en) 1998-12-09 2003-07-15 Nec Electronics Corporation Dual damascene structure with carbon containing SiO2 dielectric layers
US6765294B1 (en) 1999-01-22 2004-07-20 Nec Electronics Corporation Semiconductor device including dual-damascene structure and method for manufacturing the same
KR100798166B1 (ko) * 1999-06-04 2008-01-24 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US7419902B2 (en) 1999-06-24 2008-09-02 Renesas Technology Corp. Method of manufacture of semiconductor integrated circuit
US7737023B2 (en) 1999-06-24 2010-06-15 Renesas Technology Corporation Method of manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device
JP2001053229A (ja) * 1999-07-30 2001-02-23 Stmicroelectronics Srl 容量素子の製造方法
EP1243024B1 (fr) * 1999-12-29 2011-06-08 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procede de formation d'une structure d'interconnexions dont l'isolant inclut des cavites
JP2002043437A (ja) * 2000-07-10 2002-02-08 Samsung Electronics Co Ltd ストレージノードの形成方法
JP2002118181A (ja) * 2000-08-29 2002-04-19 Samsung Electronics Co Ltd 導電層に立体形状を与えるための絶縁層を採用する半導体素子の製造方法
US6812127B2 (en) 2000-11-29 2004-11-02 Renesas Technology Corp. Method of forming semiconductor device including silicon oxide with fluorine, embedded wiring layer, via holes, and wiring grooves
US6975033B2 (en) 2001-12-26 2005-12-13 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2006156657A (ja) * 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置及び半導体記憶装置の製造方法
US7696625B2 (en) 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7935626B2 (en) 2004-11-30 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7985677B2 (en) 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7687326B2 (en) 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108573955A (zh) * 2017-03-08 2018-09-25 格芯公司 包含通孔互连结构的集成电路结构及其形成方法
CN108573955B (zh) * 2017-03-08 2021-10-26 格芯(美国)集成电路科技有限公司 包含通孔互连结构的集成电路结构及其形成方法

Also Published As

Publication number Publication date
US6043145A (en) 2000-03-28

Similar Documents

Publication Publication Date Title
JPH09306988A (ja) 多層配線の形成方法
US7056822B1 (en) Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers
US6020255A (en) Dual damascene interconnect process with borderless contact
US6548905B2 (en) Semiconductor device having multi-layer copper line and method of forming the same
US6879042B2 (en) Semiconductor device and method and apparatus for manufacturing the same
US6197681B1 (en) Forming copper interconnects in dielectric materials with low constant dielectrics
JPH10150105A (ja) 半導体装置及びその製造方法
US5880030A (en) Unlanded via structure and method for making same
US6821896B1 (en) Method to eliminate via poison effect
JPH11186391A (ja) 半導体装置およびその製造方法
JP2002299436A (ja) 半導体装置およびその製造方法
JP3525788B2 (ja) 半導体装置の製造方法
JP2001007202A (ja) 半導体装置の製造方法
US6380073B1 (en) Method for forming metal interconnection structure without corner faceted
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US20210384072A1 (en) Semiconductor structure and forming method thereof
US20070049005A1 (en) Method for forming dual damascene pattern in semiconductor manufacturing process
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JP4232215B2 (ja) 半導体装置の製造方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH08139190A (ja) 半導体装置の製造方法
KR100226786B1 (ko) 반도체소자의 배선 형성방법
TWI381444B (zh) 形成開口之方法
KR0165379B1 (ko) 반도체 장치의 층간접속방법
JPH10173051A (ja) 配線形成方法