-
GEBIET DER ERFINDUNG
-
Die
Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine
Halbleitervorrichtung, in der eine Mehrzahl von Halbleiterchips
gestapelt sind.
-
HINTERGRUND DER ERFINDUNG
-
Um
Aufbauten von Halbleiterchips mit hoher Dichte zu realisieren, worin
eine Schlüsseltechnologie
zum Herstellen kleinerer, leichterer und dünnerer elektronischer Geräte liegt,
wurden verschiedenartige Verpackungstechniken für eine Halbleitervorrichtung
entwickelt.
-
Als
Technik, die eine Gehäusestruktur
einer Halbleitervorrichtung betrifft und eine für den Aufbau der Halbleitervorrichtung
auf eine Hauptplatine erforderliche Fläche reduziert, wurden entwickelt:
ein Pin-Insert Package wie ein DIP (Dual Inline Package); ein Surface
Installation Package, wie ein SOP (Small Outline Package) durch
Führen
eines Randbereichs; ein Gehäuse
wie ein BGA (Ball Grid Array), bei dem externe Ausgangsanschlüsse auf
einer Unterseite des Gehäuses
gitterförmig
positioniert sind. Zusätzlich
wurden als Technik zur Realisierung eines sehr dichten Aufbaus durch
Reduzieren eines Flächenverhältnisses
eines Gehäuses
in Bezug auf die Halbleiterchips verschiedenartige Anstrengungen unternommen,
um einen Abstand der externen Ausgangsanschlüsse enger zu gestalten und
eine Gehäusegröße mittels
feinerer Substratleitungen zu verkleinern.
-
Als
Mehrfachchipgehäuse,
das eine Mehrzahl von Halbleiterchips erfasst und in einem einzelnen
Gehäuse
unterbringt, wurde eine Technik wie ein Chip-Stapelgehäuse entwickelt,
bei dem eine Mehrzahl von Halbleiterchips gestapelt sind, um den
Aufbau bei höherer
Dichte zu realisieren. Zudem wurde als Mehrfachchipgehäuse ein
System-in-Package entwickelt, bei dem jeweils eine Mehrzahl von
Halbleiterchips, die voneinander verschiedene Aufgaben erfüllen, abgedichtet
und in einem einzelnen Gehäuse
angeordnet werden.
-
Als
Verfahren zum Erzielen kleinerer, leichterer und dünnerer elektronischer
Geräte
findet ein von dem Verfahren zum Verpacken und Aufbauen der Halbleiterchips
bei hoher Dichte verschiedenes Verfahren Beachtung. Dieses Verfahren
verwendet ein System-on Chip, wobei: Schaltkreise wie ein Speicherschaltkreis,
ein Logikschaltkreis und ein Analogschaltkreis, die auf herkömmliche
Weise getrennt voneinander vorgesehen sind, in Kombination angeordnet
und in einem einzelnen Chip integriert werden, um als einzelnes
System zu wirken.
-
Falls
jedoch Schaltkreise wie der Speicherschaltkreis und der Logikschaltkreis
in einen einzelnen Chip integriert werden, führt dies zu Problemen dahingehend,
dass es schwierig wird, eine Spannung des Speicherschaltkreises
zu erniedrigen und es notwendig wird, einen zusätzlichen Prozess zur Erniedrigung
von Rauschen im Logikschaltkreis auszuführen. Falls ein Analogschaltkreis,
der herkömmlich aus
einer Bipolarkomponente besteht, in Kombination mit weiteren Schaltkreisen
bereitgestellt wird, ist es schwierig, den Analogschaltkreis unter
Zuhilfenahme desselben CMOS wie beim Speicherschaltkreis und dem
Logikschaltkreis herzustellen.
-
Dann
findet nicht das System-on Chip, sondern das System-in Gehäuse (d.
h. System-in Package) mehr Beachtung, das dieselbe Funktion wie das
System-on Chip erfüllt,
und in einer kürzeren Zeitspanne
und zu geringeren Kosten hergestellt werden kann.
-
Als
herkömmliche
System-in Package Halbleitervorrichtung zeigen 9(a) und 9(b) Beispiele
eines Aufbaus einer Halbleitervorrichtung mit Chip-Stapelung, bei
der eine Mehrzahl von Halbleiterchips gestapelt und drahtgebondet
sind. 9(a) zeigt eine Aufsicht bei
Betrachtung der Halbleitervorrichtung von oben entlang einer Stapelrichtung,
und 9(b) zeigt eine Querschnittsansicht
entlang E-E' von 9(a). Wie in 9(b) gezeigt
ist, ist die Halbleitervorrichtung derart angeordnet, dass: ein
Substrat 4, das aus einem Polyimidsubstrat oder einem Druckträger besteht,
als Träger
verwendet wird, und ein Halbleiterchip 2 und ein kleinerer
Halbleiterchip 1 in dieser Reihenfolge auf und über dem
Substrat 4 gestapelt sind. Durch Verwendung von Die-Klebeschichten 9 sind
das Substrat 4 und der Halbleiterchip 4 miteinander
verbunden und der Halbleiterchip 1 und der Halbleiterchip 2 sind
ebenso miteinander verbunden.
-
Die
Halbleiterchips 1 und 2 weisen jeweils drahtbondbare
Bondpads 15 ⋯ und 25 auf,
von denen jedes eine Verbindung mit externen Komponenten ermöglicht.
Die Bondpads 15 ⋯ und 25 ⋯ sind jeweils
mit Bondan schlössen 6 verbunden,
die sich auf dem Substrat 4 befinden. Wie in 9(b) gezeigt ist, wird beim Verbinden dieser Elemente
häufig
ein Drahtbondverfahren unter Zuhilfenahme eines Metalldrahtes wie
den Drähten 8 verwendet.
Das Drahtbondverfahren wird auch dann verwendet, falls der Träger ein
Leiterrahmen (Lead Frame) ist.
-
Es
gilt zu berücksichtigen,
dass auch ein Fall auftreten kann, bei dem die Bondpads des gestapelten
Halbleiterchips nicht mit den auf dem Substrat bereitgestellten
Bondanschlüssen
verbunden sind, sondern mit Bondpads eines weiteren gestapelten
Halbleiterchips.
-
Falls,
wie oben erläutert
wurde, die Halbleiterchips gestapelt sind und der Chip und das Substrat elektrisch
miteinander durch Drahtbonden verbunden sind, sind die Chips gestapelt,
so dass die Größen der
Chips nach oben hin abnehmen. Diese Anordnung dient dazu, dass der
gestapelte Halbleiterchip nicht die Bondpads des unteren Chips bedeckt. Die
Bondanschlüsse
des Substrats sind außerhalb des
untersten Halbleiterchips angeordnet. Falls der oberste Halbleiterchip
und der unterste Halbleiterchip voneinander hinsichtlich der Chipgröße abweichen, ist
ein Abstand zwischen dem Bondpad des obersten Halbleiterchips und
dem Bondanschluss des Substrats lang, so dass auch eine Drahtlänge groß wird.
-
Falls
bei der auf vorgehende Weise angeordneten Systemgehäuse-Halbleitervorrichtung
ein Logik/Analog LSI auf einem Speicher LSI gestapelt wird und diese
miteinander drahtgebondet werden, tritt das folgende Problem auf.
-
Oft
ist der Logik-Analog LSI im Hinblick auf die Chipgröße erheblich
kleiner als der Speicher LSI. Somit erfolgt die Halbleitervorrichtungsanordnung derart,
dass der Logik/Analog LSI, der im Hinblick auf die Chipgröße verschieden
von dem Speicher LSI ist, auf dem Speicher LSI gestapelt wird und
diese miteinander drahtgebondet werden, wobei der Draht länger gewählt wird,
so dass dieser brüchig
wird und abbröckelt,
wenn die Halbleiterchips abgedichtet werden. Zudem tritt ein weiteres
Problem auf: der Draht hängt
aufgrund seines Gewichtes durch, so dass dieser einen weiteren Draht
und eine Kante des unteren Halbleiterchips berührt. Um dieses Problem zu lösen, wurden
die folgenden Verfahren vorgeschlagen.
-
Beispielsweise
schlägt
die ungeprüfte
Japanische Patentoffenlegung Nr.
257307/2001 (Tokukai 2001-257307)(Veröffentlichungsdatum: 21. September
2001) folgende Anordnung vor: ein Halbleiterchip wird auf einem
weiteren Halbleiterchip mit einer Verdrahtungsebene, die vorab auf
dessen Schaltkreisoberfläche
ausgebildet wurde, gestapelt und die Verdrahtungsebene dient der
Signalweiterleitung von einem Bonddraht, der sich vom obe ren Halbleiterchip aus
erstreckt. Eine solche Anordnung führt zu einer größeren Verdrahtungslänge einer
einzelnen Schleife.
-
Zudem
offenbart die ungeprüfte
Japanische Patentoffenlegung Nr.
76250/2002 (Tokukai 2002-76250)(Veröffentlichungsdatum: 15. März 2002)
eine solche Anordnung, bei der ein Polyimidband, auf dem eine Verdrahtungsebene
zur Signalweiterleitung von einem Bonddraht vorgesehen ist, zwischen
dem oberen Halbleiterchip und dem unteren Halbleiterchip positioniert
ist. Eine solche Anordnung verlängert
die Verdrahtungslänge
für eine
einzelne Schleife.
-
Bei
der oben beschriebenen herkömmlichen Halbleitervorrichtung
mit der Verdrahtungsebene auf der Schaltkreisoberfläche ist
es erforderlich, einen Schritt zum zusätzlichen Ausbilden der Verdrahtungsebene
zur Weiterverdrahtung des Bonddrahts auf dem fertiggestellten Halbleiterchip
durchzuführen.
Dies führt
zu einem Problem dahingehend, dass sich eine elektrische Eigenschaft
eines Halbleiterelements in dem Halbleiterchip mit der Verdrahtungsebene
aufgrund von Schädigungen,
die durch Sputtern eines Aluminiumfilms und Durchführen eines
Fotolithographieprozesses wie eines Belichtungs- und Ätzprozesses,
während
dem Ausbilden der Verdrahtungsebene auftreten, verschlechtert.
-
Wird
beim Ausbilden der Verbindungen, d. h. Verdrahtungen, der Verdrahtungsebene
ein Ätzlack während eines
zusätzlichen
Ausbildens einer isolierenden Schicht auf dem Bondpad des vorgehend
fertig gestellten Halbleiterchips erzeugt oder entfernt, verbleibt
Schmutzmaterial auf einer Oberfläche
des Bondpads. Dies führt
dann zu dem Problem, dass das Schmutzmaterial die Bondstärke der
Drahtbondung verschlechtert.
-
Wird
beim Drahtbonden zudem eine Belastung auf das Bondpad der Verdrahtungsebene,
die auf dem Halbleiterchip mit der Verdrahtungsebene ausgebildet
ist, ausgeübt,
kann das Halbleiterelement, das unterhalb des Bondpads der Verdrahtungsebene
ausgebildet ist, aufgrund der Belastung beschädigt werden.
-
Bei
der Halbleitervorrichtung, bei der die Verdrahtungsebene durch Ausbilden
von Verbindungen auf einem Polyimidband erzeugt wurde, tritt ein
Problem dahingehend auf, dass es schwieriger wird, feine Leitungen
zu erzeugen als dies bei der oben beschriebenen Technik zum Ausbilden
der Verdrahtungsebene auf dem Halbleiterchip der Fall ist. Dies hat
folgende Ursachen: da diese Techniken im Hinblick auf ein Material
und eine Fotolackvorrichtung voneinander verschieden sind, kann
im Falle des Ausbildens der Verdrahtungsebene auf dem Halbleiterchip
ein minimaler Leitungsabstand nicht kleiner als 1 μm gewählt werden,
jedoch kann beim Ausbilden der Leitungen auf dem Polyimidband ein
minimaler Verbindungsabstand mit einer gegenwärtigen Technik bestenfalls
auf 50 bis 60 μm
eingestellt werden.
-
Zudem
kann Polyimid, das ein Material für die Verdrahtungsebene darstellt,
Wasser einfacher absorbieren als weitere Materialien. Dies kann
zum sogenannten Reflow-Riss (Reflow Crack) führen. Reflow-Riss bedeutet,
dass bei Anordnung der Halbleiterpackung auf dem Substrat durch
thermisches Verfließen
absorbiertes Wasser aufbauscht, so dass die Verdrahtungsebene und
der darauf ausgebildete Halbleiterchip abblättern. Dies führt zu dem
Problem, dass die Qualität
der Halbleitervorrichtung abnimmt.
-
Weitere
Information, welche den Stand der Technik betrifft, findet sich
in
US 2001/020735 ,
in welcher eine Verdrahtungsebene auf einer einen Schaltkreis ausbildenden
Oberfläche
eines IC Chips im Bereich einer Fläche vorgesehen ist, die verschieden
ist von einer Fläche
mit nach außen
führenden
Elektroden.
-
In
US 5,789,816 wird ein Mehrfachchip-IC Gehäuse angegeben,
das eine Mehrzahl von Chips beinhaltet. Das Mehrfachchip-IC Gehäuse enthält einen
Leiterrahmen, wenigstens einen auf dem Leiterrahmen montierten IC
Chip und wenigstens einen auf einer zweiten Fläche des Leiterrahmens montierten Dummy-Chip.
-
US 2002/140110 beschreibt
ein Verdrahtungssubstrat mit einer Halbleiterchipmontageoberfläche. Die
Halbleiterchipmontageoberfläche
ist mit einer Mehrzahl teilweise überlappender Chipmontageflächen ausgestattet,
die der Montage einer Mehrzahl von Halbleiterchip-Typen verschiedener
Größen dienen.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die
Erfindung wurde im Hinblick auf obiges Problem ausgearbeitet und
dient der Bereitstellung einer Halbleitervorrichtung, bei der ein
funktionelles Element (Schaltkreiselement, Halbleiterelement) wie ein
Speicherelement und ein Logikelement, die jeweils in einem der auf
einem Träger
gestapelten Halbleiterchips ausgebildet sind, davor bewahrt wird, hinsichtlich
der elektrischen Eigenschaften beeinträchtigt zu werden, und ebenso
soll eine Abnahme der Drahtbondstärke verhindert werden und ein
feinerer Leitungsabstand der Leitungen zum Weiterverbinden eines
darauf anzubringenden Bonddrahts ermöglicht werden.
-
Die
Erfindung ist in Anspruch 1 definiert.
-
Um
obige Probleme zu lösen,
enthält
die Halbleitervorrichtung dieser Erfindung, in der ein oder mehrere
Halbleiterchips mit jeweils einer nach außen führenden Elektrode auf einem
Träger
gestapelt sind, einen zwischen geschalteten Chip, auf dem ein oder
mehrere Verbindungsleitungen ausgebildet sind, wobei: die nach außen führende Elektrode,
welche auf wenigstens einem der Halbleiterchips ausgebildet ist,
mit der Verbindungsleitung des zwischengeschalteten Chips durch
Drahtbonden verbunden ist, und die nach außen führende Elektrode, welche mit
der Verbindungsleitung verbunden und auf dem Halbleiterchip vorgesehen
ist, die Verbindungsleitung weiter verbindet, um mit einer Elektrode
einer auf dem Träger
oder einem weiteren der Halbleiterchips vorgesehenen Leitung elektrisch
verbunden wird.
-
Gemäß dieser
Anordnung wird der zwischengeschaltete Chip, der mit einer oder
mehrerer Verbindungsleitungen ausgestattet ist, z. B. zwischen den
gestapelten Halbleiterchips oder auf dem Träger angeordnet, so dass dieser
an der Oberseite in einer Stapelrichtung positioniert ist. Zudem
ist die nach außen
führende
Elektrode, die auf dem Halbleiterchip vorgesehen ist, mit der Verbindungsleitung
des zwischengeschalteten Chips verbunden und verbindet die Verbindungsleitung
weiter, so dass eine elektrische Verbindung mit einer Elektrode
des Trägers oder
einem weiteren Halbleiterchip vorliegt. Beim Verbinden der nach
außen
führenden
Elektrode, die auf dem Halbleiterchip vorgesehen ist, mit der Elektrode
des Trägers
oder eines weiteren Halbleiterchips, ist es möglich, den zwischengeschalteten
Chip mit zu verbinden, so dass es möglich wird, die Länge eines
Drahts beim Drahtbonden zu verkürzen.
Dadurch wird es möglich,
folgendes Problem zu unterdrücken:
der Draht wird brüchig,
falls dieser lang wird, und dieser hängt aufgrund seines Gewichtes durch,
was dazu führt,
dass dieser einen weiteren Draht berührt als auch eine Kante des
unteren Halbleiterchips.
-
Im
Gegensatz zu einer herkömmlichen
Halbleitervorrichtung, bei der eine Verdrahtungsebene auf einem
beliebigen der gestapelten Halbleiterchips vorgesehen ist, wird
bei dem Aufbau gemäß dieser
Erfindung der zwischengeschaltete Chip einschließlich der Verbindungsebene
genutzt, so dass es nicht erforderlich ist, einen Vorgang wie Sputtern
und Fotolithographie zum Ausbilden einer Verdrahtungsebene auf dem
Halbleiterchip durchzuführen,
um die Leitungen auszubilden. Somit führt diese Anordnung nicht zu
dem Problem, dass die Ausbildung der Verdrahtungsebene die elektrische
Eigenschaft des Halbleiterelements im Halbleiterchip verschlechtert.
-
Zudem
wird die Verdrahtungsebene bei der herkömmlichen Halbleitervorrichtung,
bei der diese auf dem Halbleiterchip vorgesehen ist, erzeugt, nachdem
ein Bondpad auf dem Halbleiterchip als Elektrode ausgebildet wurde.
Somit ist es erforderlich, einen Ätzlack auszubilden und zu entfernen,
so dass Schmutzmaterial auf einer Oberfläche des Bondpads verbleibt.
Folglich nimmt die Verbindungsstärke
bei der Drahtbondung ab. Anderer seits wird die Verdrahtungsebene
bei dem erfindungsgemäßen Aufbau
nicht ausgebildet, so dass die Verbindungsstärke beim Drahtbonden nicht
abnimmt. Wird zudem eine Belastung auf die Verdrahtungsebene beim Drahtbinden
der herkömmlichen
Halbleitervorrichtung ausgeübt,
können
die Verbindungen auf dem Halbleiterchip, die unterhalb der Verdrahtungsebene positioniert
sind, Schaden nehmen. Jedoch unterbinden bei dem erfindungsgemäßen Aufbau
eine Dicke und Härte
des zwischengeschalteten Chips die beim Drahtbonden ausgeübte Belastung.
-
Somit
ist es gemäß dieser
Anordnung möglich
zu verhindern, dass das Halbleiterelement, das in jedem der mehreren
auf dem Träger
gestapelten Halbleiterchips ausgebildet ist, sich in den elektrischen
Eigenschaften verschlechtert und physikalisch beschädigt wird,
und es ist zudem möglich,
die Drahtbondstärke
zu verbessern.
-
Für ein weitergehendes
Verständnis
der Natur und der Vorteile dieser Erfindung wird Bezug auf die folgende
detaillierte Beschreibung mit Bezug auf die begleitenden Abbildungen
genommen.
-
KURZBESCHREIBUNG DER ABBILDUNGEN
-
1(a) zeigt eine Aufsicht zum Aufbau einer Halbleitervorrichtung
gemäß einer
Ausführungsform
1 der Erfindung.
-
1(b) zeigt eine Querschnittsansicht entlang von
A-A' von 1(a).
-
2(a) zeigt eine Aufsicht eines Aufbaus einer Halbleitervorrichtung
gemäß einer
Ausführungsform
2 der Erfindung.
-
2(b) zeigt eine Querschnittsansicht entlang von
B-B' von 2(a).
-
3(a) zeigt eine Aufsicht eines Aufbaus einer Halbleitervorrichtung
gemäß einer
Ausführungsform
3 der Erfindung.
-
3(b) zeigt eine Querschnittsansicht entlang von
C-C' von 3(a).
-
4 zeigt
eine Aufsicht eines Aufbaus auf einen zwischengeschalteten Chip
einer Halbleitervorrichtung gemäß einer
Ausführungsform
4 der Erfindung.
-
5(a) zeigt eine Aufsicht einer Halbleitervorrichtung,
in der Halbleiterchips auf und über
dem in 4 gezeigten zwischengeschalteten Chip gestapelt
sind.
-
5(b) zeigt eine Querschnittsansicht entlang von
D-D' von 5(a).
-
6 zeigt
eine Aufsicht eines zwischengeschalteten Chips einer Halbleitervorrichtung
gemäß einer
Ausführungsform
5 der Erfindung.
-
7 zeigt
eine Aufsicht einer Halbleitervorrichtung, in der Halbleiterchips
auf und über
dem in 6 gezeigten zwischengeschalteten Chip gestapelt
sind.
-
8 zeigt
eine Aufsicht einer Halbleitervorrichtung, in der weitere Halbleiterchips
auf und über dem
in 6 gezeigten zwischengeschalteten Chip gestapelt
sind.
-
9(a) zeigt eine Aufsicht eines Aufbaus einer herkömmlichen
Halbleitervorrichtung.
-
9(b) zeigt eine Querschnittsansicht entlang von
E-E' von 9(a).
-
BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
-
[Ausführungsform
1]
-
Die
nachfolgende Beschreibung erläutert eine
Ausführungsform
der Halbleitervorrichtung gemäß der Erfindung
mit Bezug auf 1(a) und 1(b).
Es gilt zu berücksichtigen,
dass die Erfindung nicht hierauf beschränkt ist.
-
1(a) zeigt eine Aufsicht, die durch Betrachten
der Halbleitervorrichtung dieser Ausführungsform von oben entlang
einer Stapelrichtung erzielt wird, und 1(b) zeigt
eine Querschnittsansicht entlang von A-A' der 1(a).
-
(Aufbau der Halbleitervorrichtung)
-
Wie
in 1(a) und 1(b) gezeigt
ist, ist die Halbleitervorrichtung dieser Ausführungsform derart aufgebaut,
dass: ein Substrat 4 als Träger verwendet wird, und ein
Halbleiterchip 2, ein zwischengeschalteter Chip 3 und
ein Halbleiterchip 1 in dieser Reihenfolge auf und über dem
Träger
gestapelt sind. Es gilt zu berücksichtigen,
dass unter Verwendung von Die-Klebeschichten 9 das
Substrat 4 und der Halbleiterchip 2 sowie der
Halbleiterchip 2 und der zwischengeschaltete Chip 3 als
auch der zwischengeschaltete Chip 3 und der Halbleiterchip 1 miteinander
verbunden sind.
-
Das
Substrat 4 besteht aus einem Element, das durch Ausbilden
einer Verdrahtungsebene auf einer isolierenden Schicht wie einer
dünnen
Platte aus einer anorganischen Substanz erhalten wird. Auf der Verdrahtungsebene
werden Bondanschlüsse 6 ⋯ zur Verbindung
des Substrats 4 mit den Halbleiterchips 1 und 2 ausgebildet.
Jeder der Bondanschlüsse 6 ⋯ wird als
Elektrodenpad einer nach außen
geführten
Elektrode verwendet, um eine Verbindung mit der Außenwelt
herzustellen, als auch als Bondpad, das drahtgebondet wird. Es gilt
zu beachten, dass als dünne
Platte aus anorganischer Substanz bevorzugt ein Harzfilm, ein Harz
enthaltendes Glass Cloth Basismaterial, Keramik und dergleichen
verwendet werden. Falls eine Halbleitervorrichtung mit einer Produktionsmodellgröße bereitgestellt
wird, kann ein Leiterrahmen als Substrat 4 verwendet werden.
Wird ein Substrat aus isolierendem Harz verwendet, so ist es möglich, eine
Halbleitervorrichtung mit einer Anordnung hoher Dichte anzugeben.
-
Der
Halbleiterchip 1 beinhaltet eine Verdrahtung (nicht gezeigt),
die auf einer Oberseite in der Stapelrichtung ausgebildet ist sowie
Bondpads 15 ⋯. Der
Halbleiterchip 2 enthält
eine Verdrahtung (nicht gezeigt), die auf einer Oberseite in der
Stapelrichtung ausgebildet ist sowie Bondpads 25 ⋯ Jedes
der Bondpads 15 ⋯ wird
als Elektrodenpad einer nach außen
geführten
Elektrode verwendet, um eine Verbindung zur Außenwelt herzustellen, sowie
als Bondpad, das drahtgebondet werden soll. Zudem wird jedes der
Bondpads 25 ⋯ als
Elektrodenpad einer nach außen
führenden
Elektrode verwendet, als auch als Bondpad, das drahtgebondet werden
soll. Jeder der Halbleiterchips 1 und 2 ist auf
gewöhnliche Weise
eingerichtet, so dass ein funktionelles Element (Schaltkreiselement)
wie ein Transistor auf einem Siliziumsubstrat ausgebildet ist. In
bevorzugter Weise ist die Verdrahtungsebene des Halbleiterchips 1 mit einem
isolierenden Film, auf den mit Passivierungsfilm (Oberflächenschutzfilm)
aus Si oder Polyimid Bezug genommen wird, bedeckt, so dass die Bondpads 15 ⋯ freiliegend
verbleiben, und in bevorzugter Weise ist die Verdrahtungsebene des
Halbleiterchips 2 mit einem isolierenden Film bedeckt,
der als Passivierungsfilm (Oberflächenschutzfilm) bezeichnet
wird und aus Si oder Polyimid besteht, so dass die Bondpads 25 ⋯ freiliegend
verbleiben.
-
Der
zwischengeschaltete Chip 3 ist als Dummy-Halbleiterchip
ausgebildet, der kein funktionelles Element aufweist. Auf dem zwischengeschalteten Chip 3 ist
eine Verdrahtungsebene vorgesehen. Die Verdrahtungsebene weist einer
Drahtbondung unterziehbare erste Bondpads 35a ⋯, einer
Drahtbondung unterziehbare zweite Bondbads 35b ⋯, und Leitungen 7 ⋯ auf, welche
eine Verbindung zur Außenwelt
herstellen. In der Verdrahtungsebene sind die ersten Bondpads 35a ⋯ auf der
Seite in der Nähe des
Halbleiterchips 2 positioniert, und die zweiten Bondpads 35b ⋯ sind auf
der zum Halbleiterchip 1 im Vergleich zu den ersten Bondpads 35a ⋯ näheren Seite
angeordnet. Jede der Verbindungen 7 verbindet jeweils eines
der ersten Bondpads 35a mit jeweils einem der zweiten Bondpads 35b ⋯. In dieser
Ausführungsform
erstrecken sich Verbindungsleitungen von den Leitungen 7 ⋯, den ersten
Bondpads 35a ⋯ und
den zweiten Bondpads 35b ⋯.
-
Es
gilt zu berücksichtigen,
dass eine Anordnung der Verbindungsleitung nicht auf die vorhergehende
Anordnung beschränkt
ist. Falls es beispielsweise möglich
ist, die Leitungen 7 ⋯ direkt
einer Drahtbondung zu unterziehen, ist es nicht erforderlich, die
Bondpads auf den Verbindungslei tungen bereitzustellen. Darüber hinaus
können
lediglich die ersten Bondpads 35a ⋯ als Verbindungsleitungen verwendet
werden.
-
In
dieser Ausführungsform
sind die ersten Bondpads 35a ⋯ entlang eines Rands des zwischengeschalteten
Chips 3 angeordnet. Darüber
hinaus sind die zweiten Bondpads 35b ⋯ entlang eines Rands des ersten
Halbleiterchips 1 angeordnet und von den ersten Bondpads 35a ⋯ umgeben.
Darüber hinaus
sind all die Leitungen 7 ⋯ in allen Richtungen von den
zweiten Bondpads 35b ⋯ zu
den ersten Bondpads 35a angeordnet und kreuzen einander nicht.
Es gilt zu berücksichtigen,
dass eine Oberfläche
der Verdrahtungsebene in bevorzugter Weise mit einem Passivierungsfilm
bedeckt ist, so dass die ersten Bondpads 35a ⋯ und die
zweiten Bondpads 35b freiliegend verbleiben.
-
Der
zwischengeschaltete Chip 3 wird ausgebildet, indem einer
Scheibe aus demselben Material und mit derselben Struktur wie beim
Halbleiterchip 1 und/oder Halbleiterchip 2, die über/auf
dem Substrat 4 gestapelt sind, verwendet wird. Durch Verwenden desselben
Prozesses und derselben Vorrichtung wie beim Ausbilden der Verdrahtungsebene
auf dem Halbleiterchip 1 und/oder dem Halbleiterchip 2,
die über/auf
dem Substrat 4 gestapelt sind, werden die ersten Bondpads 35a ⋯, die zweiten
Bondpads 35b ⋯ und
die Leitungen 7 ⋯ auf
dem zwischengeschalteten Chip 3 ausgebildet. Somit ist
es beim Ausbilden des zwischengeschalteten Chips 3 möglich, denselben
Prozess und dieselbe Vorrichtung wie beim Ausbilden des Halbleiterchips 1 und/oder
des Halbleiterchips 2 zu verwenden, so dass es möglich wird,
die Herstellungskosten und die Herstellungsdauer, welche zum Ausbilden
des zwischengeschalteten Chips 3 erforderlich sind, zu
reduzieren. Falls darüber
hinaus die Verdrahtungsebene auf die beim Ausbilden des Halbleiterchips 1 und/oder
des Halbleiterchips 2 verwendete Scheibe ausgebildet wird,
ist es möglich, den
minimalen Leitungsabstand auf nicht mehr als 1 μm einzustellen, so dass es möglich wird,
die Verdrahtungsebene des zwischengeschalteten Chips 3 derart
fein zu gestalten, dass der Leitungsabstand nicht mehr als 1 μm beträgt.
-
In
dieser Ausführungsform
wird das Drahtbonden unter Verwenden des zwischengeschalteten Chips 3 ausgeführt. Jedes
der Bondpads 15 ⋯ auf den
Halbleiterchips 1 und jeder der Bondanschlüsse 6 ⋯ auf dem
Substrat 4 sind elektrisch miteinander über die Drähte 8 und den zwischengeschalteten Chip 3 verbunden.
Es gilt zu berücksichtigen,
dass für
die Drähte 8 vorzugsweise
ein feiner Draht aus Gold oder Aluminium verwendet wird.
-
(Schritte zum Herstellen der Halbleitervorrichtung)
-
Die
nachfolgende Beschreibung erläutert
sequenziell die Schritte zum Ausbilden der Halbleitervorrichtung
dieser Ausführungsform.
- (a) Der Halbleiterchip 2, der zwischengeschaltete Chip 3 und
der Halbleiterchip 1 sind in dieser Reihenfolge auf und über der
Oberseite des Substrats 4 positioniert und dann fixiert.
Durch Verwenden der Die-Klebeschichten 9, sind die entsprechenden
Chips miteinander verbunden und ebenso sind der Halbleiterchip 2 und
das Substrat 4 miteinander verbunden.
- (b) Die Bondpads 25 ⋯ auf dem zweiten Halbleiterchip 2 und
die Bondanschlüsse 6 ⋯ auf dem Substrat 4 sind über die
Drähte 8 elektrisch
miteinander verbunden.
- (c) Die Bondpads 15 ⋯ auf dem Halbleiterchip 1 und
die zweiten Bondpads 35b ⋯ auf dem zwischengeschalteten
Chip 3 sind über
die Drähte 8 elektrisch
miteinander verbunden.
- (d) Die ersten Bondpads 35a auf dem zwischengeschalteten
Chip 3 und einige der Bondanschlüsse 6 ⋯, die nicht
nicht mit den Bondpads 35 ⋯ verbunden sind, sind miteinander
elektrisch über
die Drähte 8 ⋯ verbunden.
-
Wie
oben erläutert
wurde, sind die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a jeweils
miteinander über
die Leitungen 7 verbunden. Somit verbinden die Drähte 8 ⋯ die Bondpads 15 ⋯ auf dem
ersten Halbleiterchip 1 elektrisch mit den Bondanschlüssen 6 ⋯ auf dem
Substrat 4 über
die zweiten Bondpads 35b ⋯, die Leitungen 7 ⋯, und die
ersten Bondpads 35a ⋯.
-
Es
gilt zu berücksichtigen,
siehe 1(a), dass die an die Bondanschlüsse 6 angeschlossenen Drähte 8 ⋯ einander
in einer horizontalen Richtung nicht kreuzen, so dass die Drähte 8 ⋯ mit dem
Bondpad 25 ⋯ auf
dem ersten Halbleiterchip 2 in der entlang von A-A' aufgenommenen Querschnittsansicht nicht
unterhalb der Drähte 8 ⋯ zum Verbinden
der Bondanschlüsse 6 ⋯ mit den
ersten Bondpads liegen. Um jedoch darzulegen, dass die mit den Bondanschlüssen 6 ⋯ verbundenen
Drähte 8 ⋯ einander nicht
in einer vertikalen Richtung kreuzen, zeigt 1(b) der
Einfachheit halber eine von der in 1(a) gezeigte
verschiedene Ansicht.
-
Wie
in dieser Ausführungsform
in 1(a) gezeigt ist, sind die Drähte 8 jeweils
derart drahtgebondet, dass diese einander nicht kreuzen. Dies basiert
auf den folgenden beiden Gründen.
(a) Die Bondpads 35b ⋯ des
zwischengeschalteten Chips 3 sind um den Halbleiterchip 1 in
derselben Reihenfolge angeordnet wie die Bondpads 15 ⋯, und (b)
die Bondpads 35a ⋯ des
zwischengeschalteten Chips 3 sind mit den Bondanschlüssen 6 ⋯ drahtgebondet und
treten zwischen die Drähte 8 ⋯,welche
die Bondpads 25 ⋯ des
Halbleiterchips 2 mit den Bondanschlüssen 6 ⋯ des Substrats 4 verbinden.
Bei einer derartigen Anordnung berühren die Drähte 8 einander nicht,
so dass es möglich
wird, einen Nachteil wie etwa einen Kurzschluss zu verhindern, so
dass die elektrische Verbindung zwischen den Elektroden des Halbleiterchips 1 und
den Elektroden des Substrats 4 sichergestellt wird.
-
Zudem
sind in dieser Ausführungsform
alle Bondpads 15 des ersten Halbleiterchips 1 mit
den zweiten Bondpads 35b des zwischengeschalteten Chips 3 verbunden;
diese können
jedoch auch mit den Bondpads 25 ⋯ des Halbleiterchips 2 verbunden sein.
Somit kann eine Anordnung vorliegen, bei der Bondpads auf einem
Halbleiterchip mit Bondpads eines weiteren Halbleiterchips verbunden
sind.
-
[Ausführungsform
2]
-
Die
nachfolgende Beschreibung erläutert eine
weitere Ausführungsform
der Halbleitervorrichtung dieser Erfindung mit Bezug auf 2(a) und 2(b).
Es gilt zu berücksichtigen,
dass im Hinblick auf die Einfachheit der Beschreibung dieselben
Bezugskennzeichen für
Elemente verwendet werden, die dieselbe Funktion wie die in der
Ausführungsform 1
erläuterten
Elemente aufweisen und es wird auf eine Beschreibung derselben verzichtet.
-
2(a) zeigt eine Aufsicht, die bei Ansicht der
Halbleitervorrichtung dieser Ausführungsform von oben entlang
einer Stapelrichtung erzielt wird, und 2(b) zeigt
eine Querschnittsansicht entlang von B-B' von 2(b).
Wie in 2(a) und 2(b) gezeigt
ist, ist die Halbleitervorrichtung dieser Ausführungsform derart angeordnet,
dass: der Halbleiterchip 2 auf einer Oberseite des Substrats 4 gestapelt
ist und der Halbleiterchip 1 und der zwischengeschaltete
Chip 3 hierauf Seite an Seite positioniert sind. Es gilt
zu berücksichtigen,
dass unter Verwendung der Die-Klebeschichten 9 das Substrat 4 und der
Halbleiterchip 2, der Halbleiterchip 2 und der
zwischengeschaltete Chip 3 als auch der Halbleiterchip 2 und
der Halbleiterchip 1 miteinander verbunden sind.
-
Bei
den entlang von Randseiten des Halbleiterchips 1 angeordneten
Bondpads 15 ⋯ sind
einige Pads, die näher
zum zwischengeschalteten Chip 3 positioniert sind, mit
den zweiten Bondpads 35b des zwischengeschalteten Chips 3 über Drähte 8 ⋯ verbunden.
Die zweiten Bondpads 35b ⋯ und die ersten Bondpads 35a sind
miteinander über
die Leitungen 7 ⋯ verbunden.
Darüber
hinaus sind die ersten Bondpads 35a ⋯ und die Bondanschlüsse 6 ⋯ über die Drähte 8 ⋯ verbunden.
Zudem sind mittels der Drähte 8 ⋯ einige
der Bondpads 15 ⋯,
welche nicht mit den zweiten Bondpads 35b ⋯ verbunden
sind, und Bondpads 25 ⋯ des
zweiten Halbleiterchips 2 mit einigen der Bondanschlüsse 6 ⋯, die nicht
mit den ersten Bondpads 35a verbunden sind, verbunden.
Somit sind lediglich die Bondpads 15 ⋯, die auf einer Randseite
in der Nähe
des zwischengeschalteten Chips 3 positioniert sind, elektrisch
mit den Bondanschlüssen 6 ⋯ des Substrats 4 über Drähte 8 ⋯ und den
zwischengeschalteten Chip 3 elektrisch verbunden.
-
Als
Schritte zum Herstellen der Halbleitervorrichtung dieser Erfindung
wird zunächst
der Halbleiterchip 2 auf der Oberseite des Substrats 4 ausgebildet,
und der zwischengeschaltete Chip 3 und der Halbleiterchip 1 werden
Seite an Seite auf dem Halbleiterchip 2 ausgebildet und
dann werden diese fixiert. Unter Verwendung der Die-Klebeschichten 9 werden
das Substrat 4 und der Halbleiterchip 2, der Halbleiterchip 2 und
der Halbleiterchip 1 als auch der Halbleiterchip 2 und
der zwischengeschaltete Chip 3 miteinander verbunden. Nachfolgend
werden die Bondpads 25 ⋯ auf dem Halbleiterchip 2 und
die Bondanschlüsse 6 ⋯ auf dem
Substrat 4 über
die Drähte 8 ⋯ miteinander
verbunden.
-
Nachfolgend
werden die Bondpads 15 ⋯, die auf einer Randseite
des ersten Halbleiterchips 1 positioniert sind, wobei die
Seite nahe zum zwischengeschalteten Chip 3 liegt, und die
zweiten Bondpads 35b ⋯ auf
dem zwischengeschalteten Chip 3 elektrisch miteinander über die
Drähte 8 verbunden. Nachfolgend
werden die ersten Bondpads 35a auf dem zwischengeschalteten
Chip 3 und einige der Bondanschlüsse 6 ⋯, die nicht
mit den Bondpads 25 ⋯ auf
dem Halbleiterchip 2 verbunden sind, elektrisch miteinander über die
Drähte 8 ⋯ verbunden.
-
Zudem
werden (i) einige Bondpads 15 ⋯, die verschieden sind von
den Bondpads 15 ⋯ entlang
einer Randseite des Halbleiterchips, die nahe zum zwischengeschalteten
Chip 3 liegt, und (ii) einige Bondanschlüsse 6 ⋯, die verschieden
sind von den Bondanschlüssen 6 ⋯, welche
mit den Bondpads 25 ⋯ auf
dem Halbleiterchip 2 und den ersten Bondpads 35a auf
dem zwischengeschalteten Chip 3 verbunden sind, elektrisch
miteinander über
die Drähte 8 verbunden.
-
Um,
wie in 1(b) gezeigt ist, darzustellen, dass
die mit den Bondanschlüssen 6 ⋯ verbundenen Drähte 8 ⋯ einander
nicht kreuzen, zeigt 2(b) zur
Vereinfachung der Beschreibung eine Darstellung der Drahtbindung,
die verschieden ist von der Darstellung in 2(a).
-
Gemäß der Anordnung
dieser Ausführungsform
sind der Halbleiterchip 1 und der zwischengeschaltete Chip 3 Seite
an Seite auf dem Halbleiterchip 2 positioniert und es existiert
ein Gebiet, das eine Drahtbindung ermöglicht. Solange ein derartiger Aufbau
erfolgt, ist es selbst bei Stapelung des zwischengeschalteten Chips
möglich,
die Halbleitervorrichtung ohne Dickenvergrößerung der gestapelten Chips
herzustellen.
-
[Ausführungsform
3]
-
Die
nachfolgende Beschreibung erläutert eine
weitere Ausführungsform
der Halbleitervorrichtung dieser Erfindung mit Bezug auf 3(a) und 3(b).
Es gilt zu berücksichtigen,
dass zur Vereinfachung der Beschreibung dieselben Bezugskennzeichen
für Elemente
verwendet werden, die dieselbe Funktion wie die in Ausführungsform
1 erläuterten Elemente
aufweisen und es wird auf eine Beschreibung derselben verzichtet.
-
3(a) zeigt eine Aufsicht, die durch Ansicht der
Halbleitervorrichtung dieser Ausführungsform von oben entlang
einer Stapelrichtung erzielt wird, und 3(b) zeigt
eine Querschnittsansicht entlang von C-C' von 3(a).
Wie in 3(a) und 3(b) gezeigt
ist, ist die Halbleitervorrichtung dieser Ausführungsform derart angeordnet,
dass: der zwischengeschaltete Chip 3 auf einer Oberseite
des Substrats 4 gestapelt ist, und die Halbleiterchips 1 und 2 hierauf
in dieser Reihenfolge gestapelt sind. Somit ist der zwischengeschaltete
Chip 3 in dieser Ausführungsform
zwischen dem Substrat 4 und dem Halbleiterchip 2 ausgebildet.
-
Die
Bondpads 15 ⋯ des
Halbleiterchips 1 und die Bondpads 25 ⋯ des Halbleiterchips 2 sind mit
den zweiten Bondpads 35b ⋯ des zwischengeschalteten
Chips 3 verbunden, so dass jedes Bondpad 15 einem
zweiten Bondpad 35b zugeordnet ist und jedes Bondpad 25 einem
weiteren zweiten Bondpad 35b zugeordnet ist. Die zweiten
Bondpads 35b ⋯ und
die ersten Bondpads 35a ⋯ sind über die Leitungen 7 ⋯ miteinander
verbunden. Darüber
hinaus sind die ersten Bondpads 35a ⋯ und die Bondanschlüsse 6 ⋯ des Substrats 4 miteinander über die Drähte 8 ⋯ verbunden.
Somit sind die Bondpads 15 ⋯ des Halbleiterchips 1 und
die Bondpads 25 ⋯ des Halbleiterchips 2 elektrisch
mit den Bondanschlüssen 6 ⋯ auf dem
Substrat 4 über
die Drähte 8 ⋯ und den
zwischengeschalteten Chip 3 verbunden.
-
Als
Schritte zum Herstellen der Halbleitervorrichtung dieser Erfindung
werden zunächst
der zwischengeschaltete Chip 3, der Halbleiterchip 2 und der
Halbleiterchip 1 in dieser Reihenfolge auf und über dem
Substrat 4 gestapelt und dann fixiert. Mit Hilfe von Die-Klebeschichten 9 werden
die jeweiligen Chips miteinander verbunden und ebenso wird der zwischengeschaltete
Chip 3 und das Substrat 4 miteinander verbunden.
Dann werden die ersten Bondpads 35 ⋯ auf dem zwischengeschalteten
Chip 3 und die Bondanschlüsse 6 auf dem Substat 4 miteinander über die
Drähte 8 ⋯ elektrisch
verbunden. Die Bondpads 15 ⋯ auf dem Halbleiterchip 1 und
die zweiten Bondpads 35b ⋯ auf dem zwischengeschalteten
Chip 3 werden elektrisch miteinander über die Drähte 8 ⋯ verbunden.
Zudem werden (i) die Bondpads 25 ⋯ auf dem Halbleiterchip 2 und
(ii) einige zweite Bondpads 35b auf dem zwischengeschalteten Chip 3,
die von den zweiten Bondpads 35b ⋯, welche mit den Bondpads 15 ⋯ auf dem
Halbleiterchip 1 verbunden sind, verschieden sind, miteinander über die
Drähte 8 ⋯ elektrisch
verbunden.
-
Um
zur Vereinfachung der Beschreibung darzulegen, dass die Drähte 8 ⋯, welche
mit den Bondanschlüssen 6 ⋯ verbunden
sind, einander wie in 1(b) nicht
kreuzen, zeigt 3(b) eine Darstellung der Drahtbondung,
die verschieden ist von der in 3(a) gezeigten
Darstellung.
-
Gemäß der vorangehenden
Anordnung ist es möglich,
eine elektrische Verbindung mit Hilfe des zwischengeschalteten Chips
zu erreichen, selbst falls der Halbleiterchip 2 erheblich
kleiner ist als das Substrat 4.
-
[Ausführungsform
4]
-
Die
nachfolgende Beschreibung erläutert eine
weitere Ausführungsform
der Halbleitervorrichtung der Erfindung mit Bezug auf 4, 5(a), und 5(b).
Es gilt zu berücksichtigen,
dass zur Vereinfachung der Beschreibung dieselben Bezugskennzeichen
für Elemente
verwendet werden, die dieselbe Funktion wie die in der Ausführungsform
1 beschriebenen Elemente aufweisen, und es wird auf eine Beschreibung
derselben verzichtet.
-
4 zeigt
eine Aufsicht auf einen zwischengeschalteten Chip, der von den in
den Ausführungsformen
1 bis 3 gezeigten zwischengeschalteten Chips hinsichtlich der Leitungen
zum Verbinden der ersten Bondpads mit den zweiten Bondpads verschieden
ist. Wie in 4 gezeigt ist, sind die ersten Bondpads 35a ⋯ im zwischengeschalteten
Chip 30 dieser Ausführungsform,
wie auch im in 1(a) der Ausführungsform
1 gezeigten zwischengeschalteten Chip 3 entlang von Umfangsseiten
des zwischengeschalteten Chips 3 angeordnet. Zudem sind
die zweiten Bondpads 35b ⋯ derart angeordnet, dass diese von
den ersten Bondpads 35a ⋯ umgeben sind und entlang
von Umfangsseiten eines auf den zwischengeschalteten Chip 3 gestapelten
Chips positioniert sind.
-
Zudem
sind die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ miteinander über Leitungen 7 ⋯ verbunden.
Jeweils eine der Leitungen 7 ⋯ verbindet jeweils eines der
ersten Bondpads 35a ⋯ mit
einem der zweiten Bondpads 35b ⋯.
-
In
der Ausführungsform
1 sind alle Leitungen 7 in allen Richtungen von den zweiten
Bondpads 35b ⋯ zu
den ersten Bondpads 35a ⋯ angeordnet, ohne sich zu
kreuzen. In dieser Ausführungsform
ist die Anordnung, in der die Leitungen 7 ⋯ positioniert sind,
komplizierter. Dies wird nachfolgend erläutert.
-
Hierbei
wird ein Chip oder ein Substrat, das auf der unteren Seite des zwischengeschalteten Chips 3 vorgesehen
ist, als unteres Schichtsubstrat bezeichnet und ein auf einer Unterseite
des zwischengeschalteten Chips 3 gestapelter Chip wird
als oberes Schichtsubstrat bezeichnet. Zudem sind eine Mehrzahl
von Bondpads auf dem unteren Schichtsubstrat und eine Mehrzahl von
Bondpads auf dem oberen Schichtsubstrat jeweils miteinander über die ersten
Bondpads 35a ⋯,
die Leitungen 7 ⋯,
und die zweiten Bondpads 35b verbunden.
-
Falls
nun eine Reihenfolge, in der die Mehrzahl von Bondpads auf dem unteren
Schichtsubstrat angeordnet sind, verschieden ist von einer Reihenfolge,
in der die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat
angeordnet sind, führt
dies bei einer Anordnung der Leitungen 7 wie in der Ausführungsform
1 zu folgendem Problem. Die Drähte 8 ⋯, welche
(i) die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat oder
dem unteren Schichtsubstrat mit (ii) den ersten Bondpads 35a ⋯ oder den zweiten
Bondpads 35b verbinden, kreuzen einander.
-
Nun
sind in dieser Ausführungsform
die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ derart
angeordnet, dass sich die Drähte 8 ⋯, welche
die Mehrzahl von Bondpads auf dem oberen Schichtsubstrat mit den
zweiten Bondpads 35b ⋯, als
auch die Mehrzahl von Bondpads auf dem unteren Schichtsubstrat mit
den ersten Bondpads 35a ⋯ verbinden, nicht kreuzen.
Zudem sind die Leitungen 7 ringsum angeordnet, so dass
die ersten Bondpads 35a ⋯ und die zweiten Bondpads 35b ⋯ jeweils
miteinander verbunden sind und einander entsprechen. Die Leitungen 7 ⋯ sind ringsum
angeordnet und kreuzen einander nicht.
-
Beispielsweise
zeigt 4 eine Darstellung, bei der wenigstens ein Teil
der Leitungen 7 ⋯ (i)
die ersten Bondpads 35a ⋯, die entlang einer Seite
des zwischengeschalteten Chips 3 positioniert sind, mit (ii)
nicht nächst
benachbart zur vorhergehenden Seite des zwischengeschalteten Chips
positionierten zweiten Bondpads 35b ⋯ verbindet. Zudem sind die Leitungen 7 derart
positioniert, dass keine der Leitungen 7 ⋯ einander
kreuzen. Ebenso ist eine Anordnung möglich, bei der die Leitungen 7 ⋯ die entlang einer
Seite des zwischengeschalteten Chips 3 positionierten ersten
Bondpads 35a ⋯ mit
den zweiten Bondpads 35b ⋯, die entlang einer zur vorhergehenden
Seite nächst
benachbarten Seite eines oberen Chips positioniert sind, verbinden.
-
Auf
diese Weise wird eine Gesamtlänge
der Verbindungsleitung nicht notwendigerweise am kürzesten.
Solange die Leitungen 7 ⋯ die ersten Bondpads 35a mit
den jeweils zweiten Bondpads 35b ⋯ verbinden, so dass die Leitungen 7 ⋯ einander
nicht kreuzen, ist es möglich,
die Leitungen 7 auf beliebige Weise anzuordnen.
-
5(a) zeigt eine Aufsicht bei Betrachtung der Halbleitervorrichtung
einschließlich
des in 4 gezeigten zwischengeschalteten Chips von oben entlang
einer Stapelrichtung und 5(b) zeigt
eine Querschnittsansicht entlang von D-D' in 5(a). Wie
in 5(a) und 5(b) gezeigt
ist, ist die Halbleitervorrichtung dieser Ausführungsform derart aufgebaut,
dass: der Halbleiterchip 2, der zwischengeschaltete Chip 30 und
der Halbleiterchip 1 in dieser Reihenfolge auf und über einer
Oberseite des Substrats 4 gestapelt sind. Es gilt zu berücksichtigen,
dass über
die Die-Klebeschichten 9 das Substrat 4 und der Halbleiterchip 2 der
Halbleiterchip 2 und der zwischengeschaltete Chip 30 als
auch der zwischengeschaltete Chip 3 und der Halbleiterchip 1 miteinander verbunden
sind.
-
Alle
Drähte 8 sind
auf dieselbe Weise wie in 1(a) und 1(b) drahtgebondet.
-
Wie
auch in 1(a) und 1(b) sind ebenso
in der Halbleitervorrichtung dieser Ausführungsform die zweiten Bondpads 35b ⋯ und die
ersten Bondpads 35a ⋯ jeweils über die
Leitungen 7 untereinander verbunden. Somit verbinden die
Drähte 8 die
Bondpads 15 ⋯ elektrisch
mit den Bondanschlüssen 6 ⋯ über die
zweiten Bondpads 35b ⋯,
die Leitungen 7 und die ersten Bondpads 35a ⋯.
-
Gemäß der vorhergehenden
Anordnung der Leitungen 7 ist es selbst dann, wenn eine
Reihenfolge, in der die Bondpads 15 des Halbleiterchips 1 angeordnet
sind, verschieden ist von einer Reihenfolge, in der die Bondanschlüsse 6 ⋯ des Substrats 4 angeordnet
sind, möglich,
die entsprechenden Anschlüsse
miteinander zu verbinden, so dass die Drähte 8 ⋯ einander
nicht kreuzen. Somit ist es nicht notwendig, die Leitungen derart
zu gestalten, dass diese jeweils den gestapelten Halbleiterchips
auf dem Substrat 4 entsprechen, wodurch es einfacher wird,
das Substrat 4 zu gestalten und herzustellen.
-
[Ausführungsform
5]
-
Die
nachfolgende Beschreibung erläutert eine
weitere Ausführungsform
der Vorrichtung der Erfindung mit Bezug auf 6 bis 8.
Zur Vereinfachung der Beschreibung werden dieselben Bezugskennzeichen
für Elemente
verwendet, die dieselbe Funktion wie die in Ausführungsform 1 beschriebenen
Elemente aufweisen und es wird auf eine Beschreibung derselben verzichtet.
-
6 zeigt
eine Aufsicht eines zwischengeschalteten Chips, auf dem als zusätzliche
Bondpads dritte Bondpads zwischen einer Bahn der ersten Bondpads
und einer Bahn der zweiten Bondpads ausgebildet sind. Wie in 6 gezeigt
ist, beinhaltet ein zwischengeschalteter Chip 31 die dritten
Bondpads 35c, die zwischen einer Bahn der ersten Bondpads 35a und
einer Bahn der zweiten Bondpads 35b ⋯ positioniert sind. Jeweils
eine der Leitungen 7 ⋯ verbindet
eines der ersten Bondpads 35a mit einem der dritten Bondpads 35c ⋯ als auch
eines der dritten Bondpads 35c v mit einem der zweiten
Bondpads 35b ⋯.
-
In
dieser Ausführungsform
sind die ersten Bondpads 35a entlang von Umfangsseiten
des zwischengeschalteten Chips 3 positioniert. Zusätzlich sind
die dritten Bondpads 35c ⋯ derart angeordnet, dass diese
von den ersten Bondpads 35a ⋯ umgeben sind und entlang
der ersten Bondpads 35a ⋯ verlaufen. Zudem sind die
zweiten Bondpads 35b ⋯ derart
angeordnet, dass diese von den dritten Bondpads 35c ⋯ umgeben
sind und entlang der dritten Bondpads 35c verlaufen. Somit
sind die dritten Bondpads 35c derart positioniert, dass
diese von den ersten Bondpads 35a umgeben sind und die
zweiten Bondpads 35b sind derart positioniert, dass diese von
den dritten Bondpads 35c ⋯ umgeben sind.
-
Der
zwischengeschaltete Chip 31 beinhaltet die wie oben erläuterten
dritten Bondpads 35c ⋯,
so dass es möglich
wird, dass derselbe zwischengeschaltete Chip 31 mehreren,
voneinander hinsichtlich ihrer Größe verschiedenen Halbleiterchips
zugeordnet ist, wie in 7 und 8 gezeigt
ist. Dies wird nachfolgend erläutert.
-
7 zeigt
eine Aufsicht, die durch Betrachtung von oben entlang einer Stapelrichtung
der Halbleitervorrichtung dieser Ausführungsform erzielt wird, wobei
ein Halbleiterchip 1 auf dem zwischengeschalteten Chip 31 von 6 gestapelt
ist und 8 zeigt eine Aufsicht, die durch
Betrachtung von oben entlang einer Stapelrichtung auf die Halbleitervorrichtung
dieser Erfindung erzielt wird, wobei ein weiterer Halbleiterchip 1,
der hinsichtlich der Größe verschieden
ist vom vorhergehenden Halbleiterchip 1, auf dem zwischengeschalteten
Chip von 6 gestapelt ist.
-
Wie
in 7 gezeigt ist, ist der Halbleiterchip 1,
dessen Größe es ermöglicht,
dass die zweiten Bondpads 35b den Halbleiterchip 1 umgeben,
auf dem zwischengeschalteten Chip 31 von 6 gestapelt.
Die Bondpads 15 ⋯ des
Halbleiterchips 1 und die zweiten Bondpads 35b auf
dem zwischengeschalteten Chip 31 sind drahtgebondet und
elektrisch miteinander über
die Drähte 8 ⋯ verbunden.
-
Wie
zudem in 8 gezeigt ist, ist der Halbleiterchip 1 auf
dem zwischengeschalteten Chip 31 von 6 gestapelt,
wobei dessen Größe es nicht erlaubt,
dass die zweiten Bondpads 35b den Halbleiterchip 1 umgeben,
je doch können
die dritten Bondpads 35c den Halbleiterchip umgeben. Die
Bondpads 15 ⋯ des
Halbleiterchips 1 und die dritten Bondpads 35c sind
Drahtgebondet und elektrisch miteinander über die Drähte 8 ⋯ verbunden.
-
Auf
diese Weise ermöglicht
es der in 6 gezeigte zwischengeschaltete
Chip 31, verschieden große Halbleiterchips 1 darauf
zu stapeln.
-
Falls
lediglich erste und zweite Bondpads als Bondpads auf dem zwischengeschalteten
Chip ausgebildet sind, kann lediglich der Halbleiterchip, dessen
Größe es ermöglicht,
dass die zweiten Bondpads den Halbleiterchip umgeben, auf dem zwischengeschalteten
Chip gestapelt werden. Falls die zweiten Bondpads weiter außen positioniert
sind ist es möglich,
einen größeren Halbleiterchip
abzudecken. Falls der Halbleiterchip, dessen Größe erheblich kleiner als die
von den zweiten Bondpads umgebene Fläche ist, gestapelt wird, ist
eine Länge
eines Drahtes, der das zweite Bondpad mit dem Bondpad auf dem Halbleiterchip
verbindet, zu groß.
-
Andererseits
ist es gemäß der Anordnung dieser
Erfindung möglich,
die mit den Bondpads auf dem Halbleiterchip drahtgebondeten und
auf dem zwischengeschalteten Chip bereitgestellten Bondpads entsprechend
der Größe des Halbleiterchips
zu tauschen. Falls somit die Größe des gestapelten Halbleiterchips
variiert, ist es möglich,
eine elektrische Verbindung derart herzustellen, dass die Länge des
Drahts zum Verbinden des zweiten Bondpads mit dem Bondpad auf dem
Halbleiterchip nicht zu groß wird.
-
Zusatzlich
kann eine Anordnung derart sein, dass: vierte oder weitere Bondpads
zwischen Bahnen der vorhergehenden Bondpads positioniert sind und
die Bondpads jeweils über
die Leitungen 7 miteinander verbunden sind. Bei Erhöhung der
Anzahl der Bondpads beschränkt
somit die Größe des auf den
zwischengeschalteten Chip 31 gestapelten Halbleiterchips
die Anordnung in geringem Ausmaß.
-
Wie
in der Ausführungsform
4 ist es auch in dieser Ausführungsform
möglich,
die Leitungen 7 ⋯ zwischen
den ersten Bondpads 35a ⋯ und den dritten Bondpads 35c ⋯, und/oder
zwischen den zweiten Bondpads 35b ⋯ und den dritten Bondpads 35c anzuordnen,
so dass die Leitungen 7 ⋯ einander nicht kreuzen. Selbst
falls die Größe des Halbleiterchips 1 variiert,
ist es möglich,
die Bondpads 15 des Halbleiterchips 1 mit den
Bondanschlüssen 6 ⋯ auf dem
Substrat 4 zu verbinden, so dass jeder der Bondanschlüsse 6 ⋯ keinem
nächsten
Bondpad 15 zugeordnet ist. Somit ist es möglich, einen
zwischengeschalteten Chip herzustellen, der es ermöglicht,
verschiedene Arten von Halbleiterchips darauf zu stapeln.
-
Zusätzlich zur
vorhergehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung
derart aufgebaut sind, dass: der zwischengeschaltete Chip mit einer
Scheibe hergestellt wird, die aus demselben Material wie eine beim
Erzeugen des vorhergehenden Halbleiterchips verwendete Scheibe aufgebaut
ist und denselben Aufbau aufweist.
-
Gemäß dem Aufbau
wird der zwischengeschaltete Chip durch Verwenden einer Scheibe
hergestellt, die dasselbe Material und dieselbe Struktur wie eine
beim Ausbilden des Halbleiterchips verwendete Scheibe aufweist,
so dass es möglicht
wird, Leitungen mit einem feinen Leitungsabstand herzustellen, um
einen Bonddraht weiter zu verbinden. Somit ist es in Bezug auf den
Halbleiterchip beim Ausbilden einer Verdrahtungsebene auf der Scheibe
möglich, den
minimalen Leitungsabstand auf nicht mehr als 1 μm einzustellen. Auch ist es
ebenso beim zwischengeschalteten Chip möglich, Verbindungsleitungen auszubilden,
deren Leitungsabstand derart fein ist, dass ihr minimaler Wert ebenso
1 μm beträgt.
-
Zudem
ist es möglich,
den zwischengeschalteten Chip unter Verwendung derselben Scheibe auszubilden,
die auch beim Ausbilden des Halbleiterchips verwendet wurde, so
dass es nicht erforderlich ist, ein weiteres Substrat für den zwischengeschalteten
Chip vorzubereiten. Somit ist es möglich, die Herstellungskosten
und die Vorrichtungskosten zu reduzieren.
-
Die
in den vorangegangenen Ausführungsformen
beschriebenen Anordnungen können
selbst bei erhöhter
Anzahl gestapelter Halbleiterchips verwendet werden.
-
Wie
oben erläutert
wurde, beinhaltet die Halbleitervorrichtung gemäß der Erfindung, in der ein oder
mehrere Halbleiterchips mit einer jeweils nach außen führenden
Elektrode auf einen Träger
gestapelt sind, einen zwischengeschalteten Chip, auf dem eine oder
mehrere Verbindungsleitungen ausgebildet sind, wobei: die nach außen führende Elektrode,
die auf wenigstens einem der Halbleiterchips vorgesehen ist, mit
der Verbindungsleitung des zwischengeschalteten Chips durch Drahtbonden
verbunden ist, und die nach außen
führende
Elektrode, welche mit der Verbindungsleitung verbunden und auf dem Halbleiterchip
vorgesehen ist, die Verbindungsleitung weiter verbindet, so dass
diese elektrisch mit einer Elektrode einer auf dem Träger oder
einem weiteren der Halbleiterchips vorgesehenen Leitung verbunden ist.
-
Zudem
ist die Halbleitervorrichtung gemäß dieser Erfindung derart angeordnet,
dass der zwischengeschaltete Chip unter Verwendung einer selben
Vorrichtung wie beim Ausbilden des Halbleiterchips erzeugt wird.
-
Gemäß dieser
Anordnung wird der zwischengeschaltete Chip durch Verwenden derselben Vorrichtung,
die auch zum Ausbilden des Halbleiterchips dient, erzeugt. Somit
ist es beim Ausbilden der Verbindungsleitungen des zwischengeschalteten Chips
möglich,
Verbindungsleitungen zu erzeugen, deren Leitungsabstand feiner ist
verglichen mit dem Fall des Ausbildens der Verdrahtungsebene auf
der Scheibe beim Ausbilden des Halbleiterchips. Im Hinblick auf
die Vorrichtung zum Ausbilden des zwischengeschalteten Chips ist
es ebenso möglich,
dieselbe Vorrichtung zu verwenden, die als Vorrichtung zum Ausbilden
des Halbleiterchips dient, so dass es möglich ist, die Herstellungskosten
zu reduzieren.
-
Zusätzlich zur
vorhergehenden Anordnung kann die Halbleitervorrichtung gemäß dieser
Erfindung derart angeordnet sein, dass wenigstens einer der Halbleiterchips
an einer Position gestapelt wird, die über derjenigen des zwischengeschalteten
Chips entlang einer Stapelrichtung liegt.
-
Gemäß dieser
Anordnung ist der Halbleiterchip über den zwischengeschalteten
Chip drahtgebondet, so dass es möglich
wird, die an einer im Vergleich zum zwischengeschalteten Chip in
der Stapelrichtung weiter oben positionierte Elektrode mit der im
Vergleich zum zwischengeschalteten Chip in der Stapelrichtung tiefer
liegenden Elektrode zu verbinden.
-
Zusätzlich zur
vorhergehenden Anordnung kann die Halbleitervorrichtung gemäß dieser
Erfindung derart angeordnet sein, dass die eine oder mehreren auf
dem zwischengeschalteten Chip vorgesehenen Verbindungsleitungen
enthalten: ein oder mehrere erste Bondpads, die mit externen Elektroden,
die an einer zum zwischengeschalteten Chip in der Stapelrichtung
tiefer liegenden Position vorgesehen sind, durch Drahtbonden elektrisch
verbunden sind; und ein oder mehrere zweite mit Elektroden, die an
einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung
höheren
Position vorgesehen sind, durch Drahtbonden elektrisch verbunden sind.
-
Gemäß dieser
Anordnung sind die Bondpads auf den Verbindungsleitungen des zwischengeschalteten
Chips vorgesehen, so dass es möglich
ist, die Bondpads als Drahtbondpads und Elektrodenpads, die zum
Herstellen einer externen Verbindung dienen, zu verwenden. Somit
ist es möglich
den zwischengeschalteten Chip mit externen Elektroden elektrisch
zu verbinden. Falls das Drahtbonden über die Pads des zwischengeschalteten
Chips erfolgt, ist es möglich,
jeden Draht kürzer
zu gestalten, verglichen mit dem Fall, bei dem der in einer oberen
Lage positionierte Halbleiterchip direkt mittels Drahtbonden mit
dem Träger
verbunden wird.
-
Somit
ist es möglich,
den auf einem Halbleiterchip vorgesehenen Draht zu verkürzen, da
es beim Durchführen
eines einzelnen Drahtbondens notwendig wäre, den Draht bei der Verbindung
mit dem Träger äußerst lang
zu gestalten.
-
Zudem
können
die ersten Bondpads gemäß dieser
Anordnung mit den externen Elektroden durch Drahtbonden verbunden
sein, wobei die externen Elektroden an einer in der Stapelrichtung
tiefer gelegenen Position als der zwischengeschaltete Chip vorgesehen
sind, und die zweiten Bondpads können mit
den externen Elektroden durch Drahtbonden verbunden sein, wobei
die externen Elektroden in der Stapelrichtung an einer höheren Position
als der zwischengeschaltete Chip vorgesehen sind. Zudem sind die
ersten Bondpads und die zweiten Bondpads miteinander über Verbindungsleitungen
verbunden.
-
Somit
können
die Elektroden des Halbleiterchips, die an einer im Vergleich zum
zwischengeschalteten Chip höheren
Position vorgesehen sind, elektrisch mit den Elektroden des Trägers oder
eines weiteren Halbleiterchips über
zwei Bahnen von Bondpads des zwischengeschalteten Chips verbunden
werden.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung
derart aufgebaut sein, dass der zwischengeschaltete Chip und der
Halbleiterchip auf dem Träger
oder einem weiteren der Halbleiterchips Seite an Seite gestapelt
sind.
-
Gemäß dieser
Anordnung können
hinsichtlich der auf dem Halbleiterchip vorgesehenen und nach außen führenden
Elektroden, solche Elektroden, die von den auf dem Träger oder
einem weiteren Halbleiterchip vorgesehenen Elektroden weiter entfernt
sind, elektrisch über
den mit dem Halbleiterchip Seite an Seite vorgesehenen zwischengeschalteten Chip
verbunden werden.
-
Hierbei
kann eine derartige Anordnung erfolgen, dass der zwischengeschaltete
Chip auf dem Träger
oder einem weiteren Halbleiterchip gestapelt ist, und hierauf ein
Halbleiterchip gestapelt ist, wodurch jedoch diese Anordnung zu
einer dickeren Halbleitervorrichtung führt. Auf der anderen Seite
ist der zwischengeschaltete Chip gemäß der vorhergehenden Anordnung
mit dem Halbleiterchip Seite an Seite positioniert, so dass es möglich wird,
eine Dickenerhöhung
der Halbleitervorrichtung zu unterdrücken. Somit ist es beim Stapeln
der Chips möglich, eine
Fläche
des Halbleiterchips oder eine Fläche
des Trägers,
die in der Stapelrichtung tiefer als der zwischengeschaltete Chip
positioniert sind, effizient zu nutzen.
-
Zudem
kann die Halbleitervorrichtung der Erfindung zusätzlich zur vorangehenden Anordnung derart
aufgebaut werden, dass eine oder mehrere auf dem zwischengeschalteten
Chip vorgesehene Verbindungsleitungen beinhalten: ein oder mehrere
erste Bondpads, die mit externen Elektroden durch Drahtbonden elektrisch
verbunden sind, wobei die externen Elektro den an einer in der Stapelrichtung tiefer
gelegenen Position als der zwischengeschaltete Chip vorgesehen sind;
und eine oder mehrere mit Elektroden durch Drahtbonden elektrisch
verbundene zweite Bondpads, wobei die Elektroden an einer in der
Stapelrichtung höher
gelegenen Position als der zwischengeschaltete Chip positioniert
sind.
-
Gemäß einer
Anordnung sind der zwischengeschaltete Chip und der Halbleiterchip
auf dem Träger
oder einem weiteren Halbleiterchip Seite an Seite positioniert,
und die ersten Bondpads sind mit externen Elektroden drahtgebondet,
wobei die externen Elektroden an einer in der Stapelrichtung tiefer
gelegenen Position als der zwischengeschaltete Chip positioniert
sind, und die zweiten Bondpads sind mit Elektroden des mit dem zwischengeschalteten
Chip Seite an Seite positionierten Halbleiterchips drahtgebondet.
-
Somit
können
die Elektroden des Halbleiterchips, die an einer im Vergleich zum
zwischengeschalteten Chip in der Stapelrichtung höher gelegenen
Position angeordnet sind, elektrisch mit den Elektroden des Trägers oder
des weiteren Halbleiterchips über
zwei Bahnen von Bondpads des zwischengeschalteten Chips durch Drahtbonden
verbunden werden, ohne die Dicke der gestapelten Chips der Halbleitervorrichtung
zu erhöhen,
selbst falls der zwischengeschaltete Chip gestapelt wird.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung
derart aufgebaut sein, dass: die Anzahl der auf dem zwischengeschalteten
Chip vorgesehenen Verbindungsleitungen eine Mehrzahl ist und die
Verbindungsleitungen derart angeordnet sind, dass diese einander nicht
kreuzen.
-
Gemäß dieser
Anordnung ist eine Mehrzahl von Verbindungsleitungen auf dem zwischengeschalteten
Chip vorgesehen, so dass eine Mehrzahl von Elektroden des Halbleiterchips über die
Verbindungsleitungen elektrisch mit einer Mehrzahl von Elektroden
des Trägers
oder eines weiteren Halbleiterchips verbunden werden können.
-
Zudem
sind die entsprechenden Verbindungsleitungen derart angeordnet,
dass diese einander nicht kreuzen, so dass es möglich wird, nachteilige Kurzschlüsse zu verhindern.
Folglich ist es möglich,
die elektrische Verbindung ohne Fehler herzustellen.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung dieser Erfindung
derart aufgebaut sein, so dass eine Reihenfolge, in der die ersten
Bondpads positioniert sind, verschieden ist von einer Reihenfolge,
in der die zweiten Bondpads, welche mit den ersten Bondpads über Verbindungsleitungen
verbunden sind, positioniert sind.
-
Gemäß dieser
Anordnung sind die ersten Bondpads und die diesen entsprechenden
zweiten Bondpads hinsichtlich einer Reihenfolge verschieden voneinander,
so dass eine Reihenfolge, in der die mit den ersten Bondpads verbundenen
ersten Elektroden positioniert sind, verschieden sein kann von einer
Reihenfolge, in der die mit den zweiten Bondpads verbundenen externen
Elektroden positioniert sind. Somit können die Elektroden des Halbleiterchips,
der an einer im Vergleich zum zwischengeschalteten Chip in der Stapelrichtung
höher gelegenen
Position angeordnet ist, mit einer Elektrode des Trägers oder eines
weiteren Halbleiterchips elektrisch verbunden werden, wobei die
Elektrode an einer im Vergleich zum zwischengeschalteten Chip tiefer
gelegenen Position angeordnet ist. Somit ist es nicht erforderlich, die
Leitungen des Trägers
derart zu gestalten, dass diese den jeweiligen Halbleiterchips entsprechen,
so dass es möglich
ist, den Träger
auf einfachere Weise zu gestalten und herzustellen.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser
Erfindung derart aufgebaut sein, dass: ein oder mehrere zusätzliche
Bondpads auf der Verbindungsleitung des zwischengeschalteten Chips
vorgesehen sind und zwischen dem ersten Bondpad und dem zweiten Bondpad
positioniert sind, und zwei beliebige Bondpads aus dem ersten Bondpad,
dem zweiten Bondpad und dem zusätzlichen
Bondpad mittels Drahtbonden mit externen Elektroden verbunden sind.
-
Gemäß dieser
Anordnung sind die ersten Bondpads und die zusätzlichen Bondpads durch Leitungen
miteinander verbunden, und die zusätzlichen Bondpads und die zweiten
Bondpads sind ebenso über
die Leitungen miteinander verbunden. Zusätzlich können beliebige zwei Bahnen
der Bahnen der ersten, zweiten und zusätzlichen Bondpads zur Herstellung
der Verbindung mit den externen Elektroden verwendet werden.
-
Falls
ein Halbleiterchip mit einer bestimmten Größe auf dem zwischengeschalteten
Chip bereitgestellt wird, ist es möglich, die zweiten Bondpads
mit Elektroden des Halbleiterchips zu verbinden, und es ist möglich die
ersten Bondpads mit Elektroden zu verbinden, die auf einer tiefer
gelegenen Ebene positioniert sind. Falls zudem ein Halbleiterchip
mit einer anderen Größe auf dem
zwischengeschalteten Chip bereitgestellt wird, ist es möglich, weitere
Bondpads mit Elektroden des Halbleiterchips zu verbinden, und es
ist möglich
die ersten Bondpads mit den auf einer tieferen Ebene positionierten
Elektroden zu verbinden. Somit ist es möglich, Halbleiterchips mit
verschiedenen Größen auf
demselben zwischengeschalteten Chip einschließlich des ersten, zweiten und
zusätzlichen
Bondpads bereitzustellen.
-
Auf
diese Weise wird die Anordnung des zwischengeschalteten Chips weniger
von dem Halbleiterchip beeinflusst, so dass es möglich wird zu verhindern, dass
die Ausbeute des Drahtbondschrittes abnimmt, wodurch gestapelte
Halbleiterchips freier miteinander kombiniert werden können.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser
Erfindung derart aufgebaut sein, dass: die Anzahl der auf dem zwischengeschalteten
Chip, der die ersten, zweiten und zusätzlichen Bondpads aufweist,
vorgesehenen Verbindungsleitungen eine Mehrzahl ist, und die Verbindungsleitungen
derart angeordnet sind, dass diese einander nicht kreuzen.
-
Gemäß dieser
Anordnung sind die Mehrzahl von Verbindungsleitungen derart vorgesehen,
dass eine Mehrzahl der Elektroden des Halbleiterchips mit einer
Mehrzahl von Elektroden des Trägers
oder eines weiteren Halbleiterchips über die Verbindungsleitungen
elektrisch verbunden werden können,
selbst falls der zwischengeschaltete Chip mit den ersten, zweiten
und zusätzlichen
Bondpads verwendet wird.
-
Zudem
sind die Verbindungsleitungen derart angeordnet, dass diese einander
nicht kreuzen, so dass es möglich
wird, die elektrische Verbindung ohne Fehler herzustellen.
-
Zusätzlich zur
vorangehenden Anordnung kann die Halbleitervorrichtung gemäß dieser
Erfindung derart aufgebaut sein, dass wenigstens zwei Reihenfolgen
aus (i) einer Reihenfolge, in der die ersten Bondpads angeordnet
sind (ii) einer Reihenfolge, in der die mit den ersten Bondpads über die
Verbindungsleitungen verbundenen zweiten Bondpads angeordnet sind,
und (iii) einer Reihenfolge, in der die mit den zweiten Bondpads über die
Verbindungsleitungen verbundenen zusätzlichen Bondpads angeordnet
sind, verschieden voneinander sind.
-
Gemäß dieser
Anordnung sind wenigstens zwei Reihenfolgen aus (i) der Reihenfolge,
in der die ersten Bondpads angeordnet sind, (ii) der Reihenfolge,
in der die zweiten Bondpads angeordnet sind, und (iii) der Reihenfolge,
in der die zusätzlichen Bondpads
angeordnet sind, verschieden voneinander, so dass wenigstens zwei
Reihenfolgen aus (a) einer Reihenfolge, in der die mit den ersten
Bondpads verbundenen externen Elektroden angeordnet sind, (b) einer
Reihenfolge, in der die mit den zweiten Bondpads verbundenen externen
Elektroden angeordnet sind, und (c) einer Reihenfolge, in der die
mit den zusätzlichen
Bondpads verbundenen externen Elektroden angeordnet sind, verschieden
voneinander sein können.
-
Falls
auf dem zwischengeschalteten Chip eine Mehrzahl von Halbleiterchips
mit verschiedenen Bondpad-Anordnungen bereitgestellt werden, können Elektroden
des Halbleiterchips, die an einer im Vergleich zum zwischengeschalteten
Chip in einer Stapelrichtung höher
gelegenen Position vorgesehen sind, elektrisch mit Elektroden des
Trägers
oder eines weiteren Halbleiterchips, die an einer im Vergleich zum
zwischengeschalteten Chip tiefer gelegenen Position angeordnet sind,
elektrisch verbunden werden.