JP4942020B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4942020B2
JP4942020B2 JP2006133680A JP2006133680A JP4942020B2 JP 4942020 B2 JP4942020 B2 JP 4942020B2 JP 2006133680 A JP2006133680 A JP 2006133680A JP 2006133680 A JP2006133680 A JP 2006133680A JP 4942020 B2 JP4942020 B2 JP 4942020B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
module substrate
main surface
electrode pads
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006133680A
Other languages
English (en)
Other versions
JP2007305848A5 (ja
JP2007305848A (ja
Inventor
宏 黒田
勝彦 橋詰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006133680A priority Critical patent/JP4942020B2/ja
Priority to US11/734,973 priority patent/US7745941B2/en
Priority to CN2007101022794A priority patent/CN101071810B/zh
Publication of JP2007305848A publication Critical patent/JP2007305848A/ja
Publication of JP2007305848A5 publication Critical patent/JP2007305848A5/ja
Priority to US12/780,395 priority patent/US8138611B2/en
Application granted granted Critical
Publication of JP4942020B2 publication Critical patent/JP4942020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、２個の半導体チップを積み重ねて１個のパッケージに収めたスタック構造のシステム・イン・パッケージ（ＳＩＰ）の半導体装置に関する。
２個の半導体チップをスタックしたＳＩＰにおいてモジュール基板の裏面にはボール・グリッド・アレイ（ＢＧＡ）等のモジュール端子が配置され、モジュール基板の表面にはモジュール端子に結合するボンディングリード等が形成される。ボンディングリードにはスタックされた２個の半導体チップの対応する電極パッドがワイヤで接続される。双方の半導体チップの同じ側の辺に沿って多数の電極パッドが配置されているとき、それらが接続されるボンディングリードはモジュール基板の一辺に沿って前後２列に配置される。例えば下に配置された半導体チップの電極パッドに前列のボンディングリードをワイヤで接続し、上に配置された半導体チップの電極パッドに後列のボンディングリードをワイヤで接続する。特許文献１にはそのような接続形態として、上側の半導体チップの電極パッドを対応するボンディングリードに直接接続する場合、接続ワイヤが長くなるとそのワイヤが半導体チップや他のワイヤに接触したりして問題であるから、下側の半導体チップに中継端子を設け、上の半導体チップの電極パッドから対応するボンディングリードへの接続を、上の半導体チップの電極パッドからワイヤを中継端子に接続し、中継端子から対応するボンディングリードへ接続するようにした構造が示される。特に特許文献１ではスタックされた下の半導体チップの左右両側に中継端子を配置する構造では上にスタックされる半導体チップのサイズが制限されるので、一方の中継端子を無くし、中継端子を無くした側に偏倚させてその上に別半導体チップをスタックする構造を提案している。上の半導体チップを下の半導体チップの縁辺部分に近付けて偏倚することにより近付けられた側において上の半導体チップの電極パッドをモジュール基板のボンディングリードに接続するワイヤを直結可能な程度に短くすることができる。結果として、下にスタックされる半導体チップの一辺側から中継端子を省くことができ下にスタックされる半導体チップの小型化を実現することができる、とする。
特開２００２−４３５０３
メモリコントローラのアドレス出力端子を構成する電極パッドと、メモリのアドレス入力端子を構成する電極パッドのように、機能上直結されてよい電極パッドに関しては、それぞれの電極パッドをボンディングリードに接続し、対応するボンディングリードをモジュール基板内配線で結合する構造を採用することができる。機能上直結されてよい電極パッドであってもその配置が互いに揃っていない場合に対処するためである。
しかしながら、それではボンディングリードの数が増え、例えば２段に半導体チップがスタックされた場合、１段目の半導体チップに対応するボンディングリード列と２段目にスタックされた半導体チップに対応するボンディングリード列が、半導体チップの左右（又は周囲）にそれぞれ２列に配置されることになり、モジュール基板を小型化することが難しくなる。特許文献１の技術はスタックされた下の半導体チップに対して上の半導体チップを偏倚させて配置することにより下の半導体チップのサイズを小さくしようとするものであり、信号入出力機能上直結されてよい電極パッド間の相互接続の点でモジュール基板を小型化することに関する示唆は無い。
１段目の半導体チップを、その表面（電極パッド形成面）がモジュール基板の表面（ボンディングリード形成面）と対向するようにフリップチップ接続すれば、１段目の半導体チップの電極パッドに対応した複数のボンディングリードが半導体チップの周囲ではなく、半導体チップの裏面下に配置することができるため、モジュール基板の小型化が可能である。しかしながら、フリップチップ接続を適用すると、ワイヤボンディング方式に比べ、製造コストが高くなってしまう。
そこで、本発明者はスタックされた半導体チップ間で機能上直結されてよい電極パッドの配置がある程度揃っている場合に、そのような電極パッドを直結することについて検討した。直結することにより、モジュール基板上のボンディングリードの数を減らすことができると共に、モジュール基板内で対応するボンディングリード間を接続する配線を不要にでき、モジュール基板の簡素化に資することができるからである。但し、ボンディングリードの数を減らすことができても、それによる空きスペースがモジュール基板上で分散していたのではモジュール基板の小型化に資することはできない。
本発明の目的は、機能上直結されてよい電極パッド間の相互接続の点に関しモジュール基板の小型化に資することができる半導体装置を提供することにある。
また、本発明の目的は、半導体装置の製造コストを低減することができる技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
〔１〕本発明に係る半導体装置（４）は、モジュール基板（３）、第１半導体チップ（１）及び第２半導体チップ（２）を有する。モジュール基板は、第１辺（３０１）に沿って配置された複数の第１ボンディングリード（３０３）と、前記第１ボンディングリードよりも第１辺寄りに離間して当該第１辺に沿って配置された複数の第２ボンディングリード（３０２）と、前記第１辺に対向する第２辺（３０６）に沿って配置された複数の第３ボンディングリード（３０７）とを有する。第１半導体チップは、集積された第１回路と、その第３辺（１００）に沿って配置され前記第１回路に接続する複数の第１電極パッド（１０１）と、前記第３辺に対向する第４辺（１０４）に沿って配置され前記第１回路に接続する複数の第２電極パッド（１０５）とを有し、前記モジュール基板の上に搭載される。第２半導体チップは、集積された第２回路と、その第５辺（２００）に沿って配置され前記第２回路に接続する複数の第３電極パッド（２０１）と、前記第５辺に対向する第６辺（２０４）に沿って配置され前記第２回路に接続する複数の第４電極パッド（２０５）とを有し、前記第１半導体チップの上に搭載される。それぞれ対応する前記第１ボンディングリードと前記第１電極パッドは第１ワイヤ（５０２）によって電気的に接続される。それぞれ対応する前記第２ボンディングリードと前記第３電極パッドは第２ワイヤ（５０１）によって電気的に接続される。それぞれ対応する前記第３ボンディングリードと前記第２電極パッドは第３ワイヤ（５０７）によって電気的に接続される。それぞれ対応する前記第２電極パッドと前記第４電極パッドは第４ワイヤ（５００）によって電気的に接続される。前記第３辺及び前記第５辺は前記第１辺寄りに配置され、前記第４辺及び前記第６辺は前記第２辺寄りに配置され、前記第１辺と第３辺の間隔は前記第２辺と第４辺の間隔よりも大きくされる。
上記した手段によれば、第４ワイヤによって直結される第２電極パッド及び第４電極パッドは第１半導体チップ及び第２半導体チップの同じ側の縁辺部分に集約され、モジュール基板の第２辺（３０６）に沿って配置された複数のボンディングリードからは第２電極パッドと第４電極パッドとを接続するためのボンディングリードを無くすことができる。したがってその部位に集中してボンディングリードの数を減らすことが可能になる。直結によって得られる空きスペースは分散されずモジュール基板の第２辺に集中される。この結果、第２辺に沿って配置されるボンディングリードは複数列から1列に集約することが可能となる。その第２辺寄りに第１及び第２半導体チップを偏倚させて配置するから、モジュール基板の第１辺側にはスペース的に大きな余裕ができ、数多くのボンディングリードを配置することが容易になり、モジュール基板の製造容易化とモジュール基板の小型化の実現に資することができる。仮に、モジュール基板の第２辺寄りに第１及び第２半導体チップを偏倚させなければ、モジュール基板の第１辺側には相対的に高密度で数多くのボンディングリードを配置し、モジュール内配線を形成しなければならず、モジュール基板の製造が難しくなり、その小型化が制限される。
また、第１及び第２半導体チップのそれぞれは、複数のボンディングワイヤを介してモジュール基板上に設けられた複数のボンディングリードと電気的に接続するため、半導体装置の製造コストを低減することができる。
本発明の一つの具体的な形態として、前記第３辺と第５辺の間隔と前記第４辺と第６辺の間隔は等しくされる。第１半導体チップと第２半導体チップのスタックについては従来手法と同様にチップ中心を合わせて容易にスタックすることができる。
本発明の別の具体的な形態として、前記第４ワイヤを共有する前記第２電極パッドと前記第４電極パッドは相互に一方が出力端子であり、他方が入力端子である。異なる半導体チップ間における代表的な直結端子の相互関係とされる。
本発明の別の具体的な形態として、前記第３ボンディングリードの数は前記第１ボンディングリードの数よりも少ない。モジュール基板の第１辺側のスペース的な余裕を更に大きくすることができる。
〔２〕本発明に係る半導体装置（４）は、モジュール基板（３）と、前記モジュール基板との間で相互に中心位置を左右に偏倚させて当該モジュール基板の上に搭載され第１回路が集積された第１半導体チップ（１）と、前記第１半導体チップの上に搭載され第２回路が集積された第２半導体チップ（２）と、を備える。前記偏倚された前記第１半導体チップの端縁からモジュール基板の端縁までの距離が短い方では相互に対応する前記第１半導体チップ上の電極パッド（１０５）と前記第２半導体チップ上の電極パッド（２０）がワイヤ（５００）で直結される。前記偏倚された前記第１半導体チップの端縁からモジュール基板の端縁までの距離が長い方では前記第１半導体チップ上の電極パッド（１０１）及び前記第２半導体チップ上の電極パッド（２０１）が前記モジュール基板上の対応するボンディングリード（３０３，３０２）にワイヤ（５０２，５０１）で結合される。
上記した手段によれば、モジュール基板上ではワイヤで直結された電極パッドが配置された側に半導体チップが偏倚されているから、半導体チップを挟んで反対側にはモジュール基板上にスペース的に大きな余裕ができ、数多くのボンディングリードを配置することが容易になり、モジュール基板の製造容易化とモジュール基板の小型化の実現に資することができる。
本発明の一つの具体的な形態として、前記偏倚された前記第１半導体チップの端縁からモジュール基板の端縁までの距離が短い方では相互に対応する前記第１半導体チップ上の電極パッドと前記モジュール基板上のボンディングリードがワイヤで結合される。前記偏倚された前記第１半導体チップの端縁からモジュール基板の端縁までの距離が短い方では全てを第１半導体チップの電極パッドと第２半導体チップの電極パッドとの直結に割り当てなくてもよいという意味で自由度が増す。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、機能上直結されてよい電極パッド間の相互接続の点に関し半導体装置のモジュール基板を小型化することができる。
また、半導体装置の製造コストを低減することができる。
図１には本発明に係る半導体装置の一例が平面的に示される。同図に示される半導体装置４はモジュール基板（配線基板）３に第１半導体チップ１と第２半導体チップ２をスタックして構成されたＳＩＰ構造を有する。
第２半導体チップ２は例えばＣＣＤカメラに駆動電圧を出力するドライバであり、第１半導体チップ１はＣＣＤカメラの動作を制御するタイミング制御信号等を生成するタイミングコントローラである。ドライバはタイミングコントローラが生成するタイミング制御信号の一部を入力して駆動信号をＣＣＤカメラに供給する。
短形の第1半導体チップ上にスタックされた矩形の第２半導体チップ２は辺（第5辺）２００に沿って配置された複数の電極パッド（第3電極パッド）２０１を有し、辺２０２に沿って配置された複数の電極パッド２０３を有し、辺（第６辺）２０４に沿って配置された複数の電極パッド（第４電極パッド）２０５を有する。電極パッド２０５は第１の半導体チップ１とインタフェースされ、例えばタイミング制御信号を入力し或いは応答信号を出力する機能が割り当てられる。特に図示はしないが、第２半導体チップ２はその機能を実現するための内部回路（第２回路）として電圧生成回路及び出力回路等を備える。前記電極パッド２０１、２０３、及び２０５は半導体チップ２の内部に形成された内部回路の所定ノードに配線層を介して結合されている。
矩形の第１半導体チップ１は辺（第３辺）１００に沿って配置された複数の電極パッド（第１電極パッド）１０１を有し、辺１０２に沿って配置された複数の電極パッド１０３を有し、辺（第４辺）１０４に沿って配置された複数の電極パッド（第２電極パッド）１０５，１０６を有し、辺１０７に沿って複数の電極パッド１０８を有する。電極パッド１０５は第２半導体チップ２の対応する電極パッド２０５にボンディングワイヤ（第４ワイヤ）５００で結合される。特に図示はしないが、第１半導体チップ１はその機能を実現するための内部回路（第１回路）としてタイミング制御のためのシーケンサ若しくはプログラム制御回路、並びに周辺回路等を備える。前記電極パッド１０１、１０３、１０５、１０６、及び１０８は半導体チップ２の内部に形成された内部回路の所定ノードに配線層を介して結合されている。特に制限されないが、第1半導体チップはアナログ信号の入出力インタフェース回路（例えばアナログ・ディジタル変換回路）を有しており、当該アナログ入出力インタフェース回路に接続する電極パッドはディジタル信号との混在を極力割けるために例えば辺１０７に沿った電極パッド１０８に集約されている。
モジュール基板３は、例えば配線層を有するガラスエポキシ樹脂製の矩形の配線基板により構成され、裏面には例えば多数のボール電極がアレイ状に配置され、表面には辺（第１辺）３０１に沿って外側より複数のボンディングリード（第２ボンディングリード）３０２と複数のボンディングリード（第１ボンディングリード）３０３が２列形成され、更に、辺３０４に沿った複数のボンディングリード３０５の１列と、辺（第２辺）３０６に沿った複数のボンディングリード（第３ボンディングリード）３０７の１列と、辺３０８に沿った複数のボンディングリード３０９の１列が形成される。前記ボンディングリード３０２は第２半導体チップ２の電極パッド２０１にボンディングワイヤ（第２ワイヤ）５０１で結合される。前記ボンディングリード３０３は第１半導体チップ１の電極パッド１０１にボンディングワイヤ（第１ワイヤ）５０２で結合される。前記ボンディングリード３０５は第２半導体チップ２の対応する電極パッド２０３にボンディングワイヤ５０５で結合され、また、第1半導体チップ１の対応する電極パッド１０３にボンディングワイヤ５０６で結合される。前記ボンディングリード３０７は第１半導体チップ１の電極パッド１０６にボンディングワイヤ（第３ワイヤ）５０７で結合される。前記ボンディングリード３０９は第１半導体チップ１の電極パッド１０８にボンディングワイヤ５０８で結合される。特に図示はしないが、各々のボンディングリード３０２，３０５，３０７，３０９はスルーホールや配線を介して対応する前記ボール電極に接続されている。モジュール基板３０４の表面上において前記第１半導体チップ１、第２半導体チップ２、及びボンディングワイヤ５００、５０１，５０２，５０５，５０６，５０７，５０８は樹脂で封止されて保護されている。
ＣＬ１はモジュール基板３の中心線、ＣＬ２は半導体チップ１，２の中心線である。図より明らかなように半導体チップ１，２はその中心線を合わせてスタックされ、スタックされた半導体チップ１，２はモジュール基板４の中心線ＣＬ１に対して左側に偏倚（偏心）されてスタックされている。その偏倚量はＥＱである。ワイヤボンディングにおいては隣り合うワイヤが接触しないことが必要であるから、隣接するボンディングリード間には規定の最小ピッチが確保されなければならない。したがって、スタックされた半導体チップ１，２をモジュール基板４の中心線ＣＬ１に対して左側に偏倚させてスタックすることにより、配置スペースが限られたモジュール基板３上においてボンディングリード３０２，３０３を２列で配置しなければならない領域にはスペース的な余裕が生まれ、反対側でボンディングリード３０７を１列配置すればよい領域には無駄な空きスペースを生ぜず、結果として、モジュール基板３の小型化の実現に資することができる。図２に示される第１の比較例のように、モジュール基板３の中心線ＣＬ１と、半導体チップ１，２の中心線ＣＬ２を合わせてスタックすると。モジュール基板３上における半導体チップ１の左右の領域ＡＲ１，ＡＲ２は面積が同じになり、領域ＡＲ１に２列のボンディングリードを配置してモジュール基板を形成することは実質的に不可能になり、少なくとも幅Ｗ４（Ｗ１＜Ｗ４）でモジュール基板を形成しなければならなくなる。実際上はコスト若しくは標準化との関係で任意サイズのモジュール基板を採用することは難しい。規格化されたジュール基板サイズにＷ４が無ければ、それよりも大きな寸法Ｗ５のモジュール基板サイズを採用しなければならなくなり、コスト的にも面積的にも大きな無駄を生ずる虞がある。図１の半導体装置４の大きさに関し、例えば前記第１半導体チップ１の幅寸法をＷ２＝３．６８ｍｍ、第２半導体チップ２の幅寸法をＷ３＝２．４ｍｍとするとき、偏倚量をＥＱ＝０．３２ｍｍとすることによって、幅寸法Ｗ１＝６ｍｍのモジュール基板３を採用することができた。これに対し、図２の比較例の場合には例えば幅寸法Ｗ５＝８ｍｍのモジュール基板を採用することが必要になる。
図１の例では第１半導体チップ１の電極パッド１０５と第２半導体チップ２の電極パッド２０５は相互に一方が出力端子、他方が入力端子であり、機能上直結可能な端子である。図１ではそれぞれの半導体チップ１，２におけるそれら電極パッド１０５，２０５を相互に同じ側の辺（本発明では、例えばモジュール基板の第２辺側）に来るように集約することにより、ワイヤ５００で直結可能な配置としたものである。第１半導体チップ１の電極パッド１０５と第２半導体チップ２の電極パッド２０５を直結する考慮を払わない場合には、図３の第２の比較例に示されるように、第１半導体チップ１の電極パッド１０５と第２半導体チップ２の電極パッド２０５をそれぞれ対応するボンディングリード３１１，３１０にワイヤで個別に結合しなければならない。モジュール基板にはボンディングリード３１０と３１１を対応するもの同士で接続するモジュール内配線が形成されなければならない。図３の場合にはモジュール基板３Ａ内配線が複雑になるだけでなく、モジュール基板３Ａの左右それぞれボンディングリードを２列ずつ配置しなければならないから、図２の比較例と同様にＷ５のような大きなサイズのモジュール基板を採用しなければならなくなる。図２及び図３の比較例より明らかなように、異なる半導体チップ１，２間で機能上直結可能な電極パッド１０５，２０５をワイヤ５００で直結する考慮を払っただけでは図２の構成に止み、往々にしてサイズの小さなモジュール基板を採用することは難しく、更なるステップとして、モジュール基板とスタックされた半導体チップ１，２を相互に中心位置を左右に偏倚させて積み重ねるという手段を講じて始めてサイズの小さなモジュール基板を採用することが可能になる。
次に、本発明の半導体装置４の製造方法について図４に示すフローチャートに沿って説明する。
まず、図４のステップＳ１では、図５及び図６に示すモジュール基板３を準備する。モジュール基板３は、その表面（主面）上において複数の辺３０１，３０４，３０６，３０８に沿って複数のボンディングリード３０２，３０３，３０５，３０７，３０９がそれぞれ形成されている。
次に、図４のステップＳ２では、図７及び図８に示すように、モジュール基板３の表面上に、接着材（図示しない）を介して第１半導体チップ１を実装する。第１半導体チップ１の主面には集積された内部回路（第１回路）が形成されている。また、配線層を介して内部回路と電気的に接続された複数の電極パッド１０１、１０３、１０５、１０６、１０８は、第１半導体チップ１の複数の辺１００、１０２、１０４、１０７に沿ってそれぞれ形成されている。また、第１半導体チップ１は、その中心線ＣＬ２がモジュール基板の中心線ＣＬ１からずらした位置、すなわち、モジュール基板３の第１辺３０１と第１半導体チップ１の第３辺１００との間隔が、モジュール基板３の第２辺３０６と第１半導体チップ１の第４辺１０４との間隔よりも大きくなるように、第１半導体チップ１の中心線ＣＬ２をモジュール基板３の第２辺側に偏倚させて実装している。
次に、図４のステップＳ３では、図９及び図１０に示すように、第１半導体チップ１上に、接着材（図示しない）を介して第２半導体チップ２を実装する。第２半導体チップ２の主面には集積された内部回路（第２回路）が形成されている。また、配線層を介して内部回路と電気的に接続された複数の電極パッド２０１、２０３、２０５は、第２半導体チップ２の複数の辺２００、２０２、２０４に沿ってそれぞれ形成されている。また、第２半導体チップ２は、その中心線ＣＬ２がモジュール基板の中心線ＣＬ１からずらした位置、言い換えると、第１半導体チップ１の中心線ＣＬ２と重なるように、第１半導体チップ１上に実装している。このように、２段目以降に半導体チップ２を積層する場合は、それぞれの半導体チップ１，２の中心線を位置合わせの目印として、上段側の半導体チップの中心線が下段側の半導体チップの中心線と重なるように積層することで、組立性を容易にすることができる。
その後、図４のステップＳ４に示すように、第１及び第２半導体チップ１，２を実装したモジュール基板３を、熱雰囲気中でベーク処理することで、上記接着剤を硬化させる。
次に、図４のステップＳ５、ステップＳ６では、図１１及び図１２に示すように、第１半導体チップ１の複数の電極パッド１０１、１０３、１０５、１０６、１０８とモジュール基板３の複数のボンディングリード３０３、３０５、３０７、３０９を導電性部材からなる複数のボンディングワイヤ５０２，５０６，５０７，５０８を介してそれぞれ電気的に接続する。その後、第２半導体チップ２の複数の電極パッド２０１、２０３とモジュール基板３の複数のボンディングリード３０２，３０５を導電性部材からなる複数のボンディングワイヤ５０１，５０５でそれぞれ電気的に接続し、また第２半導体チップ２の複数の電極パッド２０５と第１半導体チップ１の複数の電極パッド１０５を導電性部材からなる複数のボンディングワイヤ５００でそれぞれ電気的に接続する。上段側の半導体チップ２とモジュール基板３とのワイヤボンディングを行ってから下段側の半導体チップ１とモジュール基板３とのワイヤボンディングを行うと、先に形成されたワイヤとワイヤボンディングツールであるキャピラリの先端が接触してしまい、断線不良を引き起こす虞がある。そこで、本発明のように、下段側の半導体チップ１とモジュール基板３とのワイヤボンディングを行った後に、上段側の半導体チップ２とモジュール基板３とのワイヤボンディングを行うことで、ワイヤとキャピラリの接触を抑制することができる。これは、後に形成するワイヤのループ形状が先に形成したワイヤのループ形状よりも上方に位置するためである。
次に、図４のステップＳ７では図１３に示すように、モジュール基板３の表面側、第１半導体チップ１、第２半導体チップ２、および複数のボンディングワイヤ５００、５０１、５０２、５０５、５０６、５０７、５０８を樹脂６００で封止し、封止体を形成する。
その後、図４のステップＳ８では、図１４に示すように、モジュール基板３の裏面側に多数のボール電極６０１を形成する。多数のボール電極６０１は、図示しないが、モジュール基板３の内層に設けられた配線層を介して表面上に形成されている複数のボンディングリード３０２、３０３、３０５、３０７、３０９とそれぞれ電気的に接続されている。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば第１及び第２半導体チップはＣＣＤカメラのタイミングコントローラとドライバに限定されず、液晶ディスプレイのドライバと表示コントローラ、メモリとメモリコントローラ、マイクロコンピュータとワークメモリ等のその他の組合せであってもよい。半導体チップの内部回路は当該半導体チップの機能に応じてその回路構成が決定されればよい。
また、例えば個別モールド方式により樹脂封止されることに限定されず、複数の製品形成領域を有するモジュール基板上に複数の半導体チップをそれぞれ実装した後、一括モールド方式（ＭＡＰ）により複数の製品形成領域を一括して樹脂封止してもよい。その場合は、個片化工程において例えばダイシングブレードにより複数の製品形成領域が切断、分離されるため、取得される半導体装置の封止体の端部は、モジュール基板の端部と同じ位置に形成される。
本発明に係る半導体装置の一例を示す平面図である。 モジュール基板に対して半導体チップを偏倚させずにスタックした第１の比較例に係る半導体装置を示す平面図である。 スタックされた半導体装間で機能上直結可能な電極パッドを個別にモジュール基板のボンディングリードに接続し、対応するそれらボンディングリードをモジュール基板内の配線を用いて相互に接続するようにした第２の比較例に係る半導体装置を示す平面図である。 本発明の半導体装置の製造工程を示すフローチャートである。 本発明のモジュール基板の模式的平面図である。 図５のＡ−Ａ‘線に沿う模式的断面図である。 第１半導体チップをモジュール基板上に実装した模式的平面図である。 図７のＡ−Ａ‘線に沿う模式的断面図である。 第２半導体チップを第１半導体チップ上に実装した模式的平面図である。 図９のＡ−Ａ‘線に沿う模式的断面図である。 第１及び第２半導体チップのそれぞれとモジュール基板をワイヤボンディングした模式的平面図である。 図１１のＡ−Ａ‘線に沿う模式的断面図である。 モジュール基板上に封止体を形成した図１１のＡ−Ａ‘に沿う模式的断面図である。 モジュール基板の裏面に多数のボール電極が配置された図１１のＡ−Ａ‘線に沿う模式的断面図である。
符号の説明
１ 第１半導体チップ
２ 第２半導体チップ
３ モジュール基板
４ 半導体装置
１００、１０２、１０４、１０７ 第１半導体チップの辺
１０１、１０３、１０５、１０６、１０８ 第１半導体チップの電極パッド
２００、２０２、２０４ 第２半導体チップの辺
２０１、２０３、２０５ 第２半導体チップの電極パッド
３０１、３０４、３０６、３０８ モジュール基板の辺
３０２、３０３、３０５、３０７、３０９ モジュール基板のボンディングリード
５００、５０１、５０２、５０５、５０６、５０７、５０８ ボンディングワイヤ
ＣＬ１ モジュール基板の中心線
ＣＬ２ 半導体チップの中心線

Claims (4)

  1. 平面形状が四角形から成る主面、前記主面に形成された複数のボンディングリード、及び前記主面とは反対側の裏面を有するモジュール基板と、
    平面形状が四角形から成る第１主面、前記第１主面に形成された集積された第１回路、前記第１主面に形成され、かつ前記第１回路に接続する複数の第１電極パッド、前記第１主面に形成され、かつ前記第１回路に接続する複数の第２電極パッド、及び前記第１主面とは反対側の第１裏面を有し、前記モジュール基板の前記主面に搭載された第１半導体チップと、
    平面形状が四角形から成る第２主面、前記第２主面に形成された集積された第２回路、前記第２主面に形成され、かつ前記第２回路に接続する複数の第３電極パッド、前記第２主面に形成され、かつ前記第２回路に接続する複数の第４電極パッド、及び前記第２主面とは反対側の第２裏面を有し、前記第１半導体チップの前記第１主面に搭載された第２半導体チップと、
    前記第１電極パッドと前記複数のボンディングリードのうちの第１ボンディングリードとを電気的に接続する第１ワイヤと、
    前記第３電極パッドと前記複数のボンディングリードのうちの第２ボンディングリードとを電気的に接続する第２ワイヤと、
    前記複数の第２電極パッドのうちの第５電極パッドと前記複数のボンディングリードのうちの第３ボンディングリードとを電気的に接続する第３ワイヤと、
    前記複数の第４電極パッドと前記複数の第２電極パッドのうちの第６電極パッドとを電気的に接続する第４ワイヤと、
    前記第１半導体チップ、前記第２半導体チップ、前記第１ワイヤ、前記第２ワイヤ、前記第３ワイヤ、及び前記第４ワイヤを封止する封止体と、を含み、
    前記モジュール基板の前記主面は、第１辺と、前記第１辺と対向する第２辺を有し、
    前記第１ボンディングリードは、前記第１辺に沿って配置されており、
    前記第２ボンディングリードは、前記第１辺と前記第１ボンディングリードとの間に前記第１辺に沿って配置されており、
    前記第３ボンディングリードは、前記第２辺に沿って配置されており、
    前記第１半導体チップは、前記第１ボンディングリードと前記第３ボンディングリードとの間に配置され、
    前記第１半導体チップの前記第１主面は、前記モジュール基板の前記第１辺と並ぶ第３辺と、前記第３辺と対向する第４辺とを有し、
    前記複数の第１電極パッドは、前記第３辺に沿って配置され、
    前記複数の第２電極パッドは、前記第４辺に沿って配置され、
    前記第２半導体チップは、前記複数の第１電極パッドと前記複数の第２電極パッドとの間に配置され、
    前記第２半導体チップの前記第２主面は、前記第１半導体チップの前記第３辺と並ぶ第５辺と、前記第５辺と対向する第６辺とを有し、
    前記複数の第３電極パッドは、前記第５辺に沿って配置され、
    前記複数の第４電極パッドは、前記第６辺に沿って配置され、
    断面視において、前記モジュール基板の前記第１辺と前記第１半導体チップの前記第３辺の間隔は、前記モジュール基板の前記第２辺と前記第１半導体チップの前記第４辺の間隔よりも大きく、
    前記第４電極パッドは、前記第６辺の縁辺部分に集約され、
    前記第６電極パッドは、前記第４辺の縁辺部分に集約され、
    前記第４ワイヤを共有する前記第４電極パッドと前記第６電極パッドは相互に一方が出力端子であり、他方が入力端子であることを特徴とする半導体装置。
  2. 断面視において、前記第２半導体チップの中心部は、前記モジュール基板の前記第１辺よりも前記モジュール基板の中心部から前記モジュール基板の前記第２辺に向かって偏倚していることを特徴とする請求項１記載の半導体装置。
  3. 複数のボール電極が前記モジュール基板の前記裏面に形成されていることを特徴とする請求項１記載の半導体装置。
  4. 前記第１半導体チップは、ＣＣＤカメラの動作を制御するタイミング制御信号を生成するタイミング・コントローラであり、
    前記第２半導体チップは、前記ＣＣＤカメラに駆動電圧を出力するドライバであることを特徴とする請求項１記載の半導体装置。
JP2006133680A 2006-05-12 2006-05-12 半導体装置 Expired - Fee Related JP4942020B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006133680A JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置
US11/734,973 US7745941B2 (en) 2006-05-12 2007-04-13 Semiconductor device having shifted stacked chips
CN2007101022794A CN101071810B (zh) 2006-05-12 2007-05-09 半导体器件
US12/780,395 US8138611B2 (en) 2006-05-12 2010-05-14 Semiconductor device having shifted stacked chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133680A JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置

Publications (3)

Publication Number Publication Date
JP2007305848A JP2007305848A (ja) 2007-11-22
JP2007305848A5 JP2007305848A5 (ja) 2009-06-18
JP4942020B2 true JP4942020B2 (ja) 2012-05-30

Family

ID=38684349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133680A Expired - Fee Related JP4942020B2 (ja) 2006-05-12 2006-05-12 半導体装置

Country Status (3)

Country Link
US (2) US7745941B2 (ja)
JP (1) JP4942020B2 (ja)
CN (1) CN101071810B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275940B2 (en) 2013-07-19 2016-03-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
JP2010177456A (ja) * 2009-01-29 2010-08-12 Toshiba Corp 半導体デバイス
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR102379591B1 (ko) * 2014-04-10 2022-03-30 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
US11457531B2 (en) 2013-04-29 2022-09-27 Samsung Display Co., Ltd. Electronic component, electric device including the same, and bonding method thereof
KR102247916B1 (ko) * 2014-01-16 2021-05-04 삼성전자주식회사 계단식 적층 구조를 갖는 반도체 패키지
US10777478B2 (en) 2016-07-15 2020-09-15 Advanced Semiconductor Engineering, Inc. Semiconductor package device for power device
KR102571267B1 (ko) * 2018-09-19 2023-08-29 에스케이하이닉스 주식회사 부분 중첩 반도체 다이 스택 패키지
TWI686924B (zh) * 2018-10-18 2020-03-01 普誠科技股份有限公司 積體電路及其測試方法
CN112309875A (zh) * 2020-11-02 2021-02-02 南方电网科学研究院有限责任公司 一种芯片封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2002043503A (ja) * 2000-07-25 2002-02-08 Nec Kyushu Ltd 半導体装置
JP2002057270A (ja) * 2000-08-08 2002-02-22 Sharp Corp チップ積層型半導体装置
JP4449258B2 (ja) * 2001-06-15 2010-04-14 ソニー株式会社 電子回路装置およびその製造方法
US6680219B2 (en) * 2001-08-17 2004-01-20 Qualcomm Incorporated Method and apparatus for die stacking
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275940B2 (en) 2013-07-19 2016-03-01 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007305848A (ja) 2007-11-22
US20100219537A1 (en) 2010-09-02
CN101071810A (zh) 2007-11-14
US8138611B2 (en) 2012-03-20
US20070262431A1 (en) 2007-11-15
US7745941B2 (en) 2010-06-29
CN101071810B (zh) 2010-12-22

Similar Documents

Publication Publication Date Title
JP4942020B2 (ja) 半導体装置
US8975120B2 (en) Method of manufacturing semiconductor device
CN100536119C (zh) 半导体器件及其制造方法
KR100441532B1 (ko) 반도체장치
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
JP4674113B2 (ja) 半導体装置及びその製造方法
US20080197472A1 (en) Semiconductor device and semiconductor module using the same
TWI459535B (zh) Semiconductor device
JP2007123595A (ja) 半導体装置及びその実装構造
TW200402133A (en) Semiconductor device
JP2005183934A (ja) オフセット接合型マルチチップ半導体装置
JP4146290B2 (ja) 半導体装置
US8941237B2 (en) Semiconductor device
KR101352814B1 (ko) 멀티 칩 스택 패키지
JP5205173B2 (ja) 半導体装置及びその製造方法
US20090289361A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5096730B2 (ja) 半導体装置
WO2014103855A1 (ja) 半導体装置およびその製造方法
JP2005175512A (ja) 半導体装置
US20100219532A1 (en) Semiconductor device
JP2005303185A (ja) 半導体装置
JP2007165758A (ja) 半導体装置およびその製造方法
KR20060133802A (ko) 반도체 패키지
JP2008041887A (ja) 複合電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090803

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

R150 Certificate of patent or registration of utility model

Ref document number: 4942020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees