JP5131812B2 - 半導体装置 - Google Patents

Description

この発明は、半導体装置に関し、例えばいくつかの異なる機能を有する複数の半導体チップを１つの搭載基板に搭載することによって実質的に一つの半導体装置として一体構成にするものに適用して有効な技術に関するものである。

いわゆるマルチチップモジュール技術では、複数の半導体チップが複数の内部配線と複数の外部端子とを持つような搭載基板に搭載され、それら複数の半導体チップと搭載基板とが一体化された半導体集積回路装置とされる。特開２００４−２３５３５２公報には、複数チップスタック構造であって、インターポーザチップを中継して搭載基板と複数チップとの間でワイヤボンディングすることが開示されている。単体のチップが搭載される半導体装置において、チップの角部のボンディングパッドの大きさを他のボンディングパッドよりも大きく形成した例として、特開平１０−１１６８５３公報がある。
特開２００４−２３５３５２公報 特開平１０−１１６８５３公報

半導体技術の進歩は、マイコン用チップ、ＤＲＡＭチップ、フラッシュメモリ用チップのような電子システムを構成するための複数の半導体チップを全体として１つのパッケージ形態の半導体装置として構成しようとする技術の方向性を生み出している。すなわち、各々１個ずつの半導体チップをＱＦＰ(Quad Flat Package) やＣＳＰ(Chip Size Package又はChip Scale Package),ＢＧＡ(Ball Grid Array) といった通常パッケージ技術によってパッケージした複数の半導体装置を用い、それら複数の半導体装置をプリント基板のような実装基板上に実装する場合には、半導体チップ間の距離及びその配線距離を小さくすることが難しくなり、配線による信号遅延が大きく、電子装置の高速化・小型化の上での制約が生じてしまう。これに対して、マルチチップモジュール（Multi Chip Module)技術においては、いわゆるベアチップと称されるような著しく小型の形態にされた複数の半導体チップを一つのパッケージの形態での半導体装置とするため、各チップ間の配線距離を短くすることができ、半導体装置の特性を向上させることができる。上記複数のチップを一つのパッケージとすることによって、半導体装置を小型化でき、かつその実装面積を減少させて電子装置を小型化できる。

前記特許文献１においては、上記積層構造で複数チップを搭載した場合におけるワイヤ強度の低下、封止時のワイヤ流れや自重によるワイヤの垂れなどによるワイヤ同士の接触や下段半導体チップエッジとワイヤとの接触といった不具合の解決に専ら向けられているにすぎない。前記特許文献２においては、１つの半導体チップしか搭載しない半導体装置において、チップ角部のボンディングパッドの大きさをそれ以外のものよりも大きくした例が開示されているにすぎない。

本願発明者においては、マイコン用チップとダイナミック型ＲＡＭ（ＤＲＡＭ）あるいはフラッシュメモリ用チップのように互いに密接に関連したもの同士のＭＣＭを構成することを検討した。このように電気的な接続の観点から互いに密接に関連する複数の半導体チップの組み合わせを選択するときには上記ＭＣＭの特徴を充分に生かして１つのシステムをパケッージ内に搭載でき、いわゆるＳｉＰ（System in Package ）を実現することができる。この場合、搭載基板においてマイコンチップとメモリチップのアドレス端子、データ端子等のように相互に接続されるものを搭載基板で共通化すると、搭載基板として上記複数のチップ間を接続するために４層、相互に接続される配線経路によってはさらに６層のような多層配線を用いることが必要となって高価な搭載基板を必要とする。また、上記半導体チップの組み合わせ毎に対応して搭載基板を逐一設計することも必要となる。

本願発明者においては、上記搭載基板の簡素化や標準化に向けて、マイコンチップとメモリチップのアドレス端子、データ端子等のように相互に接続されるもの同士を上記実装基板を介在させないでボンディングワイヤにより直接接続することを検討した。このようなチップ間でのボンディングワイヤによる直接接続の過程において、以下のような技術的課題を洗い出した。

（１）上記マイコンチップは、多数のボンディングパッドを有している。このため、ボンディングパッドの面積が必要最小となるようにすることは、多機能等に向けてより多数のボンディングパッドを設けること、あるいは同じパッド数（端子数）ならチップ面積を小さくすることができる点で極めてが有益である。（２）上記ＳｉＰの低コスト化のために、上記組み合わされるメモリチップは、既存のメモリチップを用いることが便利である。上記既存のメモリチップの面積の大半をメモリセルが占めるものであり、端子数が上記マイコンチップに比べて少なくて上記ボンディングパッドを小さくことに格別な意味を持たないこともあって、プローブ工程での比較的大きな針痕によっても良好なボンディングが可能なように大きなサイズで形成されている。（３）ワイヤボンダによるボンディング工程においては、ファーストボンド部は、金ボールがクッションとなってファーストボンド側に与えるストレスは小さい。これに対して、ワイヤボンダのキャピラリを動作させてボンディング部分の近傍でワイヤを引っ張って分断させる動作が行われるセカンドボンド部では大きなストレスが発生する。搭載基板に形成されたボンディングリードは、上記のようなストレスの影響を受けないが、シリコンチップ上に形成されたボンディングパッド同士をワイヤボンディングする際には、セカンド側とされるチップが上記大きなストレスを受けることになる。このため、セカンドボンド側とされたシリコンチップの割れ等を保護するために、そのボンディングパッド上には予めクッションとなる金ボールを設けることが必要である。（４）ワイヤボンダによるセカンドボンド部分の近傍でのワイヤ分断させる動作において、ボンディングワイヤの径が太いものの方が細いものよりも切断性に優れていることを見出した。これら（１）〜（４）のことから、本願発明者においては、マイコンチップのように他のチップ間を接続するボンディングパッドと、実装基板のボンディングリードと接続するボンディングパッドとを有するものを含むＳｉＰにおいては、そのボンディングパッド面積と使用するボンディングワイヤの太さを選択することに格別な有益性があることを発見した。

本発明の目的は、簡単な構成で高集積化と高信頼性を実現した半導体装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願における実施例の１つは下記の通りである。基板表面に複数のボンディングリードを有する搭載基板の表面上に複数の第１ボンディングパッドを有する第１半導体チップと、上記搭載基板又は上記第１半導体チップ上に、複数の第２ボンディングパッド及び複数の第３ボンディングパッドを有する第２半導体チップとを搭載する。上記搭載基板に設けられた複数のボンディングリードと上記複数の第１ボンディングパッドとの対応するもの同士を第１ボンディングワイヤで接続する。上記複数の第２ボンディングパッドと上記複数の第１ボンディングパッドとの対応するもの同士を第２ボンディングワイヤで接続する。上記複数の第３ボンディングパッドと上記複数のボンディングリードとの対応するもの同士を第３ボンディングワイヤで接続する。上記第１及び第２ボンディングワイヤは、上記第３ボンディングワイヤよりも太い径のワイヤとされる。上記第１及び第２ボンディングワイヤによって接続される第１ボンディングパッド及び第２ボンディングパッドは、上記第３ボンディングワイヤによって接続される第３ボンディングパッドよりも大きな面積を持つように形成される。

搭載基板の配線が簡単となり、第２半導体チップを高集積化できる。第１と第２チップ同士との接続の高信頼化できる。

図１には、この発明に係る半導体装置（ＭＣＭ又はＳｉＰ）に組み込まれる半導体チップに設けられるボンディングパッドの一実施例の平面図が示されている。この半導体チップは、ＣＰＵ（中央処理装置）を含むような１チップマイクロコンピュータ機能を持つ特定用途向ＩＣ（以下、マイコンチップという）とされる。かかるマイコンチップは、汎用メモリ等と組み合わされて上記ＭＣＭ又はＳｉＰとされる。かかるＭＣＭ又はＳｉＰは、搭載基板の簡素化や標準化に向けて、マイコンチップには、搭載基板に設けられたボンディングリードと接続されるボンディングパッドＰＬと、上記汎用メモリチップとボンディングワイヤによって直接接続されるボンディングパッドＰＰとの２種類のボンディングパッドを有する。同図には、上記２種類のボンディングパッドＰＬとＰＰが例示的に示されている。

汎用メモリ等のような他のチップ間とをボンディングワイヤにより接続するためのボンディングパッドＰＰ（Pad to Pad）は、特に制限されないが、パッド保護膜（シラン）の開口部が高さが７０um(=μｍ）で幅が７０umのような大きさを持つようにされる。これに対して、搭載基板のボンディングリードとの間を接続するためのボンディングパッドＰＬ（Pad to Lead)は、その開口部が高さが６２．５umで幅が４３umのように上記ボンディングパッドＰＰよりも小さく形成される。本願において、パッドの形状や大きさは、上記開口部のことを意味している。同図において、パッドＰＰ，ＰＬに接続されるＩ／Ｏセル（入出力回路）に向かう方向が高方向さとされ、パッドＰＰ，ＰＬが並ぶ方向が幅方向とされる。つまり、後述するようにボンディングパッドＰＰ，ＰＬは、方形の半導体チップの外周辺部に、それぞれの辺に沿って並べられて形成されるものであり、上記各辺からチップ内部に向かう方向が上記高さ方向とされ、上記各辺に平行な方向が幅方向とされる。

上記のように搭載基板のボンディングリードとの間を接続するためのボンディングパッドＰＬを上記他のチップ間とをボンディングワイヤにより接続するためのボンディングパッドＰＰよりも小さく形成することにより、上記マイコンチップにおいて、ボンディングパッドの大きさに格別な配慮を行わない従来のマイコンチップに比べて、パッド数が同じならマイコンチップの面積を小さくすることができる。あるいは、前記のようにより多数のボンディングパッドを形成することができる。

図２には、図１のボンディングパッドＰＰとＰＬの大きさの説明図が示されている。同図には、ボンディングパッドＰＰ及びＰＬと、そこにボンディングワイヤにより接続する際に形成されるボールが示されている。上記ボンディングパッドＰＰとＰＬは、共にワイヤボンダによるファーストボンド部とされる。このファーストボンド側では、金線の先端が溶融されて金ボールが形成される。ボール１は、上記ボンディングパッドＰＰに接続されるボールの大きさを示しており、使用する金線の直径φが例えば２５um (μm)のように太くされることに応じて大きなサイズで示されている。ボール２は、上記ボンディングパッドＰＬに接続されるボールの大きさを示しており、使用する金線の直径φが例えば２０umのように細くされることに応じて小さなサイズで示されている。つまり、図２においては、前記マイコンチップと他のチップ間を接続するボンディングワイヤは、直径が大きな太い金線が用いられ、上記マイコンチップと搭載基板間を接続するボンディングワイヤは、直径が小さな細い金線が用いられることを示している。

図３には、この発明に係る半導体装置の一実施例の概略内部平面図が示されている。方形とされた搭載基板の４つの辺に沿った外周部の表面には複数のボンディングリードＢＬが設けられる。これらのボンディングリードＢＬ列に囲まれた搭載基板の中央部表面には、メモリチップが搭載される。このメモリチップは、シンクロナス・ダイナミック・ランダム・アクセス・メモリ(Synchronous Dynamic Random Access Memory ；以下単にＳＤＲＡＭという）あるいはフラッシュＥＥＰＲＯＭのような不揮発性メモリのようにマイコンチップと互いに接続するボンディングパッドを有する。

上記ボンディングパッドを有する部分を除いた上記メモリチップ表面には、マイコンチップが搭載される。上記メモリチップは、上記搭載基板のボンディングリードＢＬとの接続を行うボンディングパッドＢＰ１と、上記マイコンチップとの接続を行うボンディングパッドＢＰ２とを有する。同様に、上記マイコンチップは、上記搭載基板のボンディングリードＢＬとの接続を行うボンディングパッドＢＰ４と、上記メモリチップとの接続を行うボンディングパッドＢＰ３とを有する。上記メモリチップのボンディングパッドＢＰ１とＢＰ２は、前記第１ボンディングパッドに相当し、上記マイコンチップのボンディングパッドＢＰ３は、前記第２ボンディングパッドに相当し、上記マイコンチップのボンディングパッドＢＰ４は、前記第３ボンディングパッドに相当する。

上記メモリチップのボンディングパッドＢＰ１と上記搭載基板のボンディングリードＢＬとは、対応するもの同士がボンディングワイヤＢＷ１によって接続される。上記メモリチップのボンディングパッドＢＰ２と上記マイコンチップのボンディングパッドＢＰ３とは、対応するもの同士がボンディングワイヤＢＷ２によって接続される。そして、上記マイコンチップのボンディングパッドＢＰ４と上記搭載基板のボンディングリードＢＬとは、対応するもの同士がボンディングワイヤＢＷ３によって接続される。上記ボンディングワイヤＢＷ１とＢＷ２は、上記ボンディングワイヤＢＷ３に比べて太いボンディングワイヤが用いられる。上記ボンディングワイヤＢＷ２は、マイコンチップからメモリチップに向けて供給されるアドレス信号や制御信号を伝える信号線やマイコンチップとメモリチップとの間で授受されるデータ等の信号を伝える信号線とされる。メモリチップに設けられる大半のボンディングパッドは、上記アドレス信号、制御信号及びデータ信号とされるから搭載基板に設けられる信号線を大幅に減少させることができる。

図４には、この発明に係る半導体装置の一実施例の概略内部断面図が示されている。図５には、図４の概略内部斜視図が示されている。図５においては、図４に示された２本のボンディングワイヤのうちの１本が代表として例示的に示されている。図４において、メモリチップは上記搭載基板上に図示しない熱硬化性接着剤又ダイボンドフィルムを用いて接着される。そして、上記マイコンチップは、前記メモリチップと同様に図示しない熱硬化性接着剤又は裏面に設けられたダイボンドフィルムを用いてメモリチップ上に接着される。

図４及び図５において、前記同様にワイヤボンディングにより搭載基板のボンディングリードＢＬとメモリチップのボンディングワイヤＢＰ１との間、メモリチップのボンディングパッドＢＰ２とマイコンチップのボンディングパッドＢＰ３との間、及びマイコンチップのボンディングパッドＢＰ４と搭載基板のボンディングリードＢＬとの間で相互に接続される。つまり、ボンディングワイヤＢＷ１は、メモリチップのボンディングパッドＢＰ１と搭載基板のボンディングリードＢＬの対応するもの同士を接続する。ボンディングワイヤＢＷ２は、マイコンチップのボンディングパッドＢＰ３とメモリチップのボンディングパッドＢＰ２の対応するもの同士を接続する。ボンディングワイヤＢＷ３は、マイコンチップのボンディングパッドＢＰ４と上記搭載基板のボンディングリードＢＬの対応するもの同士を接続する。

上記ボンディングワイヤＢＷ１は、メモリチップ側をファーストボンド部とし、搭載基板側をセカンドボンド部とする。ボンディングワイヤＢＷ２は、マイコンチップ側をファーストボンド部とし、メモリチップ側をセカンドボンド部とする。そして、ボンディングワイヤＢＷ３は、マイコンチップ側をファーストボンド部とし、搭載基板側をセカンドボンド部とする。上記ボンディングワイヤＢＷ２により、セカンド側とされたメモリチップのボンディングパッドＢＰ２には、ワイヤを引っ張って分断させる際のメモリチップに対するストレスを緩和するために金ボールが設けられている。そして、かかる分断において切断性に優れている太い金線が上記ボンディングワイヤＢＷ２として用いられる。

前記のようにＭＣＭ又はＳｉＰの低コスト化のために、上記メモリチップは、既存のメモリチップを用いることを前提としている。かかる既存のメモリチップにおいては、全面積に占める全ボンディングパッドの占める面積の割合が、上記マイコンチップに比べて小さく、上記ボンディングパッドを小さくすることに格別な意味を持たないことやプローブ工程での比較的大きな針痕によっても良好なボンディングが可能なように大きなサイズで形成される。これに対応して太いボンディングワイヤを用いてワイヤボンディングが行われる。このようなメモリチップ側でのワイヤボンディングに適合するためにマイコンチップのボンディングパッドＢＰ３の大きさが決められ、ボンディングワイヤＢＷ２の太さが上記ボンディングワイヤＢＷ１と同じものが選ばれる。これにより、同じ金線を用いて上記ボンディングワイヤＢＷ１とＢＷ２による接続を上記金線をワイヤボンダにセットしたままで連続して行うことができ、ワイヤボンディング工程が簡略化できる。

上記搭載基板の裏面側には、特に制限されないが、外部端子としてのハンダボールが設けられる。搭載基板表面には、図４及び図５では、図示ないが封止樹脂としてのレジンが設けられ、外観上１つの半導体装置とされる。この発明に係る半導体装置においては、前記（１）〜（４）に示した課題を解決し、簡単な構成で高集積化と高信頼性を実現した半導体装置を得ることができる。

図６には、この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの他の一実施例の平面図が示されている。前記図１の実施例を含めて、ボンディングパッド同士を接続するボンディングパッドＰＰの形状は、正方形にされている。これに対して、ボンディングリードと接続されるボンディングパッドＰＬの形状は、全体として細長く形成される。つまり、ボンディングパッドの幅が高さより小さく形成されている。特に制限されないが、ボンディングパッドＰＬの高さは、６２．５um、ボンディングパッドＰＬの幅は、４３umのように小さく形成される。

このようにボンディングパッドＰＬの形状が高さ方向に細長く形成される理由は、パッド中心近傍に打たれたプローブ針痕を避けてボンディングボールを形成し、金ワイヤとアルミパッドとの合金層生成領域を確保するためである。パッドピッチを狭ピッチ化するためにボンディングパッドＰＬの幅が４３umと非常に狭く、形成されるボンディングのボール径も非常に小さい。ボンディングパッドＰＰは７０umの正方形と大きいため針痕上にボールを形成してもボール径が大きいため圧着の信頼性は確保される。しかし、ボンディングパッドＰＬは幅が狭く形成するボール径も小さいためプローブ針痕を可能な限り避けれるようにするため細長いパッド形状とする。。

図７には、図６のボンディングパッドＰＰとＰＬの形状の説明図が示されている。同図には、ボンディングパッドＰＰ及びＰＬと、そこにボンディングワイヤにより接続する際に形成されるボールが示されている。ボール１は、上記ボンディングパッドＰＰに接続されるボールの大きさを示しており、使用する金線の直径が太くされることに応じて大きなサイズで示されている。ボンディングパッドＰＰが正方形にされることに応じて、その中点とボール１の中点とが一致するようにされる。ボール２は、上記ボンディングパッドＰＬに接続されるボールの大きさを示しており、使用する金線の直径が細くされることに応じて小さなサイズで示されている。そして、ボンディングパッドＰＰが長方形にされ、その中点に対してボール２の中点が同図の上側（Ｉ／Ｏセル側）に偏ってものとされる。

図８には、この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの他の一実施例の平面図が示されている。この実施例は、前記図６と基本形は同じであるが、図６と異なる点は下側（チップ外周側）に切り欠きが設けられる。この切り欠きを含めると、上記ボンディングパッドＰＰとＰＬの高さはほぼ同じになる。

図９には、図８のボンディングパッドＰＰとＰＬの形状の説明図が示されている。ボンディングパッドＰＰが長方形にされ、中点が同図の下側（チップ外周側）に偏ってものとされる。

前記のようにボンディングパッドＰＰとＰＬは、使用するボンディングワイヤの太さに応じて単純に面積を異ならせることの他に、その形状が正方形と長方形のように異なる形状として視覚上の識別を容易にしている。更に、ボンディングパッドＰＬでは、図６，図７及び図８，図９のように切り込みの位置を異ならせ、ボール２の位置をそれに合わせて異なるように設定している。これらのことは、以下の２つの意味を持っている。

図１０には、この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、５個のボンディングパッドが代表として例示的に示されている。２つのボンディングパッドＰＰを挟んでボンディングパッドＰＬが並べられて配置されている。このように同じくボンディングリードと接続されるボンディングパッドＰＬが並べられて配置されるとき、その形状を図６と図８に示した形状が交互に繰り返すように配置される。これによって、細いボンディングワイヤＢＷ３によるファーストボンド部（ボール２）を千鳥状に配置させることができる。これによって、ボンディングパッドＰＬのピッチを小さくすることができる。

図１１及び図１２には、この発明に係る半導体装置におけるボンディングパッド、ボンディングワイヤ及びキャピラリの位置関係の説明図が示されている。図１１には上面図が示され、図１２には断面図が示されている。この実施例のように細いボンディングワイヤＢＷ３によるボンディングパッドＢＰ４に対するファーストボンド部（ボール２）を千鳥状にすることにより、隣接するボンディングパッドＢＰ４に対するファーストボンド部（ボール２）の間隔を広くでき、キャピラリ外形（図１１では点線で示す）が隣接するボンディングワイヤＢＷ３に対する干渉を回避ができる。つまり、前記図１１と同じピッチでボンディングパッドＢＰ４を配置し、図１３のように中心線ａ−ｂ上にファーストボンド部（ボール２）を並べた場合には、キャピラリの外側が既にボンディングが行われたボンディングワイヤＢＷ３に接触してしまうことにより、かかるワイヤＢＷ３を変形させて他のワイヤ同士と接触させたり、切断させたりしてしまうというようなワイヤ干渉を回避することができる。上記のようにボンディングパッドＰＬが並べられて配置されたとき、上記ファーストボンド部（ボール２）を千鳥状にすることにより、ボンディングパッドＰＬのピッチを小さくでき、半導体チップの高集積化あるいは多ピン化を実現することができる。

ワイヤボンディング工程終了後には、外観目視検査が必要とされる。組み立て後の電気的試験だけでは、上記ボンディングパッドに対してワイヤの接続が不十分で一時的に接触していれば良品と判定され、出荷後に不良として発生する。外観目視検査は、そのような不十分なボンディング箇所を検出し、その部分を強制的に切断させて、後の電気的試験により発見できるようにする。

上記外観目視検査は、ボンディングでの誤接続を発見する上でも重要である。ワイヤボンディング装置は、与えられたデータに従って高精密に２箇所のボンディング動作を行う精密なロボットとみなすことができる。しかし、設計データを、ワイヤボンディング装置の座標データに変換する際の誤差や、実際の製品のボンディングパッドの位置ずれ等により、本来とは異なる箇所にボンディングをしてしまうことがある。このとき、前記のようにチップ同士を接続するボンディングパッドＰＰと、ボンディングリードに接続するボンディングパッドＰＬの大きさを異ならせることは、前記のような高集積化の他に上記誤配線を発見する上で役立つことができる。つまり、大きな面積のボンディングパッドＰＰがボンディングリードＢＬに接続されているワイヤ、あるいは小さな面積のボンディングパッドＰＬがメモリチップのようなボンディングパッドに接続されているワイヤがあれば、直ちに誤接続と判定することができる。

更に、同じ大きさのボンディングパッドＰＬが並んで配置されたとき、前記図１０のように千鳥状に切り込みを設けて、その切り込みがボンディング箇所（ボール２）の位置を示すマークとすることをルールとしておけば、そのマークの位置とボンディング箇所とが不一ならば、それに接続されるボンディングリードを確認することなく、直ちに誤接続と判定することができる。図６，図７及び図８，図９のように切り込みの位置を異ならせ、図１１のようにボール２の位置をそれに合わせて異なるように設定した場合には、外観目視検査において、上記誤接続を容易に発生する上で役立つものである。このような外観目視検査によって、半導体装置の高信頼性を実現することができる。

図１４には、この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、図６に示したボンディングパッドＰＬにおいて、左右に更に切り込みが設けられる。特に制限されないが、これらの切り込みの長さは、高さＨの半分（Ｈ／２）にされている。そして、その中心がパッドの中点に対応するようにされる。前記上側に設けられた切り込みの長さは、幅Ｗの半分（Ｗ／２）にされている。そして、その中心がパッドの中点に対応するようにされる。これらの切り込みは、前記図６の実施例と同様に、外観目視検査においてワイヤ接続の良否判定に用いられることの他に、プローブ工程後の外観目視検査にも利用するような配慮されている。

プローブ工程でのプローブ針痕の位置ズレや針痕の大きさを管理するために、針痕をボンディングパッドの高さＨや幅Ｗに対して、例えば１／２以下にすることが後のワイヤボンディング工程でのボンディング動作に有益である。このような針痕の外観目視検査のために、上記のような切り込みを配置することによって、その判定が容易になる。なお、ボンディングパッドＰＰは、それに隣接するボンディングパッドＰＬの針痕を基準にしたり、ボンディングパッドＰＬの切り込み（Ｈ／２）を利用したりすることができる。このようにボンディングパッドＰＬに対してのみに上記切り込みを設ける構成は、もともと大きなボンディングパッドＰＰを上記外観目視検査のためだけにピッチを更に大きくしてしまうことを避けることができる。

前記図９の実施例に対応して、図１４と同様に左右に更に切り込みを設ける構成としてもよい。そして、前記図１０のようにボンディングパッドＰＬを配置させるものとしてもよい。これにより、上記ボンディングパッドＰＬの形状は、半導体ウェハ上に前記マイコンチップが形成された段階で行われるプローブ工程後のプローブ針痕の外観目視検査にボンディングパッドＰＬの形状を利用することに加えて、搭載基板に上記マイコンチップとメモリチップを搭載してボンディングした後の外観目視検査においてワイヤ接続の良否判定に用いられる。

図１５には、この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例の平面図が示されている。この実施例では、前記図１４の切り込みの位置に、スリット（Ｗ／２）（Ｈ／２）が設けられる。これらのスリット（Ｗ／２）（Ｈ／２）は、前記同様に半導体ウェハ上に前記マイコンチップが形成された段階で行われるプローブ工程後のプローブ針痕の外観目視検査に利用することに加えて、搭載基板に上記マイコンチップとメモリチップを搭載してボンディングした後の外観目視検査においてワイヤ接続の良否判定に用いることができる。上下と左右のスリットの組み合わせにより、４通りの異なる形状を表現することができる。

前記図１０のようにボンディングパッドＰＬが連続して並ぶときに、１、２、３、４のような４通りの位置情報を上記上下と左右のスリットの組み合わせで表現することができる。例えば、同図のように上側と右側にスリットを設けるものを１とし、図示しないけれども他の組み合わせである上側と左側にスリットを設けるものを２とし、下側と右側にスリットを設けるものを３とし、下側と左側にスリットを設けるものを４とする。これらの位置情報は、外観目視検査においてのワイヤ接続の良否判定に効果的である。

図１６には、この発明に係る半導体装置の他の一実施例の概略内部平面図が示されている。方形とされた搭載基板の４つの辺に沿った外周部の表面には複数のボンディングリードＢＬが設けられる。これらのボンディングリードＢＬ列に囲まれた搭載基板の中央部表面には、メモリチップとマイコンチップとが並んで搭載される。このメモリチップは、例えばフラッシュＥＥＰＲＯＭのような不揮発性メモリのように１つの辺に沿ってボンディングパッドを有する。上記マイコンチップは、特に制限されないが、ボンディングパッドが２列に千鳥状に配置される。もちろん、図３のようにボンディングパッドを１列に並べて構成するものであってもよい。

この実施例でも前記図３と同様に上記メモリチップは、上記搭載基板のボンディングリードとの接続を行うボンディングパッドと、上記マイコンチップとの接続を行うボンディングパッドとを有する。同様に、上記マイコンチップは、上記搭載基板のボンディングリードとの接続を行うボンディングパッドと、上記メモリチップとの接続を行うボンディングパッドとを有する。上記メモリチップのボンディングパッドは、前記第１ボンディングパッドに相当し、上記マイコンチップのボンディングパッドは、前記第２ボンディングパッドに相当し、上記マイコンチップのボンディングパッドは、前記第３ボンディングパッドに相当する。そして、その形状や大きさ及び使用するボンディングワイヤの太さは、前記同様である。このように半導体チップを積層構造にするもの他、搭載基板上にそれぞれの半導体チップを搭載させたものであってもよい。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、組み合わされる半導体チップは、ＳＤＲＡＭの他にスタティック型ＲＡＭ、フラッシュＥＥＰＲＯＭのようなメモリとマイコンの他に互いに接続するボンディングパッドを有するものであれば何であってもよい。ボンディングパッドの大きさは、使用するボンディングワイヤの太さに対応したボールの大きさによって決められるものである。またボンディングパッドの大きさはボンディングワイヤＢＷ１、ＢＷ２、ＢＷ３の太さは同一であっても接続信頼性によりそれぞれに対応したボールの大きさによって決められるものである。この発明は、マルチチップモジュールを構成する半導体装置に広く利用できる。

この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの一実施例を示す平面図である。 図１のボンディングパッドＰＰとＰＬの大きさの説明図である。 この発明に係る半導体装置の一実施例を示す概略内部平面図である。 この発明に係る半導体装置の一実施例を示す概略内部断面図である。 図４の概略内部斜視図である。 この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの他の一実施例を示す平面図である。 図６のボンディングパッドＰＰとＰＬの形状の説明図である。 この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの他の一実施例を示す平面図である。 図８のボンディングパッドＰＰとＰＬの形状の説明図である。 この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。 この発明に係る半導体装置におけるボンディングパッド、ボンディングワイヤ及びキャピラリの位置関係の説明図である。 図１１のボンディングワイヤ及びキャピラリの位置関係の断面図である。 キャピラリとボンディングワイヤの干渉の説明図である。 この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。 この発明に係る半導体装置に組み込まれる半導体チップに設けられるボンディングパッドの更に他の一実施例を示す平面図である。 この発明に係る半導体装置の他の一実施例を示す概略内部平面図である。

符号の説明

ＰＰ…パッド−パッド間接続のボンディングパッド、ＰＬ…パッド−リード間接続のボンディングパッド、ＢＰ１〜ＢＰ４…ボンディングパッド、ＢＬ…ボンディングリード、ＢＷ１〜ＢＷ３…ボンディングワイヤ、

Claims (10)

1. 基板表面に複数のボンディングリードを有する搭載基板と、
   上記搭載基板の表面上に設けられ、チップ表面に複数の第１ボンディングパッドを有する第１半導体チップと、
   上記搭載基板表面又は上記第１半導体チップ上に搭載され、チップ表面に複数の第２ボンディングパッド及び複数の第３ボンディングパッドを有する第２半導体チップと、
   上記複数の第２ボンディングパッドと上記複数の第１ボンディングパッドとの対応するもの同士を接続する１ないし複数の第１ボンディングワイヤと、
   上記複数の第３ボンディングパッドと上記複数のボンディングリードとの対応するもの同士を接続する１ないし複数の第２ボンディングワイヤとを有し、
   上記第１ボンディングパッド及び第２ボンディングパッドは、上記第３ボンディングパッドと異なる形状を持ち、
   上記第２ボンディングパッドと第３ボンディングパッドとは、それぞれに接続されるべき上記ボンディングリードと上記第１ボンディングパッドの配列に対応して混在して並べられて配置され、
   上記第２ボンディングパッドと第３ボンディングパッドとの高さの差は、上記第２ボンディングパッドと第３ボンディングパッドの幅の差に比べて小さくされる半導体装置。
2. 請求項１において、
   上記第１ボンディングワイヤによる接続は、上記第２半導体チップに設けられた第２ボンディングパッドがファーストボンド部とされ、上記第１半導体チップに設けられた第１ボンディングパッドがセカンドボンド部とされ、
   上記セカンドボンド部とされた第１ボンディングパッドと上記第１ボンディングワイヤのセカンドボンド端との間には、金ボールが存在する半導体装置。
3. 請求項２において、
   上記複数のボンディングリードと上記複数の第１ボンディングパッドとの対応するもの同士を接続する１ないし複数の第３ボンディングワイヤとを更に有し、
   上記第３ボンディングワイヤによる接続は、上記第１半導体チップに設けられた第１ボンディングパッドがファーストボンド部とされ、上記ボンディングリードがセカンドボンド部とされ、
   上記第２ボンディングワイヤによる接続は、上記第３ボンディングパッドがファーストボンド部とされ、上記ボンディングリードがセカンドボンド部とされる半導体装置。
4. 請求項３において、
   上記第２半導体チップは、マイクロプロセッサを含む半導体チップであり、
   上記第１半導体チップは、上記マイクロプロセッサの動作に必要なデータの記憶を行うメモリチップである半導体装置。
5. 請求項４において、
   上記第１ボンディングパッド及び第２ボンディングパッドの高さと幅は、上記第３ボンディングワイヤ及び第１ボンディングワイヤにおけるファーストボンドで形成されるボールの直径に適合した長さを持つようにされ、
   上記第３ボンディングパッドの幅は、上記第２ボンディングワイヤにおけるフォースボンドで形成されるボールの直径に適合した長さを持ち、上記第３ボンディングパッドの高さは、上記第２ボンディングワイヤにおけるフォーストボンドで形成されるボールの直径に適合した長さよりも長くされる半導体装置。
6. 請求項５において、
   上記第２ボンディングパッドの露出部の形状は、正方形とされ、
   上記第３ボンディングパッドの露出部の形状は、上記第３ボンディングパッドと外観上の識別が可能な形状とされる半導体装置。
7. 請求項６において、
   上記第３ボンディングパッドの露出部の形状は、第３ボンディングパッド同士において外観上の識別が可能な形状とされる半導体装置。
8. 請求項６において、
   上記第３ボンディングパッドの露出部の形状は、隣接する第３ボンディングパッド同士においてチップ内側おいて切り込みが設けられた第１形状と、チップ外側において切り込みが設けられた第２形状が交互に配列される組み合わせとされる半導体装置。
9. 請求項６において、
   上記第３ボンディングパッドは、パッド開口幅の中点を基準にした開口より小さな第１マークと、パッド開口高さの中点を基準にした開口高さより小さな第２マークを有する半導体装置。
10. 請求項９において、
    上記第３ボンディングパッドの上記第１マークは、隣接する第３ボンディングパッド同士において開口部チップ内側に切り込みが設けられた第１形状と、開口部チップ外側に切り込みが設けられた第２形状の組み合わせとされ、
    上記第３ボンディングパッドの上記第２マークは、開口部高さ方向のいずれかに切り込みが設けられた第３形状とされる半導体装置。

Images