CN103391093B - 可重构集成电路 - Google Patents

可重构集成电路 Download PDF

Info

Publication number
CN103391093B
CN103391093B CN201210141356.8A CN201210141356A CN103391093B CN 103391093 B CN103391093 B CN 103391093B CN 201210141356 A CN201210141356 A CN 201210141356A CN 103391093 B CN103391093 B CN 103391093B
Authority
CN
China
Prior art keywords
terminal
circuit
bypass
integrated circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210141356.8A
Other languages
English (en)
Other versions
CN103391093A (zh
Inventor
张旭
C·J·莱玛
刘凯
陆思安
王浩
章沙雁
张旺根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN201210141356.8A priority Critical patent/CN103391093B/zh
Priority to US13/609,283 priority patent/US8736302B2/en
Publication of CN103391093A publication Critical patent/CN103391093A/zh
Application granted granted Critical
Publication of CN103391093B publication Critical patent/CN103391093B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。

Description

可重构集成电路
技术领域
本发明涉及集成电路，更具体地涉及一种可重构 (reconfigurable)集成电路，其具有提高了的与形成半导体电路封装的其它管芯(die)一起嵌入的管芯的端子的可接入性(accessibility)。
背景技术
半导体器件封装正在装配有提高了的相对于封装引脚数(外部端子数)的功能性。这部分地是由于改进的硅管芯制造技术，该技术允许减小管芯尺寸，因此两个或更多的管芯可以被安装在单个基板上并被包封以形成单个相对较小的封装的半导体装置。但是，由于有限的封装外部端子数，用于充分地测试每一个管芯的可接入性是有限的。此外，封装的功能还可能会受到一个或多个封装的管芯的特定端子的有限的可接入性的限制。因此，能够更容易地接入被封装的管芯的管芯接合焊盘(die bonding pad)将是有利的。
发明内容
根据本发明一个实施例，提供了一种可重构集成电路，包括：集成电路接口端子，所述集成电路接口端子包括电路输入端子和电路输出端子；至少一个旁通控制节点；旁通电路，所述旁通电路与所述旁通控制节点、所述电路输入端子中的至少一个、以及所述电路输出端子中的至少一个耦接；以及处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，其中，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，在操作中，在所述旁通控制节点处的信号控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个和所述电路输出端子中的一个。
根据本发明另一实施例，提供了一种半导体封装，包括：基板；由所述基板支撑的外部封装端子，所述端子包括封装输入端子和封装输出端子；安装在所述基板上的第一半导体管芯，所述第一半导体管芯具有第一管芯外部端子；安装在所述基板上的第二半导体管芯，其中，所述第二半导体管芯是可重构集成电路，其包括：集成电路接口端子，所述集成电路接口端子包括电路输入端子和电路输出端子；旁通控制器；旁通电路，所述旁通电路与所述旁通控制器、所述电路输入端子中的至少一个、和所述电路输出端子中的至少一个耦接；以及处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，在操作中，所述旁通控制器控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子；以及电连接件，所述电连接件将外部封装端子选择性地连接到所述第一管芯外部端子和所述集成电路接口端子，并且其中，所述电连接件还允许将所述第一管芯外部端子选择性地连接到所述集成电路接口端子。
根据本发明又一实施例，提供了一种对具有集成电路接口端子的可重构集成电路进行重构的方法，所述集成电路接口端子包括电路输入端子和电路输出端子，所述可重构集成电路包括至少一个可编程寄存器、旁通电路和处理电路，所述旁通电路与所述可编程寄存器、所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，所述方法包括：将所述可编程寄存器编程为第一状态，以将第一状态信号提供给所述旁通电路；响应于所述第一状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子；将所述可编程寄存器编程为第二状态，以将第二状态信号提供给所述旁通电路；以及响应于所述第二状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一个集成电路接口端子耦接到所述电路模块中的至少一个。
附图说明
通过参考下面对优选实施例的描述以及附图，可以最佳地理解本发明及其目的和优点，在附图中：
图1是根据本发明优选实施例的可重构集成电路的示意性电路图；
图2是根据本发明第二优选实施例构造的具有旁通电路的可重构集成电路的示意性电路图；
图3是根据本发明第三优选实施例的半导体封装的示意性电路图；
图4是根据本发明第四优选实施例构造的具有旁通电路的可重构集成电路的示意性电路图；
图5是根据本发明第五优选实施例的半导体封装的示意性电路图；
图6是根据本发明第六优选实施例构造的具有旁通电路的可重构集成电路的示意性电路图；
图7是根据本发明第七优选实施例的半导体封装的示意性电路图；以及
图8是示出对根据本发明优选实施例的图1的可重构集成电路进行重构的方法的流程图。
具体实施方式
下面结合附图阐述的详细描述旨在作为对本发明的当前优选的实施例的描述，而并不意图表示可以实施本发明的仅有的形式。应当理解，相同或等同的功能可以通过应当被包含在本发明的精神和范围内的不同实施例来实现。在附图中，相同的附图标记始终被用来指示相同的元件。此外，术语“包含”、“包括”或任何其它变型意图覆盖非排它性的包括，从而使得包含一系列要素或步骤的模块、电路、器件组件、结构和方法步骤不是仅包含这些元件，而是可以包含没有明确地列出的其它要素或步骤，或者对于这些模块、电路、器件组件或步骤所固有的其它要素或步骤。在没有更多约束的情况下，在“包括......”之前的要素并不排除包括该要素的另外的相同要素的存在。
在一个实施例中，本发明提供了一种具有集成电路接口端子的可重构集成电路，所述集成电路接口端子包括电路输入端子和电路输出端子。存在旁通控制节点，并且，旁通电路与所述旁通控制节点、所述电路输入端子中的至少一个、以及所述电路输出端子中的至少一个耦接。存在处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，其中，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接。在操作中，在所述旁通控制节点处的信号控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述一对集成电路接口端子包括所述电路输入端子中的一个和所述电路输出端子中的一个。
在另一个实施例中，本发明提供了一种半导体封装，该半导体封装包括基板和由所述基板支撑的外部封装端子，所述端子包括封装输入端子和封装输出端子。存在安装在所述基板上的第一半导体管芯，所述第一半导体管芯具有第一管芯外部端子。存在安装在所述基板上的第二半导体管芯，其中，所述第二半导体管芯是可重构集成电路，所述可重构集成电路具有集成电路接口端子，所述集成电路接口端子包括电路输入端子和电路输出端子。存在旁通控制器，并且，旁通电路与所述旁通控制器、所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接。存在处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接。在操作中，所述旁通控制器控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述一对集成电路接口端子包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子。电连接件提供用于将外部封装端子选择性地连接到所述第一半导体管芯和所述集成电路接口端子。所述电连接件还提供用于将所述第一半导体管芯选择性地连接到所述集成电路接口端子。
在又一个实施例中，本发明提供一种对具有包括电路输入端子和电路输出端子的集成电路接口端子的可重构集成电路进行重构的方法。所述可重构集成电路具有：至少一个可编程寄存器；旁通电路，所述旁通电路与所述可编程寄存器、所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接；以及处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接。所述方法包括将所述可编程寄存器编程为第一状态，以将第一状态信号提供给所述旁通电路。所述方法然后执行：响应于所述第一状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子对包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子。所述方法然后执行：将所述可编程寄存器编程为第二状态，以将第二状态信号提供给所述旁通电路。所述方法然后提供用于：响应于所述第二状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一个集成电路接口端子耦接到所述电路模块中的至少一个。
参考图1，示出了根据本发明优选实施例的可重构集成电路100 的示意性电路图。可重构集成电路100具有包括与旁通控制器104耦接的电路输入端子102和电路输出端子103的集成电路接口端子101，旁通控制器104为可编程寄存器的形式，并且具有到一个或多个旁通控制节点120的输出。替代地，或者，除旁通控制器104以外，旁通控制节点120还可以与由一个或多个可用输入端子提供的旁通控制节点121耦接。可重构集成电路100还具有旁通电路105，其与一个或多个旁通控制节点120、电路输入端子102和电路输出端子103耦接。还存在处理电路106，处理电路106包括与旁通电路105耦接的多个电路模块107。该处理电路还与电路输入端子102和电路输出端子103 耦接。
参考图2，图示了根据本发明第二优选实施例构造的具有旁通电路105的可重构集成电路200的示意性电路图。集成电路200是集成电路100的一个实施例的更详细的示图。本领域的技术人员将理解的，处理电路106被图示在不同的位置仅仅为了便于图示，但是，根据布局设计和封装参数，处理电路106可以位于任何地方，在各种位置或方向上。如图所示，旁通电路包括复用器201，该复用器201具有旁通输入端202、处理电路输入端203和与旁通控制器104和复用器输出端205耦接的控制输入端204。在操作中，旁通控制器104将在旁通控制节点120处的信号Si提供给控制输入端204，以选择性地将复用器输出端205中的每一个耦接到其相应的旁通输入端202或处理电路输入端203。
如图所示，每一个旁通输入端202与电路输入端子102中的一个耦接，每一个复用器输出端205与电路输出端子103中的一个耦接，并且，处理电路输入端203与处理电路106耦接。
旁通电路105还包括采用“与”门的形式的逻辑模块206。每一个逻辑模块206具有与旁通控制器104耦接的敏感输入端（sensitizing input）207、与旁通输入端202耦接的选择输入端208、和与电路模块107中的一个或多个耦接的逻辑模块输出端209。如图所示，敏感输入端207与相应的复用器201的控制输入端204耦接。因此，在操作中，当复用器输出端205被选择性地耦接到旁通输入端202时，逻辑模块输出端209从旁通输入端202去耦接（de-couple）。例如，假设将逻辑0从旁通控制器104供应给复用器201的控制输入端204以将复用器输出端205耦接到旁通输入端202，这将导致逻辑模块输出端209对选择输入端208不敏感（de-sensitize）。这是因为，不管在选择输入端208处施加任何信号，逻辑模块输出端209都将保持在逻辑0。
与以上形成对比的是，当复用器输出端205被选择性地耦接到处理电路输入端203时，逻辑模块输出端209被耦接到旁通输入端202 （对旁通输入端202敏感）。例如，假设将逻辑1从旁通控制器104 供应给复用器201的控制输入端204以将复用器输出端205从旁通输入端202去耦接，并将处理电路输入端203耦接到复用器输出端205。因此，这导致逻辑模块输出端209对选择输入端208敏感，因为在逻辑模块输出端209处的信号将与在选择输入端208处施加的信号相同。
在操作中，旁通控制器104将信号Si提供给控制节点120，或者，作为替代方案，可以直接从旁通控制节点121提供该信号Si。该信号 Si控制旁通电路105选择性地将集成电路接口端子的至少一对集成电路接口端子耦接在一起。该对集成电路接口端子102、103是电路输入端子102中的一个和电路输出端子103中的一个。此外，在一个实施例中，当集成电路接口端子102、103对被耦接在一起时，选择性地将电路模块107中的一个或多个与该对集成电路接口端子102、103 去耦接。
参考图3，图示了根据本发明第三优选实施例的半导体封装300 的示意性电路图。半导体封装300包括安装在基板301上的可重构集成电路200（形成在第二半导体管芯中）。存在由基板301支撑的外部封装端子302，端子302包括封装输入端子303和封装输出端子304。第一半导体管芯305被安装在基板301上，并且第一半导体管芯305 具有第一管芯外部端子306。存在将外部封装端子302选择性地连接到第一管芯外部端子306和集成电路接口端子101的电连接件307。电连接件307通常是基板301上的走线（runner）。但是，它们也可以是引线接合件（wire bond）或者任何其它形式的电连接部件。电连接件307还提供用于将第一管芯外部端子306选择性地连接到集成电路接口端子101。
在操作中，旁通控制器104控制旁通电路105，从而通过旁通电路105选择性地将外部封装端子302中的至少一个耦接到第一管芯外部端子306中的至少一个。结果，允许外部封装端子302中的一个或多个和第一管芯外部端子306中的一个或多个通过旁通电路105相互通信。因此，本领域的技术人员将理解，选择的外部封装端子302可以通过旁通电路105与第一管芯305通信，或者，作为替代方案，选择的外部封装端子302通过集成电路200的处理电路发送和接收信号。
参考图4，图示了根据本发明第四优选实施例构造的具有旁通电路105的可重构集成电路400的示意性电路图。除了旁通电路105与不同的集成电路接口端子101连接以外，可重构集成电路400的功能和操作与可重构集成电路200的功能和操作相同，因此，为了避免重复，没有提供进一步的描述。
参考图5，图示了根据本发明第五优选实施例的半导体封装500 的示意性电路图。半导体封装500包括安装在基板501上的可重构集成电路400（形成在第二半导体管芯中）。存在由基板501支撑的外部封装端子502，端子502包括封装输入端子503和封装输出端子504。第一半导体管芯505被安装在基板501上，并且，第一半导体管芯505 具有第一管芯外部端子506。存在将外部封装端子502选择性地连接到第一管芯外部端子506和集成电路接口端子101的电连接件507。电连接件507通常是基板501上的走线，但是，它们也可以是引线接合（wire bond）或者任何其它形式的电连接部件。电连接件507还提供用于选择性地将第一管芯外部端子506连接到集成电路接口端子 101。
存在安装在基板501上的第三半导体管芯515。第三半导体管芯 515具有第三管芯外部端子516，并且，电连接件507提供用于将外部封装端子502选择性地连接到第三管芯外部端子516和集成电路接口端子101。
在操作中，旁通控制器104控制旁通电路105，从而通过旁通电路105选择性地将第三管芯外部端子516的至少一个耦接到第一管芯外部端子506中的至少一个。因此，本领域的技术人员将理解，所选择的第一管芯外部端子506可以通过旁通电路105与选择的第三管芯外部端子516通信，或者，作为替代方案，所选择的第一管芯外部端子506通过可重构集成电路400的处理电路发送和接收信号。
图6是根据本发明第六优选实施例构造的具有旁通电路105的可重构集成电路600的示意性电路图。除了旁通电路105与不同的集成电路接口端子101连接以外，可重构集成电路600的功能和操作与可重构集成电路200的功能和操作相同，因此，为了避免重复，没有提供进一步的描述。
图7是根据本发明第七优选实施例的半导体封装700的示意性电路图。半导体封装700包括安装在基板701上的可重构集成电路600 （形成在第二半导体管芯中）。存在由基板701支撑的外部封装端子 702，端子702包括封装输入端子703和封装输出端子704。第一半导体管芯705被安装在基板701上，并且，第一半导体管芯705具有第一管芯外部端子706。存在将外部封装端子702选择性地连接到第一管芯外部端子706和集成电路接口端子101的电连接件707。电连接件707通常是基板701上的走线，但是，它们也可以是引线接合或者任何其它形式的电连接部件。电连接件707还提供用于将第一管芯外部端子706选择性地连接到集成电路接口端子101。
第三半导体管芯715被安装在基板701上。第三半导体管芯715 具有第三管芯外部端子716，并且，电连接件707提供用于将外部封装端子702选择性地连接到第三管芯外部端子716和集成电路接口端子101。
在操作中，旁通控制器104控制旁通电路105，从而通过旁通电路105选择性地将外部封装端子702中的至少一个耦接到第一管芯外部端子706中的至少一个。结果，允许外部封装端子702中的一个或多个和第一管芯外部端子706中的一个或多个通过旁通电路105相互通信。此外，在操作中，旁通控制器104控制旁通电路105，从而将第三管芯外部端子716中的至少一个通过旁通电路105选择性地耦接到第一管芯外部端子706中的至少一个。因此，所选择的第一管芯外部端子706可以通过旁通电路105与所选择的第三管芯外部端子716通信，或者，作为替代方案，所选择的第一管芯外部端子706通过可重构集成电路600的处理电路发送和接收信号。此外，所选择的外部封装端子702可以通过旁通电路105与第一管芯705通信，或者，作为替代方案，所选择的外部封装端子702通过可重构集成电路600的处理电路发送和接收信号。本领域的技术人员将理解，在一个实施例中，旁通控制器104控制旁通电路105将集成电路接口端子中的至少一对集成电路接口端子选择性地耦接在一起。
当旁通控制器104是可编程寄存器时，于是，在操作中，可编程寄存器的第一状态控制旁通电路105将第一管芯外部端子（706或 707）中的至少一个通过所述至少一对集成电路接口端子耦接到至少一个外部封装端子702，并且，其中，可编程寄存器的第二状态控制旁通电路105将第一管芯外部端子（706或707）中的至少一个通过所述至少一对集成电路接口端子101耦接到至少一个电路模块107。本领域的技术人员将理解，旁通电路105还可以在第三半导体管芯715 之间执行类似的连接。
参考图8，示出了对根据本发明优选实施例的可重构集成电路 100进行重构的方法800的流程图。该方法800包括，在编程框810 处，将可编程寄存器104编程为第一状态（状态1）以将第一状态信号S1提供给旁通电路105的过程。这通常是通过将二进制码顺序地钟控（clocking）到可编程寄存器104中来实现的，例如，如果可编程寄存器104是8位寄存器，那么将需要8个时钟周期来将第一状态（状态1）钟控到可编程寄存器104。由于存在可编程寄存器104的 64种可能状态，所以对于旁通电路105存在（如果需要的话）64种潜在的配置。本领域的技术人员将理解，可编程寄存器104的编程可以通过从集成电路接口端子101的直接接入，或者，通过也是从处理电路106的间接接入，或者通过直接接入和间接接入的组合来执行。
在选择性耦接框820处，该方法800执行：响应于第一状态信号 S1，通过旁通电路105选择性地将至少一对集成电路接口端子101耦接在一起，所述集成电路接口端子101对包括电路输入端子102中的一个和电路输出端子103中的一个。在编程框830处，该方法800然后执行：将可编程寄存器104编程为第二状态（状态2），以将第二状态信号S2提供给旁通电路105。
在选择性地耦接框840处，该方法800然后执行：响应于第二状态信号S2，通过旁通电路105选择性地将至少一个集成电路接口端子 101耦接到电路模块107中的至少一个。本领域的技术人员将理解，如果需要的话，可以执行将可编程寄存器104编程为64种可能状态（对于六位寄存器的）中的任何一种的过程，以将旁通电路105配置用于不同的旁通和非旁通功能。但是，可用状态的数量通常取决于在旁通电路105中包含的复用器的数量和功能。
有利地，本发明提供用于测试半导体封装中的一个或多个管芯的特定端子和相关电路的改进的或可供选择的可接入性路由（accessibility route）。本领域的技术人员将理解，本发明还适用于通过对集成电路100进行重构来潜在地增加半导体封装的功能性。
本发明优选实施例的描述是处于图示和描述的目的而呈现的，而并非意图是穷尽的或将本发明限制为所公开的形式。本领域的技术人员将会认识到，可以对这些实施例进行改变而不脱离上述实施例的广泛的发明构思。例如，形成逻辑模块206的“与”门可以用“与非”门替换，只要复用器被相应地构造为适当地运行并与“与非”门的功能互补即可。作为另一个例子，在本发明中提及的术语“端子”可以被解释为集成电路接口端子101、半导体输入/输出焊盘（pad）、封装引脚、引线或连接件中的一种。因此，应当理解，本发明不限于所公开的具体实施例，并且涵盖落在如所附权利要求所限定的本发明的精神和范围内的各种修改。

Claims (18)

1.一种可重构集成电路，包括：
集成电路接口端子，所述集成电路接口端子包括电路输入端子和电路输出端子；
至少一个旁通控制节点；
旁通电路，所述旁通电路与所述旁通控制节点、所述电路输入端子中的至少一个、以及所述电路输出端子中的至少一个耦接，其中，所述旁通电路包括至少一个复用器，所述复用器具有旁通输入端、处理电路输入端、与所述旁通控制节点耦接的控制输入端和复用器输出端；以及
处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，其中，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，旁通电路还包括逻辑模块，该逻辑模块具有与所述旁通控制节点耦接的敏感输入端、与所述旁通输入端耦接的选择输入端、和与所述电路模块中的至少一个耦接的逻辑模块输出端，
其中，在操作中，在所述旁通控制节点处的信号控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个和所述电路输出端子中的一个。
2.根据权利要求1所述的可重构集成电路，其中，当所述至少一对集成电路接口端子耦接在一起时，所述电路模块中的至少一个被与所述至少一对集成电路接口端子选择性地去耦接。
3.根据权利要求1所述的可重构集成电路，其中，在操作中，在所述旁通控制输入端处的信号控制所述控制输入端选择性地将所述复用器输出端与所述旁通输入端和所述处理电路输入端中的至少一个耦接。
4.根据权利要求3所述的可重构集成电路，其中，所述敏感输入端与所述控制输入端耦接，并且其中，在操作中，当所述复用器输出端被选择性地耦接到所述旁通输入端时，所述逻辑模块输出端被与所述旁通输入端去耦接。
5.根据权利要求4所述的可重构集成电路，其中，在操作中，当所述复用器输出端被选择性地耦接到所述处理电路输入端时，所述逻辑模块输出被耦接到所述旁通输入端。
6.根据权利要求3所述的可重构集成电路，其中，所述旁通输入端被耦接到所述电路输入端子中的一个电路输入端子，所述复用器输出端被耦接到所述电路输出端子中的一个电路输出端子，并且，所述处理电路输入端被耦接到所述处理电路。
7.根据权利要求6所述的可重构集成电路，其中，所述旁通控制节点被耦接到可编程寄存器的输出端。
8.一种半导体封装结构，包括：
基板；
由所述基板支撑的外部封装端子，所述端子包括封装输入端子和封装输出端子；
安装在所述基板上的第一半导体管芯，所述第一半导体管芯具有第一管芯外部端子；
安装在所述基板上的第二半导体管芯，其中，所述第二半导体管芯是可重构集成电路，其包括：
集成电路接口端子，所述集成电路接口端子包括电路输入端子和电路输出端子；
旁通控制器；
旁通电路，所述旁通电路与所述旁通控制器、所述电路输入端子中的至少一个、和所述电路输出端子中的至少一个耦接，其中，所述旁通电路包括至少一个复用器，所述复用器具有旁通输入端、处理电路输入端、与所述旁通控制器耦接的控制输入端、和复用器输出端；以及
处理电路，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，所述旁通电路还包括逻辑模块，该逻辑模块具有与所述旁通控制器耦接的敏感输入端、与所述旁通输入端耦接的选择输入端、和与所述电路模块中的至少一个耦接的逻辑模块输出端，
其中，在操作中，所述旁通控制器控制所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子；以及
电连接件，所述电连接件将外部封装端子选择性地连接到所述第一管芯外部端子和所述集成电路接口端子，并且其中，所述电连接件还允许将所述第一管芯外部端子选择性地连接到所述集成电路接口端子。
9.根据权利要求8所述的半导体封装结构，其中，当所述至少一对集成电路接口端子被耦接在一起时，所述电路模块中的至少一个被选择性地与所述至少一对集成电路接口端子去耦接。
10.根据权利要求8所述的半导体封装结构，其中，在操作中，所述旁通控制器将信号提供到所述控制输入端，以将所述复用器输出端选择性地耦接到所述旁通输入端或所述处理电路输入端。
11.根据权利要求10所述的半导体封装结构，其中，所述敏感输入端与所述控制输入端耦接，并且其中，在操作中，当所述复用器输出端被选择性地耦接到所述旁通输入端时，所述逻辑模块输出端被与所述旁通输入端去耦接。
12.根据权利要求11所述的半导体封装结构，其中，在操作中，当所述复用器输出端被选择性地耦接到所述处理电路输入端时，所述逻辑模块输出端被耦接到所述旁通输入端。
13.根据权利要求8所述的半导体封装结构，其中，所述旁通输入端被耦接到所述电路输入端子中的一个电路输入端子，所述复用器输出端被耦接到所述电路输出端子中的一个电路输出端子，并且，所述处理电路输入端被耦接到所述处理电路。
14.根据权利要求8所述的半导体封装结构，其中，在操作中，所述旁通控制器控制所述旁通电路将所述外部封装端子中的至少一个经由所述旁通电路选择性地耦接到所述第一管芯外部端子中的至少一个。
15.根据权利要求8所述的半导体封装结构，还包括安装在所述基板上的第三半导体管芯，所述第三半导体管芯具有第三管芯外部端子，其中，所述电连接件将所述外部封装端子选择性地连接到所述第三管芯外部端子和所述集成电路接口端子。
16.根据权利要求15所述的半导体封装结构，其中，在操作中，所述旁通控制器控制所述旁通电路选择性地将所述第三管芯外部端子中的至少一个经由所述旁通电路耦接到所述第一管芯外部端子中的至少一个，并且其中，在操作中，所述可重构集成电路、所述第一半导体管芯和所述第三半导体管芯并发地经由所述旁通电路与所述外部封装端子进行通信。
17.根据权利要求8所述的半导体封装结构，其中，所述旁通控制器是可编程寄存器，并且，在操作中，所述可编程寄存器的第一状态控制所述旁通电路将所述第一管芯外部端子中的至少一个通过所述至少一对集成电路接口端子耦接到所述外部封装端子中的至少一个，并且其中，所述可编程寄存器的第二状态控制所述旁通电路将所述第一管芯外部端子中的至少一个通过所述集成电路接口端子中的所述至少一对集成电路接口端子耦接到至少一个电路模块。
18.一种对具有集成电路接口端子的可重构集成电路进行重构的方法，所述集成电路接口端子包括电路输入端子和电路输出端子，所述可重构集成电路包括至少一个可编程寄存器、旁通电路和处理电路，所述旁通电路与所述可编程寄存器、所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，所述处理电路包括与所述旁通电路耦接的多个电路模块，所述处理电路与所述电路输入端子中的至少一个和所述电路输出端子中的至少一个耦接，其中，所述旁通电路包括至少一个复用器，所述复用器具有旁通输入端、处理电路输入端、控制输入端和复用器输出端；旁通电路还包括逻辑模块，该逻辑模块具有敏感输入端、与所述旁通输入端耦接的选择输入端、和与所述电路模块中的至少一个耦接的逻辑模块输出端；其中，所述方法包括：
将所述可编程寄存器编程为第一状态，以将第一状态信号提供给所述旁通电路；
响应于所述第一状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一对集成电路接口端子耦接在一起，所述集成电路接口端子的对包括所述电路输入端子中的一个电路输入端子和所述电路输出端子中的一个电路输出端子；
将所述可编程寄存器编程为第二状态，以将第二状态信号提供给所述旁通电路；以及
响应于所述第二状态信号，通过所述旁通电路选择性地将所述集成电路接口端子中的至少一个集成电路接口端子耦接到所述电路模块中的至少一个。
CN201210141356.8A 2012-05-09 2012-05-09 可重构集成电路 Expired - Fee Related CN103391093B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210141356.8A CN103391093B (zh) 2012-05-09 2012-05-09 可重构集成电路
US13/609,283 US8736302B2 (en) 2012-05-09 2012-09-11 Reconfigurable integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210141356.8A CN103391093B (zh) 2012-05-09 2012-05-09 可重构集成电路

Publications (2)

Publication Number Publication Date
CN103391093A CN103391093A (zh) 2013-11-13
CN103391093B true CN103391093B (zh) 2018-10-19

Family

ID=49535269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210141356.8A Expired - Fee Related CN103391093B (zh) 2012-05-09 2012-05-09 可重构集成电路

Country Status (2)

Country Link
US (1) US8736302B2 (zh)
CN (1) CN103391093B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9063734B2 (en) 2012-09-07 2015-06-23 Atmel Corporation Microcontroller input/output connector state retention in low-power modes
US9250690B2 (en) * 2012-09-10 2016-02-02 Atmel Corporation Low-power modes of microcontroller operation with access to configurable input/output connectors
US10693468B2 (en) * 2017-06-28 2020-06-23 Texas Instruments Incorporated Integrated circuit and process for family of digital logic functions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443558A1 (en) * 2003-01-29 2004-08-04 Sharp Kabushiki Kaisha Semiconductor device
CN1866045A (zh) * 2005-05-17 2006-11-22 冲电气工业株式会社 半导体集成电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US7230447B2 (en) * 2003-10-31 2007-06-12 Texas Instruments Incorporated Fault tolerant selection of die on wafer
US6114878A (en) * 1998-02-13 2000-09-05 Micron Technology, Inc. Circuit for contact pad isolation
US6621289B1 (en) * 1998-08-24 2003-09-16 Xilinx, Inc. Method and test circuit for developing integrated circuit fabrication processes
US6693456B2 (en) * 2000-08-04 2004-02-17 Leopard Logic Inc. Interconnection network for a field programmable gate array
US6417695B1 (en) * 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies
JP2002357642A (ja) * 2001-06-04 2002-12-13 Hitachi Ltd スキャン機能付きセル、半導体集積回路のテスト回路及びテスト方法
DE10138556C1 (de) * 2001-08-06 2003-06-05 Infineon Technologies Ag Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
US6825683B1 (en) 2002-04-18 2004-11-30 Cypress Semiconductor Corporation System and method for testing multiple integrated circuits that are in the same package
DE10221088A1 (de) * 2002-05-11 2003-11-27 Braun Gmbh Elektronische Schaltung mit mindestens einem Eingang zum Wählen eines Zustands der elektronischen Schaltung
US7138814B2 (en) 2003-11-21 2006-11-21 Agere Systems Inc. Integrated circuit with controllable test access to internal analog signal pads of an area array
US7005370B2 (en) 2004-05-13 2006-02-28 St Assembly Test Services Ltd. Method of manufacturing different bond pads on the same substrate of an integrated circuit package
TW200717680A (en) 2005-07-19 2007-05-01 Koninkl Philips Electronics Nv Method of manufacturing a system in package
TW200708750A (en) 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set
US7612574B2 (en) * 2007-01-25 2009-11-03 Micron Technology, Inc. Systems and methods for defect testing of externally accessible integrated circuit interconnects
US7821281B2 (en) 2009-02-23 2010-10-26 Faraday Technology Corp. Method and apparatus of testing die to die interconnection for system in package
US20110156033A1 (en) 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Method and system for tracing die at unit level

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1443558A1 (en) * 2003-01-29 2004-08-04 Sharp Kabushiki Kaisha Semiconductor device
CN1866045A (zh) * 2005-05-17 2006-11-22 冲电气工业株式会社 半导体集成电路

Also Published As

Publication number Publication date
US20130300497A1 (en) 2013-11-14
US8736302B2 (en) 2014-05-27
CN103391093A (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
CN100570591C (zh) 终端芯片管脚复用装置
JP3268740B2 (ja) Ａｓｉｃの設計製造方法、スタンダードセル、エンベッテドアレイ、及びマルチ・チップ・パッケージ
CN103391093B (zh) 可重构集成电路
CN107949909A (zh) 半导体装置、芯片模块及半导体模块
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
CN110085570A (zh) 可编程中介层电路***
CN104627951A (zh) 微机械传感器设备
CN103259542B (zh) 用于模数转换器的低延时模间触发器串行接口
CN103066066B (zh) 半导体装置
CN106383566A (zh) 供电电路
CN104701282B (zh) 芯片、芯片封装和管芯
CN105895630A (zh) 半导体裸芯片
CN102693979B (zh) 全芯片esd保护电路
JP4873635B2 (ja) 半導体装置の製造方法
CN111183517B (zh) 具有中介层的并行prbs测试的ic裸片
CN106771950A (zh) 一种用于晶圆的测试***及其测试方法
EP0438705A2 (en) Integrated circuit driver inhibit control method for test
US8347251B2 (en) Integrated circuit and manufacturing process facilitating selective configuration for electromagnetic compatibility
CN104142905B (zh) 一种扩展集成电路总线iic的方法及设备
CN109643706A (zh) 嵌入式管芯的互连
CN101447475A (zh) ***级封装
CN104239171B (zh) 测试装置及其操作方法
CN103493142A (zh) 用于接合的配置垫连续性检查的***和方法
US8841746B2 (en) On-die programming of integrated circuit bond pads
CN205723522U (zh) 一种引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP USA, Inc.

Address before: Texas in the United States

Applicant before: FREESCALE SEMICONDUCTOR, Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181019