JPS6094755A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6094755A
JPS6094755A JP58203116A JP20311683A JPS6094755A JP S6094755 A JPS6094755 A JP S6094755A JP 58203116 A JP58203116 A JP 58203116A JP 20311683 A JP20311683 A JP 20311683A JP S6094755 A JPS6094755 A JP S6094755A
Authority
JP
Japan
Prior art keywords
pellet
bonding
pad
envelope
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58203116A
Other languages
English (en)
Inventor
Shiyuuzou Akeshima
周三 明島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58203116A priority Critical patent/JPS6094755A/ja
Publication of JPS6094755A publication Critical patent/JPS6094755A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特に高密度ICやLS■ペ
レッ1−のパッケージング技術に係る。
〔発明の技術的背明〕
ICやし81等の半導体装置は、集積回路の形成されて
いる半導体ペレットをリードが具面された外囲器内にパ
ッケージングした実装形態で使用される。この場合、半
導体ペレッ1への表面に形成された集積回路の内部端子
(ホンディングパッド)は、ボンディングワイヤを介し
−C外囲器内部で外囲器リードに接続され、外囲器リー
ドににっで外囲器の外部に取出される。第1図は、外囲
器内部に於ける前記ポンディングパッドと外囲器リード
との接続状態を示している。図中1は外囲器基板、2は
外囲器リードで、外囲器基板1十には半導体ペレット3
がマウントされるど共に、該半導体ペレット表面に形成
されたポンディングパッド4はボンディングワイヤ5を
介して外囲器リード2に接続されている。
上記の様に従来の半導体装置では、半導体ペレットのボ
ンディングワイヤと外囲器リードどはボンディングワイ
ヤによって直接々続されていた。
〔背景技術の問題点〕
ICからLSIへといった半導体装置の高集積化、高密
度化に伴い、パッケージングの際にポンディングパッド
と外囲器リードとの間の接続に用いられている従来の方
法には次の様な問題が生じていた。
高集積化が進むと、半導体ペレット中に形成される回路
パターンのデザイン上、ポンディングパッド4をペレッ
ト3の一部に集中させる方が集積度を向上する上で有利
である。ところが、ポンディングパッドを一部に集中さ
せると、外囲器り一部2・・・はペレット3の周囲に均
一に配設されている為、第2図に示す様に両者を接続す
るボンディングワイヤ5が強い角度で配列されることに
なる。
この結果、隣接するボンディングワイヤ5が相互に接触
したり、別のポンディングパッド4に接触して短絡を生
じてしまう。このような問題を回避する為に、従来の半
導体装置では外囲器リード2・・・どの接続を考慮して
ポンディングパッド4・・・をペレット3の周縁部に出
来るだけ散在させなければならなかった。これは、既述
した所から明らかな様に、集積度を犠牲にせざるを得な
いことを意味する。
他方、ポンディングパッド4は機能素子に較べて大きな
面積を占める為、機能素子エリアを制限して集積度の向
上を妨げる要因どなるが、この問題に関しても従来のパ
ッケージング技術は次の様な欠点を有している。即ち、
ポンディングパッド4・・・相互の間のスペースには素
子を形成できないから、ポンディングパッド4・・・を
散在さUることはデッドスペースが大きくなることを意
味するがらである。因みに、従来の半導体装直動【プる
ポンディングパッド4・・・のりイズは外囲器リード2
との接続を考慮した場合、パッド幅a=10011m、
パッド間隔b=26μmとするのが限度で・あった。
〔発明の目的〕
本発明は上記事情に鑑みて為されたもので、半導体ペレ
ット表面に於【ノるポンディングパッドの配置を可能な
限り高密度で一部に集中させてペレット内回路の高集積
化を図り、■っボンディングワイヤ相互間あるいはボン
ディングワイX7どポンディングパッドとの間の接触に
Jこる7、0絡等の問題を生じることなく外囲器へのパ
ッケージングを可能とした半導体装置を11を供するし
の7パある。
〔発明の概要〕
本発明による半導体装置は、リードを備えた外囲器内に
収納された半導体ペレットと、該半導体ペレットと共に
前記外囲器内に収納された配線層を有する中継部材と、
該中継部材に形成された配線層の一端を前記半導体ペレ
ットの表面に形成されたポンディングパッドに接続する
ボンディングワイヤと、前記中継部材に形成された配線
層の他端を前記外囲器のリードに接続するボンディング
ワイヤとを具備したことを特徴とするものである。
本発明に於ける中継部材としては、シリコン等の半導体
ペレット、3Q3 (3ilicon on 3app
hire )ペレットあるいはポリイミド樹脂等の耐熱
性絶縁樹脂ペレットに所望の配線層を形成したものを用
いることが出来る。配線層としては、これらペレット表
面に形成されたアルミニウム等の金属配線パターンを用
いることが出来、また半導体ペレットやSOSペレット
の場合には不純物の拡散による拡散配線パターンを用い
ても良い。更に、半導体ペレットやSOSベレットを中
継部材5− として用いる場合には、該中継部材に配l111層だ【
ノでなく回路素子をも形成することが出来る。
上記本発明の半導体装置では、半導体ぺ1ノツトのポン
ディングパッドは中継部材に形成された配線層を介して
外囲器リードに接続され、該配線層の一端とポンディン
グパッドとの間、並びに前記配線層の他端と外囲器リー
ドの間の二箇所でワイヤボンディングが行われる。従っ
て、中継部材に於ける配線層の一端をポンディングパッ
ドの近傍に配置し、前記配線層の他端を外囲器リード近
傍に配置すれば、外囲器リードとの接続に何等の障害を
来たすこと無くポンディングパッドを半導体ペレットの
一部に集中さゼることができ、集積度の向上を図ること
が出来る。
なおハイブリッドICでは、第3図に示づ様に内部配線
を持たないペレット6.6′をボンディングワイヤ5の
中継用に使用することが従来から行われている。然し乍
ら、この場合は中継用のペレット6.6′が何等配線を
持たない為、甲にボンディングワイヤ5を中間で支持す
る機能しか梵6一 揮し得ず、到底本発明の目的を達成し得るものではない
〔発明の実施例〕
以下、第4図〜第8図(A)(B)を参照して本発明の
詳細な説明する。
第4図は本発明の一実施例になる半導体装置に於いて、
外囲器内に収容された半導体ペレットおよび中継部材を
示す平面図である。同図に於いて、11はセラミック製
の外囲器、12は外囲器のマウント基板、13は外囲器
リードである。マウント基板11には半導体ゲートアレ
イペレット14及び中継用のシリコンペレット15がグ
イボンディングされている。ゲートアレイペレッ1−1
4では、内部回路の集積度を向上させる為にポンディン
グパッド16・・・、16′・・・を対向側縁にのみ集
中して形成しである。特に、中継用のペレット15に対
向した側縁にはポンディングパッド16・・・が2列に
亙って高密度に配列されている。他方、中継用ペレッ1
〜15には表面にアルミニウムの配線層17・・・がパ
ターンニング形成されているのみで、回路素子は形成さ
れていない。この配線層17・・・は夫々その一端をゲ
ートアレイペレット1/Iの2列に配列されたポンディ
ングパッド16に対向してその近傍に配置され、他端は
夫々対応する外囲器リード13・・・の近傍に配置され
ており、両端には夫々パッド18・・・、18′・・・
が形成されている。上記ポンディングパッド及びパッド
16・・・。
16−・・・、18・・・、18・・・は大々図示しな
いボンディングワイヤにより次の様にライ−1/ボンデ
イングされている。先ず、ゲートアレイペレットに形成
されたポンディングパッドのうら、1列に配置されたポ
ンディングパッド16−・・・は夫々ボンディングワイ
ヤを介して対応する外囲器リード13に直接々続されて
いる。他方、2列にガって高密度に配置されたポンディ
ングパッド16・・・は、これに対向して配置された中
継部材上のパッド1日・・・との間で夫々ワイヤボンデ
ィングされている。
そして、外囲器リード13に近接して中継部材15上に
形成されたパッド18−・・・は、、人々対応する外囲
器リード13との間でワイVボンディングされている。
従って、高密度で2列に配置されたポンディングパッド
18・・・は、夫々中継部材15に形成された配線層1
7・・・を介して外囲器リード13・・・に接続されて
いることになる。なお、第4図に於けるポンディングパ
ッド16・・・、16′・・・、配線層17・・・、パ
ッド18・・・、18′・・・は何れも簡略化して書か
れており、実際には通かに密集して形成されている。
第5図は、第4図に於けるポンディングパッド16・・
・とパッド18・・・との間のワイヤボンディング部分
を拡大して示す平面図である。図示の様に、ポンディン
グパッド16・・・は前列及び後列で互い違いに配置さ
れ、これによって第6図に示す様にパッド間隔はゼロに
なっている(パッド幅aは第2図の場合と同じ<100
μmである)。また、中継部材15上のパッド18・・
・は、夫々ポンディングパッド18・・・を中継部材上
に並行移動した位置に形成されている。従って、両者を
接続するボンディングワイヤ19・・・は極めて高密度
であるにも拘らず、相互に接触したり他のボンディング
パッ9ー ドに接触したりすることなく整然と並んでいる。
上記実施例によれば、ゲートアレイペレット4のポンデ
ィングパッドを一部に集中して形成しても、何等支障な
くパッケージングすることが出来る。この結果、ゲート
アレイペレッ1〜14内の回路デザインを高集積化のみ
を考慮して行なうことができ、また大きな面積を占める
ポンディングパッドを密集させることにより機能素子エ
リアを広く確保できる等により、集積度の向上を図るこ
とが可能となる。
なお、この実施例では中継用のベレッ1へを一個だけ用
いたが、必要に応じて二つ以上の中継用ペレットを用い
ることができ、ゲートアレ、イベレット14の四方に中
継用ペレット15を配置しても良い。
第7図(A)は本発明の他の実施例になる半導体装置に
於いて、パッケージングの為の外囲器リードと半導体ペ
レットとの間の接続状態を示す平面図であり、第7図(
B)は同図(A)のB−B線に沿う断面図である。この
実施例では、中継用10− のペレット211上にLSIペレット22、更にその上
にLSIペレット23が夫々エポキシ系接着剤等で積層
固定されている。中継用ペレット21には第4図〜第7
図の実施例に於ける中継用ペレット15と同じく、中継
用の配線層がアルミニウムパターンで形成されている。
そして、L S 、1ペレット22.23のポンディン
グパッドはボンディングワイヤ24により中継用のペレ
ット21上に形成されたアルミニウム配線層を介して外
囲器リード25に接続されている。
この実施例では、先の実施例の場合と同じくLSIペレ
ット22.23のポンディングパッドを一部に集中させ
ることが可能となる他、一つの外囲器内に複数のj−8
1ペレツトをパッケージングすることが可能となる。従
って、L S 、Iペレット22.23の集積度を上げ
なくても、比較的簡単な方法で、一つの外囲器内にパッ
ケージされた半導体装置の実装密度を大幅に向上するこ
とが出来る。
〔発明の効果〕
以上詳述した様に、本発明によれば半導体ペレット表面
に於けるポンディングパッドの配置を可能な限り高密度
で一部に集中さけてべ1フッ1〜内回路の高集積化を図
り、「1つボンfイングヮイ17+il互間あるいはボ
ンディングワイX7とボンj′イングパッドとの間の接
触にJ:る短絡等の問題を生じることなく外囲器へのパ
ッケージングをl′iI能と出来る等、顕著な効果が得
られるものである。
【図面の簡単な説明】
第1図は従来の半導体装置に於()る半導体ペレットと
外囲器リードどの間の接続方法を承り断面図、第2図は
従来の半導体装置に於(jる問題点を示す説明図、第3
図はハイブリッドI(]について従来行われている別の
ワイ(7ボンデーfング方法を示す断面図、第4図は本
発明の一実施例に成る半導体装置に於いて、外囲器内に
収容された21(導体ペレット及び中継部材を示す平面
図、”:lj J図は第4図の一部を拡大して示ず平面
図、第6図は第5図に於けるポンディングパッドのパッ
ド幅とパッド間隔を示す図、第7図(A>iJ本′1を
明の他の実施例に成る半導体装置に於いて、パッケージ
ングの為の外囲器リードと半導体ペレットとの間の接続
状態を示す平面図、第7(B)は同図(A>のB=B線
に沿う断面図である。 11・・・外囲器、12・・・外囲器基板、13・・・
外囲器リード、14・・・ゲートアレイペレット、15
・・・中継用ペレット、16..1.6−・・・ポンデ
ィングパッド、17・・・配線層、1.8..18′・
・・パッド、19・・・ボンディングワイヤ、21・・
・中継型ペレット、22.23・・・LSIペレット、
24・・・ボンディングワイヤ、25・・・外囲器リー
ド。 出願人代理人 弁理士 鈴江武彦 13−

Claims (1)

    【特許請求の範囲】
  1. リードを備えた外囲器内に収納°された半導一体ベレッ
    トと、該半導体ペレットとjtに前記外囲器内に収納さ
    れた配線層を有づ−る中継部材ど、該中継部材に形成さ
    れた配線層の一端を前記半導体ペレットの表面に形成さ
    れたポンディングパッドに接続するボンディングワイヤ
    と、前記中継部材に形成された配線層の他端を前記外囲
    器のリードに接続するボンディングワイヤとを具備した
    ことを1に檄とする半導体装置。
JP58203116A 1983-10-29 1983-10-29 半導体装置 Pending JPS6094755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58203116A JPS6094755A (ja) 1983-10-29 1983-10-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58203116A JPS6094755A (ja) 1983-10-29 1983-10-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS6094755A true JPS6094755A (ja) 1985-05-27

Family

ID=16468661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58203116A Pending JPS6094755A (ja) 1983-10-29 1983-10-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6094755A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
JP2007180587A (ja) * 2007-03-29 2007-07-12 Sharp Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) * 2003-01-29 2004-08-19 Sharp Corp 半導体装置
USRE41826E1 (en) 2003-01-29 2010-10-19 Sharp Kabushiki Kaisha Semiconductor device
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP2007180587A (ja) * 2007-03-29 2007-07-12 Sharp Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP4731883B2 (ja) ダブルスタックされたbgaパッケージ及び多重スタックされたbgaパッケージ
JP5420505B2 (ja) 半導体装置の製造方法
US20030141582A1 (en) Stack type flip-chip package
JPH08504060A (ja) Icマイクロプロセッサ用で、構造的にicマイクロプロセッサに組み合わされたicメモリー積層を含むモジュール
JP2004071947A (ja) 半導体装置
KR102587976B1 (ko) 반도체 패키지
TW200421587A (en) Multi-chip module
JP2001156251A (ja) 半導体装置
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
JPS6094755A (ja) 半導体装置
JPH038110B2 (ja)
JPH11297883A (ja) 積層可能な半導体装置とこれらの半導体装置モジュール
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
JPS62260354A (ja) 半導体装置
JP4083376B2 (ja) 半導体モジュール
JPS63136642A (ja) 二層式半導体集積回路
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JPH0677392A (ja) 半導体装置とその製造方法
JPH0216791A (ja) 混成集積回路装置
JPS5839037A (ja) チツプキヤリア
TWI841184B (zh) 半導體封裝及其製造方法
JP2001168227A (ja) 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置
JPS6267828A (ja) 半導体デバイスの実装構造
JPS5988863A (ja) 半導体装置
JP3648957B2 (ja) 半導体装置