JP2003347478A - 配線基板及び半導体装置 - Google Patents

配線基板及び半導体装置

Info

Publication number
JP2003347478A
JP2003347478A JP2002157696A JP2002157696A JP2003347478A JP 2003347478 A JP2003347478 A JP 2003347478A JP 2002157696 A JP2002157696 A JP 2002157696A JP 2002157696 A JP2002157696 A JP 2002157696A JP 2003347478 A JP2003347478 A JP 2003347478A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
semiconductor device
semiconductor element
wire installation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002157696A
Other languages
English (en)
Inventor
Tatsuya Hirai
達也 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002157696A priority Critical patent/JP2003347478A/ja
Priority to US10/299,841 priority patent/US20030222339A1/en
Priority to TW091137307A priority patent/TW587324B/zh
Priority to KR10-2003-0003653A priority patent/KR20030093911A/ko
Publication of JP2003347478A publication Critical patent/JP2003347478A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のパッケージ用の配線基板におい
て、１種類の配線基板に大きさの異なる半導体素子を搭
載する場合にも、配線基板上の基板上配線と、半導体素
子の電極との接続線が所定外の長さにならずに搭載でき
るようにする。 【解決手段】 配線基板において、半導体素子を搭載す
る搭載部と、外部電極に接続するための複数の外部端子
と、複数の外部端子のそれぞれに接続された複数の基板
上配線を備える。また、各基板上配線は、半導体素子の
表面に形成された電極を接続するための電極接続箇所を
複数含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は配線基板及び半導
体装置に関する。更に具体的には、半導体素子を搭載し
て半導体装置を形成するための配線基板及びそれを用い
た半導体装置に関するものである。
【０００２】
【従来の技術】図１３は、従来の配線基板６１０を用い
て形成された半導体装置６００を示す斜視図である。但
し、図１３においては、内部構造を説明するため、一部
分を切り欠いた状態で表している。図１３に示すよう
に、半導体装置６００は、配線基板６１０に、半導体素
子４を搭載して、これを、封止樹脂６で封止することに
より形成されている。
【０００３】配線基板６１０は、基板２を含む。基板２
の背面には金属ボール８が設けられている。金属ボール
８は、スルーホール１０を介して、基板２の表面に形成
された基板上配線４２に接続されている。また、半導体
素子４の表面には、電極１４が設けられ、電極１４は、
ワイヤ１６によって、基板上配線４２に接続されてい
る。
【０００４】図１４は、半導体装置６００を示す一部透
視図を含む上面図である。図１４においては、封止樹脂
６を透視した状態で、半導体装置６００を表している。
図１４に示すように、配線基板６１０は、中央にレジス
ト１８で覆われた部分を有し、このレジスト１８の上に
ダイアタッチ材を介して半導体素子４が搭載されてい
る。
【０００５】また、基板上配線４２は、ワイヤ設置箇所
４４と、接続線４６とを備える。ワイヤ設置箇所４４
は、基板２の外周部を１周するように列置されている。
接続線４６は、一端においてそれぞれ、ワイヤ設置箇所
４４に接続され、他端において、金属ボールと接続する
接続部１０に接続されている。
【０００６】
【発明が解決しようとする課題】ところで、上述のよう
な配線基板６１０と同一の配線基板６１０を用いて、大
きさの異なる半導体素子を搭載する場合にも、半導体素
子４の電極１４と、ワイヤ設置箇所４４とをワイヤ１６
で接続する必要がある。しかし、配線基板６１０におい
て、ワイヤ設置箇所４４は、外部電極８に対応して、同
じ数、基板２の外周部を１周するように１列に設けられ
ている。
【０００７】従って、例えば、半導体素子が小さな場合
には、ワイヤ１６の長さは長くなり、封止樹脂６を充填
する場合等に、ワイヤ１６同士が接触しやすくなってし
まう。一方、半導体素子が大きな場合には、電極１４と
ワイヤ設置箇所４４とが近くなるため、ワイヤ１６と、
半導体素子４の端部とが接触しやすくなってしまう。
【０００８】このように、ワイヤ１６同士が接触する
と、半導体装置自体の信頼性に重大な影響を及ぼしてし
まう。このため、大きさの異なる半導体素子を配線基板
に搭載する場合には、半導体素子のサイズに合わせて、
ワイヤ設置箇所を移動させた配線基板を製造し、これを
用いる必要があった。
【０００９】しかし、近年、半導体素子は、多様化、多
品種化が進んでいる。従って、それぞれの半導体素子に
併せて配線基板を製造し、多品種化する半導体素子に対
応することは困難であり、また、製造時間、費用の増大
につながってしまう。
【００１０】従って、この発明は、以上のような問題を
解決し、所定のワイヤ長内で、大きさの異なる半導体素
子に適用することができる半導体パッケージ基板を提案
するものである。
【００１１】
【課題を解決するための手段】この発明の配線基板は、
半導体素子を搭載する搭載部と、外部電極に接続するた
めの複数の外部端子と前記複数の外部端子のそれぞれに
接続された複数の基板上配線を備え、前記各基板上配線
は、前記半導体素子の表面に形成された電極を接続する
ための電極接続箇所を複数含むものである。
【００１２】また、この発明の配線基板は、前記基板上
配線が、前記配線基板の中心部を中心とする放射線の方
向に沿うように配置されたものである。
【００１３】また、この発明の配線基板は、前記電極接
続箇所が、前記搭載部の外周に、複数列に周回するよう
にして配置され、前記各基板上配線は、前記複数列のう
ち、異なる２以上の列に配置された前記電極接続箇所を
含むものである。
【００１４】また、この発明の配線基板は、前記電極接
続箇所が、３列以上の複数列に周回するように配置さ
れ、前記基板上配線は、１の基板上配線が、前記配線基
板の内側から数えて奇数列に配置された電極接続箇所を
接続する場合、隣の基板上配線は、偶数列に配置された
電極接続箇所を含むものである。
【００１５】次に、この発明の半導体装置は、この発明
の配線基板と、前記配線基板の上に搭載され、複数の電
極を含む半導体素子とを備え、前記半導体素子上の各電
極を、前記各基板上配線の前記電極接続箇所のうち、１
の電極接続箇所に接続するものである。
【００１６】また、この発明の半導体装置は、この発明
の配線基板と、前記配線基板の上に搭載され、複数の電
極を含む半導体素子とを備え、前記半導体素子上の各電
極を、前記複数列に周回するように配置された前記電極
接続箇所のうち、１または２以上の任意の列に配置され
た電極接続箇所に接続するものである。
【００１７】また、この発明の半導体装置は、前記各基
板上配線の複数の電極接続箇所のうち、不要な電極接続
箇所をレジストで覆ったものである。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。なお、各図において、同一
または相当する部分には同一符号を付してその説明を簡
略化ないし省略する。
【００１９】実施の形態１．図１は、この発明の実施の
形態１における半導体装置１００を示す斜視図である。
図１において、半導体装置１００の内部構造を説明する
ため、一部分を切り欠いた状態で表している。図１に示
すように、半導体装置１００は、配線基板１１０と、配
線基板１１０に搭載された半導体素子４と、封止樹脂６
とを含む。
【００２０】配線基板１１０は、基板２を含む。基板２
の背面には、金属ボール８が形成されている。また、金
属ボール８は、基板２表面に形成された接続部１０に接
続され、接続部１０を介して、基板２の表面に形成され
た基板上配線１２に接続されている。
【００２１】半導体素子４の表面には、複数の電極１４
が形成されている。半導体素子４は、配線基板１１０の
表面に搭載され、各電極１４は、ワイヤ１６により、基
板上配線１２に接続されている。このような状態で、半
導体素子４は、封止樹脂６により配線基板１１０に封止
され、半導体装置１００が構成されている。
【００２２】図２は、配線基板１１０の構造を説明する
ための上面図である。ここで、図２は、配線基板１１０
の中心Ｏを通る直交座標軸によって分けられる４つの部
分のうち、右上の部分、即ち、第一象限の部分のみを表
している。しかし、図２に表されていない右下、左下、
左上部分、即ち、第二から第四象限についても、中心点
Ｏを中心に、点対称に同様の配置を有する。
【００２３】図２に示すように、配線基板１１０の中央
部には、レジスト１８に覆われた部分が設けられてい
る。また、配線基板１１０において、レジスト１８の外
周部には、中心Ｏを中心に放射線状に配置されるよう
に、基板上配線１２が設けられている。基板上配線１２
は、半導体素子の電極１４と同じ数になるように設けら
れている。
【００２４】各基板上配線１２は、２つのワイヤ設置箇
所２０、２２と、接続線２４とを含む。接続線２４は、
一端において、各ワイヤ設置箇所２２、２０に接続さ
れ、他端において、接続部１０に接続されている。
【００２５】各ワイヤ設置箇所２０、２２は、それぞ
れ、レジスト１８に覆われた部分の外側に周回するよう
にして、内側から順に、２０Ａ、２２Ａの２列に並ん
で、列置されている。また、配線基板１１０全体で、各
列２０Ａ、２２Ａに配置された各ワイヤ設置箇所２０、
２２の数は、それぞれ、半導体素子４の表面全体に設け
られた電極１４の数と一致する。また、各ワイヤ設置箇
所２０、２２は、銅などの金属上にメッキを施すことに
より形成されている。
【００２６】このように、各基板上配線１２は、接続線
２４が、２０Ａ列のワイヤ設置箇所２０と２２Ａ列のワ
イヤ設置箇所２２とを１つずつ接続して構成され、各接
続部１０から、中心Ｏを中心とした放射線の方向に沿う
ように配置されている。
【００２７】図３は、半導体装置１００を説明するため
の一部透視図を含む上面図である。また、図３は、図２
同様に、第一象限の部分のみを示す。
【００２８】図３に示すように、半導体素子４は、レジ
スト１８で覆われた部分の上に搭載されている。半導体
素子４の表面に形成された各電極１４は、ワイヤ１６に
より、２０Ａ列の各ワイヤ設置箇所２０に接続されてい
る。即ち、ここでは、半導体素子４のサイズが小さいた
め、内側２０Ａ列に配置されたワイヤ設置箇所２０のみ
を用いて、ワイヤ設置箇所２２には、ワイヤ１６を接続
しない。
【００２９】以上のように構成された半導体装置１００
においては、外部電極と接続される端子となる金属ボー
ル８に接続された接続部１０に、接続線２４によって接
続されたワイヤ設置箇所２０が接続されている。また、
このワイヤ設置箇所２０に、半導体素子４の電極１４が
ワイヤ１６によって接続されている。従って、外部電極
から、電極１４に接続された半導体素子４の能動素子
に、電気的な信号を与えることができる。
【００３０】以上のようにすれば、半導体素子４の大き
さに合わせて、内側に配置されたワイヤ設置箇所２０と
電極１４とを接続することができる。従って、半導体素
子４が小さい場合にも、電極１４とワイヤ設置箇所２０
とを結ぶワイヤ１６の長さが所定外以上に長くなること
を抑えることができる。これにより、ワイヤ１６同士の
接触などを抑えることができ、信頼性の高い半導体装置
を得ることができる。
【００３１】なお、実施の形態１においては、２列のワ
イヤ設置箇所のうち、２０Ａ列に配置されたワイヤ設置
箇所２０のみを用いる場合について説明した。これは、
半導体素子４が小さい場合に、ワイヤ１６の長さが長く
なることを抑えることができるため有効である。しか
し、この発明は、半導体素子４が小さい場合に限るもの
ではなく、例えば、半導体素子が、比較的大きく、２０
Ａ列のワイヤ設置箇所２０にワイヤ１６を接続すると、
逆に、ワイヤ１６が、半導体素子４のエッジと接触して
しまうような場合には、外側の２２Ａ列のワイヤ設置箇
所２２を用いればよい。また、例えば、右辺側及び上辺
側では、２０Ａ列に配置されたワイヤ設置箇所２０を用
いて、左辺側及び下辺側では、２２Ａ列に配置されたワ
イヤ設置箇所２２を用いるなど、変則的にワイヤ設置箇
所を選択して用いて、半導体素子の大きさに対応させる
ものであってもよい。
【００３２】また、実施の形態１においては、配線基板
１１０を２周回するように２列にワイヤ設置箇所を設け
た。しかし、この発明は、ワイヤ設置箇所が２列に並ぶ
ものに限るものではなく、必要に応じて、複数周回する
ように複数列のワイヤ設置箇所を設け、半導体素子４の
大きさに応じて、適切な列のワイヤ設置箇所を用いれば
よい。また、例えば、右辺側及び上辺側には、１列にの
みワイヤ設置箇所を設け、左辺側及び下辺側には、複数
列のワイヤ設置箇所を配置したものなど、各辺におい
て、異なる列数にワイヤ設置箇所を並べたものであって
もよい。このようにしても、複数列のワイヤ設置箇所を
設けられている辺側で、適切な位置のワイヤ設置箇所を
用いてワイヤ１６を接続すればよく、これによって、サ
イズの異なる半導体素子に、１の半導体装置用基板を適
用させることができる。
【００３３】また、ワイヤ設置箇所同士の配置間隔に余
裕をもたせるため、実施の形態１では、放射線状に基板
上配線１２を配置した。しかし、この発明は、このよう
な配置に限るものではなく、ワイヤ設置箇所の配置間隔
にある程度の余裕をもたせることができるものであれ
ば、配線基板１１０の外周辺に平行又は垂直な方向に基
板上配線を配置するなど、他の配置位置に配置したもの
であっても良い。
【００３４】また、実施の形態１では、各ワイヤ設置箇
所２０、２２は、銅などの金属上にメッキを施すことに
より形成されているものとしたが、この発明において、
ワイヤ設置箇所は、このように形成されたものに限るも
のではない。
【００３５】また、実施の形態１では、使用しなかった
ワイヤ設置箇所２２は、そのままの状態で封止樹脂６に
よって、封止する。しかし、信頼性を高めるため、ワイ
ヤ設置箇所２２をレジストなどで覆っても良い。また、
実施の形態１では、レジストを用いたが、ワイヤ設置箇
所を保護できるものであれば、レジストに限るものでは
ない。
【００３６】また、実施の形態１では、背面に金属ボー
ルを有するＢＧＡ(Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ)を
用いる場合について説明した。しかし、この発明は、Ｂ
ＧＡにかぎらず、例えば、背面に金属ボールが存在せ
ず、ランドのみとなっているＬＧＡ（Ｌａｎｄ Ｇｒｉ
ｄ Ａｒｒａｙ）など、他のパッケージにも広く応用す
ることができる。また、例えば、半導体素子の電極と、
基板上配線とをワイヤで設置するものでないパッケージ
にも適用することができる。この場合にも、各基板上配
線に、同様にして、ワイヤ設置箇所を複数接続し、いず
れかのワイヤ設置箇所を選択し、直接あるいは間接的に
電極と、基板上配線とを接続すればよい。
【００３７】実施の形態２．図４は、この発明の実施の
形態２における半導体装置２００を示す斜視図であり、
一部、内部構造を説明するため、切り欠いた状態で表し
ている。図４に示すように、半導体装置２００は、実施
の形態１において説明した半導体装置１００と同様に、
配線基板２１０に、半導体素子４が搭載されている。ま
た、半導体素子４上の電極１４と、配線基板２１０に形
成された基板上配線２６とがワイヤ１６によって接続さ
れた状態で、封止樹脂６により封止されている。
【００３８】このように、半導体装置２００は、半導体
装置１００と類似するが、配線基板２１０の基板上配線
２６は、配線基板１１０の基板上配線１２と異なるもの
である。
【００３９】図５は、半導体装置２００の配線基板２１
０を説明するための上面図である。なお、図５は、図２
と同様に、第一象限の部分のみを示す。
【００４０】図５に示すように、配線基板２１０の中央
部には、レジスト１８に覆われた部分が設けられてい
る。また、配線基板２１０において、レジスト１８の外
周部には、中心Ｏを中心にする放射線の方向に沿うよう
にして基板上配線２６が設けられている。また、基板上
配線２６は、半導体素子４の電極１４の数に一致するよ
うに設けられている。
【００４１】各基板上配線２６は、それぞれ、２つのワ
イヤ設置箇所２８及び３２、あるいは、３０及び３４
と、接続線２４とを含む。各接続線２４は、一端におい
て、各ワイヤ設置箇所２８と３２、あるいは、３０と３
４とを接続し、他端において、接続部１０に接続されて
いる。
【００４２】各ワイヤ設置箇所２８、３０、３２、３４
は、レジスト１８に覆われた部分の外側に、４周回する
ように、４列に配置されている。詳しくは、レジスト１
８に覆われた部分の外側には、外周に向かって内側から
順に、２８Ａ、３０Ａ、３２Ａ、３４Ａの４列に並んだ
状態で、複数のワイヤ設置箇所２８、３０、３２、３４
が設けられている。また、各ワイヤ設置箇所２８と３２
とを、配線基板２１０の中心からの放射線方向に結ぶ線
分と、各ワイヤ設置箇所３０と３２とを放射線方向に結
ぶ線分とは、交わらないような位置になるように、２８
Ａ列、３２Ａ列のワイヤ設置箇所２８、３２と、３０Ａ
列、３４Ａ列のワイヤ設置箇所３０、３４とは、配置位
置をずらして配置されている。また、配線基板２１０全
体で、各列２８Ａ、３０Ａ、３２Ａ、３４Ａに配置され
た各ワイヤ設置箇所２８、３０、３２、３４の数は、そ
れぞれ、半導体素子４の表面全体に設けられた電極１４
の半分の数に一致する。
【００４３】また、ある基板上配線２６が、ワイヤ設置
箇所２８と３２とを含む場合、その隣の基板上配線２６
は、ワイヤ設置箇所３０と３４とを含む。即ち、配線基
板２１０には、ワイヤ設置箇所２８、３２を接続線２４
により接続して構成される基板上配線２６と、ワイヤ設
置箇所３０、３４を接続線２４により接続して構成され
る基板上配線２６とが、交互に配置されている。また、
この基板上配線２６は、接続部１０に接続され、接続部
１０から、中心Ｏを中心とした放射線の方向に沿うよう
に配置されている。
【００４４】図６は、半導体装置２００を示す一部透視
図を含む上面図である。図６においては、封止樹脂６を
透視した状態で半導体装置２００を表している。また、
図６は、図２、図３同様に、第一象限の部分のみを示
す。半導体装置２００は、上述のように構成された配線
基板２１０に、半導体素子４を搭載し、封止樹脂６によ
り封止することによって構成されている。
【００４５】図６に示すように、半導体素子４は、レジ
スト１８で覆われた部分の上に搭載されている。半導体
素子４の表面に形成された各電極１４は、ワイヤ１６に
より、最内周２８Ａ列のワイヤ設置箇所２８、あるい
は、その外周側の３０Ａ列のワイヤ設置箇所３０にそれ
ぞれ接続されている。具体的には、図６に示すように、
ワイヤ１６により、ある電極１４が、ワイヤ設置箇所２
８に接続されている場合には、隣の電極１４は、ワイヤ
設置箇所３０接続されている。このように、各辺におい
て、隣接する電極１４は、互い違いに、ワイヤ設置箇所
２８あるいは３０に接続されている。即ち、配線基板２
１０上には、ワイヤ設置箇所２８と３２とを含む基板上
配線２６と、ワイヤ設置箇所３０と３４とを含む基板上
配線２６とが交互に配置されている。従って、基板上配
線２６ごとに見れば、ワイヤ１６は、内側のワイヤ設置
箇所２８、３０に接続されていることになる。その他の
部分は実施の形態１と同じであるから説明を省略する。
【００４６】以上のように構成すれば、半導体素子４の
サイズに併せて、内周側に配置されたワイヤ設置箇所２
８あるいは３０を用いることができる。従って、半導体
素子４が配線基板２１０に対して小さい場合にも、ワイ
ヤ１６の長さが必要以上に長くなることによるワイヤ１
６同士の接触や、ワイヤ１６と半導体素子４の端部との
接触などを抑えることができ、信頼性の高い半導体装置
を得ることができる。
【００４７】また、実施の形態２においては、４列のワ
イヤ設置箇所のうち、２８Ａ及び３２Ａ列に配置された
ワイヤ設置箇所２８、３２を接続線２４で接続した基板
上配線２６と、３０Ａ及び３４Ａ列に配置されたワイヤ
設置箇所３０、３４を接続線２４で接続した基板上配線
２６とを放射線状に交互に配置する。このようにすれ
ば、各列２８Ａ、３０Ａ、３２Ａ、３４Ａそれぞれにお
いては、各ワイヤ設置箇所２８、３０、３２、３４を半
導体素子４上の電極１４に対して半分の数にすることが
できるため、ワイヤ設置箇所が密集するのを抑えること
ができる。
【００４８】なお、実施の形態２においては、配線基板
２１０の外周部分を４周回するように４列のワイヤ設置
箇所を設ける場合について説明した。しかし、この発明
は、４列に限るものではなく、必要に応じて、複数列の
ワイヤ設置箇所を設けたものであればよく、ワイヤ設置
箇所が４列でない場合にも、同様に、ある基板上配線
が、内側から数えて、奇数番目の列（実施の形態２で
は、２８Ａ、３２Ａ列）にあるワイヤ設置箇所を接続し
たものである場合には、その隣の基板上配線は、内側か
ら数えて偶数番目の列（実施の形態２では、３０Ａ列、
３４Ａ列）にあるワイヤ設置箇所を接続したものとすれ
ばよい。
【００４９】また、実施の形態１と同様に、この発明に
おいて、基板上配線は、左右上下を対称の配置にする必
要はなく、例えば、右側辺及び上側辺においては、ワイ
ヤ設置箇所が１つずつしかない基板上配線を配置し、左
辺側及び下辺側にのみ、実施の形態２で説明したように
基板上配線を配置しても良い。このようにしても、１種
類の配線基板２１０で異なる大きさの半導体素子４の搭
載に対応することができる。
【００５０】また、実施の形態２では、ＢＧＡを用いる
場合について説明したが、この発明は、ＬＧＡなど、他
のパッケージにも広く応用することができる。
【００５１】実施の形態３．図７は、この発明の実施の
形態３における配線基板３１０を示す上面図である。ま
た、図７においても、図２と同様に、第一象限のみを表
している。実施の形態３における配線基板３１０は、半
導体装置２００において用いた配線基板２１０と類似す
る。
【００５２】しかし、実施の形態３における配線基板３
１０においては、４列に配置されたワイヤ設置箇所のう
ち、外周側の２列３２Ａ，３４Ａ列に配置されたワイヤ
設置箇所３２、３４をレジスト３６で覆っている。
【００５３】図８は、半導体装置３００を示す一部透視
図を含む上面図である。図８においては、封止樹脂６を
透視した状態で半導体装置３００を表している。また、
図６は、図２同様に、第一象限の部分のみを示してい
る。半導体装置３００は、上述のように構成された配線
基板３１０に半導体素子４を搭載し、封止樹脂６により
封止することによって構成されている。
【００５４】図８に示すように、半導体素子４は、上述
のように構成された配線基板３１０に搭載され、半導体
素子４上の各電極１４は、ワイヤ１６により、ワイヤ設
置箇所２８または３０に、交互に接続されている。ま
た、ワイヤ１６の接続されない外周側のワイヤ設置箇所
３２、３４は、上述したようにレジスト３６で覆われて
いる。この状態で、封止樹脂６により、半導体素子４
は、配線基板３１０に封止されている。その他の部分は
実施の形態２と同様であるから説明を省略する。
【００５５】以上のように、半導体装置３００において
は、ワイヤ設置箇所のうち、ワイヤ１６を接続しない部
分をレジストで覆うことにより保護している。従って、
信頼性の高い半導体装置を得ることができる。
【００５６】なお、実施の形態３においては、実施の形
態２と同様に、外周部を４周回するように４列のワイヤ
設置箇所２８〜３４を設けた場合について説明した。し
かし、実施の形態２で説明したように、この発明は、４
列の場合に限るものではなく、複数列のものであって
も、また、左右上下辺側において、非対称に異なる列数
に並べたものであってもよく、この場合、使用しなかっ
た列のワイヤ設置箇所を、レジストで覆えばよい。
【００５７】また、実施の形態３では、ＢＧＡを用いる
場合について説明したが、この発明は、ＬＧＡなど、他
のパッケージにも広く応用することができる。
【００５８】実施の形態４．図９は、この発明の実施の
形態４における配線基板４１０を説明するための上面図
である。なお、図９は、図２と同様に、第一象限の部分
のみを示す。実施の形態４における配線基板４１０は、
半導体装置２００において用いた配線基板２１０と類似
する。
【００５９】しかし、図９に示すように、実施の形態４
における配線基板４１０においては、レジスト１８は、
３０Ａ列に配置されたワイヤ設置箇所３０まで、即ち、
ワイヤ設置箇所２８と３０とまでを覆うようにして、基
板２の表面に形成されている。
【００６０】図１０は、半導体装置４００を示す一部透
視図を含む上面図である。図１０においては、封止樹脂
６を透視した状態で、半導体装置４００を表している。
また、図１０は、図２と同様に、第一象限の部分のみを
示している。半導体装置４００は、上述のように構成さ
れた配線基板４１０に半導体素子４を搭載し、封止樹脂
６により封止することによって構成されている。
【００６１】図１０に示すように、半導体素子４は、レ
ジスト１８の上に搭載される。半導体素子４上に配置さ
れた電極１４は、ワイヤ１６により、ワイヤ設置箇所３
２あるいは３４に交互に接続される。具体的には、ある
電極１４が、ワイヤ設置箇所３２に接続された場合、隣
の電極はワイヤ設置箇所３４に設置され、互い違いにワ
イヤ設置箇所３２あるいは３４に電極が設置される。な
お、実施の形態４においては、ワイヤ設置箇所２８及び
３０は、レジスト１８により保護され、電極１４との接
続には用いられない。その他の部分は、実施の形態１〜
３と同様であるから説明を省略する。
【００６２】以上のようにすれば、搭載する半導体素子
４が大きい場合に、外周側のワイヤ設置箇所を用いるこ
とができる。従って、大きい半導体素子にも、大きさの
小さい半導体素子にも同じ配線基板４１０を適用するこ
とができる。
【００６３】また、使用されないワイヤ設置箇所はレジ
スト１８により保護されているため、信頼性の高い半導
体装置を得ることができる。
【００６４】なお、実施の形態４においては、使用しな
いワイヤ設置箇所をレジスト１８で覆っているが、この
発明は、レジスト１８に覆われたものに限るものではな
い。
【００６５】また、実施の形態４においても、実施の形
態２と同様に、外側を４周回するように４列にワイヤ設
置箇所２８〜３４を列置する場合について説明した。し
かし、実施の形態２で説明したように、この発明は、４
周列の場合に限るものではなく、複数列のものであって
も、また、左右上下辺側において、非対称に異なる列数
に並べたものであってもよい。また、この場合、使用し
ないワイヤ設置箇所をレジスト１８で覆ったものであっ
てもよい。
【００６６】また、実施の形態４では、ＢＧＡを用いる
場合について説明したが、この発明は、ＬＧＡなど、他
のパッケージにも広く応用することができる。
【００６７】実施の形態５．図１１は、この発明の実施
の形態５における配線基板５１０を説明するための上面
図である。また、図１１は、図２と同様に、第一象限の
部分のみを表している。実施の形態５における配線基板
５１０は、実施の形態２における半導体装置２００に用
いた配線基板２１０と類似する。
【００６８】しかし、図１１に示すように、配線基板５
１０において、レジスト１８は、２８Ａ列のワイヤ設置
箇所８まで覆い、最外周３４Ａ列のワイヤ設置箇所３４
は、レジスト３８によって覆われている。
【００６９】図１２は、実施の形態５における半導体装
置５００を示す上面図である。図１２においては、封止
樹脂６を透視した状態で、半導体装置５００を表してい
る。また、図１２は、図２と同様に、第一象限の部分の
みを表している。半導体装置５００は、配線基板５１０
に半導体素子４を搭載し、封止樹脂６により封止するこ
とによって構成されている。
【００７０】図１２に示すように、ワイヤ１６は、３０
Ａ列、３２列のワイヤ設置箇所３０、３２にのみ接続さ
れ、２８Ａ列、３４Ａ列のワイヤ設置箇所２８、３４に
は接続されない。具体的には、ある電極１４が、ワイヤ
１６により、ワイヤ設置箇所３０に接続された場合に
は、隣の電極１４は、ワイヤ設置箇所３２に接続される
ようにして、交互に、ワイヤ設置箇所３０と３２とに接
続される。
【００７１】以上のようにすれば、半導体素子４のサイ
ズに合わせて、必要なワイヤ設置箇所を選択して、ワイ
ヤ１６の接続を行うことができる。従って、同じサイズ
の配線基板をサイズの異なる半導体素子に適用すること
ができ、また、この場合にもワイヤが所定外の長さにな
ることを抑えることができるため、信頼性の高い半導体
装置を得ることができる。
【００７２】なお、実施の形態５においては、最内周２
８Ａ列のワイヤ設置箇所２８をレジスト１８で覆い、最
外周３４Ａ列のワイヤ設置箇所３４をレジスト３８で覆
っている。しかしこの発明は、このようにレジストで覆
ったものに限るものではない。
【００７３】なお、実施の形態５においては、実施の形
態２と同様に、外側を４周回するように４列のワイヤ設
置箇所２８〜３４を設けた場合について説明した。しか
し、実施の形態２で説明したように、この発明は、４列
の場合に限るものではなく、複数周列のものであって
も、また、左右上下辺側において、非対称に異なる列数
に並べたものであってもよい。また、このとき、不要な
ワイヤ設置箇所はレジストで覆ったものであっても良
い。
【００７４】また、実施の形態５では、ＢＧＡを用いる
場合について説明したが、この発明は、ＬＧＡなど、他
のパッケージにも広く応用することができる。
【００７５】なお、この発明において、搭載部は、配線
基板上における半導体素子を搭載するための部分を示
し、例えば、実施の形態１〜５におけるレジスト１８で
覆われた部分が相当する。また、この発明において、外
部端子は、外部の電極に接続するため設けられた端子を
示し、例えば、実施の形態１〜５における金属ボール８
が相当する。また、この発明において、電極接続箇所
は、半導体素子の表面に形成された電極と直接あるいは
間接に接続される箇所を示し、例えば、実施の形態１〜
５におけるワイヤ設置箇所２０、２２、２８、３０、３
２、３４が相当する。
【００７６】
【発明の効果】以上説明したように、この発明において
は、配線基板上に配置される各基板上配線に、それぞ
れ、複数の電極接続箇所を設けているため、搭載する半
導体素子の大きさに合わせて適切な位置の電極接続箇所
を用いて電極を接続することができる。従って、１種類
の配線基板を、大きさの異なる半導体素子の搭載に用い
ても、接続のためのワイヤが所定外に長くなることがな
く、また、容易に半導体装置を組み立てることができ
る。従って、半導体素子の大きさに合わせて配線基板を
用意する必要がなく、信頼性の高い半導体装置を得るこ
とができ、かつ、製造時間、製造コストの増大を抑える
ことができる。
【００７７】また、電極接続箇所のうち、電極を接続し
ない部分をレジストで覆うものについては、使用しない
電極接続箇所を保護することができ、これによって、信
頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における半導体装置
を示す斜視図である。
【図２】 この発明の実施の形態１における半導体装置
の配線基板の構造を説明するための上面図である。
【図３】 この発明の実施の形態１における半導体装置
を説明するための一部透視図を含む上面図である。
【図４】 この発明の実施の形態２における半導体装置
を示す斜視図である。
【図５】 この発明の実施の形態２における半導体装置
の配線基板を説明するための上面図である。
【図６】 この発明の実施の形態２における半導体装置
を示す一部透視図を含む上面図である。
【図７】 この発明の実施の形態３における半導体装置
の配線基板を説明するための上面図である。
【図８】 この発明の実施の形態３における半導体装置
を示す一部透視図を含む上面図である。
【図９】 この発明の実施の形態４における半導体装置
の配線基板を説明するための上面図である。
【図１０】 この発明の実施の形態４における半導体装
置を示す一部透視図を含む上面図である。
【図１１】 この発明の実施の形態５における半導体装
置の配線基板を説明するための上面図である。
【図１２】 この発明の実施の形態５における半導体装
置を示す一部透視図を含む上面図である。
【図１３】 従来の半導体装置を説明するための斜視図
である。
【図１４】 従来の半導体装置を示す一部透視図を含む
上面図である。
【符号の説明】
１００、２００、３００、４００、５００、６００ 半
導体装置、 １１０、２１０、３１０、４１０、５１
０、６１０ 配線基板、 ２ 基板、 ４ 半導体素
子、 ６ 封止樹脂、 ８ 金属ボール、 １０ 接続
部、 １２ 基板上配線、 １４ 電極、 １６ ワイ
ヤ、 ２０、２２ ワイヤ設置箇所、 ２４接続線、
２６ 基板上配線、 ２８〜３４ ワイヤ設置箇所、
３６〜３８レジスト。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載する搭載部と、 外部電極に接続するための複数の外部端子と、 前記複数の外部端子のそれぞれに接続された複数の基板
    上配線を備え、 前記各基板上配線は、前記半導体素子の表面に形成され
    た電極を接続するための電極接続箇所を複数含むことを
    特徴とする配線基板。
  2. 【請求項２】 前記基板上配線は、前記配線基板の中心
    部を中心とする放射線の方向に沿うように配置されたこ
    とを特徴とする請求項１に記載の配線基板。
  3. 【請求項３】 前記電極接続箇所は、前記搭載部の外周
    に、複数列に周回するようにして配置され、 前記各基板上配線は、前記複数列のうち、異なる２以上
    の列に配置された前記電極接続箇所を含むことを特徴と
    する請求項１または２に記載の配線基板。
  4. 【請求項４】 前記電極接続箇所は、３列以上の複数列
    に周回するように配置され、 前記基板上配線は、１の基板上配線が、前記配線基板の
    内側から数えて奇数列に配置された電極接続箇所を接続
    する場合、隣の基板上配線は、偶数列に配置された電極
    接続箇所を含むことを特徴とする請求項３に記載の配線
    基板。
  5. 【請求項５】 請求項１〜４のいずれかに記載の配線基
    板と、 前記配線基板の上に搭載され、複数の電極を含む半導体
    素子とを備え、 前記半導体素子上の各電極を、前記各基板上配線の前記
    電極接続箇所のうち、１の電極接続箇所に接続すること
    を特徴とする半導体装置。
  6. 【請求項６】 請求項３または４に記載の配線基板と、 前記配線基板の上に搭載され、複数の電極を含む半導体
    素子とを備え、 前記半導体素子上の各電極を、前記複数列に周回するよ
    うに配置された前記電極接続箇所のうち、１または２以
    上の任意の列に配置された電極接続箇所に接続すること
    を特徴とする半導体装置。
  7. 【請求項７】 前記各基板上配線の複数の電極接続箇所
    のうち、不要な電極接続箇所をレジストで覆ったことを
    特徴とする請求項５または６に記載の半導体装置。
JP2002157696A 2002-05-30 2002-05-30 配線基板及び半導体装置 Withdrawn JP2003347478A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002157696A JP2003347478A (ja) 2002-05-30 2002-05-30 配線基板及び半導体装置
US10/299,841 US20030222339A1 (en) 2002-05-30 2002-11-20 Wiring substrate and semiconductor device
TW091137307A TW587324B (en) 2002-05-30 2002-12-25 Wiring substrate and semiconductor device
KR10-2003-0003653A KR20030093911A (ko) 2002-05-30 2003-01-20 배선기판 및 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002157696A JP2003347478A (ja) 2002-05-30 2002-05-30 配線基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2003347478A true JP2003347478A (ja) 2003-12-05

Family

ID=29561522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002157696A Withdrawn JP2003347478A (ja) 2002-05-30 2002-05-30 配線基板及び半導体装置

Country Status (4)

Country Link
US (1) US20030222339A1 (ja)
JP (1) JP2003347478A (ja)
KR (1) KR20030093911A (ja)
TW (1) TW587324B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0799900A1 (en) * 1996-04-04 1997-10-08 Hoogovens Aluminium Walzprodukte GmbH High strength aluminium-magnesium alloy material for large welded structures
AU732493B2 (en) * 1997-10-03 2001-04-26 Corus Aluminium Walzprodukte Gmbh Aluminium-magnesium weld filler alloy
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
US20030222339A1 (en) 2003-12-04
TW587324B (en) 2004-05-11
KR20030093911A (ko) 2003-12-11
TW200307361A (en) 2003-12-01

Similar Documents

Publication Publication Date Title
US6861740B2 (en) Flip-chip die and flip-chip package substrate
TWI399146B (zh) 一種印刷電路板及其製作方法和球柵陣列焊盤圖案
US20080128890A1 (en) Chip package and fabricating process thereof
US9991195B2 (en) Semiconductor device
CN105321889A (zh) 布线基板
JP2008172228A (ja) 半導体素子及び半導体素子のパッケージ
WO2003098983A1 (fr) Panneau de cablage imprime
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US5324985A (en) Packaged semiconductor device
US10720400B2 (en) Semi-conductor package structure
US6979897B2 (en) Package substrate for improving electrical performance
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JP5645371B2 (ja) 半導体装置
US6452262B1 (en) Layout of Vdd and Vss balls in a four layer PBGA
US10090263B2 (en) Semiconductor package, printed circuit board substrate and semiconductor device
JPH1167960A (ja) 半導体パッケージとその実装基板
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
JPS6035524A (ja) 半導体装置
US6710459B2 (en) Flip-chip die for joining with a flip-chip substrate
JP2003347478A (ja) 配線基板及び半導体装置
US20070241438A1 (en) Strip format of package board and array of the same
US20050205990A1 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
JPH11297883A (ja) 積層可能な半導体装置とこれらの半導体装置モジュール
KR20170033964A (ko) 재배선 패드를 갖는 반도체 소자
JP2007149809A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802