JPH0334555A - 半導体メモリ装置及びそのバーンイン方法 - Google Patents
半導体メモリ装置及びそのバーンイン方法Info
- Publication number
- JPH0334555A JPH0334555A JP1169659A JP16965989A JPH0334555A JP H0334555 A JPH0334555 A JP H0334555A JP 1169659 A JP1169659 A JP 1169659A JP 16965989 A JP16965989 A JP 16965989A JP H0334555 A JPH0334555 A JP H0334555A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- burn
- chip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 20
- 239000002356 single layer Substances 0.000 claims abstract description 4
- 230000007547 defect Effects 0.000 abstract description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 2
- 230000035882 stress Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000012216 screening Methods 0.000 description 6
- 238000009434 installation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、複数個の集積回路チップ領域を有するウェハ
状態の半導体装置半導体装置およびそのバーンイン方法
に関する。
状態の半導体装置半導体装置およびそのバーンイン方法
に関する。
(従来の技術)
半導体集積回路のバーンインには、2つの目的がある。
その1つは、ウェハプロセス上の潜在不良(欠陥のある
酸化膜など)を過酷に条件の下で試験(ストレスの加速
)することにより露呈させてスクリーニングすることで
ある。もう1つは、組立て工程での不良(封止樹脂のク
ラックなど)をスクリーニングすることである。
酸化膜など)を過酷に条件の下で試験(ストレスの加速
)することにより露呈させてスクリーニングすることで
ある。もう1つは、組立て工程での不良(封止樹脂のク
ラックなど)をスクリーニングすることである。
このようなバーンインの必要とするバーンイン装置のた
めの設備投資と設置場所の確保は集積回路の製造の上で
非常に大きな割合を占めている。
めの設備投資と設置場所の確保は集積回路の製造の上で
非常に大きな割合を占めている。
従来、半導体集積回路に対するバーンインは、個々の集
積回路として組立てられたパッケージング状態で行って
いる。このため、バーンイン装置の設備投資とその設置
場所の確保のための費用が高く、半導体集積回路の製造
コストを押し上げる大きな要因になっており、しかも、
リダンダンシ回路を備えた半導体集積回路(メモリなど
)であっても、バーンイン時の不良については救済する
ことができず、チップの歩留りの向上が難しいという問
題もあった。
積回路として組立てられたパッケージング状態で行って
いる。このため、バーンイン装置の設備投資とその設置
場所の確保のための費用が高く、半導体集積回路の製造
コストを押し上げる大きな要因になっており、しかも、
リダンダンシ回路を備えた半導体集積回路(メモリなど
)であっても、バーンイン時の不良については救済する
ことができず、チップの歩留りの向上が難しいという問
題もあった。
なお、半導体集積回路に対してバーンインを行う目的の
1つである組立て工程での不良をスクリーニングするこ
とに関しては、組立て後でなければ意味がないが、この
場合には、電圧や信号を与えて電気的なストレスをかけ
る必要性は必ずしも認められない。つまり、組立て工程
での不良のスクリーニングのみなら、温度、湿度などの
ストレスをかけるだけで十分である。
1つである組立て工程での不良をスクリーニングするこ
とに関しては、組立て後でなければ意味がないが、この
場合には、電圧や信号を与えて電気的なストレスをかけ
る必要性は必ずしも認められない。つまり、組立て工程
での不良のスクリーニングのみなら、温度、湿度などの
ストレスをかけるだけで十分である。
一方、半導体集積回路に対してバーンインを行うもう1
つの目的であるウェハプロセス上の潜在不良をスクリー
ニングすることに関しては、ウェハプロセスの問題であ
るから、組立て後までスクリーニングを待つ必然性は全
くなく、むしろ、ウェハプロセス工程の最終段階部分で
ウェハ毎スクリーニングをかけることができれば、これ
に越したことはないが、このような手法が従来は存在し
なかった。
つの目的であるウェハプロセス上の潜在不良をスクリー
ニングすることに関しては、ウェハプロセスの問題であ
るから、組立て後までスクリーニングを待つ必然性は全
くなく、むしろ、ウェハプロセス工程の最終段階部分で
ウェハ毎スクリーニングをかけることができれば、これ
に越したことはないが、このような手法が従来は存在し
なかった。
(発明が解決しようとする課題)
上記したように従来の半導体集積回路およびそのバーン
イン方法は、個々の集積回路として組立てられたパッケ
ージング状態でバーンインを行うことに伴い、バーンイ
ン装置の設備投資とその設置場所の確保のための費用が
高く、半導体集積回路の製造コストを押し上げる大きな
要因となるという問題や、リダンダンシ回路を備えた半
導体集積回路であっても、バーンイン時の不良について
は救済することができず、チップの歩留りの向上が難し
いという問題がある。
イン方法は、個々の集積回路として組立てられたパッケ
ージング状態でバーンインを行うことに伴い、バーンイ
ン装置の設備投資とその設置場所の確保のための費用が
高く、半導体集積回路の製造コストを押し上げる大きな
要因となるという問題や、リダンダンシ回路を備えた半
導体集積回路であっても、バーンイン時の不良について
は救済することができず、チップの歩留りの向上が難し
いという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、ウェハ状態でバーンインを行ってウェハプロ
セス上の潜在不良をスクリーニングすることが可能にな
り、集積回路の組立て後の電気的なストレスをかけたバ
ーンインを不要にする、あるいは、その時間を大幅に短
縮することが可能となる半導体装置およびそのバーンイ
ン方法を提供することを目的とする。
の目的は、ウェハ状態でバーンインを行ってウェハプロ
セス上の潜在不良をスクリーニングすることが可能にな
り、集積回路の組立て後の電気的なストレスをかけたバ
ーンインを不要にする、あるいは、その時間を大幅に短
縮することが可能となる半導体装置およびそのバーンイ
ン方法を提供することを目的とする。
【発明の構成]
(課題を解決するための手段)
本発明の半導体装置は、複数個の集積回路チップ領域を
有するウェハ状態の半導体装置において、上記複数個の
半導体チップ領域に共通に接続された電源用および/ま
たは信号用の配線が形成されていることを特徴とする。
有するウェハ状態の半導体装置において、上記複数個の
半導体チップ領域に共通に接続された電源用および/ま
たは信号用の配線が形成されていることを特徴とする。
また、本発明の半導体装置のバーンイン方法は、複数個
の集積回路チップ領域を有し、この複数個の半導体チッ
プ領域に共通に接続された電源用および/または信号用
の配線が形成されているウェハ状態の半導体装置に対し
て、上記配線に電源電圧および/または信号を印加する
ことによりバーンインを行うことを特徴とする。
の集積回路チップ領域を有し、この複数個の半導体チッ
プ領域に共通に接続された電源用および/または信号用
の配線が形成されているウェハ状態の半導体装置に対し
て、上記配線に電源電圧および/または信号を印加する
ことによりバーンインを行うことを特徴とする。
(作 用)
本発明の半導体装置およびそのバーンイン方法によれば
、複数個の半導体チップ領域に共通に接続された電源用
および/または信号用の配線が形成されているので、上
記したようなウエノ\状態でのバーンインを行ってウェ
ハプロセス上の潜在不良をスクリーニングすることが実
現できるので、組み立て後は高温で放置するだけでパッ
ケージ信頼性とかアルミニウム配線のストレスマイグレ
ーションのチエツクのみを行い、電気的なストレスをか
けたバーンインを不要にすることが可能になる、あるい
は、バーンインを行うとしてもその時間を大幅に短縮す
ることができる。
、複数個の半導体チップ領域に共通に接続された電源用
および/または信号用の配線が形成されているので、上
記したようなウエノ\状態でのバーンインを行ってウェ
ハプロセス上の潜在不良をスクリーニングすることが実
現できるので、組み立て後は高温で放置するだけでパッ
ケージ信頼性とかアルミニウム配線のストレスマイグレ
ーションのチエツクのみを行い、電気的なストレスをか
けたバーンインを不要にすることが可能になる、あるい
は、バーンインを行うとしてもその時間を大幅に短縮す
ることができる。
従って、バーンイン装置を大規模に縮小すること力(で
き、バーンイン装置の設備投資とその設置場所およびテ
スト時間を節約し、半導体集積回路の製造コストの低減
を図ることができる。勿論、ウェハ状態で電気的、熱的
なストレスをかけることができる新規なバーンイン装置
は必要になるが、この装置は従来のバーンイン装置より
もはるかに簡便かつ小型で済み、省スペースも可能にな
る。
き、バーンイン装置の設備投資とその設置場所およびテ
スト時間を節約し、半導体集積回路の製造コストの低減
を図ることができる。勿論、ウェハ状態で電気的、熱的
なストレスをかけることができる新規なバーンイン装置
は必要になるが、この装置は従来のバーンイン装置より
もはるかに簡便かつ小型で済み、省スペースも可能にな
る。
さらに、ダイソート前にバーンインを行ってスクリーニ
ングを行うことにより、リダンダンシ回路を備えた半導
体集積回路(メモリなど)では、ウェハ状態でスクリー
ニングされた不良を救済することが可能になり、チップ
の歩留りの向上も期待できる。
ングを行うことにより、リダンダンシ回路を備えた半導
体集積回路(メモリなど)では、ウェハ状態でスクリー
ニングされた不良を救済することが可能になり、チップ
の歩留りの向上も期待できる。
(実施例)
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第1図は、複数個の集積回路チップ°(例えばダイナミ
ックRAMチップ)領域11・・・を有するウェハ状態
の半導体装置10の第1実施例を示しており、この半導
体装置10上には、複数個のチップ領域11・・・の回
路を駆動するために共通に接続された例えば2組の電源
用の配線12および13が形成されている。この配線1
2および13は、それぞれ単層の配線により形成されて
おり、各チップ領域11・・・内部で用いられている配
線と同一の配線層(例えばアルミニウム配線層)により
形成されており、この配線12および13のための領域
として、第2図に示すように、各チップ領域11・・・
間のダイシングライン上が使用されている。
ックRAMチップ)領域11・・・を有するウェハ状態
の半導体装置10の第1実施例を示しており、この半導
体装置10上には、複数個のチップ領域11・・・の回
路を駆動するために共通に接続された例えば2組の電源
用の配線12および13が形成されている。この配線1
2および13は、それぞれ単層の配線により形成されて
おり、各チップ領域11・・・内部で用いられている配
線と同一の配線層(例えばアルミニウム配線層)により
形成されており、この配線12および13のための領域
として、第2図に示すように、各チップ領域11・・・
間のダイシングライン上が使用されている。
この場合、ウェハの例えば縦方向のダイシングライン上
に2組の配線12および13が交互に位置するように櫛
状に形成され、この櫛状のTi源用の配線12および1
3と隣りのチップ領域11・・・の電源端子とが接続さ
れている。また、この櫛状の電源用の配線12および1
3に直行する方向(または平行な方向)に、余り多くな
らない範囲内で信号用(例えばクロック用)の配線14
が形成され、この信号用の配線14と隣りのチップ領域
11・・・の信号端子とが接続されている。
に2組の配線12および13が交互に位置するように櫛
状に形成され、この櫛状のTi源用の配線12および1
3と隣りのチップ領域11・・・の電源端子とが接続さ
れている。また、この櫛状の電源用の配線12および1
3に直行する方向(または平行な方向)に、余り多くな
らない範囲内で信号用(例えばクロック用)の配線14
が形成され、この信号用の配線14と隣りのチップ領域
11・・・の信号端子とが接続されている。
また、チップ領域11・・・上またはダイシングライン
上には、バーンイン中にチップ動作を制御するための信
号を発生する回路(図示せず)が形成され、この回路は
前記電源用の配線12または13から電源が供給される
ようになっている。
上には、バーンイン中にチップ動作を制御するための信
号を発生する回路(図示せず)が形成され、この回路は
前記電源用の配線12または13から電源が供給される
ようになっている。
また、2組の電源用配線12および13には、ウェハの
外部からそれぞれ対応して電源電圧vlおよびv2を印
加するための接触領域12“および13°が形成されて
おり、この接触領域12”および13″は、通常はそれ
ぞれウェハ端部に形成される。
外部からそれぞれ対応して電源電圧vlおよびv2を印
加するための接触領域12“および13°が形成されて
おり、この接触領域12”および13″は、通常はそれ
ぞれウェハ端部に形成される。
なお、上記各配線として、多層の配線(例えば第1層を
ポリシリコン、第2層をシリサイド、第3層をアルミニ
ウムなどとする)により形成することもでき、こうすれ
ば、配線本数を増やすことができ、各層の配線を互いに
平行になるようにも、あるいは、互いに交叉するように
も配置することが可能である。
ポリシリコン、第2層をシリサイド、第3層をアルミニ
ウムなどとする)により形成することもでき、こうすれ
ば、配線本数を増やすことができ、各層の配線を互いに
平行になるようにも、あるいは、互いに交叉するように
も配置することが可能である。
また、第1図に示したウェハ上に形成された各チップ領
域11・・・は、バーンイン後、最終的には個々のチッ
プに分割されて集積回路として組立てられて製品化され
るものであるが、このウェハ上には上記各配線が共通に
接続されないその他のチップ領域(開発段階におけるテ
ストエレメント用チップ領域など)が形成される場合も
ある。また、個々のチップに分割されて集積回路として
製品化される複数種類のチップ領域が第1図のウェハ上
に形成される場合には、同一種類のチップ領域に対して
共通に同一配線が接続されることになる。
域11・・・は、バーンイン後、最終的には個々のチッ
プに分割されて集積回路として組立てられて製品化され
るものであるが、このウェハ上には上記各配線が共通に
接続されないその他のチップ領域(開発段階におけるテ
ストエレメント用チップ領域など)が形成される場合も
ある。また、個々のチップに分割されて集積回路として
製品化される複数種類のチップ領域が第1図のウェハ上
に形成される場合には、同一種類のチップ領域に対して
共通に同一配線が接続されることになる。
第1図に示したようなウェハ状態の半導体基板に対する
バーンインに際しては、ウェハを治具(図示せず)に取
付け、接触領域12”および13”に所定の電源電圧v
lおよび接地電位v2を印加することにより行う。この
場合、Vlとして通常の電源電圧Vee、V2として接
地電位VSSを与えると、スタティックバーンインを行
うことができる。このようにプローブカードは用いない
でもバーンインが可能であるが、必要に応じて、ウェハ
の半導体基板に直接に電源電圧を印加してもよい。
バーンインに際しては、ウェハを治具(図示せず)に取
付け、接触領域12”および13”に所定の電源電圧v
lおよび接地電位v2を印加することにより行う。この
場合、Vlとして通常の電源電圧Vee、V2として接
地電位VSSを与えると、スタティックバーンインを行
うことができる。このようにプローブカードは用いない
でもバーンインが可能であるが、必要に応じて、ウェハ
の半導体基板に直接に電源電圧を印加してもよい。
上記実施例の半導体装置およびそのバーンイン方法によ
れば、複数個のチップ領域に共通に接続された電源用お
よび信号用の配線が形成されているので、つjハ状態で
のバーンインを行ってウェハプロセス上の潜在不良をス
クリーニングすることが実現できる。これにより、製品
化後は高温で放置するだけでパッケージ信頼性とかアル
ミニウム配線のストレスマイグレーションのチエツクの
みを行い、電気的なストレスをかけたバーンインを不要
にすることが可能になる、あるいは、バーンインを行う
としてもその時間を大幅に短縮することができる。
れば、複数個のチップ領域に共通に接続された電源用お
よび信号用の配線が形成されているので、つjハ状態で
のバーンインを行ってウェハプロセス上の潜在不良をス
クリーニングすることが実現できる。これにより、製品
化後は高温で放置するだけでパッケージ信頼性とかアル
ミニウム配線のストレスマイグレーションのチエツクの
みを行い、電気的なストレスをかけたバーンインを不要
にすることが可能になる、あるいは、バーンインを行う
としてもその時間を大幅に短縮することができる。
従って、バーンイン装置を大規模に縮小することができ
、バーンイン装置の設備投資とその設置場所およびテス
ト時間を節約し、半導体集積回路の製造コストの低減を
図ることができる。勿論、ウェハ状態で電気的、熱的な
ストレスをかけることができる新規なバーンイン装置は
必要になるが、この装置は従来のバーンイン装置よりも
はるかに簡便かつ小型で済み、省スペースも可能になる
。
、バーンイン装置の設備投資とその設置場所およびテス
ト時間を節約し、半導体集積回路の製造コストの低減を
図ることができる。勿論、ウェハ状態で電気的、熱的な
ストレスをかけることができる新規なバーンイン装置は
必要になるが、この装置は従来のバーンイン装置よりも
はるかに簡便かつ小型で済み、省スペースも可能になる
。
さらに、ダイソート前にバーンインを行ってスクリーニ
ングを行うことにより、リダンダンシ回路を備えた半導
体集積回路(メモリなど)では、ウェハ状態でスクリー
ニングされた不良を救済することが可能になり、チップ
の歩留りの向上も期待できる。
ングを行うことにより、リダンダンシ回路を備えた半導
体集積回路(メモリなど)では、ウェハ状態でスクリー
ニングされた不良を救済することが可能になり、チップ
の歩留りの向上も期待できる。
なお、このウェハ状態の半導体基板に対するバーンイン
後、ダイソートを行い、最終的に個々のチップに分割す
ることによりダイシングライン上の配線を切断してしま
うが、この切断部分で、配線と半導体基板との短絡とか
、多層配線の場合には配線層間の短絡が生じる危険性が
あるので、バーンイン後のダイシング前に、上記配線と
各チップ領域内部で用いられている配線を分離しておく
ことが望ましい。この分離の具体的な方法としては、配
線と各チップ領域内部で用いられている配線との接続を
切断(例えばアルミニウム配線を切断するためには、レ
ーザ光ビームや集束イオンビームなどにより可能である
)しておく、あるいは、配線と各チップ領域内部で用い
られている配線との間を分離する素子を設けておけばよ
い。
後、ダイソートを行い、最終的に個々のチップに分割す
ることによりダイシングライン上の配線を切断してしま
うが、この切断部分で、配線と半導体基板との短絡とか
、多層配線の場合には配線層間の短絡が生じる危険性が
あるので、バーンイン後のダイシング前に、上記配線と
各チップ領域内部で用いられている配線を分離しておく
ことが望ましい。この分離の具体的な方法としては、配
線と各チップ領域内部で用いられている配線との接続を
切断(例えばアルミニウム配線を切断するためには、レ
ーザ光ビームや集束イオンビームなどにより可能である
)しておく、あるいは、配線と各チップ領域内部で用い
られている配線との間を分離する素子を設けておけばよ
い。
第3図は、第2実施例を示しており、前記第1実施例と
比べて、ウェハの例えば縦方向の各ダイシングライフ上
に2組の配線が隣接して位置するように櫛状に形成され
ている点が異なり、その他は第1実施例と同じであるの
で第1実施例中と同一符号を付している。
比べて、ウェハの例えば縦方向の各ダイシングライフ上
に2組の配線が隣接して位置するように櫛状に形成され
ている点が異なり、その他は第1実施例と同じであるの
で第1実施例中と同一符号を付している。
この第2実施例においても、前記第1実施例と同様に、
ウェハ状態の半導体基板に対するバーンインを行うこと
が可能であり、第1実施例と同様の効果が得られる。
ウェハ状態の半導体基板に対するバーンインを行うこと
が可能であり、第1実施例と同様の効果が得られる。
ここで、バーンインの一興体例について第4図を参照し
て説明する。第4図は、上記各実施例における1つのダ
イナミックRAMチップ領域の一部の回路(ダイナミッ
ク型メモリセル、ワード線、ビット線の1組)を取出し
て共通配線(ここでは、2本の電源用配線12.13)
との接続の一例を示している。ここで、41.42.4
3はそれぞれダイナミックRAMチップ領域上の端子(
パッド)、Cはセルキャパシタ、TRは転送ゲート用M
O8)ランジスタ、WLはワード線、BLはビット線、
SW・・・は各ワード線と電源用配線12との間に直列
に挿入されたスイッチ用MOSトランジスタであり、そ
れぞれのゲートには電源用配線13が接続されている。
て説明する。第4図は、上記各実施例における1つのダ
イナミックRAMチップ領域の一部の回路(ダイナミッ
ク型メモリセル、ワード線、ビット線の1組)を取出し
て共通配線(ここでは、2本の電源用配線12.13)
との接続の一例を示している。ここで、41.42.4
3はそれぞれダイナミックRAMチップ領域上の端子(
パッド)、Cはセルキャパシタ、TRは転送ゲート用M
O8)ランジスタ、WLはワード線、BLはビット線、
SW・・・は各ワード線と電源用配線12との間に直列
に挿入されたスイッチ用MOSトランジスタであり、そ
れぞれのゲートには電源用配線13が接続されている。
また、PRはビット線とビット線プリチャージ電源線4
4との間に直列に抑大されたプリチャージ用MO3)ラ
ンジスタであり、そのゲートにはプリチャージ信号φP
RE線が接続されている。
4との間に直列に抑大されたプリチャージ用MO3)ラ
ンジスタであり、そのゲートにはプリチャージ信号φP
RE線が接続されている。
ところで、ダイナミックRAMの通常の動作時には、選
択されたワードt!1IWLには通常の電源電圧Vcc
より高いワード線駆動電位WLDが与えられるので、こ
のワード線WLにゲートが接続されている転送ゲート用
MOSトランジスタTRが信頼性上で最も厳しい。しか
し、通常のバーンインにおいて選択されるワード線は、
多数のワード線のうちの少数であり、換言すれば、ワー
ド線は例えば1000サイクルに1回の割合でしか選択
されないので、ストレス印加の効率が非常に悪く、非常
に長いバーンイン時間を必要とすることになる。
択されたワードt!1IWLには通常の電源電圧Vcc
より高いワード線駆動電位WLDが与えられるので、こ
のワード線WLにゲートが接続されている転送ゲート用
MOSトランジスタTRが信頼性上で最も厳しい。しか
し、通常のバーンインにおいて選択されるワード線は、
多数のワード線のうちの少数であり、換言すれば、ワー
ド線は例えば1000サイクルに1回の割合でしか選択
されないので、ストレス印加の効率が非常に悪く、非常
に長いバーンイン時間を必要とすることになる。
そこで、第4図の回路により、以下に説明するように直
流ストレスを印加すれば、ストレス印加の効率が著しく
改善され、バーンイン時間を大幅に短縮することができ
る。即ち、(a)ビット線プリチャージ電源線44を接
地電位Vssとし、プリチャージ信号φPRE線を活性
状態にしてプリチャージ用MOShランジスタPRをオ
ン状態にし、電源用配線12に前記ワード線駆動電位W
LDと同等の電源電圧vsを与え、電源用配線13にこ
の電R電圧VSより転送ゲート用MO3)ランジメタT
Rの閾値電圧性以上高いワード線昇圧電位と同等の電源
電圧V。を与えると、電源用配線12と半導体基板との
間に直流ストレスを印加することができる。また、(b
)ビット線プリチャージ電源線44およびプリチャージ
信号φPI?e線に何ら電圧をかけない状態でも、電源
用配線12に上記電源電圧V5を与え、電源用配線13
に上記電源電圧VGを与えると、電源用配線12と半導
体基板との間に直流ストレスを印加することができる。
流ストレスを印加すれば、ストレス印加の効率が著しく
改善され、バーンイン時間を大幅に短縮することができ
る。即ち、(a)ビット線プリチャージ電源線44を接
地電位Vssとし、プリチャージ信号φPRE線を活性
状態にしてプリチャージ用MOShランジスタPRをオ
ン状態にし、電源用配線12に前記ワード線駆動電位W
LDと同等の電源電圧vsを与え、電源用配線13にこ
の電R電圧VSより転送ゲート用MO3)ランジメタT
Rの閾値電圧性以上高いワード線昇圧電位と同等の電源
電圧V。を与えると、電源用配線12と半導体基板との
間に直流ストレスを印加することができる。また、(b
)ビット線プリチャージ電源線44およびプリチャージ
信号φPI?e線に何ら電圧をかけない状態でも、電源
用配線12に上記電源電圧V5を与え、電源用配線13
に上記電源電圧VGを与えると、電源用配線12と半導
体基板との間に直流ストレスを印加することができる。
なお、共通配線として2本の電源用配線と2本の信号用
配線とがある場合には、それぞれ通常の電源電圧VCC
s接地電位Vss、 RA 5 (o −@ 7ドレス
・ストローブ)信号、CAS (カラム・アドレス・ス
トローブ)信号を与えるものとすれば、CASビフォア
RASリフレッシュモードでバーンインを行うことが可
能になる。
配線とがある場合には、それぞれ通常の電源電圧VCC
s接地電位Vss、 RA 5 (o −@ 7ドレス
・ストローブ)信号、CAS (カラム・アドレス・ス
トローブ)信号を与えるものとすれば、CASビフォア
RASリフレッシュモードでバーンインを行うことが可
能になる。
上記各実施例における配線としては、各チップ領域内部
で用いられている配線と同一の配線層、例えばアルミニ
ウム配線層を使用するので、プロセス的には簡単である
が、このアルミニウム配線層に限らず、ポリシリコンや
シリサイドなども使用することができる。
で用いられている配線と同一の配線層、例えばアルミニ
ウム配線層を使用するので、プロセス的には簡単である
が、このアルミニウム配線層に限らず、ポリシリコンや
シリサイドなども使用することができる。
また、上記各実施例における配線として、各チップ領域
内部で用いられている配線とは別に新たに付加された専
用の配線層により形成し、この配線と各チップ領域内部
で用いられている配線とをコンタクトホールあるいはポ
ンディングパッドなどの孔を通して接続をする場合には
、各チップ領域内部のパターンに左右されない配線を実
現することができる。この場合、専用の配線層は単層で
もよいが、専用の配線層のみで多層化することも可能で
あり、あるいは、各チップ領域内部で用いられている配
線層と組み合わせて多層化することも可能である。また
、パッケージ状態では実現不可能な動作モードでのバー
ンインを行ったり、集積回路の一部のみに集中的にスト
レスをかけるようなスクリーニングを行うなどに適した
ように、専用の配線を形成することができる。
内部で用いられている配線とは別に新たに付加された専
用の配線層により形成し、この配線と各チップ領域内部
で用いられている配線とをコンタクトホールあるいはポ
ンディングパッドなどの孔を通して接続をする場合には
、各チップ領域内部のパターンに左右されない配線を実
現することができる。この場合、専用の配線層は単層で
もよいが、専用の配線層のみで多層化することも可能で
あり、あるいは、各チップ領域内部で用いられている配
線層と組み合わせて多層化することも可能である。また
、パッケージ状態では実現不可能な動作モードでのバー
ンインを行ったり、集積回路の一部のみに集中的にスト
レスをかけるようなスクリーニングを行うなどに適した
ように、専用の配線を形成することができる。
上記したような専用の配線層を形成した場合にも、ウェ
ハ状態の半導体基板に対するバーンイン後に最終的に個
々のチップに分割した部分で配線と半導体基板との短絡
とか、多層配線の場合には配線層間の短絡が生じる危険
性があるので、ダイシング前に、上記配線と各チップ領
域内部で用いられている配線とを分離しておくことが望
ましい。
ハ状態の半導体基板に対するバーンイン後に最終的に個
々のチップに分割した部分で配線と半導体基板との短絡
とか、多層配線の場合には配線層間の短絡が生じる危険
性があるので、ダイシング前に、上記配線と各チップ領
域内部で用いられている配線とを分離しておくことが望
ましい。
この具体的な方法として最も簡単なのは、各チップ領域
を個々に分割し集積回路として製品化した・際に上記配
線を必ずしも使用しなくてもよいものとすれば、バーン
イン後のダイシング前に上記配線を全て取り除いておけ
ばよい。
を個々に分割し集積回路として製品化した・際に上記配
線を必ずしも使用しなくてもよいものとすれば、バーン
イン後のダイシング前に上記配線を全て取り除いておけ
ばよい。
なお、バーンインに際して多数のチップに電圧をかける
時にあるチップでVee電源とVss電源との間の短絡
があるような場合に、この短絡が他のチップに与える影
響を無視できるように、ウェハ上の共通配線と各チップ
領域内部で用いられている配線との間に挿入するように
適正な値の抵抗素子を予め形成しておくことが望ましい
。この抵抗値は、前記配線のシート抵抗値よりも高くな
るように設定すれば十分である。
時にあるチップでVee電源とVss電源との間の短絡
があるような場合に、この短絡が他のチップに与える影
響を無視できるように、ウェハ上の共通配線と各チップ
領域内部で用いられている配線との間に挿入するように
適正な値の抵抗素子を予め形成しておくことが望ましい
。この抵抗値は、前記配線のシート抵抗値よりも高くな
るように設定すれば十分である。
このことについて、第5図および第6図を参照して詳述
する。第5図は、バーンインに際して、共通配線12を
Vcc電源、共通配線13をVss電源に接続して多数
のチップ111,112゜・・・llnに電圧ストレス
をかける時の等価回路を示しており、R2・・・は共通
配線12.13の抵抗性である。
する。第5図は、バーンインに際して、共通配線12を
Vcc電源、共通配線13をVss電源に接続して多数
のチップ111,112゜・・・llnに電圧ストレス
をかける時の等価回路を示しており、R2・・・は共通
配線12.13の抵抗性である。
いま仮に、チップ113でVcc電源とVss電源との
間の短絡があるとすると、チップ113には大電流が流
れ、共通配線の抵抗針Rにより電圧降下が生じるので、
チップ113よりも電源から(V ee、 V ss)
から遠い側の共通配線に接続されているチップ111,
112とか、チップ113よりも電源側であるが、その
近くにあるチップ114などには、所定レベルの電圧が
かからなくなり、所望のストレス加速を行うことができ
なくなる。
間の短絡があるとすると、チップ113には大電流が流
れ、共通配線の抵抗針Rにより電圧降下が生じるので、
チップ113よりも電源から(V ee、 V ss)
から遠い側の共通配線に接続されているチップ111,
112とか、チップ113よりも電源側であるが、その
近くにあるチップ114などには、所定レベルの電圧が
かからなくなり、所望のストレス加速を行うことができ
なくなる。
これを防止するため、第6図に示すように、共通配線1
2.13と各チップ領域内部で用いらている配線との間
に適正な値の抵抗素子r、・・・を挿入しておくと、仮
に、チップ113で電源間の短絡があっても、チップ1
13に流れる電流は抵抗rによって制限される。この場
合、抵抗「の値が共通配線の抵抗針Rの値よりも十分に
大きければ、チップ113に流れる電流による共通配線
の電圧降下は無視でき、チップ113よりも電源から遠
い側のチップ111.112とか、チップ113の近く
にあるチップ114などにも所定レベルの電圧がかかり
、所望のストレス加速を行なうことができる。
2.13と各チップ領域内部で用いらている配線との間
に適正な値の抵抗素子r、・・・を挿入しておくと、仮
に、チップ113で電源間の短絡があっても、チップ1
13に流れる電流は抵抗rによって制限される。この場
合、抵抗「の値が共通配線の抵抗針Rの値よりも十分に
大きければ、チップ113に流れる電流による共通配線
の電圧降下は無視でき、チップ113よりも電源から遠
い側のチップ111.112とか、チップ113の近く
にあるチップ114などにも所定レベルの電圧がかかり
、所望のストレス加速を行なうことができる。
なお、上記各実施例では、複数個の半導体チップ領域に
共通に接続された配線として電源用の配線および信号用
の配線を形成したので、ウエノ1状態で一斉に行うこと
に利点があるテストを行うことも容易になるが、これら
の配線のいずれか一方のみ形成した場合にもウェハ状態
でバーンインを行うことが可能であるなら、それでもよ
い。
共通に接続された配線として電源用の配線および信号用
の配線を形成したので、ウエノ1状態で一斉に行うこと
に利点があるテストを行うことも容易になるが、これら
の配線のいずれか一方のみ形成した場合にもウェハ状態
でバーンインを行うことが可能であるなら、それでもよ
い。
[発明の効果]
上述したように本発明によれば、ウェハ状態でバーンイ
ンを行ってウェハプロセス上の潜在不良をスクリーニン
グすることが可能になり、集積回路の組み立て後の電気
的なストレスをかけたバーンインを不要にする、あるい
は、その時間を大幅に短縮することが可能となるように
、ウェハプロセス上の潜在不良をスクリーニングするこ
とが可能な半導体装置およびそのバーンイン方法を提供
することができる。
ンを行ってウェハプロセス上の潜在不良をスクリーニン
グすることが可能になり、集積回路の組み立て後の電気
的なストレスをかけたバーンインを不要にする、あるい
は、その時間を大幅に短縮することが可能となるように
、ウェハプロセス上の潜在不良をスクリーニングするこ
とが可能な半導体装置およびそのバーンイン方法を提供
することができる。
第1図は本発明の半導体装置の一実施例を概略的に示す
構成説明図、第2図は第1図中の一部を取り出して共通
配線と各チップ領域との接続の一例を示す回路図、第3
図は本発明の半導体装置の他の実施例を概略的に示す構
成説明図、第4図は第1図中または第3図中の1つのダ
イナミックRAMチップ領域における一部の回路を取り
出して共通配線との接続の一例を示す回路図、第5図は
本発明の半導体装置のバーンインに際して多数のチップ
に電圧ストレスをかける時の等価回路を示す図、第6図
は同じく本発明の半導体装置のバーンインに際して多数
のチップに電圧ストレスをかける時の等価回路を示す図
である。 10・・・半導体装置、11・・・チップ領域、12.
13・・・電源用の配線、12” 13”・・・接触領
域。
構成説明図、第2図は第1図中の一部を取り出して共通
配線と各チップ領域との接続の一例を示す回路図、第3
図は本発明の半導体装置の他の実施例を概略的に示す構
成説明図、第4図は第1図中または第3図中の1つのダ
イナミックRAMチップ領域における一部の回路を取り
出して共通配線との接続の一例を示す回路図、第5図は
本発明の半導体装置のバーンインに際して多数のチップ
に電圧ストレスをかける時の等価回路を示す図、第6図
は同じく本発明の半導体装置のバーンインに際して多数
のチップに電圧ストレスをかける時の等価回路を示す図
である。 10・・・半導体装置、11・・・チップ領域、12.
13・・・電源用の配線、12” 13”・・・接触領
域。
Claims (12)
- (1)複数個の集積回路チップ領域を有するウェハ状態
の半導体装置において、前記複数個の半導体チップ領域
に共通に接続された配線が形成されていることを特徴と
する半導体装置。 - (2)前記配線が、集積回路チップ領域の回路を駆動す
るための電源線および/または集積回路チップ領域の動
作を制御するための信号線であることを特徴とする請求
項1記載の半導体装置。 - (3)前記配線には、ウェハの外部から電源電圧および
/または信号を印加するための接触領域が形成されてい
ることを特徴とする請求項1記載の半導体装置。 - (4)前記複数個の集積回路チップ領域は、個々に分割
されて集積回路として組立てられることを特徴とする請
求項1記載の半導体装置。 - (5)前記配線は、単層または多層の配線よりなること
を特徴とする請求項1記載の半導体装置。 - (6)前記配線の全部または一部が、各チップ領域内部
で用いられている配線と同一の配線層によりウェハのダ
イシングライン上に形成されていることを特徴とする請
求項1乃至5のいずれかに記載の半導体装置。 - (7)前記配線と各チップ領域内部で用いられている配
線との接続がダイシング前に切断されることを特徴とす
る請求項6記載の半導体装置。 - (8)前記配線の全部または一部が、各チップ領域内部
で用いられている配線とは別に新たに付加された配線層
により形成されていることを特徴とする請求項1乃至5
のいずれかに記載の半導体装置。 - (9)前記配線がダイシング前に取り除かれることを特
徴とする請求項8記載の半導体装置。 - (10)前記配線と各チップ領域内部で用いられている
配線との間に抵抗素子が挿入されていることを特徴とす
る請求項1乃至5のいずれかに記載の半導体装置。 - (11)前記抵抗素子の抵抗値は前記配線のシート抵抗
より高くなるように設定されていることを特徴とする請
求項10記載の半導体装置。 - (12)請求項1乃至11のいずれかに記載のウェハ状
態の半導体装置に対して、前記配線に電源電圧および/
または信号を印加することによりバーンインを行うこと
を特徴とする半導体装置のバーンイン方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1169659A JP2585799B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体メモリ装置及びそのバーンイン方法 |
EP90112467A EP0405586B1 (en) | 1989-06-30 | 1990-06-29 | Semiconductor device and method of burning in the same |
DE69030283T DE69030283T2 (de) | 1989-06-30 | 1990-06-29 | Halbleitervorrichtung und Verfahren zu deren Einbrennen |
KR1019900009729A KR940006577B1 (ko) | 1989-06-30 | 1990-06-29 | 반도체장치 및 그 번인방법 |
US07/547,036 US5138427A (en) | 1989-06-30 | 1990-07-02 | Semiconductor device having a particular structure allowing for voltage stress test application |
US07/926,432 US5294776A (en) | 1989-06-30 | 1992-08-10 | Method of burning in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1169659A JP2585799B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体メモリ装置及びそのバーンイン方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0334555A true JPH0334555A (ja) | 1991-02-14 |
JP2585799B2 JP2585799B2 (ja) | 1997-02-26 |
Family
ID=15890557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1169659A Expired - Fee Related JP2585799B2 (ja) | 1989-06-30 | 1989-06-30 | 半導体メモリ装置及びそのバーンイン方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5138427A (ja) |
EP (1) | EP0405586B1 (ja) |
JP (1) | JP2585799B2 (ja) |
KR (1) | KR940006577B1 (ja) |
DE (1) | DE69030283T2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04330755A (ja) * | 1991-02-27 | 1992-11-18 | Mitsubishi Electric Corp | 半導体集積回路およびそのエージング装置 |
US8513970B2 (en) | 2008-12-26 | 2013-08-20 | Nec Corporation | Semiconductor device and method of testing the same |
WO2015011983A1 (ja) * | 2013-07-22 | 2015-01-29 | 株式会社村田製作所 | 垂直共振面発光レーザアレイ |
US9774906B2 (en) | 2009-03-18 | 2017-09-26 | Touchtunes Music Corporation | Entertainment server and associated social networking services |
US10228897B2 (en) | 2007-09-24 | 2019-03-12 | Touchtunes Music Corporation | Digital jukebox device with improved user interfaces, and associated methods |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5905382A (en) * | 1990-08-29 | 1999-05-18 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
US7511520B2 (en) * | 1990-08-29 | 2009-03-31 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
KR960007478B1 (ko) * | 1990-12-27 | 1996-06-03 | 가부시키가이샤 도시바 | 반도체장치 및 반도체장치의 제조방법 |
JP2925337B2 (ja) * | 1990-12-27 | 1999-07-28 | 株式会社東芝 | 半導体装置 |
DE69219165T2 (de) * | 1991-01-11 | 1997-08-07 | Texas Instruments Inc | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung |
US5391984A (en) * | 1991-11-01 | 1995-02-21 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for testing integrated circuit devices |
US5279975A (en) * | 1992-02-07 | 1994-01-18 | Micron Technology, Inc. | Method of testing individual dies on semiconductor wafers prior to singulation |
US5424651A (en) * | 1992-03-27 | 1995-06-13 | Green; Robert S. | Fixture for burn-in testing of semiconductor wafers, and a semiconductor wafer |
US5519193A (en) * | 1992-10-27 | 1996-05-21 | International Business Machines Corporation | Method and apparatus for stressing, burning in and reducing leakage current of electronic devices using microwave radiation |
US5399505A (en) * | 1993-07-23 | 1995-03-21 | Motorola, Inc. | Method and apparatus for performing wafer level testing of integrated circuit dice |
US5654588A (en) * | 1993-07-23 | 1997-08-05 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where the wafer uses a segmented conductive top-layer bus structure |
US5594273A (en) * | 1993-07-23 | 1997-01-14 | Motorola Inc. | Apparatus for performing wafer-level testing of integrated circuits where test pads lie within integrated circuit die but overly no active circuitry for improved yield |
JPH07169807A (ja) * | 1993-12-16 | 1995-07-04 | Nippondenso Co Ltd | 半導体ウェハ |
DE4400118A1 (de) * | 1994-01-04 | 1995-07-06 | Siemens Ag | Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips |
US6577148B1 (en) | 1994-08-31 | 2003-06-10 | Motorola, Inc. | Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer |
US5777486A (en) * | 1994-10-03 | 1998-07-07 | United Microelectronics Corporation | Electromigration test pattern simulating semiconductor components |
JP3734853B2 (ja) | 1995-06-27 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5852581A (en) * | 1996-06-13 | 1998-12-22 | Micron Technology, Inc. | Method of stress testing memory integrated circuits |
JP3592885B2 (ja) * | 1997-03-31 | 2004-11-24 | シャープ株式会社 | 半導体集積回路装置 |
US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
US6233185B1 (en) | 1997-08-21 | 2001-05-15 | Micron Technology, Inc. | Wafer level burn-in of memory integrated circuits |
US7161175B2 (en) * | 1997-09-30 | 2007-01-09 | Jeng-Jye Shau | Inter-dice signal transfer methods for integrated circuits |
JPH11354721A (ja) | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 半導体装置 |
KR100313185B1 (ko) * | 1998-09-29 | 2001-11-07 | 포만 제프리 엘 | 집적 회로 소자의 전기적 액세스 및 상호 접속 방법과 그 장치 |
DE59900130D1 (de) * | 1998-11-02 | 2001-07-26 | Atg Test Systems Gmbh | Vorrichtung zum prüfen von leiterplatten |
US6233184B1 (en) | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
KR100355225B1 (ko) * | 1999-07-12 | 2002-10-11 | 삼성전자 주식회사 | 교류 스트레스의 번-인 테스트가 가능한 집적회로 및 이를 이용한 테스트 방법 |
US6337576B1 (en) | 1999-07-19 | 2002-01-08 | Alpine Microsystems, Inc. | Wafer-level burn-in |
DE19936321C2 (de) * | 1999-08-02 | 2003-12-24 | Infineon Technologies Ag | Anordnung und Verfahren zum Testen einer Vielzahl von Halbleiterchips auf Waferebene |
US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
US7042073B2 (en) | 2001-06-07 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
KR100575882B1 (ko) * | 2003-11-26 | 2006-05-03 | 주식회사 하이닉스반도체 | 번인 테스트용 내부 전압 발생 장치 |
US8274301B2 (en) * | 2009-11-02 | 2012-09-25 | International Business Machines Corporation | On-chip accelerated failure indicator |
CN112907655B (zh) * | 2021-02-08 | 2021-12-17 | 深圳信息职业技术学院 | Ic烧录的定位方法、***、终端设备及计算机存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221126A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Comput Eng Corp Ltd | 半導体装置の試験方法及びその実施用ウエハ |
JPH01239950A (ja) * | 1988-03-22 | 1989-09-25 | Mitsubishi Electric Corp | 半導体ウエハ |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3781683A (en) * | 1971-03-30 | 1973-12-25 | Ibm | Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration |
US3890611A (en) * | 1972-01-24 | 1975-06-17 | Analog Devices Inc | Constant-current digital-to-analog converter |
US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
US4038648A (en) * | 1974-06-03 | 1977-07-26 | Chesley Gilman D | Self-configurable circuit structure for achieving wafer scale integration |
GB1487945A (en) * | 1974-11-20 | 1977-10-05 | Ibm | Semiconductor integrated circuit devices |
US4281449A (en) * | 1979-12-21 | 1981-08-04 | Harris Corporation | Method for qualifying biased burn-in integrated circuits on a wafer level |
US4467400A (en) * | 1981-01-16 | 1984-08-21 | Burroughs Corporation | Wafer scale integrated circuit |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
US4413271A (en) * | 1981-03-30 | 1983-11-01 | Sprague Electric Company | Integrated circuit including test portion and method for making |
EP0072690A3 (en) * | 1981-08-17 | 1983-11-09 | Fujitsu Limited | A mis device and a method of manufacturing it |
JPS5911661A (ja) * | 1982-07-13 | 1984-01-21 | Nec Corp | 集積回路 |
JPS59172243A (ja) * | 1983-03-18 | 1984-09-28 | Nippon Denso Co Ltd | Icウエハ |
DE3481958D1 (de) * | 1983-05-24 | 1990-05-17 | Toshiba Kawasaki Kk | Integrierte halbleiterschaltungsanordnung. |
DE3483137D1 (de) * | 1983-11-30 | 1990-10-11 | Fujitsu Ltd | Ec-torfeld. |
JPS60140842A (ja) * | 1983-12-28 | 1985-07-25 | Nec Corp | 半導体装置 |
JPH0714002B2 (ja) * | 1984-05-15 | 1995-02-15 | セイコーエプソン株式会社 | チップへの信号供給方法 |
EP0170052B1 (en) * | 1984-07-02 | 1992-04-01 | Fujitsu Limited | Master slice type semiconductor circuit device |
SU1250997A1 (ru) * | 1984-10-01 | 1986-08-15 | Предприятие П/Я Р-6668 | Способ контрол интегральных микросхем |
US4721495A (en) * | 1985-09-01 | 1988-01-26 | Nippon Seiko Kabushiki Kaisha | Autotensioner |
JPS6295853A (ja) * | 1985-10-22 | 1987-05-02 | Nec Corp | 半導体集積回路 |
US4813017A (en) * | 1985-10-28 | 1989-03-14 | International Business Machines Corportion | Semiconductor memory device and array |
JPS6343344A (ja) * | 1986-08-08 | 1988-02-24 | Nec Corp | マスタスライス方式lsiのブロツク |
JPS63213965A (ja) * | 1987-03-03 | 1988-09-06 | Mitsubishi Electric Corp | 半導体装置 |
US4910574A (en) * | 1987-04-30 | 1990-03-20 | Ibm Corporation | Porous circuit macro for semiconductor integrated circuits |
JPS63300530A (ja) * | 1987-05-29 | 1988-12-07 | Nec Corp | 集積回路 |
JP2606845B2 (ja) * | 1987-06-19 | 1997-05-07 | 富士通株式会社 | 半導体集積回路 |
JPS6435934A (en) * | 1987-07-30 | 1989-02-07 | Hitachi Ltd | Semiconductor integrated circuit device |
US4812742A (en) * | 1987-12-03 | 1989-03-14 | Unisys Corporation | Integrated circuit package having a removable test region for testing for shorts and opens |
JPH01298733A (ja) * | 1988-05-27 | 1989-12-01 | Fujitsu Ltd | 自走機能内蔵集積回路 |
US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
JPH0227467A (ja) * | 1988-07-16 | 1990-01-30 | Fuji Electric Co Ltd | 演算装置間の同期方法 |
JP2746925B2 (ja) * | 1988-08-04 | 1998-05-06 | 株式会社リコー | 画像形成装置 |
JPH039364A (ja) * | 1989-06-06 | 1991-01-17 | Toshiba Corp | 電子写真感光体 |
JP2508288B2 (ja) * | 1989-08-30 | 1996-06-19 | 三菱電機株式会社 | 半導体記憶装置 |
JPH03106029A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | ウエハ・スケール・ic |
US5070296A (en) * | 1990-06-22 | 1991-12-03 | Honeywell Inc. | Integrated circuit interconnections testing |
US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
-
1989
- 1989-06-30 JP JP1169659A patent/JP2585799B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-29 DE DE69030283T patent/DE69030283T2/de not_active Expired - Fee Related
- 1990-06-29 EP EP90112467A patent/EP0405586B1/en not_active Expired - Lifetime
- 1990-06-29 KR KR1019900009729A patent/KR940006577B1/ko not_active IP Right Cessation
- 1990-07-02 US US07/547,036 patent/US5138427A/en not_active Expired - Lifetime
-
1992
- 1992-08-10 US US07/926,432 patent/US5294776A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221126A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Comput Eng Corp Ltd | 半導体装置の試験方法及びその実施用ウエハ |
JPH01239950A (ja) * | 1988-03-22 | 1989-09-25 | Mitsubishi Electric Corp | 半導体ウエハ |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04330755A (ja) * | 1991-02-27 | 1992-11-18 | Mitsubishi Electric Corp | 半導体集積回路およびそのエージング装置 |
US10228897B2 (en) | 2007-09-24 | 2019-03-12 | Touchtunes Music Corporation | Digital jukebox device with improved user interfaces, and associated methods |
US8513970B2 (en) | 2008-12-26 | 2013-08-20 | Nec Corporation | Semiconductor device and method of testing the same |
US9774906B2 (en) | 2009-03-18 | 2017-09-26 | Touchtunes Music Corporation | Entertainment server and associated social networking services |
US10228900B2 (en) | 2009-03-18 | 2019-03-12 | Touchtunes Music Corporation | Entertainment server and associated social networking services |
WO2015011983A1 (ja) * | 2013-07-22 | 2015-01-29 | 株式会社村田製作所 | 垂直共振面発光レーザアレイ |
JPWO2015011983A1 (ja) * | 2013-07-22 | 2017-03-02 | 株式会社村田製作所 | 垂直共振面発光レーザアレイ |
US9692211B2 (en) | 2013-07-22 | 2017-06-27 | Murata Manufacturing Co., Ltd. | Vertical cavity surface emitting laser array |
Also Published As
Publication number | Publication date |
---|---|
JP2585799B2 (ja) | 1997-02-26 |
EP0405586A1 (en) | 1991-01-02 |
EP0405586B1 (en) | 1997-03-26 |
KR910001975A (ko) | 1991-01-31 |
KR940006577B1 (ko) | 1994-07-22 |
US5294776A (en) | 1994-03-15 |
DE69030283T2 (de) | 1997-08-07 |
US5138427A (en) | 1992-08-11 |
DE69030283D1 (de) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0334555A (ja) | 半導体メモリ装置及びそのバーンイン方法 | |
JP2793427B2 (ja) | 半導体装置 | |
KR960007478B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
US6711075B2 (en) | Semiconductor wafer, semiconductor chip, and manufacturing method of semiconductor device | |
US20020080639A1 (en) | 256 Meg dynamic random access memory | |
US7515502B1 (en) | Memory array peripheral structures and use | |
US20060121650A1 (en) | Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of a semiconductor device | |
US6266286B1 (en) | Wafer burn-in test circuit and method for testing a semiconductor memory device | |
JPH04232693A (ja) | スタティック型半導体記憶装置 | |
JP4103010B2 (ja) | 半導体ウエハ | |
EP0492609A2 (en) | Semiconductor device with voltage stress testing pads | |
JPH10199944A (ja) | 半導体メモリのウエハバーンインテスト回路 | |
JP3803145B2 (ja) | 半導体メモリ装置のバーンインテスト回路及び方法 | |
US6950355B2 (en) | System and method to screen defect related reliability failures in CMOS SRAMS | |
JP2005283432A (ja) | 半導体ウエハおよびその半導体ウエハを用いた半導体装置の製造方法 | |
US5032889A (en) | Wiring structure in a wafer-scale integrated circuit | |
JP3198546B2 (ja) | 冗長用メモリセルを有する半導体装置 | |
JP2954076B2 (ja) | 半導体集積回路ウェハ及びその試験方法 | |
CN118280427A (zh) | 动态随机存取存储器及设计方法 | |
JPS5925319B2 (ja) | 半導体メモリ装置 | |
JPS6158254A (ja) | 半導体集積回路装置 | |
JPH05274866A (ja) | 半導体装置 | |
JPS58202547A (ja) | 集積回路装置 | |
JPH05166911A (ja) | 層間耐圧不良選別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |