JPH04330755A - 半導体集積回路およびそのエージング装置 - Google Patents
半導体集積回路およびそのエージング装置Info
- Publication number
- JPH04330755A JPH04330755A JP3265691A JP3265691A JPH04330755A JP H04330755 A JPH04330755 A JP H04330755A JP 3265691 A JP3265691 A JP 3265691A JP 3265691 A JP3265691 A JP 3265691A JP H04330755 A JPH04330755 A JP H04330755A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- pad
- aging
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000032683 aging Effects 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000523 sample Substances 0.000 claims description 20
- 230000002431 foraging effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 29
- 239000000758 substrate Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、エージングが容易に
できる半導体集積回路およびそのエージング装置に関す
る。
できる半導体集積回路およびそのエージング装置に関す
る。
【0002】
【従来の技術】図6,図7は従来の半導体集積回路のエ
ージング装置を示す図である。エージング用基板23上
にソケット22が複数設けられている。ソケット22に
はエージングを施すためのパッケージングされた半導体
集積回路(以下ICという)21が装着されている。エ
ージング用基板23には電源24から所定電圧が与えら
れている。25は接地電位である。IC21にはソケッ
ト22,エージング用基板23を介して電源24から所
定電圧が与えられている。
ージング装置を示す図である。エージング用基板23上
にソケット22が複数設けられている。ソケット22に
はエージングを施すためのパッケージングされた半導体
集積回路(以下ICという)21が装着されている。エ
ージング用基板23には電源24から所定電圧が与えら
れている。25は接地電位である。IC21にはソケッ
ト22,エージング用基板23を介して電源24から所
定電圧が与えられている。
【0003】複数のIC21が装着されたエージング用
基板23は、図7に示すように恒温槽26に収納される
。加熱手段(図示せず)により恒温槽26内を加熱し、
かつ温度調整手段(図示せず)により恒温槽26内の温
度を例えば125℃に調整するとともにに、電源24に
よりIC21に例えば9Vを印加し、所定時間保持する
。この様にして、IC21にエージングを施す。
基板23は、図7に示すように恒温槽26に収納される
。加熱手段(図示せず)により恒温槽26内を加熱し、
かつ温度調整手段(図示せず)により恒温槽26内の温
度を例えば125℃に調整するとともにに、電源24に
よりIC21に例えば9Vを印加し、所定時間保持する
。この様にして、IC21にエージングを施す。
【0004】
【発明が解決しようとする課題】従来の半導体集積回路
のエージング装置は以上のように構成されているので、
IC21をソケット22に脱着する作業が必要で、IC
21の脱着の際、ICの外部リードに不具合が生じたり
、また、IC21の脱着に時間がかかるなどの問題点が
あった。さらに、エージングにより発見される不良品も
既にパッケージングされてしまっているという問題点も
あった。
のエージング装置は以上のように構成されているので、
IC21をソケット22に脱着する作業が必要で、IC
21の脱着の際、ICの外部リードに不具合が生じたり
、また、IC21の脱着に時間がかかるなどの問題点が
あった。さらに、エージングにより発見される不良品も
既にパッケージングされてしまっているという問題点も
あった。
【0005】この発明は上記のような問題点を解決する
ためになされたもので、エージング時のソケットへの脱
着が必要なく、不良品がパッケージングンされることが
ない半導体集積回路およびそのエージング装置を得るこ
とを目的とする。
ためになされたもので、エージング時のソケットへの脱
着が必要なく、不良品がパッケージングンされることが
ない半導体集積回路およびそのエージング装置を得るこ
とを目的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体集
積回路は、ウエハ上に複数のチップを有する半導体集積
回路において、各前記ウエハの裏面に形成され、第1の
電位を前記チップに供給するための導電層と、各前記チ
ップ上に形成されたパッドと、前記複数のチップ間のス
クライブ領域に沿って前記ウエハ上に形成された配線と
、前記配線上の所定位置に形成され、前記配線に第2の
電位を供給するための電圧供給用パッドと、前記ウエハ
上において前記配線と前記パッドとの間に形成され、前
記電圧供給用パッドに供給される第2の電位の大きさを
調整して前記パッドに供給するための抵抗を備えている
。
積回路は、ウエハ上に複数のチップを有する半導体集積
回路において、各前記ウエハの裏面に形成され、第1の
電位を前記チップに供給するための導電層と、各前記チ
ップ上に形成されたパッドと、前記複数のチップ間のス
クライブ領域に沿って前記ウエハ上に形成された配線と
、前記配線上の所定位置に形成され、前記配線に第2の
電位を供給するための電圧供給用パッドと、前記ウエハ
上において前記配線と前記パッドとの間に形成され、前
記電圧供給用パッドに供給される第2の電位の大きさを
調整して前記パッドに供給するための抵抗を備えている
。
【0007】この発明に係る半導体集積回路のエージン
グ装置は、上記に示した半導体集積回路のエージングを
行う半導体集積回路のエージング装置であって、前記導
電層に前記第1の電位を供給するための第1の電圧供給
手段と、前記電圧供給用パッドにプローブ針を接触させ
、前記電圧供給用パッドに前記第2の電位を供給するた
めの第2の電圧供給手段とを備えたことを特徴とする。
グ装置は、上記に示した半導体集積回路のエージングを
行う半導体集積回路のエージング装置であって、前記導
電層に前記第1の電位を供給するための第1の電圧供給
手段と、前記電圧供給用パッドにプローブ針を接触させ
、前記電圧供給用パッドに前記第2の電位を供給するた
めの第2の電圧供給手段とを備えたことを特徴とする。
【0008】
【作用】この発明に係る半導体集積回路においては、ウ
エハの裏面に形成され、第1の電位を各チップに供給す
るための導電層と、ウエハ上において配線とパッドとの
間に形成され、電圧供給用パッドに供給される第2の電
位の大きさを調整してパッドに供給するための抵抗を設
けたので、ウエハ状態でエージングを施すことができる
。また、第1の電位をプローブ針を介さずチップに供給
することができる。さらに、パッドには抵抗により調整
された所定の電圧が供給される。
エハの裏面に形成され、第1の電位を各チップに供給す
るための導電層と、ウエハ上において配線とパッドとの
間に形成され、電圧供給用パッドに供給される第2の電
位の大きさを調整してパッドに供給するための抵抗を設
けたので、ウエハ状態でエージングを施すことができる
。また、第1の電位をプローブ針を介さずチップに供給
することができる。さらに、パッドには抵抗により調整
された所定の電圧が供給される。
【0009】この発明に係る半導体集積回路のエージン
グ装置においては、ウエハの裏面に第1の電位を供給す
るための第1の電圧供給手段と、電圧供給用パッドにプ
ローブ針を接触させ、電圧供給用パッドに第2の電位を
供給するための第2の電圧供給手段とを設けたので、半
導体集積回路のエージングをウエハ状態のままでするこ
とができる。また、従来のようにソケットを設ける必要
がなくなるとともに、第1の電位を供給するためのプロ
ーブ針を設ける必要がなくなる。
グ装置においては、ウエハの裏面に第1の電位を供給す
るための第1の電圧供給手段と、電圧供給用パッドにプ
ローブ針を接触させ、電圧供給用パッドに第2の電位を
供給するための第2の電圧供給手段とを設けたので、半
導体集積回路のエージングをウエハ状態のままでするこ
とができる。また、従来のようにソケットを設ける必要
がなくなるとともに、第1の電位を供給するためのプロ
ーブ針を設ける必要がなくなる。
【0010】
【実施例】図1は、この発明に係る半導体集積回路の一
実施例を示す平面図である。この図はウエハ状態の半導
体集積回路の一部拡大図である。複数のチップ1はスク
ライブ領域13により区画されている。スクライブ領域
13に沿って配線6が形成されている。電圧供給用パッ
ド5は配線6の交点に設けられている。各チップ1上に
は接地電位が供給される接地パッド4とそれ以外の電位
が供給されるパッド3が形成されている。パッド3は、
抵抗2を介して配線6に接続されている。接地パッド4
はウエハの裏面の導電層(後に述べる図2を参照)に電
気的に接続されている。接地パッド4には前記導電層を
介して接地電位が供給される。
実施例を示す平面図である。この図はウエハ状態の半導
体集積回路の一部拡大図である。複数のチップ1はスク
ライブ領域13により区画されている。スクライブ領域
13に沿って配線6が形成されている。電圧供給用パッ
ド5は配線6の交点に設けられている。各チップ1上に
は接地電位が供給される接地パッド4とそれ以外の電位
が供給されるパッド3が形成されている。パッド3は、
抵抗2を介して配線6に接続されている。接地パッド4
はウエハの裏面の導電層(後に述べる図2を参照)に電
気的に接続されている。接地パッド4には前記導電層を
介して接地電位が供給される。
【0011】図2は図1のA−A線付近での平面図(図
2(a))およびA−A線での断面図(図2(b))で
ある。この図は、パッド3と抵抗2の一構成例を説明す
るための図である。11は基板、12は基板11の裏面
に形成された導電層である。基板11上の所定領域には
基板11と同一導電型のウエル領域9a,9bが形成さ
れ、ウエル領域9a,9bに挟まれるように基板11と
逆導電型のウエル抵抗7(図1における抵抗2に相当す
る)が形成されている。ウエル領域9a上には分離領域
14が形成されている。ウエル抵抗7上には拡散領域8
aおよび分離領域14が形成されている。ウエル領域9
b上には拡散領域8b,ウエル領域9bと同一導電型の
拡散領域10および分離領域14が形成されている。分
離領域14上,拡散領域10上および拡散領域8b上の
一部には層間膜15が形成されている。パッド3,層間
膜15上にはパッシベーション膜16が形成されている
。パッド3はコンタクト領域26,拡散領域8aを介し
てウエル抵抗7に電気的に接続されている。配線6はコ
ンタクト領域26,拡散領域8bを介してウエル抵抗7
電気的に接続されている。つまり、パッド3と配線6は
ウエル抵抗7を介して電気的に接続されていることにな
る。
2(a))およびA−A線での断面図(図2(b))で
ある。この図は、パッド3と抵抗2の一構成例を説明す
るための図である。11は基板、12は基板11の裏面
に形成された導電層である。基板11上の所定領域には
基板11と同一導電型のウエル領域9a,9bが形成さ
れ、ウエル領域9a,9bに挟まれるように基板11と
逆導電型のウエル抵抗7(図1における抵抗2に相当す
る)が形成されている。ウエル領域9a上には分離領域
14が形成されている。ウエル抵抗7上には拡散領域8
aおよび分離領域14が形成されている。ウエル領域9
b上には拡散領域8b,ウエル領域9bと同一導電型の
拡散領域10および分離領域14が形成されている。分
離領域14上,拡散領域10上および拡散領域8b上の
一部には層間膜15が形成されている。パッド3,層間
膜15上にはパッシベーション膜16が形成されている
。パッド3はコンタクト領域26,拡散領域8aを介し
てウエル抵抗7に電気的に接続されている。配線6はコ
ンタクト領域26,拡散領域8bを介してウエル抵抗7
電気的に接続されている。つまり、パッド3と配線6は
ウエル抵抗7を介して電気的に接続されていることにな
る。
【0012】図3は、図1のB−B線断面図であり、接
地パッド4が導電層12と電気的に接続されている様子
を説明するための図である。基板11の裏面には導電層
12が形成されている。基板11上には基板11と同一
導電型のウエル領域9が形成され、その上にはウエル領
域9と同一導電型の拡散領域10が形成されている。拡
散領域10の両側には分離領域14が形成され、その上
には層間膜15が形成されている。そして、拡散領域1
0上には接地パッド4が形成されている。層間膜15,
接地パッド4上の一部にはパッシベーション膜16が形
成されている。接地パッド4は拡散領域10,ウエル領
域9,基板11を介して導電層12と電気的に接続され
ている。
地パッド4が導電層12と電気的に接続されている様子
を説明するための図である。基板11の裏面には導電層
12が形成されている。基板11上には基板11と同一
導電型のウエル領域9が形成され、その上にはウエル領
域9と同一導電型の拡散領域10が形成されている。拡
散領域10の両側には分離領域14が形成され、その上
には層間膜15が形成されている。そして、拡散領域1
0上には接地パッド4が形成されている。層間膜15,
接地パッド4上の一部にはパッシベーション膜16が形
成されている。接地パッド4は拡散領域10,ウエル領
域9,基板11を介して導電層12と電気的に接続され
ている。
【0013】図4は、この発明に係る半導体集積回路の
エージング装置の主要部の一実施例を示す図である。図
1,図2に示した裏面に導電層12が形成された基板1
1(ウエハ)を接地電位供給手段30上に設置する。そ
して、複数本のプローブ針31を有するプローブカード
32を下方に移動させ、プローブ針31を基板11上に
形成されている電圧供給用パッド5に接触させる。そし
て、プローブ針31を介して電源37から所定の電源電
圧を電圧供給用パッド5に、接地電位供給手段30から
導電層12を介して基板11上に形成された各チップ1
の接地パッド4(図4参照)に接地電位を供給すること
によりエージングを行う。電圧供給用パッド5に供給さ
れた電圧は、配線6および抵抗2(ウエル抵抗7)(図
1,図2参照)を介してに各チップ1のパッド3に供給
される。このとき、抵抗2の抵抗値を所望の値に設定し
ておけば各パッド3各々に所望の電圧,電流を供給する
ことができるので、供給する電圧等をエージング装置側
で調整する必要がなくなる。また、ウエハ状態でエージ
ングができるので、不良品はウエハ状態で除去すること
ができ、不良品が不要にパッケージングされることがな
くなる。また、従来のようにソケットを設けることなく
エージングを行うことができるので、ICの脱着の必要
がなくなり、ICの外部リードに不具合が生じない。さ
らに、接地電位をプローブ針31を介して供給せず、導
電層12を介して基板11の裏面から供給するようにし
たので、すべての電位をプローブ針を介して供給する場
合に比べプローブ針の本数が少なくなる。このため、プ
ローブ針との接触による誤差が、すべての電位をプロー
ブ針を介して供給する場合に比べて減少する。
エージング装置の主要部の一実施例を示す図である。図
1,図2に示した裏面に導電層12が形成された基板1
1(ウエハ)を接地電位供給手段30上に設置する。そ
して、複数本のプローブ針31を有するプローブカード
32を下方に移動させ、プローブ針31を基板11上に
形成されている電圧供給用パッド5に接触させる。そし
て、プローブ針31を介して電源37から所定の電源電
圧を電圧供給用パッド5に、接地電位供給手段30から
導電層12を介して基板11上に形成された各チップ1
の接地パッド4(図4参照)に接地電位を供給すること
によりエージングを行う。電圧供給用パッド5に供給さ
れた電圧は、配線6および抵抗2(ウエル抵抗7)(図
1,図2参照)を介してに各チップ1のパッド3に供給
される。このとき、抵抗2の抵抗値を所望の値に設定し
ておけば各パッド3各々に所望の電圧,電流を供給する
ことができるので、供給する電圧等をエージング装置側
で調整する必要がなくなる。また、ウエハ状態でエージ
ングができるので、不良品はウエハ状態で除去すること
ができ、不良品が不要にパッケージングされることがな
くなる。また、従来のようにソケットを設けることなく
エージングを行うことができるので、ICの脱着の必要
がなくなり、ICの外部リードに不具合が生じない。さ
らに、接地電位をプローブ針31を介して供給せず、導
電層12を介して基板11の裏面から供給するようにし
たので、すべての電位をプローブ針を介して供給する場
合に比べプローブ針の本数が少なくなる。このため、プ
ローブ針との接触による誤差が、すべての電位をプロー
ブ針を介して供給する場合に比べて減少する。
【0014】図5はこの発明に係る半導体集積回路のエ
ージング装置の全体の構成の一実施例を示す図である。 図において、基板11を収納するためのウエハケース4
0a,40b、基板11を加熱するための加熱手段41
、基板11を搬送するため搬送手段42が設けられてい
る。その他の構成は図4と同様である。
ージング装置の全体の構成の一実施例を示す図である。 図において、基板11を収納するためのウエハケース4
0a,40b、基板11を加熱するための加熱手段41
、基板11を搬送するため搬送手段42が設けられてい
る。その他の構成は図4と同様である。
【0015】ウエハケース40aから取り出された基板
11(ウエハ)は搬送手段42により接地電位供給手段
30上に搬送される。接地電位供給手段30上に設置さ
れた基板11には図4で説明したような動作により電圧
が供給される。このとき、加熱手段41により基板11
が加熱され、エージングが施される。エージングが終了
した基板11は再び搬送手段42により搬送され、ウエ
ハケース40bに収納される。この様な構成にすると、
加熱しつつに連続してエージングを施すことができると
いう利点がある。
11(ウエハ)は搬送手段42により接地電位供給手段
30上に搬送される。接地電位供給手段30上に設置さ
れた基板11には図4で説明したような動作により電圧
が供給される。このとき、加熱手段41により基板11
が加熱され、エージングが施される。エージングが終了
した基板11は再び搬送手段42により搬送され、ウエ
ハケース40bに収納される。この様な構成にすると、
加熱しつつに連続してエージングを施すことができると
いう利点がある。
【0016】なお、上記に示した半導体集積回路の実施
例では抵抗2にウエル抵抗7を用いたが、ポリシリコン
抵抗を用いてもよい。また、上記に示した半導体集積回
路のエージング装置の実施例では、一度に一枚の基板1
1(ウエハ)に対してエージングを行うようにしたが、
一度に複数枚の基板11(ウエハ)に対して同時にエー
ジングを行ってよい。
例では抵抗2にウエル抵抗7を用いたが、ポリシリコン
抵抗を用いてもよい。また、上記に示した半導体集積回
路のエージング装置の実施例では、一度に一枚の基板1
1(ウエハ)に対してエージングを行うようにしたが、
一度に複数枚の基板11(ウエハ)に対して同時にエー
ジングを行ってよい。
【0017】
【発明の効果】以上のようにこの発明に係る半導体集積
回路によれば、ウエハの裏面に形成され、第1の電位を
各チップに供給するための導電層と、ウエハ上において
配線とパッドとの間に形成され、電圧供給用パッドに供
給される第2の電位の大きさを調整してパッドに供給す
るための抵抗を設けたので、ウエハ状態でエージングを
施すことができる。また、第1の電位をウエハの裏面か
ら供給することができる。さらに、パッドには抵抗によ
り調整された所定の電圧が供給される。その結果、該半
導体集積回路にエージング装置を用いてエージングを施
す場合、エージング装置にソケットを設ける必要がなく
なり、エージング時、ソケットへの脱着の必要がなく、
従来のように半導体集積回路の外部リードに不具合が生
じることがなくなる。また、エージング装置の電圧を供
給するためのプローブ針の本数が少なくなり、接触抵抗
が小さくなる。さらに第2の電位を供給するエージング
装置側で電圧の調整をする必要がなくなる。加えて、エ
ージング後ウエハ検査により不良品をウエハ段階で排除
できるので、不良品が不要にパッケージングされること
を防止できるという効果がある。
回路によれば、ウエハの裏面に形成され、第1の電位を
各チップに供給するための導電層と、ウエハ上において
配線とパッドとの間に形成され、電圧供給用パッドに供
給される第2の電位の大きさを調整してパッドに供給す
るための抵抗を設けたので、ウエハ状態でエージングを
施すことができる。また、第1の電位をウエハの裏面か
ら供給することができる。さらに、パッドには抵抗によ
り調整された所定の電圧が供給される。その結果、該半
導体集積回路にエージング装置を用いてエージングを施
す場合、エージング装置にソケットを設ける必要がなく
なり、エージング時、ソケットへの脱着の必要がなく、
従来のように半導体集積回路の外部リードに不具合が生
じることがなくなる。また、エージング装置の電圧を供
給するためのプローブ針の本数が少なくなり、接触抵抗
が小さくなる。さらに第2の電位を供給するエージング
装置側で電圧の調整をする必要がなくなる。加えて、エ
ージング後ウエハ検査により不良品をウエハ段階で排除
できるので、不良品が不要にパッケージングされること
を防止できるという効果がある。
【0018】また、この発明に係る半導体集積回路のエ
ージング装置によれば、導電層に第1の電位を供給する
ための第1の電圧供給手段と、電圧供給用パッドにプロ
ーブ針を接触させ、電圧供給用パッドに第2の電位を供
給するための第2の電圧供給手段とを設けたので、上記
に示した半導体集積回路のエージングをウエハ状態のま
まですることができる。また、従来のようにソケットを
設ける必要がなくなるとともに、第1の電位を供給する
ためのプローブ針を設ける必要がなくなる。その結果、
エージング時に半導体集積回路の外部リードに不具合が
生じることがなくなり、かつプローブ針の本数が少なく
なり電圧供給時のプローブ針の接触抵抗が減少し、加え
て不良品をウエハ段階で排除できるという効果がある。
ージング装置によれば、導電層に第1の電位を供給する
ための第1の電圧供給手段と、電圧供給用パッドにプロ
ーブ針を接触させ、電圧供給用パッドに第2の電位を供
給するための第2の電圧供給手段とを設けたので、上記
に示した半導体集積回路のエージングをウエハ状態のま
まですることができる。また、従来のようにソケットを
設ける必要がなくなるとともに、第1の電位を供給する
ためのプローブ針を設ける必要がなくなる。その結果、
エージング時に半導体集積回路の外部リードに不具合が
生じることがなくなり、かつプローブ針の本数が少なく
なり電圧供給時のプローブ針の接触抵抗が減少し、加え
て不良品をウエハ段階で排除できるという効果がある。
【図1】この発明に係る半導体集積回路の一実施例を示
す図である。
す図である。
【図2】図1に示した半導体集積回路のA−A線付近で
の平面図およびA−A線での断面図である。
の平面図およびA−A線での断面図である。
【図3】図1に示した半導体集積回路のB−B線での断
面図である。
面図である。
【図4】この発明に係る半導体集積回路のエージング装
置の主要部の一実施例を示す図である。
置の主要部の一実施例を示す図である。
【図5】この発明に係る半導体集積回路のエージング装
置の全体構成の一実施例を示す図である。
置の全体構成の一実施例を示す図である。
【図6】従来の半導体集積回路のエージング装置を示す
図である。
図である。
【図7】従来の半導体集積回路のエージング装置を示す
図である。
図である。
1 チップ
2 抵抗
3 パッド
4 接地パッド
5 電圧供給用パッド
6 配線
12 導電層
13 スクライブ領域
30 接地電位供給手段
31 プローブ針
37 電源
Claims (2)
- 【請求項1】 ウエハ上に複数のチップを有する半導
体集積回路において、前記ウエハの裏面に形成され、第
1の電位を各前記チップに供給するための導電層と、各
前記チップ上に形成されたパッドと、前記複数のチップ
間のスクライブ領域に沿って前記ウエハ上に形成された
配線と、前記配線上の所定位置に形成され、前記配線に
第2の電位を供給するための電圧供給用パッドと、前記
ウエハ上において前記配線と前記パッドとの間に形成さ
れ、前記電圧供給用パッドに供給される第2の電位の大
きさを調整して前記パッドに供給するための抵抗を備え
た半導体集積回路。 - 【請求項2】 請求項1の半導体集積回路のエージン
グを行う半導体集積回路のエージング装置であって、前
記導電層に前記第1の電位を供給するための第1の電圧
供給手段と、前記電圧供給用パッドにプローブ針を接触
させ、前記電圧供給用パッドに前記第2の電位を供給す
るための第2の電圧供給手段とを備えたことを特徴とす
る半導体集積回路のエージング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3265691A JPH04330755A (ja) | 1991-02-27 | 1991-02-27 | 半導体集積回路およびそのエージング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3265691A JPH04330755A (ja) | 1991-02-27 | 1991-02-27 | 半導体集積回路およびそのエージング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04330755A true JPH04330755A (ja) | 1992-11-18 |
Family
ID=12364910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3265691A Pending JPH04330755A (ja) | 1991-02-27 | 1991-02-27 | 半導体集積回路およびそのエージング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04330755A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418233A (en) * | 1987-07-13 | 1989-01-23 | Hitachi Ltd | Burn-in test apparatus |
JPH0334555A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体メモリ装置及びそのバーンイン方法 |
-
1991
- 1991-02-27 JP JP3265691A patent/JPH04330755A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6418233A (en) * | 1987-07-13 | 1989-01-23 | Hitachi Ltd | Burn-in test apparatus |
JPH0334555A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体メモリ装置及びそのバーンイン方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5532610A (en) | Apparatus for testing semicondctor wafer | |
JP3137619B2 (ja) | 減結合コンデンサを有する多層セラミックモジュール及びウェーハをテストする装置 | |
US4977441A (en) | Semiconductor device and tape carrier | |
JP2996332B2 (ja) | マイクロ波放射を用いた電子デバイス処理方法 | |
JP2008541056A (ja) | 誘電性構造体を有する集成プローブカード | |
US6091079A (en) | Semiconductor wafer | |
KR980005984A (ko) | 반도체 웨이퍼상의 복수의 집적회로 테스트 방법 | |
JPH07169807A (ja) | 半導体ウェハ | |
US5616931A (en) | Semiconductor device | |
JPH04330755A (ja) | 半導体集積回路およびそのエージング装置 | |
JPH07113840A (ja) | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア | |
JP2003287559A (ja) | 半導体装置の製造方法 | |
US6407564B1 (en) | Universal BGA board for failure analysis and method of using | |
JPH0521544A (ja) | バンプ付き半導体素子の測定方法および測定装置 | |
JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
JPH0555327A (ja) | 半導体素子のスクリーニング方法 | |
JP2648370B2 (ja) | Tabディバイスのバーンイン検査方法及び検査装置 | |
WO2001006270A1 (en) | Wafer-level burn-in | |
JP2004031463A (ja) | 半導体集積回路の検査方法 | |
JPH01239950A (ja) | 半導体ウエハ | |
JP3456782B2 (ja) | 半導体装置の検査方法及びプローブカード | |
JPH0282634A (ja) | テープキャリア | |
JPH02278847A (ja) | 半導体装置 |