JPS6343344A - マスタスライス方式lsiのブロツク - Google Patents
マスタスライス方式lsiのブロツクInfo
- Publication number
- JPS6343344A JPS6343344A JP18636886A JP18636886A JPS6343344A JP S6343344 A JPS6343344 A JP S6343344A JP 18636886 A JP18636886 A JP 18636886A JP 18636886 A JP18636886 A JP 18636886A JP S6343344 A JPS6343344 A JP S6343344A
- Authority
- JP
- Japan
- Prior art keywords
- block
- wirings
- wiring
- dividing line
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009434 installation Methods 0.000 claims description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はブロックの細分割を容易になし得るマスタスラ
イス方式LSIのブロックに関する。
イス方式LSIのブロックに関する。
〈従来の技術〉
近年、LSIのゲート規模は増加の一途を辿っており、
レイアウト設計に要する工数が大幅に増イアウド設計で
扱うデータ量の縮小化を図る必要があり、そのためには
大規模なゲートlを収めた汎用ブロックを使用しなけれ
ばならない。
レイアウト設計に要する工数が大幅に増イアウド設計で
扱うデータ量の縮小化を図る必要があり、そのためには
大規模なゲートlを収めた汎用ブロックを使用しなけれ
ばならない。
従って今日のLSIは設計工数を削減するために、多量
のセルから構成される大規模ブロックを使用するものが
多くなっているが、該ブロックの素子間配線はブロック
領域内に収まれば基本的にはどのように設定されていて
もよいものであった。
のセルから構成される大規模ブロックを使用するものが
多くなっているが、該ブロックの素子間配線はブロック
領域内に収まれば基本的にはどのように設定されていて
もよいものであった。
〈発明が解決しようとする問題点〉
上記大規模ブロックは上述のように多量のセルから構成
されるが故に、LSIチップ上において広い領域を占め
ることになる。しかし、LSIチップ上では各セルへの
電源、グランドの供給をバランス良く行うために電源又
はグランド供給線が基盤目状に設定されており、当然の
ことながらこれら電源又はグランド供給線上へのブロッ
クの配置、ブロック間配線の設置は不可能である。
されるが故に、LSIチップ上において広い領域を占め
ることになる。しかし、LSIチップ上では各セルへの
電源、グランドの供給をバランス良く行うために電源又
はグランド供給線が基盤目状に設定されており、当然の
ことながらこれら電源又はグランド供給線上へのブロッ
クの配置、ブロック間配線の設置は不可能である。
従ってチップ上において、大きな領域を占める大規模ブ
ロックの配置可能位では極端に限定され、い。そのため
にブロック間の距離が長くなったり・ブロックの配置の
偏りから局所的な配線混雑部分が発生するといった問題
が生し、その結果として配線率の低下を招く等の問題が
あった。
ロックの配置可能位では極端に限定され、い。そのため
にブロック間の距離が長くなったり・ブロックの配置の
偏りから局所的な配線混雑部分が発生するといった問題
が生し、その結果として配線率の低下を招く等の問題が
あった。
本発明は上記従来の問題点を解決し、大規模ブロックを
容易に細分割可能にし、チップ上に於いてブロックの配
置可能位置を増加して最適ブロック配置を得ることが可
能なマスタスライス方式[。
容易に細分割可能にし、チップ上に於いてブロックの配
置可能位置を増加して最適ブロック配置を得ることが可
能なマスタスライス方式[。
31のブロックを提供せんとするものである。
〈問題点を解決するための手段〉
上記従来の問題点を解決する本発明の手段は、互いに電
気的に隔離された素子からなるセルをアレイ状に配置し
、該セル内の素子間配線とからなるマスタスライス方式
LSIのブロックにおいて、前記ブロックを細分割する
ための分割線を前記セル境界に沿って設定し、該分割線
上にブロックの外部端子及びスルーホールの設定を禁止
し、該分割線に直交する素子間配線の設置のみを認める
ようにしたことを特徴としてなるものである。
気的に隔離された素子からなるセルをアレイ状に配置し
、該セル内の素子間配線とからなるマスタスライス方式
LSIのブロックにおいて、前記ブロックを細分割する
ための分割線を前記セル境界に沿って設定し、該分割線
上にブロックの外部端子及びスルーホールの設定を禁止
し、該分割線に直交する素子間配線の設置のみを認める
ようにしたことを特徴としてなるものである。
上記手段によれば、大規模ブロックであっても分割線か
ら容易に分δすし、チップ上に配された電源又はグラン
ドの供給線をまたいで前記プロ、・りを配置することが
可能となり、その結果チップ上のブロック配置頭載が増
加するものである。
ら容易に分δすし、チップ上に配された電源又はグラン
ドの供給線をまたいで前記プロ、・りを配置することが
可能となり、その結果チップ上のブロック配置頭載が増
加するものである。
〈実施例〉
次に上記手段を適用した本発明の一実施例を説明する。
第1図はセル1を3行2列に配列した矩形ブロックBの
構成図であって、各セル1内には夫々電気的に隔離され
た抵抗やトランジスタ等からなる3個の素子2が設置さ
れている。また夫々のセル1の境界線に沿ってブロック
Bの左辺から右辺に貫通して2木の水平分割線H1及び
H,が設けられ、更に上辺から下辺にも1本の垂直分割
線v1が貫通して設けられている。
構成図であって、各セル1内には夫々電気的に隔離され
た抵抗やトランジスタ等からなる3個の素子2が設置さ
れている。また夫々のセル1の境界線に沿ってブロック
Bの左辺から右辺に貫通して2木の水平分割線H1及び
H,が設けられ、更に上辺から下辺にも1本の垂直分割
線v1が貫通して設けられている。
また上記素子2間の接続は夫々の素子端子2a間を第1
層に形成された水平配線り、、h2.h。
層に形成された水平配線り、、h2.h。
及び第゛2層に形成された垂直配線V、、V2.V。
−ル3を介して結線することによって行っている。
更に上記垂直分割線V1に対しては前記3本の水平配V
Ah+ 、hz 、hiが直交し、また水平分割線旧に
対しては垂直配線Vz+ ■jが、更に水平分割綿H
2に対しては垂直配線vl + vlが夫々直交する
ように横切って設けられ、夫々の水平分割線H+、Hz
及び垂直分割線■1上にはスルーホール3やブロックB
の外部端子4は一切設けられていない。即ち、前記各分
割&9H+ 、Hz 。
Ah+ 、hz 、hiが直交し、また水平分割線旧に
対しては垂直配線Vz+ ■jが、更に水平分割綿H
2に対しては垂直配線vl + vlが夫々直交する
ように横切って設けられ、夫々の水平分割線H+、Hz
及び垂直分割線■1上にはスルーホール3やブロックB
の外部端子4は一切設けられていない。即ち、前記各分
割&9H+ 、Hz 。
■1上には該分割線と直交する素子間配線のみが設けら
れているものである。
れているものである。
次に上記の如く構成されたブロックBをチップ上に配置
する場合について説明する。
する場合について説明する。
第2図は第1層に電源供給線P1が設けられ、第2層に
同しく電源供給線P2が設けられているチップ上に前記
ブロックBを配置した構成図である。図に示す如く、ブ
ロックBを配置する場合、第1図に示す水平分割線H2
及び垂直分別線■1の位置でブロックBを細分割し、該
プロ、りが電源供給線β曾・、及びP2を夫々またぐよ
うにして配置する。このとき分割位置である水平分割線
1’l zを横切る垂直配線■I + vlを垂直方
向に伸長し、同しく垂直分割’+M v +を横切る水
平配線り、、h、。
同しく電源供給線P2が設けられているチップ上に前記
ブロックBを配置した構成図である。図に示す如く、ブ
ロックBを配置する場合、第1図に示す水平分割線H2
及び垂直分別線■1の位置でブロックBを細分割し、該
プロ、りが電源供給線β曾・、及びP2を夫々またぐよ
うにして配置する。このとき分割位置である水平分割線
1’l zを横切る垂直配線■I + vlを垂直方
向に伸長し、同しく垂直分割’+M v +を横切る水
平配線り、、h、。
h、を水平方向に伸長する。
即ち、上記のように構成されたブロックBを細分割して
電源、あるいはグランドの供給線をまたいで配置する場
合、該分割位置にスルーホール等がないので電源やグラ
ンド供給線を横切る素子間配線のみをその線分方向に伸
長するだけで結線関係を保持することができる。従って
CADのレイアウト設計において分割操作が極めて容易
になるものである。
電源、あるいはグランドの供給線をまたいで配置する場
合、該分割位置にスルーホール等がないので電源やグラ
ンド供給線を横切る素子間配線のみをその線分方向に伸
長するだけで結線関係を保持することができる。従って
CADのレイアウト設計において分割操作が極めて容易
になるものである。
なお、上述の実施例においてはセルlを3行2列に配列
した例で説明したが、本発明はこれに限定されるもので
なく、他にもセルをに行p列(k。
した例で説明したが、本発明はこれに限定されるもので
なく、他にもセルをに行p列(k。
lは任意整数)に配置した矩形ブロック、更には矩形ブ
ロックのみならずL形に配列したブロック等、任意形状
のプロ、りにも適用できるものである。
ロックのみならずL形に配列したブロック等、任意形状
のプロ、りにも適用できるものである。
く発萌−へ効果〉
本発明は上述のように、ブロックの細分割を可能にする
分割1線上に、該分割線と直交する配線のみを設け、他
の外部端子やスルーホールを設けないように構成したた
めに、ブロックの細分割が極めて容易に出来、チップ上
に配された電源やグランドの供給線等をまたいで配置す
ることが出来る。
分割1線上に、該分割線と直交する配線のみを設け、他
の外部端子やスルーホールを設けないように構成したた
めに、ブロックの細分割が極めて容易に出来、チップ上
に配された電源やグランドの供給線等をまたいで配置す
ることが出来る。
従ってチップ上へのブロック配置領域が増加し、配線率
の向上及び遅延時間の短縮化を図ることができる等の特
徴を有するものである。
の向上及び遅延時間の短縮化を図ることができる等の特
徴を有するものである。
第1図は本発明の一実施例に係るブロックの構成説明図
、第2図は電源供給線をまたぐようにブロックを細分割
した実施例の説明図である。 1はセル、2は素子、2aは素子端子、3はスルーホー
ル、4は外部端子、Bはプロ、り、HI+H!は水平分
割線、vlは垂直弁′IpI線、h、、h、。 h3は水平配線、vI + vt + v3は垂直
配線、代π人fr理士内 原 晋(シュ〉)″第1図 V。 第2図
、第2図は電源供給線をまたぐようにブロックを細分割
した実施例の説明図である。 1はセル、2は素子、2aは素子端子、3はスルーホー
ル、4は外部端子、Bはプロ、り、HI+H!は水平分
割線、vlは垂直弁′IpI線、h、、h、。 h3は水平配線、vI + vt + v3は垂直
配線、代π人fr理士内 原 晋(シュ〉)″第1図 V。 第2図
Claims (1)
- 互いに電気的に隔離された素子からなるセルをアレイ状
に配置し、素子間を配線するマスタスライス方式LSI
のブロックにおいて、前記ブロックを細分割するための
分割線を前記セル境界に沿って設定し、該分割線上にブ
ロックの外部端子及びスルーホールの設定を禁止し、該
分割線に直交する素子間配線の設置のみを認めることを
特徴とするマスタスライス方式LSIのブロック。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18636886A JPS6343344A (ja) | 1986-08-08 | 1986-08-08 | マスタスライス方式lsiのブロツク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18636886A JPS6343344A (ja) | 1986-08-08 | 1986-08-08 | マスタスライス方式lsiのブロツク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6343344A true JPS6343344A (ja) | 1988-02-24 |
Family
ID=16187156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18636886A Pending JPS6343344A (ja) | 1986-08-08 | 1986-08-08 | マスタスライス方式lsiのブロツク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6343344A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138427A (en) * | 1989-06-30 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor device having a particular structure allowing for voltage stress test application |
-
1986
- 1986-08-08 JP JP18636886A patent/JPS6343344A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138427A (en) * | 1989-06-30 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor device having a particular structure allowing for voltage stress test application |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6839882B2 (en) | Method and apparatus for design of integrated circuits | |
JP2668981B2 (ja) | 半導体集積回路 | |
JPH0494556A (ja) | 集積回路のセルレイアウト方法 | |
JPS6343344A (ja) | マスタスライス方式lsiのブロツク | |
EP0135019B1 (en) | Interconnection of elements on integrated cirrcuit substrate | |
JPH0293917A (ja) | クロツク分配回路 | |
JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
CA1238986A (en) | Integrated circuit chip manufacture | |
JP2690929B2 (ja) | Mosトランジスタ間の配線方法 | |
JPS5935448A (ja) | マスタスライス集積回路装置 | |
JPH0286145A (ja) | 半導体集積回路 | |
JPS63151048A (ja) | 半導体集積回路 | |
JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
JP2505039B2 (ja) | 機能ブロック上を通過する配線の配線方法 | |
JP3017181B1 (ja) | 半導体集積回路の配線方法 | |
JP2529342B2 (ja) | チャネル配線方法 | |
JP2656263B2 (ja) | 半導体集積回路装置 | |
JPS60111440A (ja) | 集積回路装置 | |
JPH0323650A (ja) | 半導体論理集積回路 | |
JPH03147349A (ja) | マスタースライス方式の半導体集積装置 | |
JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
JPH0237749A (ja) | マスタースライス型半導体装置 | |
JPH06112450A (ja) | 半導体集積回路のブロックレイアウト方法 | |
US7436007B2 (en) | Master slice type semiconductor integrated circuit device | |
JPH0822489A (ja) | 集積回路のレイアウトパターン生成装置 |