JPH01239950A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPH01239950A JPH01239950A JP6891988A JP6891988A JPH01239950A JP H01239950 A JPH01239950 A JP H01239950A JP 6891988 A JP6891988 A JP 6891988A JP 6891988 A JP6891988 A JP 6891988A JP H01239950 A JPH01239950 A JP H01239950A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- burn
- chips
- pad
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 34
- 239000000047 product Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ウェハ状態でのバーンインが容易に可能な
半導体ウェハに関するものである。
半導体ウェハに関するものである。
従来の半導体のバーンインは、最終製品で専用のソケッ
トを搭載し、配線を施した基板を用いて実施するのが大
多数である。
トを搭載し、配線を施した基板を用いて実施するのが大
多数である。
また、ウェハ状のバーンインでは、チップ上のパッドに
対応する位置に接触電極を備えた基板またはフィルム等
とウェハとを合わせて何等かの方法ではさみこむことに
より、バンドと接触電極を接触することにより通電し、
バーンインを実施する。また、電極をウェハ周辺部に集
め、専用のソケットでその電極を押圧することにより、
全チップへ電源を供給することにより、バーンインを実
施する。
対応する位置に接触電極を備えた基板またはフィルム等
とウェハとを合わせて何等かの方法ではさみこむことに
より、バンドと接触電極を接触することにより通電し、
バーンインを実施する。また、電極をウェハ周辺部に集
め、専用のソケットでその電極を押圧することにより、
全チップへ電源を供給することにより、バーンインを実
施する。
従来の半導体のバーンインは以上のように行われている
ので、以下のような問題点があった。
ので、以下のような問題点があった。
+1)製品状態でのバーンインでは、製品の製造コスト
が高くなっている。また、バーンインを実施するための
治具の製作費が真人である。1ケのICが大きくなって
いる等、金額的にも、空間的にも、−度にバーンインを
実施する数量に制限がある。
が高くなっている。また、バーンインを実施するための
治具の製作費が真人である。1ケのICが大きくなって
いる等、金額的にも、空間的にも、−度にバーンインを
実施する数量に制限がある。
(2)ウェハに接触電極を接触させて通電させる方法で
は、チップのパッドの位置に対応した接触電極を備えた
基板等を製作することが難しい。パ・ソドと接触電極と
の位置合わせかjlしい。全チ・ノブが適確に接触して
いるか確認することが困難であり、接触しないチップや
ウェハ割れを生じる可能性が大である。品種に対応した
枚数のバーンイン実施用の基板が必要となる。
は、チップのパッドの位置に対応した接触電極を備えた
基板等を製作することが難しい。パ・ソドと接触電極と
の位置合わせかjlしい。全チ・ノブが適確に接触して
いるか確認することが困難であり、接触しないチップや
ウェハ割れを生じる可能性が大である。品種に対応した
枚数のバーンイン実施用の基板が必要となる。
(3)ウェハ周辺部に電極を集める方法では、周辺部の
チップにおいてt源−GNDがショートしないようにす
ることが難しい。
チップにおいてt源−GNDがショートしないようにす
ることが難しい。
この発明は、上記のような問題点を解消するためになさ
れたもので、ウェハ状態で容易に接触位置決めの可能な
、コストの低いバーンインを実施この発明に係る半導体
ウェハは、横1列の全チップへ延びる複数の信号ライン
を横方向の全列に設け、これらをこれらに直交してウェ
ハ中央を縦断する複数の信号ラインに系統別に接続し、
ウェハ周辺に設けた広い給電パッドに接続したものであ
る。
れたもので、ウェハ状態で容易に接触位置決めの可能な
、コストの低いバーンインを実施この発明に係る半導体
ウェハは、横1列の全チップへ延びる複数の信号ライン
を横方向の全列に設け、これらをこれらに直交してウェ
ハ中央を縦断する複数の信号ラインに系統別に接続し、
ウェハ周辺に設けた広い給電パッドに接続したものであ
る。
〔作用〕
この発明においては、横1列の全チップへ延びる複数の
信号ラインを横方向の全列に設け、これらをウェハ中央
を縦断する複数の信号ラインに系統別に接続し、ウェハ
周辺の給電パッドに接続することにより、給電パッドに
印加される電圧、接地、及びその他の入力信号がウェハ
中央を縦断する信号ラインを介して各チップへ延びる信
号ラインから各チップへ供給され、ウェハ状態でのバー
ンインが可能となり、−度に大量のバーンインを実施で
きる。また、周辺部においてバーンイン信号ラインと他
の回路等のショートを防ぐことが容易となり、接触位置
決めも容易となる。更に、バーンインのための装置、治
具の共有化が可能となる。
信号ラインを横方向の全列に設け、これらをウェハ中央
を縦断する複数の信号ラインに系統別に接続し、ウェハ
周辺の給電パッドに接続することにより、給電パッドに
印加される電圧、接地、及びその他の入力信号がウェハ
中央を縦断する信号ラインを介して各チップへ延びる信
号ラインから各チップへ供給され、ウェハ状態でのバー
ンインが可能となり、−度に大量のバーンインを実施で
きる。また、周辺部においてバーンイン信号ラインと他
の回路等のショートを防ぐことが容易となり、接触位置
決めも容易となる。更に、バーンインのための装置、治
具の共有化が可能となる。
以下、この発明の一実施例を図について説明する。第1
図において、■は電源供給用パッド、2はGND接続用
パッドであり、これらはウェハ端に十分な大きさで形成
されている。また、3はウェハ中央を縦断する電源ライ
ン、4はウェハ中央を縦断するGNDライン、5はGN
Dライン4にショートされたGNDライン、6はスクラ
イブライン、7は電源ライン3にショートされた電源ラ
イン、8はスクライブライン、11はウェハである。こ
れらのうち、パッド1.2、電源ライン3゜7、GND
ライン4,7でバーンイン用アルミパターンが形成され
ている。
図において、■は電源供給用パッド、2はGND接続用
パッドであり、これらはウェハ端に十分な大きさで形成
されている。また、3はウェハ中央を縦断する電源ライ
ン、4はウェハ中央を縦断するGNDライン、5はGN
Dライン4にショートされたGNDライン、6はスクラ
イブライン、7は電源ライン3にショートされた電源ラ
イン、8はスクライブライン、11はウェハである。こ
れらのうち、パッド1.2、電源ライン3゜7、GND
ライン4,7でバーンイン用アルミパターンが形成され
ている。
GND接続用パッド2をGNDに接続することにより、
GNDライン4及び5を通じて全チップにGND電位を
供給し、電源供給用パッド1に電圧を印加することによ
り、電源ライン3及び7を通じて全チップが通電状態に
なる。この後、ウェハ11を高温環境下に放置してバー
ンインを行なう。
GNDライン4及び5を通じて全チップにGND電位を
供給し、電源供給用パッド1に電圧を印加することによ
り、電源ライン3及び7を通じて全チップが通電状態に
なる。この後、ウェハ11を高温環境下に放置してバー
ンインを行なう。
このような半導体ウェハのバーンインでは、最終製品で
バーンインを実施するより、製品コストが低くてすむ。
バーンインを実施するより、製品コストが低くてすむ。
また、バーンイン信号給電パ・ソドは品種固有のもので
はないので、共通治具で対応でき、真人な費用のかかる
品種毎のバーンイン治具を製作する必要がない。更に、
空間的にも、ウェハ状Ltでのバーンインは、最終製品
でのバーンインより温かに小さくてすむので、−度に大
量のバーンインを実施することが可能である。また、十
分大きな給電バンドを用いたので、接触時の位置決めも
容易である。また、ウェハ周辺部で信号ラインがその他
の部分にショートしないように、ウェハ周辺から内側へ
11m程度のアルミパターンをエツチングにより除去す
ることが容易に行なえる。また、ウェハの製造方法は容
易で、ウェハプロセス工程数は最少限の追加ですむ。
はないので、共通治具で対応でき、真人な費用のかかる
品種毎のバーンイン治具を製作する必要がない。更に、
空間的にも、ウェハ状Ltでのバーンインは、最終製品
でのバーンインより温かに小さくてすむので、−度に大
量のバーンインを実施することが可能である。また、十
分大きな給電バンドを用いたので、接触時の位置決めも
容易である。また、ウェハ周辺部で信号ラインがその他
の部分にショートしないように、ウェハ周辺から内側へ
11m程度のアルミパターンをエツチングにより除去す
ることが容易に行なえる。また、ウェハの製造方法は容
易で、ウェハプロセス工程数は最少限の追加ですむ。
なお、上記実施例では信号ラインが電源ラインとGND
ラインとの2種類であるものを示したが、これはその他
の入力信号、例えばクロック等の信号ラインを加えた3
種類以上であってもよい。
ラインとの2種類であるものを示したが、これはその他
の入力信号、例えばクロック等の信号ラインを加えた3
種類以上であってもよい。
更に、給電用パッドにバーンインバイアスが確実に印加
できているかを確認できるようにチエツク用パッドを設
けることにより、より、信頼度の高いバーンインができ
る。
できているかを確認できるようにチエツク用パッドを設
けることにより、より、信頼度の高いバーンインができ
る。
第2図にこのような場合の一例を示し、これを説明する
。第2図において、9,10はチエツク用パッド、12
は電圧計である。
。第2図において、9,10はチエツク用パッド、12
は電圧計である。
GND接続用バッド2を接地し、電源供給用パッド1に
電圧を印加した時、@源うイン3及びGNDライン4に
それぞれ接続したチエツク用パッド9及び10において
、規定の電圧が印加されているかを電圧計12でチエツ
クできる。
電圧を印加した時、@源うイン3及びGNDライン4に
それぞれ接続したチエツク用パッド9及び10において
、規定の電圧が印加されているかを電圧計12でチエツ
クできる。
ここで、電圧計12のかわりに発光ダイオード等を用い
て常時モニタすることもできることは言うまでもない。
て常時モニタすることもできることは言うまでもない。
以上のように、この発明に係る半導体ウェハによれば、
横1列の全チップへ延びる複数の信号ラインを横方向の
全列に設け、これらをウェハ中央を縦断する複数の信号
ラインに系統別に接続し、ウェハ周辺の給電パッドに接
続するようにしたので、給電バンドからウェハ中央部を
縦断する信号ラインを通じてウェハ上の全チップが通電
でき、接触時の位置決めや周辺部におけるショートの防
止が容易となりウェハ状態でのバーンインが容易に可能
となり、−度に大量のバーンインを実施することができ
、また、共通治具で対応でき、製品コストが低くてすむ
というような効果が得られる。
横1列の全チップへ延びる複数の信号ラインを横方向の
全列に設け、これらをウェハ中央を縦断する複数の信号
ラインに系統別に接続し、ウェハ周辺の給電パッドに接
続するようにしたので、給電バンドからウェハ中央部を
縦断する信号ラインを通じてウェハ上の全チップが通電
でき、接触時の位置決めや周辺部におけるショートの防
止が容易となりウェハ状態でのバーンインが容易に可能
となり、−度に大量のバーンインを実施することができ
、また、共通治具で対応でき、製品コストが低くてすむ
というような効果が得られる。
第1図はこの発明の一実施例による半導体ウェハを示す
表面図、第2図はこの発明の他の実施例による半導体ウ
ェハを示す図である。 1は電源供給用バンド、2はCND接続用パッド、3及
び7はバーンイン用の電源ライン、4及び5はバーンイ
ン用のGNDライン、6及び8はスクライブライン、9
は電源供給用パッド1に接続されたチエツク用パッド、
10はGND接続用バッド2に接続されたチエツク用パ
ッド、11はウェハ、I2は電圧計である。 なお、図中、同一符号は同一、または相当部分を示す。
表面図、第2図はこの発明の他の実施例による半導体ウ
ェハを示す図である。 1は電源供給用バンド、2はCND接続用パッド、3及
び7はバーンイン用の電源ライン、4及び5はバーンイ
ン用のGNDライン、6及び8はスクライブライン、9
は電源供給用パッド1に接続されたチエツク用パッド、
10はGND接続用バッド2に接続されたチエツク用パ
ッド、11はウェハ、I2は電圧計である。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- (1)横1列の全チップを互いに電気的に接続する複数
本の信号ラインを横方向の全列につきそれぞれ有し、 上記横方向の全列の信号ラインを信号系統別にまとめて
ウェハ端に設けられた面積の広い給電パッドへ接続する
ための、ウェハ中央部の縦方向の複数本の信号ラインを
備えたことを特徴とする半導体ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6891988A JPH01239950A (ja) | 1988-03-22 | 1988-03-22 | 半導体ウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6891988A JPH01239950A (ja) | 1988-03-22 | 1988-03-22 | 半導体ウエハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01239950A true JPH01239950A (ja) | 1989-09-25 |
Family
ID=13387542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6891988A Pending JPH01239950A (ja) | 1988-03-22 | 1988-03-22 | 半導体ウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01239950A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334555A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体メモリ装置及びそのバーンイン方法 |
US5327074A (en) * | 1990-12-19 | 1994-07-05 | Sharp Kabushiki Kaisha | Integrated circuit device |
-
1988
- 1988-03-22 JP JP6891988A patent/JPH01239950A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334555A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 半導体メモリ装置及びそのバーンイン方法 |
US5327074A (en) * | 1990-12-19 | 1994-07-05 | Sharp Kabushiki Kaisha | Integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2837829B2 (ja) | 半導体装置の検査方法 | |
JP3135825B2 (ja) | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 | |
US4977441A (en) | Semiconductor device and tape carrier | |
JPS61111561A (ja) | 半導体装置 | |
US5616931A (en) | Semiconductor device | |
EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
JPH01239950A (ja) | 半導体ウエハ | |
EP0073721B1 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
JPS6379337A (ja) | 半導体基板 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
JPS62145764A (ja) | 半導体集積回路 | |
JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
US5519579A (en) | Method and apparatus for replacing directly attached chip | |
JPH0282634A (ja) | テープキャリア | |
JPH065674A (ja) | 半導体集積回路装置 | |
JPS6222448A (ja) | Icの形成されたウエ−ハ | |
JPH0312945A (ja) | テープキャリアのテスト方法 | |
KR100319476B1 (ko) | 프리번인 다이내믹 랜덤 억세스 메모리 모듈 및 그것의 프리번인 회로 기판 | |
JPS6290940A (ja) | 半導体装置 | |
JP2001077162A (ja) | 半導体集積回路のプロービング試験方法 | |
JP2000031223A (ja) | バーンイン処理に対応した半導体装置 | |
KR0151836B1 (ko) | 웨이퍼 레벨 번인 및 테스트 방법 | |
JPS63122231A (ja) | 多層回路基板 | |
JPH02266275A (ja) | 半導体装置の検査方法およびそれに用いられるテープペア | |
JPS62271443A (ja) | 半導体装置 |