JPH0227467A - 演算装置間の同期方法 - Google Patents
演算装置間の同期方法Info
- Publication number
- JPH0227467A JPH0227467A JP17624088A JP17624088A JPH0227467A JP H0227467 A JPH0227467 A JP H0227467A JP 17624088 A JP17624088 A JP 17624088A JP 17624088 A JP17624088 A JP 17624088A JP H0227467 A JPH0227467 A JP H0227467A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic unit
- signal line
- arithmetic
- synchronization signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、それぞれが、ディジタル入出力ポートを備え
た１チップマイコンからなる第１及び第２の各演算装置
の間で、演算タイミングや入出力タイミング等について
同期をとるための同期方法に関するものである。
た１チップマイコンからなる第１及び第２の各演算装置
の間で、演算タイミングや入出力タイミング等について
同期をとるための同期方法に関するものである。
第４図は２つの演算装置の間で同期をとる従来の方法を
説明するためのブロック図である。同図において１．２
はそれぞれ演算装置、３はフリップフロップから或る同
期装置、４はセンサ、である。
説明するためのブロック図である。同図において１．２
はそれぞれ演算装置、３はフリップフロップから或る同
期装置、４はセンサ、である。
演算装置ｔがセンサ４へ指令を送り、その回答がセンサ
４から演算装置１と２の両方へ返ってくるものとする。
４から演算装置１と２の両方へ返ってくるものとする。
演算装置１は自分が出力した指令であるからその回答が
戻ってくるタイミングも分かるので回答を取り込むこと
ができるが、演算装置２ではそのタイミングが分からず
回答を取り込むことができない。そこでそのタイミング
を演算装置２に分からせて同期させる必要がある。
戻ってくるタイミングも分かるので回答を取り込むこと
ができるが、演算装置２ではそのタイミングが分からず
回答を取り込むことができない。そこでそのタイミング
を演算装置２に分からせて同期させる必要がある。
そこで演算装置１では、その動作の立ち上げ時に同期装
置３を構成するフリップフロップをセットして主導潅を
とる。その結果、演算装置工から同期をとるための信号
を同期装置３を介して演算装置２へ送ることはできるが
、演算装置２から１へは送ることができない状態になる
。よって演算装置１は、センサ４へ指令を送り、その回
答がセンサ４から戻ってくるタイミングを同期装置３を
介して演算装置２に知らせてやり、演算装置１と２は同
期をとることができる。
置３を構成するフリップフロップをセットして主導潅を
とる。その結果、演算装置工から同期をとるための信号
を同期装置３を介して演算装置２へ送ることはできるが
、演算装置２から１へは送ることができない状態になる
。よって演算装置１は、センサ４へ指令を送り、その回
答がセンサ４から戻ってくるタイミングを同期装置３を
介して演算装置２に知らせてやり、演算装置１と２は同
期をとることができる。
〔発明が解決しようとする課題〕
以上述べたように、２台の演算装置の間で同期をとるの
に従来は特別に同期装置を外部に設ける必要があり（或
いは同期装置を各演算装置が内蔵することもある）、コ
スト的に高くなり、また装置全体もかさばるという問題
があった。
に従来は特別に同期装置を外部に設ける必要があり（或
いは同期装置を各演算装置が内蔵することもある）、コ
スト的に高くなり、また装置全体もかさばるという問題
があった。
本発明の目的は、２台の演算装置の間で同期をとるのに
、特別の同期装置を設ける必要がなく、従ってコスト低
廉であると共に、装置がかさばることもないようにした
２台の演算装置の間の同期方法を提供することにある。
、特別の同期装置を設ける必要がなく、従ってコスト低
廉であると共に、装置がかさばることもないようにした
２台の演算装置の間の同期方法を提供することにある。
それぞれが、ディジタル入出力ボートを備えた１チップ
マイコンからなる第１及び第２の各演算装置において、
第１の演算装置の或るディジタル入出力ボートから第２
の演算装置の或るディジタル入出力ボートへ至る第１の
同期信号線と、第２の演算装置の他のディジタル入出力
ボートから第１の演算装置の他のディジタル入出力ボー
トへ至る第２の同期信号線と、を設けておく。
マイコンからなる第１及び第２の各演算装置において、
第１の演算装置の或るディジタル入出力ボートから第２
の演算装置の或るディジタル入出力ボートへ至る第１の
同期信号線と、第２の演算装置の他のディジタル入出力
ボートから第１の演算装置の他のディジタル入出力ボー
トへ至る第２の同期信号線と、を設けておく。
第１の演算装置において動作準備完了になったら第１の
演算装置では前記第１の同期信号線の論理レベルを立ち
上げて待機状態に入ると共に第２の同期信号線の監視を
開始し、第２の演算装置が動作準備完了になったことに
より前記第２の同期信号線の論理レベルを立ち上げると
、第１の演算装置ではこれを検出することにより待機状
態から抜け出して動作を開始し、第２の演算装置では、
第１の同期信号線の論理レベルが既に立ち上がっている
ところからすぐに待機状態を抜け出して動作を開始し、
動作を開始した時点で各同期信号線の論理レベルを立ち
下げることにより、第１の演算装置と第２の演算装置と
の間で同期をとる。
演算装置では前記第１の同期信号線の論理レベルを立ち
上げて待機状態に入ると共に第２の同期信号線の監視を
開始し、第２の演算装置が動作準備完了になったことに
より前記第２の同期信号線の論理レベルを立ち上げると
、第１の演算装置ではこれを検出することにより待機状
態から抜け出して動作を開始し、第２の演算装置では、
第１の同期信号線の論理レベルが既に立ち上がっている
ところからすぐに待機状態を抜け出して動作を開始し、
動作を開始した時点で各同期信号線の論理レベルを立ち
下げることにより、第１の演算装置と第２の演算装置と
の間で同期をとる。
第１図は本発明の一実施例を示すブロック図である。同
図において、１０はディジタル入出力ボートを備えた１
チップマイコンからなる演算装置（Ａ） 、１１はディ
ジタル入出力ボートを備えた１チップマイコンからなる
演算装置（Ｂ） 、２１ば演算装置（Ａ）１０のディジ
タル入出力ボートＰ２から演算値ｆ（Ｂ）１１のディジ
タル入出力ボートＰ１に至る同期信号線、２２は演算装
置（Ｂ）１１のディジタル入出力ボートＰ２から演算装
置（Ａ）１０のディジタル入出力ボートＰ１に至る同期
信号線、である。
図において、１０はディジタル入出力ボートを備えた１
チップマイコンからなる演算装置（Ａ） 、１１はディ
ジタル入出力ボートを備えた１チップマイコンからなる
演算装置（Ｂ） 、２１ば演算装置（Ａ）１０のディジ
タル入出力ボートＰ２から演算値ｆ（Ｂ）１１のディジ
タル入出力ボートＰ１に至る同期信号線、２２は演算装
置（Ｂ）１１のディジタル入出力ボートＰ２から演算装
置（Ａ）１０のディジタル入出力ボートＰ１に至る同期
信号線、である。
第２図は第１図の同期信号線上の信号タイミングを示す
タイミング図である。
タイミング図である。
第１図、第２図を参照して同期に至る動作を説明する。
先ず演算装置（Ａ）１０では、タイミングｔ。
において同期準備完了になると、同期信号線２１の論理
レベルをそれまでのＯ（Ｌｏｗ）から１ （Ｈｉ ｇ
ｈ）に立ち上げて待機状態になると共に、同期信号′ｆ
ＩＡ２２の監視を開始する０次にＴＯ時間が経過してタ
イミング１１において演算装置（Ｂ）１１が同期準備完
了になると、演算装置（Ｂ）１１は同期信号線２２の論
理レベルをそれまでの０（Ｌｏｗ）から１（Ｈｉｇｈ）
に立ち上げてくるので、演算装置（Ａ）１０はこれを検
出することにより待機状態を抜け出して演算を再開する
。
レベルをそれまでのＯ（Ｌｏｗ）から１ （Ｈｉ ｇ
ｈ）に立ち上げて待機状態になると共に、同期信号′ｆ
ＩＡ２２の監視を開始する０次にＴＯ時間が経過してタ
イミング１１において演算装置（Ｂ）１１が同期準備完
了になると、演算装置（Ｂ）１１は同期信号線２２の論
理レベルをそれまでの０（Ｌｏｗ）から１（Ｈｉｇｈ）
に立ち上げてくるので、演算装置（Ａ）１０はこれを検
出することにより待機状態を抜け出して演算を再開する
。
一方、演算装置（Ｂ）１１も、同期信号線２１を見ると
そこの信号レベルは既に１（Ｈｉｇｈ）になっているの
で、すぐに待機状態から抜け出して演算を再開する。
そこの信号レベルは既に１（Ｈｉｇｈ）になっているの
で、すぐに待機状態から抜け出して演算を再開する。
演算が再開された時点で各同期信号線の信号レベルは０
（Ｌｏｗ）に立ち下がる。これにより演算装置（Ａ）１
０と（Ｂ）１１は同一タイミングから演算を開始するこ
とができ、同期が得られる。
（Ｌｏｗ）に立ち下がる。これにより演算装置（Ａ）１
０と（Ｂ）１１は同一タイミングから演算を開始するこ
とができ、同期が得られる。
第３図は、演算装置（Ａ）及び（Ｂ）における各ＣＰＵ
（中央処理装置）が同期に関して実行する動作の流れ
を示したフローチャートであるので参照されたい。
（中央処理装置）が同期に関して実行する動作の流れ
を示したフローチャートであるので参照されたい。
以上説明したように、本発明によれば、２つの演算装置
の間の同期をとるのに、既存のディジタル入出力ボート
間を専用ディジタル回線でつないで同期信号線とするだ
けで良く、特別な同期装置を必要としないので、コスト
を低度にできると共に、容積的にかさばることがないと
いう利点がある。また２つの演算装置の間のハンドシェ
ークが簡単に行えるので本発明の実現は容易である。
の間の同期をとるのに、既存のディジタル入出力ボート
間を専用ディジタル回線でつないで同期信号線とするだ
けで良く、特別な同期装置を必要としないので、コスト
を低度にできると共に、容積的にかさばることがないと
いう利点がある。また２つの演算装置の間のハンドシェ
ークが簡単に行えるので本発明の実現は容易である。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の同期信号線上の信号タイミングを示すタイミン
グ図、第３図は演算装置におけるＣＰＵが同期に関して
実行する動作の流れを示したフローチャート、第４図は
２つの演算装置の間で同期をとる従来の方法を説明する
ためのブロック図、である。 符号の説明 １０．１１・・・ディジタル入出力ポートを備えた１チ
フプマイコンからなる演算装置、２１．２２・・・同期
信号線 代理人 弁理士 並 木 昭 夫
第１図の同期信号線上の信号タイミングを示すタイミン
グ図、第３図は演算装置におけるＣＰＵが同期に関して
実行する動作の流れを示したフローチャート、第４図は
２つの演算装置の間で同期をとる従来の方法を説明する
ためのブロック図、である。 符号の説明 １０．１１・・・ディジタル入出力ポートを備えた１チ
フプマイコンからなる演算装置、２１．２２・・・同期
信号線 代理人 弁理士 並 木 昭 夫
Claims (1)
- 【特許請求の範囲】 １）それぞれが、ディジタル入出力ポートを備えた１チ
ップマイコンからなる第１及び第２の各演算装置の間の
同期方法において、 第１の演算装置の或るディジタル入出力ポートから第２
の演算装置の或るディジタル入出力ポートへ至る第１の
同期信号線と、第２の演算装置の他のディジタル入出力
ポートから第１の演算装置の他のディジタル入出力ポー
トへ至る第２の同期信号線と、を設けておき、 第１の演算装置において動作準備完了になったら第１の
演算装置では前記第１の同期信号線の論理レベルを立ち
上げて待機状態に入ると共に第２の同期信号線の監視を
開始し、第２の演算装置が動作準備完了になったことに
より前記第２の同期信号線の論理レベルを立ち上げると
、第１の演算装置ではこれを検出することにより待機状
態から抜け出して動作を開始し、第２の演算装置では、
第１の同期信号線の論理レベルが既に立ち上がっている
ところからすぐに待機状態を抜け出して動作を開始し、
動作を開始した時点で各同期信号線の論理レベルを立ち
下げることにより、第１の演算装置と第２の演算装置と
の間で同期をとることを特徴とする演算装置間の同期方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17624088A JPH0227467A (ja) | 1988-07-16 | 1988-07-16 | 演算装置間の同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17624088A JPH0227467A (ja) | 1988-07-16 | 1988-07-16 | 演算装置間の同期方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0227467A true JPH0227467A (ja) | 1990-01-30 |
Family
ID=16010090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17624088A Pending JPH0227467A (ja) | 1988-07-16 | 1988-07-16 | 演算装置間の同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0227467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138427A (en) * | 1989-06-30 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor device having a particular structure allowing for voltage stress test application |
| JPH0595615U (ja) * | 1991-07-05 | 1993-12-27 | 日本キャンバス工業株式会社 | 高圧ベルトプレス型脱水機用濾布 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899865A (ja) * | 1981-12-09 | 1983-06-14 | Hitachi Ltd | 多重化演算処理同期システム |
-
1988
- 1988-07-16 JP JP17624088A patent/JPH0227467A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899865A (ja) * | 1981-12-09 | 1983-06-14 | Hitachi Ltd | 多重化演算処理同期システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138427A (en) * | 1989-06-30 | 1992-08-11 | Kabushiki Kaisha Toshiba | Semiconductor device having a particular structure allowing for voltage stress test application |
| JPH0595615U (ja) * | 1991-07-05 | 1993-12-27 | 日本キャンバス工業株式会社 | 高圧ベルトプレス型脱水機用濾布 |
| JPH072022Y2 (ja) * | 1991-07-05 | 1995-01-25 | 日本キャンバス工業株式会社 | 高圧ベルトプレス型脱水機用濾布 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676966B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH036534B2 (ja) | ||
| JPH0227467A (ja) | 演算装置間の同期方法 | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| KR950033802A (ko) | 동기카운터 및 그 캐리전파방법 | |
| JPS62235673A (ja) | マイクロコンピユ−タ | |
| JPS58139233A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JPH0145657B2 (ja) | ||
| JPH0719187B2 (ja) | 論理回路 | |
| JPS63272224A (ja) | 外部同期回路 | |
| JPS61245242A (ja) | 割り込み入力回路 | |
| JPS62188061A (ja) | 磁気テ−プ制御装置 | |
| JPH07295956A (ja) | マイクロコントローラ | |
| JPH0294933A (ja) | Ｃｍｏｓ論理回路 | |
| KR200178427Y1 (ko) | 스테이트 머신 버스 제어장치 | |
| JPH0363995A (ja) | デュアルポートメモリ | |
| JPS60107152A (ja) | メモリ制御装置 | |
| JPH03171234A (ja) | クロック同期式記憶回路 | |
| JPS62188060A (ja) | 磁気テ−プ制御装置 | |
| JPS6349964A (ja) | ハンドシエ−ク制御装置 | |
| JPS6155775A (ja) | １チツプマイクロコンピユ−タ | |
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JPH03278210A (ja) | マイクロコンピュータ | |
| JPS59123060A (ja) | デ−タ送受制御方式 | |
| JPS58214958A (ja) | マルチプロセツサシステムの同期デ−タ転送方式 |