JPH01298733A - 自走機能内蔵集積回路 - Google Patents
自走機能内蔵集積回路Info
- Publication number
- JPH01298733A JPH01298733A JP12848588A JP12848588A JPH01298733A JP H01298733 A JPH01298733 A JP H01298733A JP 12848588 A JP12848588 A JP 12848588A JP 12848588 A JP12848588 A JP 12848588A JP H01298733 A JPH01298733 A JP H01298733A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- selection control
- integrated circuit
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 58
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 35
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000020169 heat generation Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
LSI等の集積回路の内部論理回路群を、バーンイン試
験時にランダムに動作させて内部発熱を生じさせる自走
機能内蔵集積回路に関し、集積回路を本来の論理回路動
作に有効に使用可能にし、試験時の信号を簡単化して外
部回路の簡単化と高信頼度化を可能にし、試験時に集積
回路を確実に動作させて内部発熱を生じさせ、試験の信
頼性を向上させること等を目的とし、集積回路の内部論
理回路群を各FF回路に供給するクロックを利用してバ
ーンイン試験時にラングl、に動作させて内部発熱を生
じさせる自走機能内蔵集積回路であって、集積回路のシ
ステム動作モード及び試験モードに対応した選択制御信
号を発生する手段と、各FF回路毎に設けられ、前記選
択制御信号を受けて、システム動作時はFF回路の出力
を選択し、試験モード時はクロック同期信号を選択して
対応する論理回路に供給する手段を設けるように構成す
る。
験時にランダムに動作させて内部発熱を生じさせる自走
機能内蔵集積回路に関し、集積回路を本来の論理回路動
作に有効に使用可能にし、試験時の信号を簡単化して外
部回路の簡単化と高信頼度化を可能にし、試験時に集積
回路を確実に動作させて内部発熱を生じさせ、試験の信
頼性を向上させること等を目的とし、集積回路の内部論
理回路群を各FF回路に供給するクロックを利用してバ
ーンイン試験時にラングl、に動作させて内部発熱を生
じさせる自走機能内蔵集積回路であって、集積回路のシ
ステム動作モード及び試験モードに対応した選択制御信
号を発生する手段と、各FF回路毎に設けられ、前記選
択制御信号を受けて、システム動作時はFF回路の出力
を選択し、試験モード時はクロック同期信号を選択して
対応する論理回路に供給する手段を設けるように構成す
る。
本発明は、LSI等の集積回路の内部論理回路群を、そ
のフリップフロップ回路(以下FF回路という)に供給
するクロックを利用してバーンイン試験時にランダムに
動作させて内部発熱を生じさせる自走機能内蔵集積回路
に関する。
のフリップフロップ回路(以下FF回路という)に供給
するクロックを利用してバーンイン試験時にランダムに
動作させて内部発熱を生じさせる自走機能内蔵集積回路
に関する。
LSI等の集積回路が製造されると、その実際の使用に
先立って特性の安定化を図り、初期不良を取り除くため
の試験が行われる。この場合、試験時間を短縮するため
に、高温環境及び通電状態下で試験をするバーンイン試
験(burn−in test)が行われる。これは、
集積回路に熱ストレスを与えて試験する加速度試験であ
る。
先立って特性の安定化を図り、初期不良を取り除くため
の試験が行われる。この場合、試験時間を短縮するため
に、高温環境及び通電状態下で試験をするバーンイン試
験(burn−in test)が行われる。これは、
集積回路に熱ストレスを与えて試験する加速度試験であ
る。
熱ストレスとしては、恒温装置等により集積回路周辺の
温度を上げ、かつ、集積回路内部の温度を上げることが
有効である。この場合、集積回路内の論理回路群中、バ
イポーラ系デバイス(例えば、ECT、TTL回等)に
ついては、電源電圧を印加するだけの静的動作でその導
通電流により内部発熱が生じさせることができる。しか
しながら、CM OS系デバイス(CMO3回路、Bi
−CMO3回路等)は、静的状態では導通電流が殆んど
存在しないというその回路特性からスイッチング動作を
行わない限り、内部発熱は生じない。
温度を上げ、かつ、集積回路内部の温度を上げることが
有効である。この場合、集積回路内の論理回路群中、バ
イポーラ系デバイス(例えば、ECT、TTL回等)に
ついては、電源電圧を印加するだけの静的動作でその導
通電流により内部発熱が生じさせることができる。しか
しながら、CM OS系デバイス(CMO3回路、Bi
−CMO3回路等)は、静的状態では導通電流が殆んど
存在しないというその回路特性からスイッチング動作を
行わない限り、内部発熱は生じない。
このた必、CMO3系デバイスに対してバーンイン試験
を行う場合、集積回路に外部回路を付加し、集積回路に
所定のクロlりやタイミング信号、試験用のデータ信号
等を供給して各デバイスをスイッチングさせるダイナミ
ック動作により内部発熱を生じさせる手法が採られてい
る。
を行う場合、集積回路に外部回路を付加し、集積回路に
所定のクロlりやタイミング信号、試験用のデータ信号
等を供給して各デバイスをスイッチングさせるダイナミ
ック動作により内部発熱を生じさせる手法が採られてい
る。
一方、集積回路においては、集積規模が大きくなるほど
試験用のデータは膨大なものとなり、また人出力ピン数
も限ろれているために、試験用データの作成やその人出
力が困難となって(る。これを解決し高集積度集積回路
の機能試験を容易化し且つ自動化するために、LSIや
超LSI等の高集積度の集積回路の試験においては、各
種のスキャンシステムが採用されている。
試験用のデータは膨大なものとなり、また人出力ピン数
も限ろれているために、試験用データの作成やその人出
力が困難となって(る。これを解決し高集積度集積回路
の機能試験を容易化し且つ自動化するために、LSIや
超LSI等の高集積度の集積回路の試験においては、各
種のスキャンシステムが採用されている。
スキャンシステムでは、スキャンインバスを通して論理
回路群の各FF回路に外部より直接に試験用データをセ
ットし、必要なりロックで歩進して集積回路の論理回路
群を動作させ、その結果をスキャンアウトバスを経由し
て取り出し、その出力結果をチエツクすることにより試
験が行われる。
回路群の各FF回路に外部より直接に試験用データをセ
ットし、必要なりロックで歩進して集積回路の論理回路
群を動作させ、その結果をスキャンアウトバスを経由し
て取り出し、その出力結果をチエツクすることにより試
験が行われる。
このスキャンシステムを用いたバーンイン試験方式にお
いては、更に試験用のクロックの供給を確実にし、かつ
、クロック供給用の外部回路を不要にするために、集積
回路内に内部発振器を設けて各FF回路に対するクロッ
クの供給を行い、内部発熱を実現する方式も行われてい
る。
いては、更に試験用のクロックの供給を確実にし、かつ
、クロック供給用の外部回路を不要にするために、集積
回路内に内部発振器を設けて各FF回路に対するクロッ
クの供給を行い、内部発熱を実現する方式も行われてい
る。
集積回路に熱ストレスを与えて加速度試験をするバーン
イン試験においては、集積回路に内部発熱を生じさせる
ためにその論理回路を作動させる方法として、従来は前
述のように、■集積回路に試験用の外部回路を付加し、
集積回路に試験用データ及びクロックを供給してその内
部論理回路群を作動させることにより内部発熱を生じさ
せる方法、■スキャンシステムにより集積回路を作動さ
せて内部発熱を生じさせる方法があった。
イン試験においては、集積回路に内部発熱を生じさせる
ためにその論理回路を作動させる方法として、従来は前
述のように、■集積回路に試験用の外部回路を付加し、
集積回路に試験用データ及びクロックを供給してその内
部論理回路群を作動させることにより内部発熱を生じさ
せる方法、■スキャンシステムにより集積回路を作動さ
せて内部発熱を生じさせる方法があった。
■の方法は、集積回路の内部に試験用の特別の構造を設
ける必要はないという利点があるが、反面、試験用の外
部回路を必要とすること、外部回路からの多種類の各入
力の中に障害があると正しい試験結果が得られず、また
外部回路の正常性のチエツクが困難のため、試験の信頼
性を高めることが容易でないという問題があった。
ける必要はないという利点があるが、反面、試験用の外
部回路を必要とすること、外部回路からの多種類の各入
力の中に障害があると正しい試験結果が得られず、また
外部回路の正常性のチエツクが困難のため、試験の信頼
性を高めることが容易でないという問題があった。
■の方式は、人力の種類は少ないので外部回路の信頼性
は特に問題とならない利点、特に発振器を内蔵するもの
は外部回路を必要としない利点があるが、反面、スキャ
ンを行うための余分の構成を必要とするため(例えばス
キャンFFと通常FFのゲート比は約1.3:l程度で
ある)、集積回路の本来の論理回路動作に使用する有効
部分が減少すること、このため集積度の低い集積回路に
は不適当であるという問題があった。
は特に問題とならない利点、特に発振器を内蔵するもの
は外部回路を必要としない利点があるが、反面、スキャ
ンを行うための余分の構成を必要とするため(例えばス
キャンFFと通常FFのゲート比は約1.3:l程度で
ある)、集積回路の本来の論理回路動作に使用する有効
部分が減少すること、このため集積度の低い集積回路に
は不適当であるという問題があった。
本発明は、集積回路をその本来の論理回路動作に有効に
使用可能にし、試験時の信号を簡単化して試験時に付加
される外部回路の構成の簡単化と高信頼度化を可能にし
、試験時に集積回路を確実に動作させて内部発熱を生じ
させることにより試験の信頼性を向上させ、小規模集積
回路にも適用可能な自走機能内蔵集積回路を提供するこ
とを目的とする。
使用可能にし、試験時の信号を簡単化して試験時に付加
される外部回路の構成の簡単化と高信頼度化を可能にし
、試験時に集積回路を確実に動作させて内部発熱を生じ
させることにより試験の信頼性を向上させ、小規模集積
回路にも適用可能な自走機能内蔵集積回路を提供するこ
とを目的とする。
前述の課題を解決するために本発明が採用した手段を、
第1図を参照して説明する。第1図は、本発明の基本構
成をブロック図で示′したものである。
第1図を参照して説明する。第1図は、本発明の基本構
成をブロック図で示′したものである。
第1図において、10は集積回路で、内部にフリップフ
ロップ回路(FF回路、111.112等)及び組合せ
回路(12,,12□等)等の論理回路群を有している
。なお、第1図の論理回路群の構成は、その−例を示し
たものである。端子りは、各FF回路11+へのデータ
入力端子である。
ロップ回路(FF回路、111.112等)及び組合せ
回路(12,,12□等)等の論理回路群を有している
。なお、第1図の論理回路群の構成は、その−例を示し
たものである。端子りは、各FF回路11+へのデータ
入力端子である。
1:L (!=l〜n)は出力選択制御回路で、各F
F回路12+ (i=l−n)毎に設けられ、対応す
るFF回路121からの出力及びクロック(CKで示す
)に同期したクロック同期信号を受け、選択制御信号発
生回路14からの選択制御信号に従って、システム動作
モード時は対応するFF回路111の出力を選択制御し
、試験モード時はクロック同期信号を選択制御して対応
する論理回路に供給する処理を行う。
F回路12+ (i=l−n)毎に設けられ、対応す
るFF回路121からの出力及びクロック(CKで示す
)に同期したクロック同期信号を受け、選択制御信号発
生回路14からの選択制御信号に従って、システム動作
モード時は対応するFF回路111の出力を選択制御し
、試験モード時はクロック同期信号を選択制御して対応
する論理回路に供給する処理を行う。
選択制御信号発生回路14は、集積回路10の動作を設
定するモード設定信号を受け、通常のシステム動作モー
ド及び試験モードの各モード設定信号状態に対応した選
択制御信号を発生して、各出力選択制御回路13i
(i=l−n)に供給する処理を行う。
定するモード設定信号を受け、通常のシステム動作モー
ド及び試験モードの各モード設定信号状態に対応した選
択制御信号を発生して、各出力選択制御回路13i
(i=l−n)に供給する処理を行う。
15はクロック同期信号発生回路で、外部からクロック
を受け、クロックに同期した各種のクロック同期信号を
発生して、各FF回路11+ (]=1〜n)及び出
力選択制御回路LL (i=1〜n)に供給する処理
を行う。
を受け、クロックに同期した各種のクロック同期信号を
発生して、各FF回路11+ (]=1〜n)及び出
力選択制御回路LL (i=1〜n)に供給する処理
を行う。
まず、集積回路lOに本来の論理回路動作を行わせる場
合は、通常のシステム動作を行うシステム動作モード時
のモード設定信号に設定されるとともに、タロツク及び
データが集積回路IOに人力される。
合は、通常のシステム動作を行うシステム動作モード時
のモード設定信号に設定されるとともに、タロツク及び
データが集積回路IOに人力される。
このとき、選択制御信号発生回路14は、FF回路11
+の出力を選択する選択制御信号を発生して各FF回路
11. (l=l−n)の出力選択制御回路13+ に
供給する。また、クロック同期信号発生回路15は、ク
ロックCKを受け、クロックCK−1ご同期した各種の
クロック同期信号を発生して、各FF回路11+及び出
力選択制御回路13ムに供給する。
+の出力を選択する選択制御信号を発生して各FF回路
11. (l=l−n)の出力選択制御回路13+ に
供給する。また、クロック同期信号発生回路15は、ク
ロックCKを受け、クロックCK−1ご同期した各種の
クロック同期信号を発生して、各FF回路11+及び出
力選択制御回路13ムに供給する。
出力選択制御回路13+ は、この選択制御信号を受け
ると、対応するFF回路11+ の出力を選択して所定
の論理回路に供給する。
ると、対応するFF回路11+ の出力を選択して所定
の論理回路に供給する。
これにより、集積回路10内の各FF回路111 (l
=1〜n)及び各論理回路12j (J=1〜m)等の
論理回路群は、外部からのクロックCK及びデータ人力
を受けて、その本来の論理回路動作を行う。
=1〜n)及び各論理回路12j (J=1〜m)等の
論理回路群は、外部からのクロックCK及びデータ人力
を受けて、その本来の論理回路動作を行う。
次に集積回路10をバーンイン試験する場合は、モード
設定信号は試験モードに対応した状態に設定される。
設定信号は試験モードに対応した状態に設定される。
このとき、選択制御信号発生回路14は、クロック入力
を選択する選択制御信号を発生して各FF回路111
い−1〜n)の出力選択制御回路13、に供給する。ま
た、クロック同期信号発生回路15はクロックCKを受
け、クロックCKに同期した各種のクロック同期信号を
発生して、各FF回路11+及び出力選択制御回路13
+ に供給する。一方、集積回路のD端子にはデータは
人力されない。
を選択する選択制御信号を発生して各FF回路111
い−1〜n)の出力選択制御回路13、に供給する。ま
た、クロック同期信号発生回路15はクロックCKを受
け、クロックCKに同期した各種のクロック同期信号を
発生して、各FF回路11+及び出力選択制御回路13
+ に供給する。一方、集積回路のD端子にはデータは
人力されない。
出力選択制御回路13、は、選択制御(8号発生回路1
4からの選択制御信号を受けると、クロック同期信号発
生回路15からのクロック同期信号を選択制御して、対
応する所定の論理回路に供給する。
4からの選択制御信号を受けると、クロック同期信号発
生回路15からのクロック同期信号を選択制御して、対
応する所定の論理回路に供給する。
これにより、集積回路内の各論理回路12J (j=1
〜m)は、対応する出力選択制御回路から入力されるク
ロック同期信号によりランダムな動作を行い、内部発熱
を生じる。
〜m)は、対応する出力選択制御回路から入力されるク
ロック同期信号によりランダムな動作を行い、内部発熱
を生じる。
以上のようにして、スキャンシステムを用いることなく
簡単な選択制御信号発生回路及び出力選択制御部を付加
することにより集積回路のバーンイン試験が可能になる
ので、集積回路をその本来の論理回路動作のために有効
に使用することができる。
簡単な選択制御信号発生回路及び出力選択制御部を付加
することにより集積回路のバーンイン試験が可能になる
ので、集積回路をその本来の論理回路動作のために有効
に使用することができる。
またバーンイン試験のために付加される外部回路はクロ
ック信号とモード設定信号の各発生回路で済み、従来の
試験時の外部回路のようにクロック以外の各種タイミン
グ信号や試験用のデータ入力を必要としないので、簡単
でかつ高信頼度のものとすることが可能となり、これに
より集積回路を確実に動作させて内部発熱を生じさせ、
試験の信頼性を向上させることができる。
ック信号とモード設定信号の各発生回路で済み、従来の
試験時の外部回路のようにクロック以外の各種タイミン
グ信号や試験用のデータ入力を必要としないので、簡単
でかつ高信頼度のものとすることが可能となり、これに
より集積回路を確実に動作させて内部発熱を生じさせ、
試験の信頼性を向上させることができる。
更に、簡単な選択制御信号発生回路14及び出力選択制
御部13+を付加するだけで、集積回路lOを本来の論
理動作に有効に使用することが可能であるので、集積度
の比較的小さい小規模の集積回路にも使用することがで
きる。
御部13+を付加するだけで、集積回路lOを本来の論
理動作に有効に使用することが可能であるので、集積度
の比較的小さい小規模の集積回路にも使用することがで
きる。
本発明の実施例を、第2図及び第3図を参照して説明す
る。第2図は本発明の一実施例の構成の説明図、第3図
は同実施例に用いられるFF回路、出力選択制御回路、
選択制御信号発生回路及びクロック同期信号発生回路の
各構成の説明図である。
る。第2図は本発明の一実施例の構成の説明図、第3図
は同実施例に用いられるFF回路、出力選択制御回路、
選択制御信号発生回路及びクロック同期信号発生回路の
各構成の説明図である。
(A)実施例の構成
第2図及び第3図において、集積回路10.FF回路1
1+ (+=1〜n)、論理回路12.(j=1〜m
)、出力選択制御回路13i (i=1〜n)、選択
制御信号発生回路14及びクロック同期信号発生回路1
5.クロンクCK、データ端子り等については、第1図
で説明したとおりである。
1+ (+=1〜n)、論理回路12.(j=1〜m
)、出力選択制御回路13i (i=1〜n)、選択
制御信号発生回路14及びクロック同期信号発生回路1
5.クロンクCK、データ端子り等については、第1図
で説明したとおりである。
第3図のFF回路11 (各FF回路に共通する構成で
あるので、サフィックス“l”の付加は省略し、特に区
別する必要がある場合にのみ付加するものとする、他の
構成についても同様である)は、公知のマスク・スレー
ブ型OFFである。すなわちマスク部分は、入力データ
を反転するインパーク111、反転入力データをタロツ
クCK及び*CKでゲートするマスクトランスミッショ
ンゲート (マスクTGで示す)112及び反転入力デ
ータをホールドするマスクラッチ113の直列回路で構
成される。マスクTG112は、クロックCKでゲート
制御されるPチャネルMO3と反転クロック*CKでゲ
ート制御されるNチャネルMO3を並−Jl接続して構
成される。
あるので、サフィックス“l”の付加は省略し、特に区
別する必要がある場合にのみ付加するものとする、他の
構成についても同様である)は、公知のマスク・スレー
ブ型OFFである。すなわちマスク部分は、入力データ
を反転するインパーク111、反転入力データをタロツ
クCK及び*CKでゲートするマスクトランスミッショ
ンゲート (マスクTGで示す)112及び反転入力デ
ータをホールドするマスクラッチ113の直列回路で構
成される。マスクTG112は、クロックCKでゲート
制御されるPチャネルMO3と反転クロック*CKでゲ
ート制御されるNチャネルMO3を並−Jl接続して構
成される。
スレーブ部分も、マスク部分と同様なスレーブ・トラン
スミッションゲート (スレーブTGで示す)114、
スレーブラッチ115及びインバータ116の直列回路
で構成される。ただし、スレーブTG114は、マスク
側のマスクTG112とは逆に、そのPチャネルM O
Sは反転クロック*CKでゲート制御され、Nチャネル
MO5はクロックCKでゲート制御される。
スミッションゲート (スレーブTGで示す)114、
スレーブラッチ115及びインバータ116の直列回路
で構成される。ただし、スレーブTG114は、マスク
側のマスクTG112とは逆に、そのPチャネルM O
Sは反転クロック*CKでゲート制御され、Nチャネル
MO5はクロックCKでゲート制御される。
次に、出力選択制御回路13において、131はFF回
路11の出力をゲート制御する第1トランスミツシヨン
ゲート(第1TGで示す)で、選択制御信号発生回路1
4から供給される反転バーイン制御信号*TBi でゲ
ート制御されるPチャネルMO3と、同じく選択制御信
号発生回路14から供給されるバーイン制御信号TB、
でゲート制御されるNチャネルMO8を並列接続して構
成される。
路11の出力をゲート制御する第1トランスミツシヨン
ゲート(第1TGで示す)で、選択制御信号発生回路1
4から供給される反転バーイン制御信号*TBi でゲ
ート制御されるPチャネルMO3と、同じく選択制御信
号発生回路14から供給されるバーイン制御信号TB、
でゲート制御されるNチャネルMO8を並列接続して構
成される。
132はクロック同期信号発生回路15からのクロック
同期信号CKをゲート制御する第2トランスミツシヨン
ゲート (第2TGで示す)で、第1TG131と同様
に、PチャネルMO3及びNチャネルM OSを並列接
続して構成される。ただし、第2TG132は、第1T
G131とは逆に、そのPチャネルMO3はバーイン制
御信号TBIでゲート制御され、NチャネルMO8は反
転バーイン制御(8号*TBi でゲート制御される。
同期信号CKをゲート制御する第2トランスミツシヨン
ゲート (第2TGで示す)で、第1TG131と同様
に、PチャネルMO3及びNチャネルM OSを並列接
続して構成される。ただし、第2TG132は、第1T
G131とは逆に、そのPチャネルMO3はバーイン制
御信号TBIでゲート制御され、NチャネルMO8は反
転バーイン制御(8号*TBi でゲート制御される。
したがって、TBム=“1″で*TB+ =“0″のと
きは、第1TG131がオン(開)、第2TG132が
オフ(閉)となってFF回路11からの信号が出力され
、TBI =“0”で*TBi=1のときは、第1TG
131がオフ(閉)、第2TG132がオン(開)とな
ってクロック同期信号CKが出力される。
きは、第1TG131がオン(開)、第2TG132が
オフ(閉)となってFF回路11からの信号が出力され
、TBI =“0”で*TBi=1のときは、第1TG
131がオフ(閉)、第2TG132がオン(開)とな
ってクロック同期信号CKが出力される。
選択制御信号発生回路14は、2個のインバータ141
及び142の直列回路で構成される。インバータ141
には、システム動作モード時は、モード設定信号として
バーンイン・オン信号(TBOON信号で示す)が入力
され、テストモード時は、モード設定信号としてTBi
ON信号を反転したバiンイン・オフ信号(TBiOF
F信号で示す)が人力される。インバータ141の出力
端からは、人力されたTB、ON信号又はTB。
及び142の直列回路で構成される。インバータ141
には、システム動作モード時は、モード設定信号として
バーンイン・オン信号(TBOON信号で示す)が入力
され、テストモード時は、モード設定信号としてTBi
ON信号を反転したバiンイン・オフ信号(TBiOF
F信号で示す)が人力される。インバータ141の出力
端からは、人力されたTB、ON信号又はTB。
OFF信号を反転した反転バーンイン信号(*TBl
)が選択制御信号として出力され、インバータ142の
出力端からは、人力されたTBI ON信号又はTBI
OFF信号と同極性のバーンイン信号(TBI)が選
択制御信号として出力される。
)が選択制御信号として出力され、インバータ142の
出力端からは、人力されたTBI ON信号又はTBI
OFF信号と同極性のバーンイン信号(TBI)が選
択制御信号として出力される。
これらの各選択制御信号、すなわち反転バーンイン信号
*TB、及びバーンイン信号TB、がF F”回路11
+及び出力選択制御回路13.に供給される。
*TB、及びバーンイン信号TB、がF F”回路11
+及び出力選択制御回路13.に供給される。
クロック同期信号発生回路15は、2個のインバータ1
51及び152の直列回路で構成される。
51及び152の直列回路で構成される。
インバータ151の出力端からは、人力されたり′ロッ
クCKを反転した反転クロック同期信号*0Kが出力さ
れ、インバータ152の出力端からは入力クロックCK
に同期したクロック同期信号(同じCKで示す)が出力
される。
クCKを反転した反転クロック同期信号*0Kが出力さ
れ、インバータ152の出力端からは入力クロックCK
に同期したクロック同期信号(同じCKで示す)が出力
される。
(B)実施例の動作
実施例の動作を、集積回路10に本来の論理動作を行わ
せる場合及びバーンイン試験を行う場合の各動作に分け
て説明する。
せる場合及びバーンイン試験を行う場合の各動作に分け
て説明する。
(1)本来の論理動作
集積回路10に本来の論理動作を行わせる場合は、モー
ド設定はシステム動作モードに設定され、集積回路10
の選択制御信号発生回路14にTB+ON信号が人力さ
れる。また、り07り同期信号発生回路13にはクロッ
クCKが人力され、集積回路10のデータ端子りにはデ
ータが入力される。
ド設定はシステム動作モードに設定され、集積回路10
の選択制御信号発生回路14にTB+ON信号が人力さ
れる。また、り07り同期信号発生回路13にはクロッ
クCKが人力され、集積回路10のデータ端子りにはデ
ータが入力される。
クロック同期信号発生回路15は、クロ、り同期信号C
K及び反転クロック同期信号*CKを発生して、各FF
回路11+ (i=1〜n)及び出力選択制御部13
t に供給する。
K及び反転クロック同期信号*CKを発生して、各FF
回路11+ (i=1〜n)及び出力選択制御部13
t に供給する。
一方、選択制御信号発生回路14は、TB+ON信号が
人力されると、バーンイン信号TB、及び反転バーンイ
ン信号*TB+を発生し、TB。
人力されると、バーンイン信号TB、及び反転バーンイ
ン信号*TB+を発生し、TB。
を第1TG131のNチャネルMO3及び第2TG13
2の、PチャネルMO3に供給し、*TB+を第1TG
131のPチャネルMO3及び第2TG132のNチャ
ネルMO3に供給する。
2の、PチャネルMO3に供給し、*TB+を第1TG
131のPチャネルMO3及び第2TG132のNチャ
ネルMO3に供給する。
システム動作時は、バーンイン信号TBi はオンであ
り、反転バーンイン信号* T B l はオフである
。したがって、各出力選択制御部131において、第1
TG131がオン(開)になり、第2TG 132がオ
フ(閉)になるので、各出力選択制御回路13+ は、
対応するFF回路litの出力を選択して対応する所定
の論理回路に供給する。
り、反転バーンイン信号* T B l はオフである
。したがって、各出力選択制御部131において、第1
TG131がオン(開)になり、第2TG 132がオ
フ(閉)になるので、各出力選択制御回路13+ は、
対応するFF回路litの出力を選択して対応する所定
の論理回路に供給する。
これにより、集積回路10内の各FF回路111 (l
=1〜n)及び論理回路12J (j=1〜m)等の
論理回路群は、外部からのクロックCK及びデータ人力
を受けて、その本来の論理回路動作を行う。
=1〜n)及び論理回路12J (j=1〜m)等の
論理回路群は、外部からのクロックCK及びデータ人力
を受けて、その本来の論理回路動作を行う。
(2)バーンイン試験動作
集積回路10をバーンイン試験する場合は、モード設定
は試験モードに設定され、選択制御信号発生回路14に
TB、OFF信号が人力される。
は試験モードに設定され、選択制御信号発生回路14に
TB、OFF信号が人力される。
これに対し、クロック同期信号発生回路15にはクロッ
クCKが入力されるが、集積回路10のデータ端子りに
はデータは人力されない。
クCKが入力されるが、集積回路10のデータ端子りに
はデータは人力されない。
クロック同期信号発生回路15は、システム動作モード
時と同様に、クロック同期信号CK及び反転クロック同
期信号*CKを発生して、各FF回路11+ (i=
1〜n)及び出力選択制御回路13i に供給する。
時と同様に、クロック同期信号CK及び反転クロック同
期信号*CKを発生して、各FF回路11+ (i=
1〜n)及び出力選択制御回路13i に供給する。
一方、選択制御信号発生回路14は、TBi OFF信
号が入力されると、それに対応したバーンイン信号TB
、及び反転バーンイン信号*TB。
号が入力されると、それに対応したバーンイン信号TB
、及び反転バーンイン信号*TB。
を発生し、システム動作モード時と同様に、TB、を第
1TG131のNチャネルMO3及び第2TG132の
PチアネルMO3に供給し、*TB、を第1TG131
のPチャネルMO3及び第2TG 132のNチャネル
MO3に供給する。
1TG131のNチャネルMO3及び第2TG132の
PチアネルMO3に供給し、*TB、を第1TG131
のPチャネルMO3及び第2TG 132のNチャネル
MO3に供給する。
バーンイン試験時は、バーンイン信号T B tはオフ
であり、反転バーンイン信号*TBl はオンである。
であり、反転バーンイン信号*TBl はオンである。
したがって、各出力選択制御回路13゜において、第1
TG131がオフ(閉)になり、第2TG132がオン
(開)になるので、各出力選択制御回路13 I は、
クロック同期信号発生回路15からのクロック同期信号
CKを選択して対応する所定の論理回路に供給する。
TG131がオフ(閉)になり、第2TG132がオン
(開)になるので、各出力選択制御回路13 I は、
クロック同期信号発生回路15からのクロック同期信号
CKを選択して対応する所定の論理回路に供給する。
これにより、各論理回路12> (j=1〜m)は、
対応する出力選択制御回路から人力されるクロック同期
信号CKによりランダムな動作を行い、内部発熱を生じ
てバーンインが行われる。
対応する出力選択制御回路から人力されるクロック同期
信号CKによりランダムな動作を行い、内部発熱を生じ
てバーンインが行われる。
以上説明したように、本発明によれば次の諸効果が得ら
れる。
れる。
(1) 簡単な選択制御信号発生回路及び出力選択制
御部を付加することにより集積回路のバーンイン試験が
可能になるので、集積回路をその本来の論理回路動作の
ために有効に利用することができる。
御部を付加することにより集積回路のバーンイン試験が
可能になるので、集積回路をその本来の論理回路動作の
ために有効に利用することができる。
(2)試験のために付加される外部回路はクロック信号
とモード設定信号の各発生回路でよいので、簡単でかつ
高信頼度のものとすることが可能となり、これにより集
積回路を確実に作動させて内部発熱を生じさせ、試験の
信頼性を向上させることができる。
とモード設定信号の各発生回路でよいので、簡単でかつ
高信頼度のものとすることが可能となり、これにより集
積回路を確実に作動させて内部発熱を生じさせ、試験の
信頼性を向上させることができる。
(3)簡単な選択制御信号発生回路及び出力選択制御部
を付加するだけで集積回路を本来の論理回路動作に有効
に使用することが可能であるので、集積度の比較的小さ
い小規模集積回路にも適用することができる。
を付加するだけで集積回路を本来の論理回路動作に有効
に使用することが可能であるので、集積度の比較的小さ
い小規模集積回路にも適用することができる。
第1図は、本発明の基本構成の説明図、第2図は、本発
明の一実施例の構成の説明図、第3図は、同実施例に用
いられるフリップフロップ回路(FF回路)の構成の説
明図で ある。 第1図〜第3図において、 10・・・集積回路、11(11,〜11..)・・・
フリップフロップ(FF)回路、12(12,〜121
)・・・論理回路、13(13,〜13o)・・・出力
選択制御回路、14・・・選択制御信号発生回路、15
・・・クロック同期信号発生回路。
明の一実施例の構成の説明図、第3図は、同実施例に用
いられるフリップフロップ回路(FF回路)の構成の説
明図で ある。 第1図〜第3図において、 10・・・集積回路、11(11,〜11..)・・・
フリップフロップ(FF)回路、12(12,〜121
)・・・論理回路、13(13,〜13o)・・・出力
選択制御回路、14・・・選択制御信号発生回路、15
・・・クロック同期信号発生回路。
Claims (1)
- 【特許請求の範囲】 1、フリップフロップ回路(11_i、i=1〜n)の
出力で動作する論理回路(12_j、J=1〜m)を備
えた集積回路の内部論理回路群を、各フリップフロップ
回路(11_i)に供給するクロックを利用してバーン
イン試験時にランダムに動作させて内部発熱を生じさせ
る自走機能を有する自走機能内蔵集積回路であって、 (A)各フリップフロップ回路(12_i)毎に設けら
れ、対応するフリップフロップ回路(12_i)からの
出力及びクロックに同期したクロック同期信号を受け、
選択制御信号発生回路(14)からの選択制御信号に従
って、システム動作モード時は対応するフリップフロッ
プ回路(11_i)の出力を選択制御し、試験モード時
はクロック同期信号を選択制御して対応する論理回路に
供給する出力選択制御回路(13_i、i=1〜n)と
、 (B)集積回路(10)の動作モードを設定するモード
設定信号を受け、通常のシステム動作モード及び試験モ
ードの各モード設定信号状態に対応した選択制御信号を
発生して、各出力選択制御回路(13_i、i=1〜n
)に供給する選択制御信号発生回路(14)、 を備えたことを特徴とする自走機能内蔵集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12848588A JPH01298733A (ja) | 1988-05-27 | 1988-05-27 | 自走機能内蔵集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12848588A JPH01298733A (ja) | 1988-05-27 | 1988-05-27 | 自走機能内蔵集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01298733A true JPH01298733A (ja) | 1989-12-01 |
Family
ID=14985912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12848588A Pending JPH01298733A (ja) | 1988-05-27 | 1988-05-27 | 自走機能内蔵集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01298733A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233161A (en) * | 1991-10-31 | 1993-08-03 | Hughes Aircraft Company | Method for self regulating CMOS digital microcircuit burn-in without ovens |
US5294776A (en) * | 1989-06-30 | 1994-03-15 | Kabushiki Kaisha Toshiba | Method of burning in a semiconductor device |
JP2006308368A (ja) * | 2005-04-27 | 2006-11-09 | Hitachi Global Storage Technologies Netherlands Bv | 電子機器用テスト・チャンバ及び方法 |
-
1988
- 1988-05-27 JP JP12848588A patent/JPH01298733A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5294776A (en) * | 1989-06-30 | 1994-03-15 | Kabushiki Kaisha Toshiba | Method of burning in a semiconductor device |
US5233161A (en) * | 1991-10-31 | 1993-08-03 | Hughes Aircraft Company | Method for self regulating CMOS digital microcircuit burn-in without ovens |
JP2006308368A (ja) * | 2005-04-27 | 2006-11-09 | Hitachi Global Storage Technologies Netherlands Bv | 電子機器用テスト・チャンバ及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU593028B2 (en) | Digital intergrated circuit | |
US5606567A (en) | Delay testing of high-performance digital components by a slow-speed tester | |
JP2725258B2 (ja) | 集積回路装置 | |
US4680539A (en) | General linear shift register | |
US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
US4698830A (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
US5633606A (en) | Scan flip-flop that holds state during shifting | |
Reddy et al. | Detecting FET stuck-open faults in CMOS latches and flip-flops | |
US5668492A (en) | Integrated circuit clocking technique and circuit therefor | |
KR0147619B1 (ko) | 플립플롭 제어기 | |
KR20000057054A (ko) | 반도체 장치 | |
KR100350560B1 (ko) | 순차논리회로를조합논리회로로변환하여테스트하는방법및장치 | |
JPH0572290A (ja) | 半導体集積回路 | |
EP0702241B1 (en) | Structural and performance scan test | |
US6031786A (en) | Operation control circuits and methods for integrated circuit memory devices | |
JPH01298733A (ja) | 自走機能内蔵集積回路 | |
KR20010014876A (ko) | 양방향성 데이터 교환 동기화 회로 및 그의 스캔 테스트방법 | |
JPH06317634A (ja) | 集積論理回路およびそれをテストするための方法 | |
JP2906073B2 (ja) | Dcテスト用回路を含むlsi | |
JP2536478B2 (ja) | フリップフロップ回路 | |
JPH10339769A (ja) | 遅延テスト方法および該遅延テスト方法に使用するフリップフロップ | |
JPH03131779A (ja) | 記憶装置 | |
Speek et al. | Bridging the testing speed gap: design for delay testability | |
US6297662B1 (en) | Semiconductor device | |
JPH0210176A (ja) | テスト端子を持つ半導体集積回路 |