JP2014529201A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014529201A5 JP2014529201A5 JP2014534530A JP2014534530A JP2014529201A5 JP 2014529201 A5 JP2014529201 A5 JP 2014529201A5 JP 2014534530 A JP2014534530 A JP 2014534530A JP 2014534530 A JP2014534530 A JP 2014534530A JP 2014529201 A5 JP2014529201 A5 JP 2014529201A5
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- microelectronic structure
- storage array
- peripheral edge
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 claims description 88
- 239000004065 semiconductor Substances 0.000 claims description 26
- 230000005055 memory storage Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000875 corresponding Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000002093 peripheral Effects 0.000 claims 16
- 239000004020 conductor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
Description
本発明の上記の実施形態の種々の特徴は、本発明の範囲又は趣旨から逸脱することなく、具体的に既に説明した以外の方法において組み合わせることができる。本開示内容は、上記の本発明の実施形態の全てのそのような組み合わせ及び変形形態を包含したものであることを意図している。
なお、特願2014−534530の出願当初の特許請求の範囲は以下の通りである。
[請求項1]
メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力部と
を備えた超小型電子構造体であって、
前記構造体は、第1の表面と、該第1の表面に露出した端子とを有し、該端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力部に提供し、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力部のうちの1以上へと送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられており、前記第1の側に設けられている第1の端子の信号の割当てと、前記第2の側に設けられている第1の端子の信号の割当てとは、前記仮想平面に関して対称である、超小型電子構造体。
[請求項2]
前記第1の側にある第1の端子の各々の信号の割当てと、前記第2の側にある第1の端子の各々の信号の割当てとが、鏡像関係にある、請求項1に記載の超小型電子構造体。
[請求項3]
前記第1の端子のうちの第1の組及び第2の組の各々は、前記メモリ記憶アレイ内の位置を指定するために十分なアドレス情報を伝えるものであり、
前記超小型電子構造体は、前記第1の表面において露出した複数の無接続端子を更に備えており、
前記第1の側にある第1の端子の各々の位置と、前記第2の側にある無接続端子の位置とは、前記仮想平面に関して対称であり、
前記第2の側にある第1の端子の各々の位置と、前記第1の側にある無接続端子の位置とは、前記仮想平面に関して対称である、請求項1に記載の超小型電子構造体。
[請求項4]
前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の単一の記憶位置を一意に指定するために必要な前記アドレス情報を受信するものである、請求項1に記載の超小型電子構造体。
[請求項5]
前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の単一の記憶位置を一意に指定するために必要な前記アドレス情報の大部分を受信するものである、請求項1に記載の超小型電子構造体。
[請求項6]
前記端子は、前記超小型電子構造体を回路パネルの対応するコンタクトへと電気的に接続するものである、請求項1に記載の超小型電子構造体。
[請求項7]
前記記憶アレイに関する1以上の動作パラメータを不揮発性記憶するシリアルプレゼンス検出(SPD)素子を更に備えた請求項1に記載の超小型電子構造体。
[請求項8]
前記超小型電子構造体の第1の表面は第1の方向を向いており、
前記構造体は1以上の半導体チップを備えており、
前記アドレス入力部は、前記1以上の半導体チップのうちの少なくとも1つの半導体チップの表面において露出しており、
前記構造体は、前記第1の方向を向いた第1の表面と、前記第1の方向とは反対の方向を向いた第2の表面とを有する基板を更に備えており、
前記1以上の半導体チップは、前記基板の第1の表面又は第2の表面の少なくとも一方に重なるように設けられている、請求項1に記載の超小型電子構造体。
[請求項9]
前記記憶アレイのシリアル番号と、欠陥のある位置とのいずれか又は両方を不揮発性記憶するシリアルプレゼンス検出(SPD)素子を更に備えた請求項8に記載の超小型電子構造体。
[請求項10]
前記超小型電子構造体の第1の表面は第1の方向を向いており、
前記構造体は、前記第1の方向を向いた第1の表面と、前記第1の方向とは反対の方向を向いた第2の表面とを有する基板を備えており、
前記1以上の半導体チップのうちの少なくとも1つは、前記基板の第1の表面に重なるように設けられている、請求項8に記載の超小型電子構造体。
[請求項11]
前記仮想平面は、第1の方向に延びる線において前記第1の表面と交わる第1の仮想平面であり、
前記端子は複数の第2の端子を含み、該複数の第2の端子は第2の仮想平面の対向する第1の側及び第2の側に設けられており、前記第2の仮想平面は、前記第1の表面に垂直であり、かつ、前記第1の方向と交わる第2の方向に沿った第2の線において前記第1の表面と交わっており、
前記第2の仮想平面の第1の側に設けられた第2の端子の信号の割当てと、前記第2の仮想平面の第2の側に設けられた第2の端子の信号の割当てとは、鏡像関係にある、請求項1に記載の超小型電子構造体。
[請求項12]
複数の第2の能動素子を有するバッファ素子を更に備えており、前記バッファ素子は、少なくともいくつかの前記アドレス入力部に送るために、前記アドレス情報の再生と部分的な復号化と完全な復号化とのうちの少なくとも1つを行うものである、請求項1に記載の超小型電子構造体。
[請求項13]
前記記憶アレイは、互いに少なくとも部分的に重なり合っている、垂直に重ねられた複数の半導体チップのうちの1以上に組み込まれているものである、請求項1に記載の超小型電子構造体。
[請求項14]
前記超小型電子構造体は、第1の表面を有する基板を備え、
前記基板の第1の表面と前記超小型電子構造体の第1の表面とは、第1の方向を向いており、
垂直に重ねられた前記複数の半導体チップは、前記第1の方向とは反対の第2の方向を向いている前記基板の第2の表面に重ねて設けられている、請求項13に記載の超小型電子構造体。
[請求項15]
前記超小型電子構造体は第1の半導体チップと第2の半導体チップとを備えており、各半導体チップは、前記第1の表面に平行な単一の面に位置する面を有しており、前記アドレス入力部のうちの少なくともいくつかは、前記第1の半導体チップの面において露出しており、前記アドレス入力部のうちの少なくともいくつかは前記第2の半導体チップの面において露出している、請求項1に記載の超小型電子構造体。
[請求項16]
前記超小型電子構造体は、1以上の半導体チップと、該1以上の半導体チップのうちの少なくとも1つの半導体チップの面に重なる表面を有する誘電体層とを備えており、
前記誘電体層の表面は、前記1以上の半導体チップの面から離れる方向を向いており、
前記構造体は、前記誘電体層に沿って延びているトレースと、該トレースから延びており、前記少なくとも1つの半導体チップの表面において露出したアドレス入力部に電気的に接続される金属化ビアとを備えており、
前記構造体は、前記端子により受信したアドレス情報を、前記トレース及び前記金属化ビアを通じて前記アドレス入力部へと伝えるものである、請求項11に記載の超小型電子構造体。
[請求項17]
前記メモリ記憶アレイは、第1のメモリ記憶アレイと第2のメモリ記憶アレイとを有し、前記超小型電子構造体は、前記第1の側にある第1の端子により受信したアドレス情報を前記第1のメモリ記憶アレイに提供するとともに、前記第2の側にある第1の端子により受信したアドレス情報を前記第2のメモリ記憶アレイに提供して、デュアルランクメモリアクセスを提供するものである、請求項1に記載の超小型電子構造体。
[請求項18]
前記超小型電子構造体はシングルランクメモリアクセスを提供するものである、請求項1に記載の超小型電子構造体。
[請求項19]
対向している第1の表面及び第2の表面と、前記第1の表面及び前記第2の表面の各々にある第1のパネルコンタクト及び第2のパネルコンタクトとを有する回路パネルと、
前記第1のパネルコンタクト及び前記第2のパネルコンタクトにそれぞれ取り付けられる端子を有する第1の超小型電子構造体及び第2の超小型電子構造体と
を備えた超小型電子アセンブリであって、
前記超小型電子構造体の各々は、
メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力部と
を備えており、
前記構造体は、第1の表面と、前記第1の表面において露出した端子とを有し、前記端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力部に送り、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力部のうちの1以上に送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられ、前記第1の側に設けられた第1の端子の信号割当てと、前記第2の側に設けられた第1の端子の信号割当てとは、前記仮想平面に関して対称である、超小型電子アセンブリ。
[請求項20]
前記超小型電子構造体の各々は1以上の半導体チップを有し、前記超小型電子構造体の各々の前記メモリ記憶アレイは、当該超小型電子構造体の1以上の前記半導体チップのうちの少なくとも1つに組み込まれており、前記超小型電子構造体の各々の第1の端子は、当該超小型電子構造体の少なくとも1つの前記半導体チップの動作モードを制御する情報を伝える端子を含むものである、請求項19に記載の超小型電子アセンブリ。
[請求項21]
前記超小型電子構造体の各々の第1の側にある各第1の端子の信号割当てと、前記超小型電子構造体の各々の第2の側にある各第1の端子の信号割当てとが、鏡像の関係にある、請求項19に記載の超小型電子構造体。
[請求項22]
前記第1の超小型電子構造体の前記仮想平面の第1の側にある第1の端子は、前記回路パネルを通じて、前記第2の超小型電子構造体の前記仮想平面の第2の側にある第1の端子と接続され、
前記第1の超小型電子構造体の前記第2の側にある第1の端子は、前記回路パネルの前記第1の表面及び第2の表面に平行であり、かつ互いに直交するx方向及びy方向に沿った、前記第2の超小型電子構造体の前記第1の側にある、当該第1の端子が接続される対応する第1の端子と1ボールピッチ以内に位置合わせされている、請求項19に記載の超小型電子アセンブリ。
[請求項23]
前記第1の超小型電子構造体の前記第2の側にある第1の端子は、前記回路パネルの前記第1の表面及び第2の表面に平行であり、かつ互いに直交するx方向及びy方向に沿った、当該第1の端子が接続される前記第2の超小型電子構造体の前記第1の側にある第1の端子と合致している、請求項22に記載の超小型電子アセンブリ。
[請求項24]
前記第1の超小型電子構造体の第1の端子のうちの1つと、前記第2の超小型電子構造体の第1の端子のうちの対応する1つとの間の電気的接続のうちの少なくとも1つの電気的接続のスタブの長さは、前記超小型電子構造体の各々の第1の端子の最小ピッチの7倍未満である、請求項19に記載の超小型電子アセンブリ。
[請求項25]
前記第1の超小型電子構造体の第1の端子と前記第2の超小型電子構造体の第1の端子との間の、前記回路パネルを通じた電気的接続の少なくともいくつかは、前記回路パネルの厚みにほぼ等しい電気的長さである、請求項19に記載の超小型電子アセンブリ。
[請求項26]
前記回路パネルの前記第1の表面及び前記第2の表面において露出した、電気的に接続される一対の第1のパネルコンタクト及び第2のパネルコンタクトを接続する導電性素子を合わせた全長は、前記パネルコンタクトの最小ピッチの7倍未満である、請求項19に記載の超小型電子アセンブリ。
[請求項27]
前記回路パネルは、前記超小型電子構造体の各々に送られる前記アドレス情報の全てを伝える複数の導体を有するバスを備えており、
前記導体は、前記回路パネルの第1の表面及び第2の表面に平行な第1の方向に沿って延びている、請求項19に記載の超小型電子アセンブリ。
[請求項28]
第1の端子は、前記仮想平面の第1の側及び第2の側の各々にある個々の列内に設けられており、
前記回路パネルは、前記第1の超小型電子構造体及び前記第2の超小型電子構造体の第1の端子が電気的に接続される前記回路パネル上の接続位置と、少なくとも第3の超小型電子構造体の端子が電気的に接続される前記回路パネル上の別の接続位置との間で前記アドレス情報の全てをグローバルルーティングするルーティング層を1つのみ備えている、請求項19に記載の超小型電子アセンブリ。
[請求項29]
前記仮想平面の第1の側及び第2の側の各々にある第1の端子は、平行な2つの列内の位置に設けられており、
前記回路パネルは、前記超小型電子構造体のうちの1以上の超小型電子構造体の端子が電気的に接続される前記回路パネル上の各接続位置間で前記アドレス情報の全てをグローバルルーティングするルーティング層を2つのみ備えている、請求項19に記載の超小型電子アセンブリ。
[請求項30]
前記第1の超小型電子構造体及び前記第2の超小型電子構造体の第1の端子が電気的に接続される前記回路パネル上の接続位置と、少なくとも第3の超小型電子パッケージの端子が電気的に接続される前記回路パネル上の別の接続位置との間で前記アドレス情報の全てをグローバルルーティングするルーティング層が1つのみ設けられている、請求項29に記載の超小型電子アセンブリ。
なお、特願2014−534530の出願当初の特許請求の範囲は以下の通りである。
[請求項1]
メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力部と
を備えた超小型電子構造体であって、
前記構造体は、第1の表面と、該第1の表面に露出した端子とを有し、該端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力部に提供し、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力部のうちの1以上へと送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられており、前記第1の側に設けられている第1の端子の信号の割当てと、前記第2の側に設けられている第1の端子の信号の割当てとは、前記仮想平面に関して対称である、超小型電子構造体。
[請求項2]
前記第1の側にある第1の端子の各々の信号の割当てと、前記第2の側にある第1の端子の各々の信号の割当てとが、鏡像関係にある、請求項1に記載の超小型電子構造体。
[請求項3]
前記第1の端子のうちの第1の組及び第2の組の各々は、前記メモリ記憶アレイ内の位置を指定するために十分なアドレス情報を伝えるものであり、
前記超小型電子構造体は、前記第1の表面において露出した複数の無接続端子を更に備えており、
前記第1の側にある第1の端子の各々の位置と、前記第2の側にある無接続端子の位置とは、前記仮想平面に関して対称であり、
前記第2の側にある第1の端子の各々の位置と、前記第1の側にある無接続端子の位置とは、前記仮想平面に関して対称である、請求項1に記載の超小型電子構造体。
[請求項4]
前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の単一の記憶位置を一意に指定するために必要な前記アドレス情報を受信するものである、請求項1に記載の超小型電子構造体。
[請求項5]
前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の単一の記憶位置を一意に指定するために必要な前記アドレス情報の大部分を受信するものである、請求項1に記載の超小型電子構造体。
[請求項6]
前記端子は、前記超小型電子構造体を回路パネルの対応するコンタクトへと電気的に接続するものである、請求項1に記載の超小型電子構造体。
[請求項7]
前記記憶アレイに関する1以上の動作パラメータを不揮発性記憶するシリアルプレゼンス検出(SPD)素子を更に備えた請求項1に記載の超小型電子構造体。
[請求項8]
前記超小型電子構造体の第1の表面は第1の方向を向いており、
前記構造体は1以上の半導体チップを備えており、
前記アドレス入力部は、前記1以上の半導体チップのうちの少なくとも1つの半導体チップの表面において露出しており、
前記構造体は、前記第1の方向を向いた第1の表面と、前記第1の方向とは反対の方向を向いた第2の表面とを有する基板を更に備えており、
前記1以上の半導体チップは、前記基板の第1の表面又は第2の表面の少なくとも一方に重なるように設けられている、請求項1に記載の超小型電子構造体。
[請求項9]
前記記憶アレイのシリアル番号と、欠陥のある位置とのいずれか又は両方を不揮発性記憶するシリアルプレゼンス検出(SPD)素子を更に備えた請求項8に記載の超小型電子構造体。
[請求項10]
前記超小型電子構造体の第1の表面は第1の方向を向いており、
前記構造体は、前記第1の方向を向いた第1の表面と、前記第1の方向とは反対の方向を向いた第2の表面とを有する基板を備えており、
前記1以上の半導体チップのうちの少なくとも1つは、前記基板の第1の表面に重なるように設けられている、請求項8に記載の超小型電子構造体。
[請求項11]
前記仮想平面は、第1の方向に延びる線において前記第1の表面と交わる第1の仮想平面であり、
前記端子は複数の第2の端子を含み、該複数の第2の端子は第2の仮想平面の対向する第1の側及び第2の側に設けられており、前記第2の仮想平面は、前記第1の表面に垂直であり、かつ、前記第1の方向と交わる第2の方向に沿った第2の線において前記第1の表面と交わっており、
前記第2の仮想平面の第1の側に設けられた第2の端子の信号の割当てと、前記第2の仮想平面の第2の側に設けられた第2の端子の信号の割当てとは、鏡像関係にある、請求項1に記載の超小型電子構造体。
[請求項12]
複数の第2の能動素子を有するバッファ素子を更に備えており、前記バッファ素子は、少なくともいくつかの前記アドレス入力部に送るために、前記アドレス情報の再生と部分的な復号化と完全な復号化とのうちの少なくとも1つを行うものである、請求項1に記載の超小型電子構造体。
[請求項13]
前記記憶アレイは、互いに少なくとも部分的に重なり合っている、垂直に重ねられた複数の半導体チップのうちの1以上に組み込まれているものである、請求項1に記載の超小型電子構造体。
[請求項14]
前記超小型電子構造体は、第1の表面を有する基板を備え、
前記基板の第1の表面と前記超小型電子構造体の第1の表面とは、第1の方向を向いており、
垂直に重ねられた前記複数の半導体チップは、前記第1の方向とは反対の第2の方向を向いている前記基板の第2の表面に重ねて設けられている、請求項13に記載の超小型電子構造体。
[請求項15]
前記超小型電子構造体は第1の半導体チップと第2の半導体チップとを備えており、各半導体チップは、前記第1の表面に平行な単一の面に位置する面を有しており、前記アドレス入力部のうちの少なくともいくつかは、前記第1の半導体チップの面において露出しており、前記アドレス入力部のうちの少なくともいくつかは前記第2の半導体チップの面において露出している、請求項1に記載の超小型電子構造体。
[請求項16]
前記超小型電子構造体は、1以上の半導体チップと、該1以上の半導体チップのうちの少なくとも1つの半導体チップの面に重なる表面を有する誘電体層とを備えており、
前記誘電体層の表面は、前記1以上の半導体チップの面から離れる方向を向いており、
前記構造体は、前記誘電体層に沿って延びているトレースと、該トレースから延びており、前記少なくとも1つの半導体チップの表面において露出したアドレス入力部に電気的に接続される金属化ビアとを備えており、
前記構造体は、前記端子により受信したアドレス情報を、前記トレース及び前記金属化ビアを通じて前記アドレス入力部へと伝えるものである、請求項11に記載の超小型電子構造体。
[請求項17]
前記メモリ記憶アレイは、第1のメモリ記憶アレイと第2のメモリ記憶アレイとを有し、前記超小型電子構造体は、前記第1の側にある第1の端子により受信したアドレス情報を前記第1のメモリ記憶アレイに提供するとともに、前記第2の側にある第1の端子により受信したアドレス情報を前記第2のメモリ記憶アレイに提供して、デュアルランクメモリアクセスを提供するものである、請求項1に記載の超小型電子構造体。
[請求項18]
前記超小型電子構造体はシングルランクメモリアクセスを提供するものである、請求項1に記載の超小型電子構造体。
[請求項19]
対向している第1の表面及び第2の表面と、前記第1の表面及び前記第2の表面の各々にある第1のパネルコンタクト及び第2のパネルコンタクトとを有する回路パネルと、
前記第1のパネルコンタクト及び前記第2のパネルコンタクトにそれぞれ取り付けられる端子を有する第1の超小型電子構造体及び第2の超小型電子構造体と
を備えた超小型電子アセンブリであって、
前記超小型電子構造体の各々は、
メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力部と
を備えており、
前記構造体は、第1の表面と、前記第1の表面において露出した端子とを有し、前記端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力部に送り、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力部のうちの1以上に送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられ、前記第1の側に設けられた第1の端子の信号割当てと、前記第2の側に設けられた第1の端子の信号割当てとは、前記仮想平面に関して対称である、超小型電子アセンブリ。
[請求項20]
前記超小型電子構造体の各々は1以上の半導体チップを有し、前記超小型電子構造体の各々の前記メモリ記憶アレイは、当該超小型電子構造体の1以上の前記半導体チップのうちの少なくとも1つに組み込まれており、前記超小型電子構造体の各々の第1の端子は、当該超小型電子構造体の少なくとも1つの前記半導体チップの動作モードを制御する情報を伝える端子を含むものである、請求項19に記載の超小型電子アセンブリ。
[請求項21]
前記超小型電子構造体の各々の第1の側にある各第1の端子の信号割当てと、前記超小型電子構造体の各々の第2の側にある各第1の端子の信号割当てとが、鏡像の関係にある、請求項19に記載の超小型電子構造体。
[請求項22]
前記第1の超小型電子構造体の前記仮想平面の第1の側にある第1の端子は、前記回路パネルを通じて、前記第2の超小型電子構造体の前記仮想平面の第2の側にある第1の端子と接続され、
前記第1の超小型電子構造体の前記第2の側にある第1の端子は、前記回路パネルの前記第1の表面及び第2の表面に平行であり、かつ互いに直交するx方向及びy方向に沿った、前記第2の超小型電子構造体の前記第1の側にある、当該第1の端子が接続される対応する第1の端子と1ボールピッチ以内に位置合わせされている、請求項19に記載の超小型電子アセンブリ。
[請求項23]
前記第1の超小型電子構造体の前記第2の側にある第1の端子は、前記回路パネルの前記第1の表面及び第2の表面に平行であり、かつ互いに直交するx方向及びy方向に沿った、当該第1の端子が接続される前記第2の超小型電子構造体の前記第1の側にある第1の端子と合致している、請求項22に記載の超小型電子アセンブリ。
[請求項24]
前記第1の超小型電子構造体の第1の端子のうちの1つと、前記第2の超小型電子構造体の第1の端子のうちの対応する1つとの間の電気的接続のうちの少なくとも1つの電気的接続のスタブの長さは、前記超小型電子構造体の各々の第1の端子の最小ピッチの7倍未満である、請求項19に記載の超小型電子アセンブリ。
[請求項25]
前記第1の超小型電子構造体の第1の端子と前記第2の超小型電子構造体の第1の端子との間の、前記回路パネルを通じた電気的接続の少なくともいくつかは、前記回路パネルの厚みにほぼ等しい電気的長さである、請求項19に記載の超小型電子アセンブリ。
[請求項26]
前記回路パネルの前記第1の表面及び前記第2の表面において露出した、電気的に接続される一対の第1のパネルコンタクト及び第2のパネルコンタクトを接続する導電性素子を合わせた全長は、前記パネルコンタクトの最小ピッチの7倍未満である、請求項19に記載の超小型電子アセンブリ。
[請求項27]
前記回路パネルは、前記超小型電子構造体の各々に送られる前記アドレス情報の全てを伝える複数の導体を有するバスを備えており、
前記導体は、前記回路パネルの第1の表面及び第2の表面に平行な第1の方向に沿って延びている、請求項19に記載の超小型電子アセンブリ。
[請求項28]
第1の端子は、前記仮想平面の第1の側及び第2の側の各々にある個々の列内に設けられており、
前記回路パネルは、前記第1の超小型電子構造体及び前記第2の超小型電子構造体の第1の端子が電気的に接続される前記回路パネル上の接続位置と、少なくとも第3の超小型電子構造体の端子が電気的に接続される前記回路パネル上の別の接続位置との間で前記アドレス情報の全てをグローバルルーティングするルーティング層を1つのみ備えている、請求項19に記載の超小型電子アセンブリ。
[請求項29]
前記仮想平面の第1の側及び第2の側の各々にある第1の端子は、平行な2つの列内の位置に設けられており、
前記回路パネルは、前記超小型電子構造体のうちの1以上の超小型電子構造体の端子が電気的に接続される前記回路パネル上の各接続位置間で前記アドレス情報の全てをグローバルルーティングするルーティング層を2つのみ備えている、請求項19に記載の超小型電子アセンブリ。
[請求項30]
前記第1の超小型電子構造体及び前記第2の超小型電子構造体の第1の端子が電気的に接続される前記回路パネル上の接続位置と、少なくとも第3の超小型電子パッケージの端子が電気的に接続される前記回路パネル上の別の接続位置との間で前記アドレス情報の全てをグローバルルーティングするルーティング層が1つのみ設けられている、請求項29に記載の超小型電子アセンブリ。
Claims (12)
- メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力コンタクトと、
前記記憶アレイとの間でデータを送ることと受けることとの少なくとも一方を行うデータコンタクトと
を備えた超小型電子構造体であって、
前記構造体は、第1の表面と、前記第1の表面から離れるように延び、互いに反対側にある第1の周縁部及び第2の周縁部とを有し、前記構造体は、前記第1の表面に露出した端子を有し、該端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力コンタクトに提供し、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力コンタクトのうちの1以上へと送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられており、前記第1の側に設けられている第1の端子の信号の割当てと、前記第2の側に設けられている第1の端子の信号の割当てとは、前記仮想平面に関して対称であり、
前記端子は更に、前記データコンタクトに接続され、前記第1の表面に露出した第2の端子を含み、前記第2の端子の第1部分は前記第1の端子と前記第1の周縁部との間に位置し、前記第2の端子の第2部分は前記第1の端子と前記第2の周縁部との間に位置している、超小型電子構造体。 - 前記第1の側にある第1の端子の各々の信号の割当てと、前記第2の側にある、対応する第1の端子の信号の割当てとが、鏡像関係にある、請求項1に記載の超小型電子構造体。
- 前記第1の端子は、前記仮想平面の前記第1の側及び前記第2の側のそれぞれに位置している、第1の端子の、第1及び第2の二重の組を含み、
前記第1の端子のうちの第1の組及び第2の組の各々は、前記記憶アレイ内の位置を一意に指定するために十分なアドレス情報を伝えるものであり、
前記超小型電子構造体は、前記第1の表面において露出した複数の無接続端子を更に備えており、
前記第1の側にある第1の端子の各々の位置と、前記第2の側にある無接続端子の位置とは、前記仮想平面に関して対称であり、
前記第2の側にある第1の端子の各々の位置と、前記第1の側にある無接続端子の位置とは、前記仮想平面に関して対称である、請求項1に記載の超小型電子構造体。 - 前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の記憶位置を一意に指定するために十分な前記アドレス情報を受信するものである、請求項1に記載の超小型電子構造体。
- 前記第1の側及び前記第2の側の各々にある第1の端子は、前記記憶アレイ内の単一の記憶位置を一意に指定するために必要な前記アドレス情報の大部分を受信するものである、請求項1に記載の超小型電子構造体。
- 前記超小型電子構造体の第1の表面は第1の方向を向いており、
前記構造体は1以上の半導体チップを備えており、
前記アドレス入力コンタクトは、前記1以上の半導体チップのうちの少なくとも1つの半導体チップの表面において露出しており、
前記構造体は、前記第1の方向を向いた第1の表面と、前記第1の方向とは反対の方向を向いた第2の表面とを有する基板を更に備えており、
前記1以上の半導体チップは、前記基板の第1の表面又は第2の表面の少なくとも一方に重なるように設けられている、請求項1に記載の超小型電子構造体。 - メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力コンタクトと、
前記記憶アレイとの間でデータを送ることと受けることとの少なくとも一方を行うデータコンタクトと
を備えた超小型電子構造体であって、
前記構造体は、第1の表面と、前記第1の表面から離れるように延び、互いに反対側にある第1の周縁部及び第2の周縁部と、前記第1の表面から離れるように延びているとともに、互いに反対側にある前記第1の縁部及び第2の縁部の方向と交わる方向に延びている第3の周縁部及び第4の周縁部とを有し、前記構造体は、前記第1の表面に露出した端子を有し、該端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力コンタクトに提供し、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力コンタクトのうちの1以上へと送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられており、前記第1の側に設けられている第1の端子の信号の割当てと、前記第2の側に設けられている第1の端子の信号の割当てとは、前記仮想平面に関して対称であり、
前記端子は更に、前記データコンタクトに接続され、前記第1の表面に露出した第2の端子を含み、前記第2の端子の第1部分は前記第1の端子と前記第1の周縁部との間に位置し、前記第2の端子の第2部分は前記第1の端子と前記第2の周縁部との間に位置し、前記第2の端子の第3部分は前記第1の端子と前記第3の周縁部との間に位置し、前記第2の端子の第4部分は前記第1の端子と前記第4の周縁部との間に位置している、超小型電子構造体。 - 前記仮想平面は、第1の方向に延びる線において前記第1の表面と交わる第1の仮想平面であり、
第2の仮想平面は、前記第1の方向と交わる第2の方向に延びている線において前記第1の表面と交わっており、
前記第2の仮想平面の第1の側に設けられた第2の端子の各々の信号の割当てと、前記第2の仮想平面の第2の側にある、対応する第2の端子の信号の割当てとは、鏡像関係にある、請求項7に記載の超小型電子構造体。 - 複数の第2の能動素子を有するバッファ素子を更に備えており、前記バッファ素子は、少なくともいくつかの前記アドレス入力コンタクトに送るために、前記アドレス情報の再生と部分的な復号化と完全な復号化とのうちの少なくとも1つを行うものである、請求項7に記載の超小型電子構造体。
- 前記超小型電子構造体は、基板と、前記基板の表面にある、垂直に重ねられた複数の半導体チップを含む積重ね部とを有し、
前記積重ね部は、前記メモリ記憶アレイと、少なくとも1つの半導体チップであって、別の半導体チップの上に少なくとも部分的にあり、該半導体チップと電気的に相互接続された半導体チップとを有している、請求項7に記載の超小型電子構造体。 - メモリ記憶アレイを構成する能動素子と、
前記記憶アレイ内の位置を指定するアドレス情報を受信するアドレス入力コンタクトと、
前記記憶アレイとの間でデータを送ることと受けることとの少なくとも一方を行うデータコンタクトと
を備えた超小型電子構造体であって、
前記構造体は、第1の表面と、前記第1の表面から離れるように延び、互いに反対側にある第1の周縁部及び第2の周縁部とを有し、前記構造体は、前記第1の表面に露出した端子を有し、該端子は第1の端子を含み、前記構造体は前記第1の端子により受信したアドレス情報を前記アドレス入力コンタクトに提供し、前記第1の端子のうちの少なくともいくつかの各々には、前記アドレス入力コンタクトのうちの1以上へと送られる情報を含む信号の割当てがなされており、
前記第1の端子は、前記第1の表面に垂直な仮想平面の対向する第1の側及び第2の側に設けられている、第1の端子の、第1及び第2の二重の組を含み、前記第1の組及び前記第2の組の各々は、前記記憶アレイ内の位置を一意に指定するために十分なアドレス情報を伝えるものであり、
前記端子は更に、前記データコンタクトに接続され、前記第1の表面に露出した第2の端子を含み、前記第2の端子の第1部分は前記第1の端子の前記第1の組と前記第1の周縁部との間に位置し、前記第2の端子の第2部分は前記第1の端子の前記第2の組と前記第2の周縁部との間に位置している、超小型電子構造体。 - 前記メモリ記憶アレイは、第1の記憶アレイと第2の記憶アレイとを有し、前記超小型電子構造体は、前記第1の側にある第1の端子により受信したアドレス情報を前記第1の記憶アレイに提供するとともに、前記第2の側にある第1の端子により受信したアドレス情報を前記第2の記憶アレイに提供して、デュアルランクメモリアクセスを提供するものである、請求項11に記載の超小型電子構造体。
Applications Claiming Priority (35)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161542495P | 2011-10-03 | 2011-10-03 | |
US201161542488P | 2011-10-03 | 2011-10-03 | |
US201161542553P | 2011-10-03 | 2011-10-03 | |
US61/542,553 | 2011-10-03 | ||
US61/542,495 | 2011-10-03 | ||
US61/542,488 | 2011-10-03 | ||
US13/337,575 | 2011-12-27 | ||
US13/337,565 | 2011-12-27 | ||
US13/337,565 US8436457B2 (en) | 2011-10-03 | 2011-12-27 | Stub minimization for multi-die wirebond assemblies with parallel windows |
US13/337,575 US8345441B1 (en) | 2011-10-03 | 2011-12-27 | Stub minimization for multi-die wirebond assemblies with parallel windows |
US13/354,747 | 2012-01-20 | ||
US13/354,772 US8278764B1 (en) | 2011-10-03 | 2012-01-20 | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US13/354,747 US8254155B1 (en) | 2011-10-03 | 2012-01-20 | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US13/354,772 | 2012-01-20 | ||
US201261600483P | 2012-02-17 | 2012-02-17 | |
US201261600527P | 2012-02-17 | 2012-02-17 | |
US61/600,483 | 2012-02-17 | ||
US61/600,527 | 2012-02-17 | ||
US13/439,228 | 2012-04-04 | ||
US13/439,317 US8659140B2 (en) | 2011-10-03 | 2012-04-04 | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US13/439,273 | 2012-04-04 | ||
US13/439,228 US8659139B2 (en) | 2011-10-03 | 2012-04-04 | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US13/439,273 US8436477B2 (en) | 2011-10-03 | 2012-04-04 | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US13/439,317 | 2012-04-04 | ||
US13/440,212 US8513813B2 (en) | 2011-10-03 | 2012-04-05 | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US13/440,515 | 2012-04-05 | ||
US13/440,280 | 2012-04-05 | ||
US13/440,280 US8659141B2 (en) | 2011-10-03 | 2012-04-05 | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US13/440,199 | 2012-04-05 | ||
US13/440,199 US8653646B2 (en) | 2011-10-03 | 2012-04-05 | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US13/440,515 US8441111B2 (en) | 2011-10-03 | 2012-04-05 | Stub minimization for multi-die wirebond assemblies with parallel windows |
US13/440,212 | 2012-04-05 | ||
US201213595486A | 2012-08-27 | 2012-08-27 | |
US13/595,486 | 2012-08-27 | ||
PCT/US2012/000425 WO2013052080A1 (en) | 2011-10-03 | 2012-10-03 | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014529201A JP2014529201A (ja) | 2014-10-30 |
JP2014529201A5 true JP2014529201A5 (ja) | 2015-11-26 |
JP5947904B2 JP5947904B2 (ja) | 2016-07-06 |
Family
ID=48044046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014534530A Expired - Fee Related JP5947904B2 (ja) | 2011-10-03 | 2012-10-03 | 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化 |
Country Status (6)
Country | Link |
---|---|
US (3) | US8670261B2 (ja) |
EP (1) | EP2769409A1 (ja) |
JP (1) | JP5947904B2 (ja) |
KR (1) | KR20140085497A (ja) |
TW (1) | TWI501254B (ja) |
WO (1) | WO2013052080A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
EP2766928A1 (en) * | 2011-10-03 | 2014-08-20 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
KR101894823B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 |
TWI501254B (zh) | 2011-10-03 | 2015-09-21 | Invensas Corp | 用於具有正交窗之多晶粒導線結合總成之短線最小化 |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9123555B2 (en) * | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
KR102354986B1 (ko) * | 2015-07-08 | 2022-01-24 | 삼성전자주식회사 | 솔리드 스테이트 드라이브 |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
JP6543129B2 (ja) | 2015-07-29 | 2019-07-10 | ルネサスエレクトロニクス株式会社 | 電子装置 |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US11171114B2 (en) * | 2015-12-02 | 2021-11-09 | Intel Corporation | Die stack with cascade and vertical connections |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US9984992B2 (en) * | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
US10217721B2 (en) * | 2017-05-05 | 2019-02-26 | Apple Inc. | Dual-sided memory module with channels aligned in opposition |
KR20220023087A (ko) * | 2020-08-20 | 2022-03-02 | 에스케이하이닉스 주식회사 | 복수의 단위 캐패시터들을 가진 디커플링 소자를 포함하는 저장 장치 |
US11803471B2 (en) | 2021-08-23 | 2023-10-31 | Apple Inc. | Scalable system on a chip |
Family Cites Families (254)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3670208A (en) | 1970-07-13 | 1972-06-13 | Logic Dynamics Inc | Microelectronic package, buss strip and printed circuit base assembly |
US5163024A (en) | 1983-12-30 | 1992-11-10 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
US5210639A (en) | 1983-12-30 | 1993-05-11 | Texas Instruments, Inc. | Dual-port memory with inhibited random access during transfer cycles with serial access |
US4747081A (en) | 1983-12-30 | 1988-05-24 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
JPH0115997Y2 (ja) | 1984-11-27 | 1989-05-11 | ||
JPS63232389A (ja) | 1987-03-20 | 1988-09-28 | 株式会社日立製作所 | 面実装パツケ−ジの配線方式 |
JPS641257A (en) | 1987-06-23 | 1989-01-05 | Fujitsu Ltd | Semiconductor device |
US5148266A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5679977A (en) | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5369552A (en) | 1992-07-14 | 1994-11-29 | Ncr Corporation | Multi-chip module with multiple compartments |
US5731633A (en) | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
JPH07147386A (ja) * | 1993-09-29 | 1995-06-06 | Toshiba Micro Electron Kk | 半導体装置とその製造方法およびそれに用いる器具 |
JPH0823149A (ja) | 1994-05-06 | 1996-01-23 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US6177636B1 (en) | 1994-12-29 | 2001-01-23 | Tessera, Inc. | Connection components with posts |
SE509201C2 (sv) | 1994-07-20 | 1998-12-14 | Sandvik Ab | Aluminiumoxidbelagt verktyg |
JP3487524B2 (ja) | 1994-12-20 | 2004-01-19 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US5929517A (en) | 1994-12-29 | 1999-07-27 | Tessera, Inc. | Compliant integrated circuit package and method of fabricating the same |
JPH11505957A (ja) | 1995-05-26 | 1999-05-25 | ランバス・インコーポレーテッド | 半導体チップ用のチップ・ソケット・アセンブリおよびチップ・ファイル・アセンブリ |
JP3869045B2 (ja) | 1995-11-09 | 2007-01-17 | 株式会社日立製作所 | 半導体記憶装置 |
US5696031A (en) | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
TW312044B (en) | 1996-02-23 | 1997-08-01 | Mitsubishi Electric Corp | The semiconductor package |
JPH09237800A (ja) | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体装置 |
US6460245B1 (en) | 1996-03-07 | 2002-10-08 | Tessera, Inc. | Method of fabricating semiconductor chip assemblies |
JP2891665B2 (ja) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US20040061220A1 (en) | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
EP0901695A4 (en) | 1996-05-24 | 2000-04-12 | Tessera Inc | CONNECTORS FOR MICROELECTRONIC ELEMENTS |
US6130116A (en) | 1996-12-13 | 2000-10-10 | Tessera, Inc. | Method of encapsulating a microelectronic assembly utilizing a barrier |
US6323436B1 (en) | 1997-04-08 | 2001-11-27 | International Business Machines Corporation | High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer |
JP3335575B2 (ja) | 1997-06-06 | 2002-10-21 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JPH1143503A (ja) | 1997-07-25 | 1999-02-16 | Nippon Mektron Ltd | 変性アクリル系ゴムの製造法 |
JPH1187640A (ja) * | 1997-09-09 | 1999-03-30 | Hitachi Ltd | 半導体装置および電子装置 |
US6525414B2 (en) | 1997-09-16 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a wiring board and semiconductor elements mounted thereon |
US5899705A (en) | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
US6343019B1 (en) | 1997-12-22 | 2002-01-29 | Micron Technology, Inc. | Apparatus and method of stacking die on a substrate |
US6742098B1 (en) | 2000-10-03 | 2004-05-25 | Intel Corporation | Dual-port buffer-to-memory interface |
US6261867B1 (en) | 1998-03-13 | 2001-07-17 | Stratedge Corporation | Method of making a package for microelectronic devices using iron oxide as a bonding agent |
US6197665B1 (en) | 1998-04-15 | 2001-03-06 | Tessera, Inc. | Lamination machine and method to laminate a coverlay to a microelectronic package |
US5949700A (en) | 1998-05-26 | 1999-09-07 | International Business Machines Corporation | Five square vertical dynamic random access memory cell |
US6297960B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Heat sink with alignment and retaining features |
JP3420703B2 (ja) | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
JP3179420B2 (ja) | 1998-11-10 | 2001-06-25 | 日本電気株式会社 | 半導体装置 |
JP3490314B2 (ja) | 1998-12-24 | 2004-01-26 | シャープ株式会社 | マルチチップ型半導体装置 |
US6461895B1 (en) | 1999-01-05 | 2002-10-08 | Intel Corporation | Process for making active interposer for high performance packaging applications |
US6815251B1 (en) | 1999-02-01 | 2004-11-09 | Micron Technology, Inc. | High density modularity for IC's |
US6856013B1 (en) | 1999-02-19 | 2005-02-15 | Micron Technology, Inc. | Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit |
JP3914651B2 (ja) | 1999-02-26 | 2007-05-16 | エルピーダメモリ株式会社 | メモリモジュールおよびその製造方法 |
JP2000315776A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
US6376769B1 (en) | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
JP2000340737A (ja) | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体パッケージとその実装体 |
KR100393095B1 (ko) | 1999-06-12 | 2003-07-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지와 그 제조방법 |
US6252264B1 (en) | 1999-07-30 | 2001-06-26 | International Business Machines Corporation | Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips |
JP2001053243A (ja) | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 半導体記憶装置とメモリモジュール |
SG83742A1 (en) | 1999-08-17 | 2001-10-16 | Micron Technology Inc | Multi-chip module with extension |
US6255899B1 (en) | 1999-09-01 | 2001-07-03 | International Business Machines Corporation | Method and apparatus for increasing interchip communications rates |
US6307769B1 (en) | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
JP2001203318A (ja) | 1999-12-17 | 2001-07-27 | Texas Instr Inc <Ti> | 複数のフリップチップを備えた半導体アセンブリ |
US6710446B2 (en) | 1999-12-30 | 2004-03-23 | Renesas Technology Corporation | Semiconductor device comprising stress relaxation layers and method for manufacturing the same |
JP3768761B2 (ja) | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2001223324A (ja) | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US6713854B1 (en) | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
JP3967133B2 (ja) | 2000-03-21 | 2007-08-29 | 三菱電機株式会社 | 半導体装置及び電子機器の製造方法 |
US6518794B2 (en) | 2000-04-24 | 2003-02-11 | International Business Machines Corporation | AC drive cross point adjust method and apparatus |
US6384473B1 (en) | 2000-05-16 | 2002-05-07 | Sandia Corporation | Microelectronic device package with an integral window |
TW445608B (en) | 2000-05-19 | 2001-07-11 | Siliconware Precision Industries Co Ltd | Semiconductor package and manufacturing method thereof of lead frame without flashing |
JP2001339043A (ja) | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置及びそれを用いた半導体モジュール |
US6462423B1 (en) | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Flip-chip with matched lines and ground plane |
US6577004B1 (en) | 2000-08-31 | 2003-06-10 | Micron Technology, Inc. | Solder ball landpad design to improve laminate performance |
JP2002076252A (ja) | 2000-08-31 | 2002-03-15 | Nec Kyushu Ltd | 半導体装置 |
JP3874062B2 (ja) * | 2000-09-05 | 2007-01-31 | セイコーエプソン株式会社 | 半導体装置 |
US6980184B1 (en) | 2000-09-27 | 2005-12-27 | Alien Technology Corporation | Display devices and integrated circuits |
JP2002118199A (ja) | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
US6658530B1 (en) | 2000-10-12 | 2003-12-02 | Sun Microsystems, Inc. | High-performance memory module |
DE10055001A1 (de) | 2000-11-07 | 2002-05-16 | Infineon Technologies Ag | Speicheranordnung mit einem zentralen Anschlussfeld |
JP4608763B2 (ja) | 2000-11-09 | 2011-01-12 | 日本電気株式会社 | 半導体装置 |
US20020122902A1 (en) | 2000-11-30 | 2002-09-05 | Tetsuji Ueda | Blank for an optical member as well as vessel and method of producing the same |
US6628528B2 (en) | 2000-11-30 | 2003-09-30 | Theodore Zale Schoenborn | Current sharing in memory packages |
US6798044B2 (en) | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6528408B2 (en) | 2001-05-21 | 2003-03-04 | Micron Technology, Inc. | Method for bumped die and wire bonded board-on-chip package |
DE10126310B4 (de) | 2001-05-30 | 2006-05-18 | Infineon Technologies Ag | Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung |
KR100415281B1 (ko) | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
JP5004385B2 (ja) * | 2001-08-03 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体メモリチップとそれを用いた半導体メモリ装置 |
DE10139085A1 (de) | 2001-08-16 | 2003-05-22 | Infineon Technologies Ag | Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung |
AU2002337834A1 (en) | 2001-10-09 | 2003-04-22 | Tessera, Inc. | Stacked packages |
US6977440B2 (en) | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
US6831301B2 (en) | 2001-10-15 | 2004-12-14 | Micron Technology, Inc. | Method and system for electrically coupling a chip to chip package |
KR100454123B1 (ko) | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
US6692987B2 (en) | 2001-12-12 | 2004-02-17 | Micron Technology, Inc. | BOC BGA package for die with I-shaped bond pad layout |
SG118103A1 (en) | 2001-12-12 | 2006-01-27 | Micron Technology Inc | BOC BGA package for die with I-shaped bond pad layout |
US6686819B2 (en) | 2002-02-01 | 2004-02-03 | Intel Corporation | Dual referenced microstrip |
US6982485B1 (en) | 2002-02-13 | 2006-01-03 | Amkor Technology, Inc. | Stacking structure for semiconductor chips and a semiconductor package using it |
US6740821B1 (en) | 2002-03-01 | 2004-05-25 | Micron Technology, Inc. | Selectively configurable circuit board |
JP2003264256A (ja) | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体装置 |
TW567593B (en) | 2002-03-21 | 2003-12-21 | Nanya Technology Corp | Packaging method of memory and apparatus of the same |
US7109588B2 (en) | 2002-04-04 | 2006-09-19 | Micron Technology, Inc. | Method and apparatus for attaching microelectronic substrates and support members |
KR100460063B1 (ko) | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
US6906415B2 (en) | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
JP2004063767A (ja) | 2002-07-29 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
DE10234951B4 (de) | 2002-07-31 | 2009-01-02 | Qimonda Ag | Verfahren zur Herstellung von Halbleiterschaltungsmodulen |
US6765288B2 (en) | 2002-08-05 | 2004-07-20 | Tessera, Inc. | Microelectronic adaptors, assemblies and methods |
US7294928B2 (en) | 2002-09-06 | 2007-11-13 | Tessera, Inc. | Components, methods and assemblies for stacked packages |
JP4221238B2 (ja) | 2002-09-26 | 2009-02-12 | エルピーダメモリ株式会社 | メモリモジュール |
JP2004128155A (ja) | 2002-10-01 | 2004-04-22 | Renesas Technology Corp | 半導体パッケージ |
JP3742051B2 (ja) | 2002-10-31 | 2006-02-01 | エルピーダメモリ株式会社 | メモリモジュール、メモリチップ、及びメモリシステム |
TWI221664B (en) | 2002-11-07 | 2004-10-01 | Via Tech Inc | Structure of chip package and process thereof |
US7550842B2 (en) | 2002-12-12 | 2009-06-23 | Formfactor, Inc. | Integrated circuit assembly |
DE10259221B4 (de) | 2002-12-17 | 2007-01-25 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
JP2004221215A (ja) | 2003-01-14 | 2004-08-05 | Renesas Technology Corp | 半導体装置 |
US6876088B2 (en) | 2003-01-16 | 2005-04-05 | International Business Machines Corporation | Flex-based IC package construction employing a balanced lamination |
US6961259B2 (en) | 2003-01-23 | 2005-11-01 | Micron Technology, Inc. | Apparatus and methods for optically-coupled memory systems |
US6879028B2 (en) | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
JP4072505B2 (ja) | 2003-02-28 | 2008-04-09 | エルピーダメモリ株式会社 | 積層型半導体パッケージ |
TW200419752A (en) | 2003-03-18 | 2004-10-01 | United Test Ct Inc | Semiconductor package with heat sink |
US7102217B2 (en) | 2003-04-09 | 2006-09-05 | Micron Technology, Inc. | Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same |
JP3940694B2 (ja) | 2003-04-18 | 2007-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4419049B2 (ja) | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
JP4046026B2 (ja) | 2003-06-27 | 2008-02-13 | 株式会社日立製作所 | 半導体装置 |
US7145226B2 (en) | 2003-06-30 | 2006-12-05 | Intel Corporation | Scalable microelectronic package using conductive risers |
US7183643B2 (en) | 2003-11-04 | 2007-02-27 | Tessera, Inc. | Stacked packages and systems incorporating the same |
KR101218011B1 (ko) | 2003-11-08 | 2013-01-02 | 스태츠 칩팩, 엘티디. | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 |
US7061121B2 (en) | 2003-11-12 | 2006-06-13 | Tessera, Inc. | Stacked microelectronic assemblies with central contacts |
US7989940B2 (en) * | 2003-12-19 | 2011-08-02 | Tessera, Inc. | System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures |
US7262507B2 (en) | 2003-12-26 | 2007-08-28 | Nec Electronics Corporation | Semiconductor-mounted device and method for producing same |
US7181584B2 (en) | 2004-02-05 | 2007-02-20 | Micron Technology, Inc. | Dynamic command and/or address mirroring system and method for memory modules |
JP4119866B2 (ja) | 2004-05-12 | 2008-07-16 | 富士通株式会社 | 半導体装置 |
JP4647243B2 (ja) | 2004-05-24 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4543755B2 (ja) | 2004-05-31 | 2010-09-15 | パナソニック株式会社 | 半導体集積回路 |
KR20050119414A (ko) | 2004-06-16 | 2005-12-21 | 삼성전자주식회사 | 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 |
US7260691B2 (en) | 2004-06-30 | 2007-08-21 | Intel Corporation | Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins |
JP4865197B2 (ja) | 2004-06-30 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4058642B2 (ja) | 2004-08-23 | 2008-03-12 | セイコーエプソン株式会社 | 半導体装置 |
US6943057B1 (en) | 2004-08-31 | 2005-09-13 | Stats Chippac Ltd. | Multichip module package and fabrication method |
US7324352B2 (en) | 2004-09-03 | 2008-01-29 | Staktek Group L.P. | High capacity thin module system and method |
DE102004049356B4 (de) | 2004-10-08 | 2006-06-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
US20060081983A1 (en) | 2004-10-14 | 2006-04-20 | Giles Humpston | Wafer level microelectronic packaging with double isolation |
US20060087013A1 (en) | 2004-10-21 | 2006-04-27 | Etron Technology, Inc. | Stacked multiple integrated circuit die package assembly |
TWI256092B (en) | 2004-12-02 | 2006-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
JP2006172122A (ja) | 2004-12-15 | 2006-06-29 | Toshiba Corp | カード状記憶装置 |
JP4674850B2 (ja) | 2005-02-25 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100615606B1 (ko) | 2005-03-15 | 2006-08-25 | 삼성전자주식회사 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
JP4707446B2 (ja) | 2005-04-26 | 2011-06-22 | 富士通セミコンダクター株式会社 | 半導体装置 |
KR101070913B1 (ko) | 2005-05-19 | 2011-10-06 | 삼성테크윈 주식회사 | 반도체 칩 적층 패키지 |
US7414312B2 (en) | 2005-05-24 | 2008-08-19 | Kingston Technology Corp. | Memory-module board layout for use with memory chips of different data widths |
US7402911B2 (en) | 2005-06-28 | 2008-07-22 | Infineon Technologies Ag | Multi-chip device and method for producing a multi-chip device |
US7414917B2 (en) | 2005-07-29 | 2008-08-19 | Infineon Technologies | Re-driving CAwD and rD signal lines |
WO2007040229A1 (ja) | 2005-10-03 | 2007-04-12 | Rohm Co., Ltd. | 半導体装置 |
US7372169B2 (en) | 2005-10-11 | 2008-05-13 | Via Technologies, Inc. | Arrangement of conductive pads on grid array package and on circuit board |
JP4906047B2 (ja) * | 2005-11-28 | 2012-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI279897B (en) | 2005-12-23 | 2007-04-21 | Phoenix Prec Technology Corp | Embedded semiconductor chip structure and method for fabricating the same |
US20080185705A1 (en) | 2005-12-23 | 2008-08-07 | Tessera, Inc. | Microelectronic packages and methods therefor |
US20070187836A1 (en) | 2006-02-15 | 2007-08-16 | Texas Instruments Incorporated | Package on package design a combination of laminate and tape substrate, with back-to-back die combination |
KR20070088177A (ko) | 2006-02-24 | 2007-08-29 | 삼성테크윈 주식회사 | 반도체 패키지 및 그 제조 방법 |
US7368319B2 (en) | 2006-03-17 | 2008-05-06 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
US20070241441A1 (en) | 2006-04-17 | 2007-10-18 | Stats Chippac Ltd. | Multichip package system |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
JP5026736B2 (ja) | 2006-05-15 | 2012-09-19 | パナソニックヘルスケア株式会社 | 冷凍装置 |
US7535110B2 (en) | 2006-06-15 | 2009-05-19 | Marvell World Trade Ltd. | Stack die packages |
JP2007013146A (ja) * | 2006-06-26 | 2007-01-18 | Renesas Technology Corp | 半導体集積回路装置 |
JP4362784B2 (ja) * | 2006-07-06 | 2009-11-11 | エルピーダメモリ株式会社 | 半導体装置 |
SG139573A1 (en) * | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
US7793043B2 (en) | 2006-08-24 | 2010-09-07 | Hewlett-Packard Development Company, L.P. | Buffered memory architecture |
DE102006042775B3 (de) | 2006-09-12 | 2008-03-27 | Qimonda Ag | Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls |
JP4791924B2 (ja) | 2006-09-22 | 2011-10-12 | 株式会社東芝 | 半導体記憶装置 |
US7472477B2 (en) | 2006-10-12 | 2009-01-06 | International Business Machines Corporation | Method for manufacturing a socket that compensates for differing coefficients of thermal expansion |
US20080088030A1 (en) | 2006-10-16 | 2008-04-17 | Formfactor, Inc. | Attaching and interconnecting dies to a substrate |
US7719121B2 (en) | 2006-10-17 | 2010-05-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
JP4389228B2 (ja) | 2006-11-29 | 2009-12-24 | エルピーダメモリ株式会社 | メモリモジュール |
US7692278B2 (en) | 2006-12-20 | 2010-04-06 | Intel Corporation | Stacked-die packages with silicon vias and surface activated bonding |
US7518226B2 (en) | 2007-02-06 | 2009-04-14 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer |
JP2008198841A (ja) | 2007-02-14 | 2008-08-28 | Elpida Memory Inc | 半導体装置 |
KR101257912B1 (ko) | 2007-02-14 | 2013-04-24 | 삼성전자주식회사 | 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법 |
CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
JP4751351B2 (ja) * | 2007-02-20 | 2011-08-17 | 株式会社東芝 | 半導体装置とそれを用いた半導体モジュール |
JP4913640B2 (ja) | 2007-03-19 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7644216B2 (en) | 2007-04-16 | 2010-01-05 | International Business Machines Corporation | System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment |
TW200842998A (en) | 2007-04-18 | 2008-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor device and manufacturing method thereof |
US7696629B2 (en) | 2007-04-30 | 2010-04-13 | Chipmos Technology Inc. | Chip-stacked package structure |
SG148054A1 (en) | 2007-05-17 | 2008-12-31 | Micron Technology Inc | Semiconductor packages and method for fabricating semiconductor packages with discrete components |
TWI335055B (en) | 2007-06-29 | 2010-12-21 | Chipmos Technologies Inc | Chip-stacked package structure |
US7906853B2 (en) | 2007-09-06 | 2011-03-15 | Micron Technology, Inc. | Package structure for multiple die stack |
KR20090043898A (ko) | 2007-10-30 | 2009-05-07 | 삼성전자주식회사 | 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템 |
US10074553B2 (en) | 2007-12-03 | 2018-09-11 | STATS ChipPAC Pte. Ltd. | Wafer level package integration and method |
US9460951B2 (en) | 2007-12-03 | 2016-10-04 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of wafer level package integration |
JP5497266B2 (ja) | 2008-01-31 | 2014-05-21 | ピーエスフォー ルクスコ エスエイアールエル | 半導体モジュール、基板および配線方法 |
JP5207868B2 (ja) | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWM338433U (en) | 2008-02-14 | 2008-08-11 | Orient Semiconductor Elect Ltd | Multi-chip package structure |
JP2009200101A (ja) | 2008-02-19 | 2009-09-03 | Liquid Design Systems:Kk | 半導体チップ及び半導体装置 |
US8228679B2 (en) | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
TWI362732B (en) | 2008-04-07 | 2012-04-21 | Nanya Technology Corp | Multi-chip stack package |
US8008764B2 (en) | 2008-04-28 | 2011-08-30 | International Business Machines Corporation | Bridges for interconnecting interposers in multi-chip integrated circuits |
US7855445B2 (en) | 2008-04-29 | 2010-12-21 | Silicon Laboratories, Inc. | Circuit device including rotated stacked die |
US8264085B2 (en) | 2008-05-05 | 2012-09-11 | Infineon Technologies Ag | Semiconductor device package interconnections |
US7838975B2 (en) | 2008-05-27 | 2010-11-23 | Mediatek Inc. | Flip-chip package with fan-out WLCSP |
US7745920B2 (en) | 2008-06-10 | 2010-06-29 | Micron Technology, Inc. | Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices |
US8276269B2 (en) | 2008-06-20 | 2012-10-02 | Intel Corporation | Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same |
JP2010056139A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | 積層型半導体装置 |
KR101479461B1 (ko) | 2008-10-14 | 2015-01-06 | 삼성전자주식회사 | 적층 패키지 및 이의 제조 방법 |
JP5056718B2 (ja) | 2008-10-16 | 2012-10-24 | 株式会社デンソー | 電子装置の製造方法 |
KR20100046760A (ko) * | 2008-10-28 | 2010-05-07 | 삼성전자주식회사 | 반도체 패키지 |
JP2010147070A (ja) | 2008-12-16 | 2010-07-01 | Elpida Memory Inc | 半導体装置 |
US7839163B2 (en) | 2009-01-22 | 2010-11-23 | International Business Machines Corporation | Programmable through silicon via |
TWM363079U (en) | 2009-03-24 | 2009-08-11 | Xintec Inc | Semiconductor device and layout structure for array package |
TWM398313U (en) | 2009-03-27 | 2011-02-11 | Molex Inc | Microelectronic component support with reinforced structure |
TWI401785B (zh) * | 2009-03-27 | 2013-07-11 | Chipmos Technologies Inc | 多晶片堆疊封裝 |
WO2010120310A1 (en) | 2009-04-17 | 2010-10-21 | Hewlett-Packard Company | Method and system for reducing trace length and capacitance in a large memory footprint background |
KR101601847B1 (ko) | 2009-05-21 | 2016-03-09 | 삼성전자주식회사 | 반도체 패키지 |
JP2010278318A (ja) | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
JP2010282510A (ja) | 2009-06-05 | 2010-12-16 | Elpida Memory Inc | メモリモジュール |
JP5635247B2 (ja) * | 2009-08-20 | 2014-12-03 | 富士通株式会社 | マルチチップモジュール |
JP5593053B2 (ja) | 2009-10-09 | 2014-09-17 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
TWI390645B (zh) | 2009-10-22 | 2013-03-21 | Powertech Technology Inc | 背對背晶片組堆疊的封裝方法與構造 |
US8304286B2 (en) | 2009-12-11 | 2012-11-06 | Stats Chippac Ltd. | Integrated circuit packaging system with shielded package and method of manufacture thereof |
US8508954B2 (en) | 2009-12-17 | 2013-08-13 | Samsung Electronics Co., Ltd. | Systems employing a stacked semiconductor package |
JP2011155203A (ja) | 2010-01-28 | 2011-08-11 | Elpida Memory Inc | 半導体装置 |
US8907457B2 (en) * | 2010-02-08 | 2014-12-09 | Micron Technology, Inc. | Microelectronic devices with through-substrate interconnects and associated methods of manufacturing |
US8395195B2 (en) | 2010-02-09 | 2013-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-notched SiGe FinFET formation using condensation |
US8847376B2 (en) | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
TWI533412B (zh) | 2010-08-13 | 2016-05-11 | 金龍國際公司 | 半導體元件封裝結構及其形成方法 |
WO2012019909A1 (de) | 2010-08-13 | 2012-02-16 | Tesa Se | Verfahren zur kapselung einer elektronischen anordnung |
US8378478B2 (en) | 2010-11-24 | 2013-02-19 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts |
JP4979097B2 (ja) | 2010-12-06 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | マルチチップモジュール |
KR101118711B1 (ko) | 2010-12-17 | 2012-03-12 | 테세라, 인코포레이티드 | 중앙 콘택을 구비한 적층형 마이크로전자 조립체 |
KR101061531B1 (ko) | 2010-12-17 | 2011-09-01 | 테세라 리써치 엘엘씨 | 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체 |
US9143140B2 (en) | 2011-02-15 | 2015-09-22 | Cavium, Inc. | Multi-function delay locked loop |
US8466544B2 (en) | 2011-02-25 | 2013-06-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP |
US9171792B2 (en) | 2011-02-28 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages having a side-by-side device arrangement and stacking functionality |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8890304B2 (en) | 2011-06-08 | 2014-11-18 | Tessera, Inc. | Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material |
US9117811B2 (en) | 2011-06-13 | 2015-08-25 | Tessera, Inc. | Flip chip assembly and process with sintering material on metal bumps |
KR20130005465A (ko) | 2011-07-06 | 2013-01-16 | 삼성전자주식회사 | 반도체 스택 패키지 장치 |
US8421237B2 (en) | 2011-07-07 | 2013-04-16 | Cisco Technology, Inc. | Stacked memory layers having multiple orientations and through-layer interconnects |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
TWI501254B (zh) | 2011-10-03 | 2015-09-21 | Invensas Corp | 用於具有正交窗之多晶粒導線結合總成之短線最小化 |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8436457B2 (en) | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
US8653646B2 (en) | 2011-10-03 | 2014-02-18 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
KR101894823B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
EP2766928A1 (en) | 2011-10-03 | 2014-08-20 | Invensas Corporation | Stub minimization with terminal grids offset from center of package |
TWM426922U (en) | 2011-11-08 | 2012-04-11 | Wistron Neweb Corp | Memory card connector |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8902680B2 (en) | 2013-01-23 | 2014-12-02 | Micron Technology, Inc. | Identifying stacked dice |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
-
2012
- 2012-10-03 TW TW101136576A patent/TWI501254B/zh not_active IP Right Cessation
- 2012-10-03 KR KR1020147012149A patent/KR20140085497A/ko not_active Application Discontinuation
- 2012-10-03 JP JP2014534530A patent/JP5947904B2/ja not_active Expired - Fee Related
- 2012-10-03 WO PCT/US2012/000425 patent/WO2013052080A1/en active Application Filing
- 2012-10-03 EP EP12794789.3A patent/EP2769409A1/en not_active Withdrawn
-
2013
- 2013-04-09 US US13/859,271 patent/US8670261B2/en not_active Expired - Fee Related
-
2014
- 2014-03-06 US US14/199,169 patent/US9224431B2/en not_active Expired - Fee Related
-
2015
- 2015-12-08 US US14/962,734 patent/US9530458B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014529201A5 (ja) | ||
US8203204B2 (en) | Stacked semiconductor package | |
US10229900B2 (en) | Semiconductor memory device including stacked chips and memory module having the same | |
US7066741B2 (en) | Flexible circuit connector for stacked chip module | |
JP2015503214A5 (ja) | ||
JP2014528652A5 (ja) | ||
JP2014528650A5 (ja) | ||
US9159664B2 (en) | Semiconductor device | |
JP2014529202A5 (ja) | ||
US11682627B2 (en) | Semiconductor package including an interposer | |
CN104779218A (zh) | 芯片封装结构 | |
US8004848B2 (en) | Stack module, card including the stack module, and system including the stack module | |
JP2014528648A5 (ja) | ||
US10658350B2 (en) | Semiconductor package | |
KR101407614B1 (ko) | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 | |
JP2014535165A5 (ja) | ||
US20240186293A1 (en) | Semiconductor package having chip stack | |
WO2016070441A1 (zh) | 印刷电路板 | |
TW201347120A (zh) | 半導體晶片,具有該半導體晶片之半導體包裝,以及使用該半導體包裝之疊層半導體封裝 | |
JP2015501532A5 (ja) | ||
JP6432623B2 (ja) | 積層モジュール、積層方法、冷却給電機構、積層モジュール搭載基板 | |
US8508044B2 (en) | Semiconductor package, semiconductor device, and semiconductor module | |
JP2019047025A (ja) | 半導体装置 | |
CN202487567U (zh) | 基于pcb板的固态存储装置 | |
KR20210132363A (ko) | 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지 |