KR100615606B1 - 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 - Google Patents

메모리 모듈 및 이 모듈의 신호 라인 배치 방법 Download PDF

Info

Publication number
KR100615606B1
KR100615606B1 KR1020050021552A KR20050021552A KR100615606B1 KR 100615606 B1 KR100615606 B1 KR 100615606B1 KR 1020050021552 A KR1020050021552 A KR 1020050021552A KR 20050021552 A KR20050021552 A KR 20050021552A KR 100615606 B1 KR100615606 B1 KR 100615606B1
Authority
KR
South Korea
Prior art keywords
contact
signal
same
same signal
signal applying
Prior art date
Application number
KR1020050021552A
Other languages
English (en)
Inventor
윤칠남
김광섭
김도형
이재준
고기현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050021552A priority Critical patent/KR100615606B1/ko
Priority to US11/357,500 priority patent/US7390973B2/en
Priority to JP2006071647A priority patent/JP5052801B2/ja
Priority to TW095108720A priority patent/TWI303437B/zh
Application granted granted Critical
Publication of KR100615606B1 publication Critical patent/KR100615606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 메모리 모듈 및 이 모듈의 신호 라인 배치 방법을 공개한다. 이 모듈은 양면에 미러 형태로 탑재되는 메모리 칩들, 및 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하고, 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 형성되고, 타면과 일면을 접속하는 비아를 구비하고, 타면으로 인가되는 신호를 접촉 공통점에 연결하고, 접촉 공통점과 타면의 동일 신호 인가 접촉 패드를 연결하고, 접촉 공통점을 타면에 형성된 비아로 연결하고, 일면에 형성된 비아와 일면의 동일 신호 인가 접촉 패드를 연결하고, 접촉 공통점은 접촉 공통점으로부터 일면과 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하는 지점에 위치하는 것을 특징으로 한다. 따라서, 미러 형태로 배치되는 동일 신호 인가 볼들이 접촉되는 패드들로 인가되는 신호를 전송하기 위한 비아의 배치가 자유로와 이 비아의 주변으로 배치되는 신호 라인들의 배치가 용이하며, 비아를 통하여 동일 신호를 전송하는 신호 라인들이 분기되는 것이 아니라, 별도의 접촉 공통점을 통하여 일면의 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일해지도록 신호 라인들이 분기되기 때문에 신호 전송 시간 및 특성을 최적화할 수 있다.

Description

메모리 모듈 및 이 모듈의 신호 라인 배치 방법{Memory module and signal line arrangement method of the same}
도1은 종래의 메모리 모듈의 일예의 구성을 나타내는 것이다.
도2a, b는 종래의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 일예를 나타내는 것이다.
도3a, b는 종래의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 다른 예를 나타내는 것이다.
도4a, b는 본 발명의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 실시예를 나타내는 것이다.
본 발명은 메모리 모듈에 관한 것으로, 특히 양면에 메모리 칩들을 탑재하는 메모리 모듈 및 이 모듈의 신호 라인 배치 방법에 관한 것이다.
메모리 모듈은 인쇄 회로 기판과 메모리 칩들로 이루어지며, 양면에 탑재되는 메모리 칩들은 인쇄 회로 기판위에 미러 형태로 배치된다. 즉, 인쇄 회로 기판의 양면에 탑재되는 메모리 칩들의 동일 신호 인가 볼(핀)들이 양면에 미러 형태로 배치된다.
종래의 메모리 모듈의 일예의 신호 라인 배치 방법은 양면에 미러 형태로 배치되는 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 중간 위치에 비아를 형성하고, 비아로부터 일면의 동일 신호 인가 볼로 신호 라인을 연결하고, 비아로부터 타면의 동일 신호 인가 볼로 신호 라인을 연결하는 것이다.
그러나, 이 방법은 비아가 양면에 미러 형태로 배치되는 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 중간에 위치하여야 하기 때문에 이 비아의 주변에 배치되는 신호 라인들을 배치하는 데에 공간적인 제약이 있게 된다. 또한, 이 방법은 비아를 통과하는 시간을 고려하지 않았기 때문에 양면에 미러 형태로 배치되는 동일 신호 인가 볼(핀)들이 접촉되는 패드들까지의 신호 전송 시간이 달라 고주파수로 동작하는 신호의 전송시에 신호의 왜곡이 발생하게 된다.
종래의 메모리 모듈의 다른 예의 신호 라인 배치 방법은 미러 형태로 배치되는 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 중간 위치에 비아를 형성하지 않고, 이 비아의 주변에 배치되는 신호 라인들의 배치에 따라 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 어느 하나의 패드가 배치된 측으로 치우쳐서 배치한다. 그리고, 이 비아로부터 양면에 배치되는 동일 신호 인가 볼(핀)들까지의 신호 라인의 길이가 같아지게 배치하는 것이다. 즉, 이 비아로부터 일면에 배치되는 동일 신호 인가 볼(핀)이 접촉되는 패드까지의 신호 라인과 이 바아로부터 타면에 배치되는 동일 신호 인가 볼(핀)이 접촉되는 패드까지의 신호 라인의 길이가 같아지게 하기 위하여 하나의 신호 라인 직선으로, 다른 하나의 신호 라인은 구부려서 배치하는 것이다.
따라서, 이 방법은 비아로부터 양면에 배치되는 동일 신호 인가 볼들로의 신호 라인의 길이가 같아지게 되어 동일한 시점에 신호가 전송될 수 있으며, 이 비아의 주변에 배치되는 신호 라인들을 배치하는 데에 효과적이다. 그러나, 이 방법은 비아가 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 어느 하나의 패드로 치우쳐서 배치되기 때문에 비아로부터 패드까지의 신호 라인의 길이가 길어지게 된다. 따라서, 이 방법은 동일 신호 인가 볼(핀)들의 중간 위치에 비아를 배치하는 방법에 비해서 고주파수로 동작하는 신호를 전송하기에 적합한 방법이 될 수 없다는 문제가 있다. 또한, 첫 번째 방법과 마찬가지로, 비아를 통과하는 시간을 고려하지 않았지 때문에 양면에 미러 형태로 배치되는 동일 신호 인가 볼(핀)들이 접촉되는 패드들까지의 신호 전송 시간이 달라 고주파수로 동작하는 신호를 전송시에 신호의 왜곡이 발생하게 된다.
본 발명의 목적은 동일 신호 인가 볼(핀)들이 접촉되는 패드들의 어느 하나의 패드로 치우쳐서 비아를 배치하더라도 고주파수로 동작하는 신호를 효과적으로 전송할 수 있는 메모리 모듈을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 메모리 모듈의 신호 라인 배치 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 메모리 모듈은 양면에 미러 형태로 탑재되는 메모리 칩들, 및 상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면 에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하고, 상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 형성되고, 상기 타면과 일면의 신호 라인을 연결하는 비아를 구비하고, 상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 한다.
상기 접촉 공통점은 상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 한다. 이를 위하여 상기 접촉 공통점은 상기 비아와 상기 타면의 동일 신호 인가 접촉 패드사이에 배치되는 것을 특징으로 한다.
상기 인쇄 회로 기판은 적어도 4개이상의 층으로 이루어지는 것을 특징으로 한다.
그리고, 상기 타면의 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이와 상기 타면의 접촉 공통점으로부터 상기 타면의 비아까지의 신호 라인의 길이, 상기 타면의 비아로부터 상기 일면의 비아까지의 신호 라인의 길이, 및 상기 일면의 비아로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이를 합한 신호 라인의 길이가 동일한 것을 특징으로 하고, 상기 비아의 주변에 고주파수로 전송되는 신호를 전송하기 위한 신호 라인들이 배치 되는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 메모리 모듈의 신호 라인 배치 방법은 양면에 미러 형태로 탑재되는 메모리 칩들, 및 상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하는 메모리 모듈의 신호 라인 배치 방법에 있어서, 상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 상기 타면과 일면의 신호 라인을 연결하는 비아를 형성하고, 상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 한다.
상기 접촉 공통점을 상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 메모리 모듈 및 이 모듈의 신호 라인 배치 방법을 설명하기 전에 종래의 메모리 모듈 및 이 모듈의 신호 라인 배치 방법을 설명하면 다음과 같다.
도1은 종래의 메모리 모듈의 일예의 구성을 나타내는 것으로, 메모리 모듈의 인쇄 회로 기판이 n개의 층들(100-1 ~ 100-n)로 이루어지고, 인쇄 회로 기판의 일면에 m개의 메모리 칩들(110-1 ~ 110-m)이 탑재되고, 인쇄 회로 기판의 타면에 m개의 메모리 칩들(110-1 ~ 110-m)과 마주보면서 미러 형태로 배치되는 m개의 메모리 칩들(120-1 ~ 120-m)이 탑재된다. 인쇄 회로 기판의 일면은 n개의 층들(100-1 ~ 100-n)의 1층의 기판(100-1)의 일면을 말하며, 타면은 n개의 층들(100-1 ~ 100-n)의 n층의 기판(100-n)의 타면을 말한다.
그리고, 인쇄 회로 기판은 n개의 층, 예를 들면, 4개의 층 또는 6개이상의 층으로 이루어질 수 있으며, 만일 4개의 층으로 구성되면 도시되지 않은 2개의 층의 하나의 층은 전원전압이 인가되는 층, 나머지 층은 접지전압이 인가되는 층일 수 있다. 만일 6층으로 구성되면 도시되지 않은 4개의 층중 2개의 층의 하나의 층은 전원전압이 인가되는 층, 나머지 층은 접지전압이 인가되는 층일 수 있으며, 다른 2개의 층은 어드레스, 및 클럭신호 등이 인가되는 층일 수 있다.
도2a, b는 종래의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 일예를 나타내는 것으로, 도2a는 인쇄 회로 기판의 일면의 배치를, 도2b는 인쇄 회로 기판의 타면의 배치를 나타내는 것이다. 즉, 도2a의 배치는 도1의 인쇄 회로 기판의 1층(100-1)의 일면의 배치를, 도2b의 배치는 도1의 인쇄 회로 기판의 n층(100-n)의 타면의 배치를 나타내는 것이다.
도2a, b에서, 작은 원, 즉 1 내지 92로 표시된 것은 메모리 칩의 볼들이 접촉되는 접촉 패드들을 나타내고, 큰 원은 비아를 나타내는 것이고, 특히 V1 내지 V9로 표시된 것은 중앙에 배치되는 비아들을 나타내고, 점선으로 그려진 라인은 제 1데이터 마스킹 신호 라인을 나타낸다.
도2a, b에서, 1 내지 92로 표시된 메모리 칩의 볼들이 접촉되는 접촉 패드들을 전원전압, 접지전압, 데이터, 어드레스, 제1 및 제2데이터 마스킹 신호, 명령 신호, 및 제1 및 제2데이터 스트로우브 신호를 전송하는 패드들 일 수 있으며, 동일 번호로 표시된 메모리 칩의 볼(핀)들이 접촉되는 접촉 패드는 동일 신호를 입력하여야 한다.
도2a, b에서, P1 및 P2는 제1 및 제2데이터 마스킹 신호 인가 단자들을, P3 및 P4는 제1 및 제2데이터 스트로우브 신호 인가 단자들을, 35, 39번 볼은 제1 및 제2데이터 마스킹 신호 인가 볼들을, 54, 69번 볼은 제1 및 제2데이터 스트로우브 신호 인가 볼들을 각각 나타내는 것으로 가정하여 종래의 인쇄 회로 기판의 동일 신호 인가 볼들이 접촉되는 패드로 외부로부터 인가되는 신호 라인을 연결하는 방법을 설명하면 다음과 같다.
도2a, b에 나타낸 바와 같이, 인쇄 회로 기판의 일면에 배치되는 제1 및 제2데이터 마스킹 신호 인가 볼들이 접촉되는 패드들(35, 39) 및 제1 및 제2데이터 스트로우브 신호 인가 볼들이 접촉되는 패드들(54, 69)이 타면에 배치되는 제1 및 제2데이터 마스킹 신호 인가 볼들이 접촉되는 패드들(35, 39) 및 제1 및 제2데이터 스트로우브 신호 인가 볼들이 접촉되는 패드들(54, 69)과 미러 형태로 배치되어 있다.
미러 형태로 배치되는 제1 및 제2데이터 마스킹 신호 인가 볼들이 접촉되는 패드들(35, 39) 및 제1 및 제2데이터 스트로우브 신호 인가 볼들이 접촉되는 패드 들(54, 69)의 중간 위치에 비아들(V3, V4, V5, V6)을 형성한다.
먼저, 타면의 제1데이터 마스킹 신호 인가 단자(P1)로부터 양면에 미러 형태로 배치되는 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로의 신호 연결 방법은, 타면의 제1데이터 마스킹 신호 인가 단자(P1)로부터 타면의 비아(V3)로 제1데이터 마스킹 신호 라인(DM11)을 배치하고, 타면의 비아(V3)로부터 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM12)을 배치한다. 또한, 타면의 비아(V3)로부터 일면의 비아(V3)로 연결하고, 일면의 비아(V3)로부터 일면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM13)을 배치한다.
다음으로, 타면의 제2데이터 마스킹 신호 인가 단자(P2)로부터 양면에 미러 형태로 배치되는 제2데이터 마스킹 신호 인가 볼이 접촉되는 패드(39)로의 신호 연결 방법은 비아(V10)을 형성하고, 타면의 제2데이터 마스킹 신호 인가 단자(P2)로부터 타면의 비아(V10)로 제2데이터 마스킹 신호 라인(DM21)을 배치하고, 타면의 비아(V10)로부터 일면의 비아(V10)를 연결하고, 일면의 비아(V10)로부터 일면의 비아(V6)로 제2데이터 마스킹 신호 라인(DM22)을 배치하고, 일면의 비아(V6)로부터 일면의 제2데이터 마스킹 신호 인가 볼이 접촉되는 패드(39)로 제2데이터 마스킹 신호 라인(DM23)을 배치하고, 일면의 비아(V6)로부터 타면의 비아(V6)를 연결하고, 타면의 비아(V6)로부터 타면의 제2마스킹 신호 인가 볼이 접촉되는 패드(39)로 제2데이터 마스킹 신호 라인(DM24)을 배치한다.
그리고, 타면의 제1데이터 스트로우브 신호 인가 단자(P3)로부터 양면에 미 러 형태로 배치되는 제1데이터 스트로우브 신호 인가 볼이 접촉되는 패드(54)로의 신호 연결 방법은, 일면의 제1데이터 스트로우브 신호 인가 단자(P3)로부터 일면의 비아(V5)로 제1데이터 스트로우브 신호 라인(DQS11)을 배치하고, 일면의 비아(V5)로부터 제1데이터 스트로우브 신호 인가 볼이 접촉되는 패드(54)로 제1데이터 스트로우브 신호 라인(DQS12)을 배치한다. 또한, 일면의 비아(V5)로부터 타면의 비아(V5)로 연결하고, 타면의 비아(V5)로부터 타면의 제1데이터 스트로우브 신호 인가 볼이 접촉되는 패드(54)로 제1데이터 스트로우브 신호 라인(DQS13)을 배치한다.
마찬가지로, 타면의 제2데이터 스트로우브 신호 인가 단자(P4)로부터 양면에 미러 형태로 배치되는 제2데이터 스트로우브 신호 인가 볼이 접촉되는 패드(69)로의 신호 연결 방법은, 일면의 제2데이터 스트로우브 신호 인가 단자(P4)로부터 일면의 비아(V4)로 제2데이터 스트로우브 신호 라인(DQS21)을 배치하고, 일면의 비아(V4)로부터 일면의 제2데이터 스트로우브 신호 인가 볼이 접촉되는 패드(69)로 제2데이터 스트로우브 신호 라인(DQS22)을 배치한다. 또한, 일면의 비아(V4)로부터 타면의 비아(V4)로 연결하고, 타면의 비아(V4)로부터 타면의 제2데이터 스트로우브 신호 인가 볼이 접촉되는 패드(69)로 제2데이터 스트로우브 신호 라인(DQS23)을 배치한다.
상술한 일예의 종래의 메모리 모듈의 신호 라인 배치 방법은 미러 형태로 배치되는 동일 신호 인가 볼들이 접촉되는 패드들의 중간 위치에 비아를 형성하고, 비아로부터 일면에 배치되는 동일 신호 인가 볼이 접촉되는 패드 및 타면에 배치되는 동일 신호 인가 볼이 접촉되는 패드로 동일 신호 라인을 배치한다. 따라서, 중 간 위치에 형성된 비아로부터 양면에 미러 형태로 배치되는 동일 신호 인가 볼들까지의 신호 라인의 길이가 같아지게 된다. 따라서, 양면에 배치되는 칩들로 인가되는 신호가 동일한 시점에 인가될 수 있다. 그러나, 이 방법은 비아가 형성되는 주변에 배치되는 신호 라인들, 즉, 제1 및 제2데이터 스트로우브 신호 인가 라인들을 배치하는 데에 공간적인 제약을 유발한다는 문제가 있다.
도3a, b는 종래의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 다른 예를 나타내는 것으로, 도3a는 인쇄 회로 기판의 일면의 배치를, 도3b는 인쇄 회로 기판의 타면의 배치를 나타내는 것이다. 즉, 도2a의 배치는 도1의 인쇄 회로 기판의 1층(100-1)의 일면의 배치를, 도2b의 배치는 도1의 인쇄 회로 기판의 n층(100-n)의 타면의 배치를 나타내는 것이다.
도3a, b에 나타낸 모든 관련 번호 및 부호들은 도2a, b에 나타낸 번호 및 부호들과 동일한 번호 및 부호들을 나타낸다. 그리고, 도2a, b에 대한 설명 또한 도3a, b에 대해서 적용될 수 있다.
그리고, 비아(V3)의 배치 및 비아(V3)의 배치에 따른 제1데이터 마스킹 신호 라인들(DM11, DM12, DM13)의 배치만 다를 뿐, 제2데이터 마스킹 신호 라인(DM21, DM22, DM23, DM24) 및 제1 및 제2데이터 스트로우브 신호 라인들(DQS11, DQS12, DQS13, DQS21, DQS22, DQS23)의 배치는 도1a, b의 배치와 동일하다.
그래서, 여기에서는 제1데이터 마스킹 신호 라인들의 배치에 대해서만 설명하기로 한다.
미러 형태로 배치되는 제1데이터 마스킹 신호 인가 볼들이 접촉되는 패드들 (35)의 일면에 접촉되는 패드(35) 측으로 치우쳐서 비아(V3)를 형성한다.
그리고, 타면의 제1데이터 마스킹 신호 인가 단자(P1)로부터 타면의 비아(V3)로 제1데이터 마스킹 신호 라인(DM11)을 배치하고, 타면의 비아(V3)로부터 타면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM12)을 배치한다. 또한, 타면의 비아(V3)로부터 일면의 비아(V3)로 연결하고, 일면의 비아(V3)로부터 일면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM13)을 배치한다. 일면에 제1데이터 마스킹 신호 라인(DM13)를 배치시에 타면에 제1데이터 마스킹 신호 라인(DM12)의 길이와 동일하게 하기 위하여 빈 영역에 구부려서 배치한다.
따라서, 도3a, b에 나타낸 종래의 메모리 모듈의 신호 라인 배치 방법은 비아(V3)의 주변으로 배치되는 제1 및 제2데이터 스트로우브 신호 라인들의 공간적인 제약을 줄이기 위하여 비아(V3)를 일면에 배치되는 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 치우쳐서 배치한 것이다. 그러나, 이 방법은 비아(V3)로부터 일면에 배치되는 제1데이터 마스킹 신호 라인(DM13)의 길이와 비아(V3)로부터 타면에 배치되는 제1데이터 마스킹 신호 라인(DM12)의 길이를 동일하게 하기 위하여 제1데이터 마스킹 신호 라인(DM13)을 구부려서 배치하기 위한 공간을 확보하여야 한다. 또한, 이 방법은 도1a, b에 나타낸 신호 라인 배치 방법에 비해서, 비아(V3)로부터 제1 및 제2데이터 마스킹 신호 인가 볼들이 접촉되는 패드들(35)까지의 신호 라인의 길이가 길어지게 됨으로 인해서 신호 전송 시간이 지연된다는 문제가 있다.
도4a, b는 본 발명의 메모리 칩들이 탑재되는 인쇄 회로 기판의 일부의 양면의 배치의 실시예를 나타내는 것으로, 도4a는 인쇄 회로 기판의 일면의 배치를, 도4b는 인쇄 회로 기판의 타면의 배치를 나타내는 것이다. 즉, 도2a의 배치는 도1의 인쇄 회로 기판의 1층(100-1)의 일면의 배치를, 도2b의 배치는 도1의 인쇄 회로 기판의 n층(100-n)의 타면의 배치를 나타내는 것이다.
도4a, b에 나타낸 모든 관련 번호 및 부호들은 도2a, b에 나타낸 번호 및 부호들과 동일한 번호 및 부호들을 나타낸다. 그리고, 도2a, b의 설명 또한 도4a, b에 대하여 적용가능하다.
그리고, 비아(V3)의 배치 및 비아(V3)의 배치에 따른 제1데이터 마스킹 신호 라인의 배치만 다를 뿐, 제1데이터 마스킹 신호 라인(DM21, DM22, DM23, DM24) 및 제1 및 제2데이터 스트로우브 신호 라인들(DQS11, DQS12, DQS13, DQS21, DQS22, DQS23)의 배치는 도1a, b의 배치와 동일하다.
그래서, 여기에서는 제1데이터 마스킹 신호 라인의 배치에 대해서만 설명하기로 한다.
미러 형태로 배치되는 제1데이터 마스킹 신호 인가 볼들이 접촉되는 패드들(35)의 일면에 접촉되는 패드(35) 측으로 치우쳐서 비아(V3)를 형성한다.
그리고, 타면의 제1데이터 마스킹 신호 인가 단자(P1)로부터 접촉 분기점(COM)으로 제1데이터 마스킹 신호 라인(DM11)을 배치하고, 접촉 분기점(COM)으로부터 타면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM12)을 배치한다. 또한, 접촉 분기점(COM)으로부터 타면의 비아(V3) 로 제1데이터 마스킹 신호 라인(DM13)을 배치하고, 타면의 비아(V3)와 일면의 비아(V3)를 연결한다. 그리고, 일면의 비아(V3)로부터 일면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인(DM14)을 배치한다. 접촉 분기점(COM)은 접촉 분기점(COM)으로부터 타면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)까지의 신호 전송 시간과 접촉 분기점(COM)으로부터 일면의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)까지의 신호 전송 시간이 동일해지도록 하는 지점에 배치한다. 예를 들면, 제1데이터 마스킹 신호 라인(DM13)의 길이, 타면의 비아(V3)로부터 일면의 비아(V3)까지의 길이, 및 제1데이터 마스킹 신호 라인(DM14)의 길이를 합한 길이와 제1데이터 마스킹 신호 라인(DM12)의 길이가 동일해지도록 하기 위한 최적의 위치에 접촉 공통점(COM)을 배치하는 것이 바람직하다.
따라서, 도4a, b에 나타낸 본 발명의 메모리 모듈의 신호 라인 배치 방법은 비아(V3)를 타면에 배치되는 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 치우쳐서 배치함으로써 비아(V3)의 주변에 배치되는 제1 및 제2데이터 스트로우브 신호 라인들의 배치가 용이하게 된다. 또한, 비아(V3)로부터 제1데이터 마스킹 신호 라인에 대한 분기가 되는 것이 아니라, 비아(V3)와 일면에 배치되는 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)사이의 접촉 분기점(COM)으로부터 제1데이터 마스킹 신호 라인이 분기가 됨으로써 제1데이터 마스킹 신호 라인(DM12)의 길이가 도3a, b에 나타낸 방법에 비해서 길어지지 않게 되고, 제1데이터 마스킹 신호 라인(DM12)의 길이와 제1데이터 마스킹 신호 라인들(DM13, DM14)의 길이에 양면 에 배치된 비아(V3)들사이의 길이를 합한 길이가 동일하게 된다. 따라서, 양면에 탑재되는 메모리 칩들로 인가되는 제1데이터 마스킹 신호가 메모리 칩들로 동시에 전송되게 된다. 또한, 접촉 분기점(COM)으로부터 타면에 배치된 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드(35)로 제1데이터 마스킹 신호 라인들(DM13, DM14)이 배치되기 때문에 이 라인(DM14)을 구부려서 배치할 필요가 없다.
즉, 본 발명의 메모리 모듈의 신호 라인 배치 방법은 타면의 비아(V3)로부터 일면의 비아(V3)까지의 길이가 타면의 비아(V3)로부터 일명의 제1데이터 마스킹 신호 인가 볼이 접촉되는 패드까지의 제1데이터 마스킹 신호 라인의 길이에 포함되게 된다. 따라서, 만일 인쇄 회로 기판이 4층으로 배치되는 것에 비해서 6층으로 배치되게 되면 제1데이터 마스킹 신호 라인들(DM13, DM14)의 길이가 보다 짧아지게 된다.
상술한 실시예에서와 같이, 본 발명의 메모리 모듈의 신호 라인 배치 방법은 미러 형태로 배치되는 동일 신호 인가 볼들사이에 배치되는 비아의 배치가 자유롭게 되며, 동일 신호를 전송하는 라인의 분기가 반드시 비아에서 이루어지는 것이 아니기 때문에 신호 전송 시간을 줄일 수 있다.
상술한 실시예에서는 데이터 마스킹 신호 라인들과 데이터 스트로우브 신호 라인들사이의 배치를 이용하여 본 발명의 메모리 모듈 및 이 모듈의 신호 라인 배치 방법을 설명하였지만, 본 발명의 배치 방법은 다른 신호 라인들의 배치에도 적용이 가능함은 물론이다.
상술한 실시예에서는 메모리 모듈의 인쇄 회로 기판의 양면이 1층과 n층을 나타내는 것으로 설명하였지만, 양면이 반드시 1층과 n층일 필요는 없으며, 1층과 n층사이에 배치되는 다른 층들에 대해서도 본 발명의 배치 방법이 적용가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 메모리 모듈 및 이 모듈의 신호 라인 배치 방법은 미러 형태로 배치되는 동일 신호 인가 볼들이 접촉되는 패드들로 인가되는 신호를 전송하기 위한 비아의 배치가 자유로와 이 비아의 주변으로 배치되는 신호 라인들의 배치가 용이하다.
또한, 비아를 통하여 동일 신호를 전송하는 신호 라인들이 분기되는 것이 아니라, 별도의 접촉 공통점을 통하여 일면의 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일해지도록 신호 라인들이 분기되기 때문에 신호 전송 시간 및 특성을 최적화할 수 있다.

Claims (12)

  1. 양면에 미러 형태로 탑재되는 메모리 칩들; 및
    상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하고,
    상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 형성되고, 상기 타면과 일면의 신호 라인을 연결하는 비아를 구비하고,
    상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 하는 메모리 모듈.
  2. 제1항에 있어서, 상기 접촉 공통점은
    상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 하는 메모리 모듈.
  3. 제2항에 있어서, 상기 접촉 공통점은
    상기 비아와 상기 타면의 동일 신호 인가 접촉 패드사이에 배치되는 것을 특징으로 하는 메모리 모듈.
  4. 제1항에 있어서, 상기 인쇄 회로 기판은
    적어도 4개이상의 층으로 이루어지는 것을 특징으로 하는 메모리 모듈.
  5. 제1항에 있어서, 상기 타면의 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이와
    상기 타면의 접촉 공통점으로부터 상기 타면의 비아까지의 신호 라인의 길이, 상기 타면의 비아로부터 상기 일면의 비아까지의 신호 라인의 길이, 및 상기 일면의 비아로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이를 합한 신호 라인의 길이가 동일한 것을 특징으로 하는 메모리 모듈.
  6. 제1항에 있어서, 상기 비아의 주변에 고주파수로 전송되는 신호 라인들이 배치되는 것을 특징으로 하는 메모리 모듈.
  7. 양면에 미러 형태로 탑재되는 메모리 칩들; 및
    상기 메모리 칩들의 동일 신호 인가 볼들이 접촉되는 양면에 미러 형태로 배치된 동일 신호 인가 접촉 패드들을 구비하는 인쇄 회로 기판을 구비하는 메모리 모듈의 신호 라인 배치 방법에 있어서,
    상기 미러 형태로 배치된 동일 신호 인가 접촉 패드들중 일면의 동일 신호 인가 접촉 패드 측으로 치우쳐서 상기 타면과 일면의 신호 라인을 연결하는 비아를 형성하고,
    상기 타면으로 전송되는 신호를 접촉 공통점에 연결하고, 상기 접촉 공통점과 상기 타면의 동일 신호 인가 접촉 패드를 연결하고, 상기 접촉 공통점을 상기 타면에 형성된 비아로 연결하고, 상기 일면에 형성된 비아와 상기 일면의 동일 신호 인가 접촉 패드를 연결하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
  8. 제7항에 있어서, 상기 접촉 공통점을
    상기 접촉 공통점으로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 전송 시간과 상기 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드들까지의 신호 전송 시간이 동일하도록 하기 위한 지점에 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
  9. 제8항에 있어서, 상기 접촉 공통점을
    상기 비아와 상기 타면의 동일 신호 인가 접촉 패드사이에 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
  10. 제7항에 있어서, 상기 인쇄 회로 기판이
    적어도 4개이상의 층으로 이루어지는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
  11. 제7항에 있어서, 상기 타면의 접촉 공통점으로부터 상기 타면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이와
    상기 타면의 접촉 공통점으로부터 상기 타면의 비아까지의 신호 라인의 길이, 상기 타면의 비아로부터 상기 일면의 비아까지의 신호 라인의 길이, 및 상기 일면의 비아로부터 상기 일면의 동일 신호 인가 접촉 패드까지의 신호 라인의 길이를 합한 신호 라인의 길이를 동일하게 하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
  12. 제7항에 있어서, 상기 비아의 주변에 고주파수로 전송되는 신호 라인을 배치하는 것을 특징으로 하는 메모리 모듈의 신호 라인 배치 방법.
KR1020050021552A 2005-03-15 2005-03-15 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 KR100615606B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050021552A KR100615606B1 (ko) 2005-03-15 2005-03-15 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
US11/357,500 US7390973B2 (en) 2005-03-15 2006-02-17 Memory module and signal line arrangement method thereof
JP2006071647A JP5052801B2 (ja) 2005-03-15 2006-03-15 メモリモジュール及びこのモジュールの信号ライン配置方法
TW095108720A TWI303437B (en) 2005-03-15 2006-03-15 Memory module and signal line arrangement method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050021552A KR100615606B1 (ko) 2005-03-15 2005-03-15 메모리 모듈 및 이 모듈의 신호 라인 배치 방법

Publications (1)

Publication Number Publication Date
KR100615606B1 true KR100615606B1 (ko) 2006-08-25

Family

ID=37009119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050021552A KR100615606B1 (ko) 2005-03-15 2005-03-15 메모리 모듈 및 이 모듈의 신호 라인 배치 방법

Country Status (4)

Country Link
US (1) US7390973B2 (ko)
JP (1) JP5052801B2 (ko)
KR (1) KR100615606B1 (ko)
TW (1) TWI303437B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369099B2 (en) 2009-02-03 2013-02-05 Samsung Electronics Co., Ltd. Electronics device module

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101166401B (zh) * 2006-10-16 2011-11-30 辉达公司 用于在高速***中放置多个负载的方法和***
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
JP5964439B2 (ja) * 2011-10-03 2016-08-03 インヴェンサス・コーポレイション ウインドウを用いないワイヤボンドアセンブリに対して端子の２重の組を使用するスタブ最小化
KR101894823B1 (ko) * 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
JP5919872B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303562A (ja) 1997-04-30 1998-11-13 Toshiba Corp プリント配線板
JP2000252328A (ja) 1999-03-01 2000-09-14 Texas Instr Inc <Ti> 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法
KR20020064525A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 클럭 공유 양면 메모리 모듈 및 그 배선방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370203A (en) * 1965-07-19 1968-02-20 United Aircraft Corp Integrated circuit modules
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6021048A (en) * 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
JP4002378B2 (ja) 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
US8125087B2 (en) 2001-02-20 2012-02-28 Intel Corporation High-density flip-chip interconnect
JP3990578B2 (ja) 2002-02-26 2007-10-17 京セラ株式会社 配線基板およびそれを用いた電子装置
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004128315A (ja) 2002-10-04 2004-04-22 Sanyo Electric Co Ltd 半導体集積回路及びその配線方法
US7093076B2 (en) 2002-12-12 2006-08-15 Samsung Electronics, Co., Ltd. Memory system having two-way ring topology and memory device and memory module for ring-topology memory system
KR100688501B1 (ko) * 2004-09-10 2007-03-02 삼성전자주식회사 미러링 구조를 갖는 스택 ｂｏｃ 패키지 및 이를 장착한양면 실장형 메모리 모듈
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7291907B2 (en) * 2005-02-28 2007-11-06 Infineon Technologies, Ag Chip stack employing a flex circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303562A (ja) 1997-04-30 1998-11-13 Toshiba Corp プリント配線板
JP2000252328A (ja) 1999-03-01 2000-09-14 Texas Instr Inc <Ti> 集積回路パッケージ用の２つの面をもつフレキシブル回路および製造方法
KR20020064525A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 클럭 공유 양면 메모리 모듈 및 그 배선방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369099B2 (en) 2009-02-03 2013-02-05 Samsung Electronics Co., Ltd. Electronics device module

Also Published As

Publication number Publication date
TW200632930A (en) 2006-09-16
US7390973B2 (en) 2008-06-24
JP5052801B2 (ja) 2012-10-17
TWI303437B (en) 2008-11-21
JP2006260755A (ja) 2006-09-28
US20060207788A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100615606B1 (ko) 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
US7679168B2 (en) Printed circuit board with differential pair arrangement
US6617694B2 (en) Semiconductor chip, semiconductor device, methods of fabricating thereof, circuit board and electronic device
CN108878482B (zh) 一种显示面板及电子装置
JP4454926B2 (ja) グランド又は電源回路より伝送線をシールドするための装置
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
US20110294308A1 (en) Substrate and ic socket
KR20200067672A (ko) 반도체 패키지
JPH10303366A (ja) 半導体装置
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US20210294394A1 (en) Display panel, chip, and flexiable circuit board
KR101066944B1 (ko) 전자소자 패키지
JP2006216956A (ja) 配線構造を有するメモリモジュール
US7583509B2 (en) Memory module and memory system having the same
US20080136011A1 (en) Semiconductor device
JP2011091295A (ja) 光データリンク
US11317504B2 (en) Electronic assembly
KR102295106B1 (ko) 인쇄회로기판
KR101639618B1 (ko) 전자 소자 모듈
US7133295B2 (en) Memory module and memory system
US10412831B2 (en) Circuit board and layout structure
US20210383729A1 (en) Flexible micro device display panel
US7356796B2 (en) Method and apparatus to boost high-speed I/O signal performance using semi-interleaved transmitter/receiver pairs at silicon die bump and package layout interfaces
KR20030026534A (ko) 커플링 노이즈를 감소시킬 수 있는 배선 구조
JP2005033322A (ja) 無線ネットワークモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14