JP2008198841A - 半導体装置 - Google Patents

Abstract

【課題】半導体チップに配置されるチップパッドの数が増加する場合の結線上の問題を解決する。
【解決手段】半導体チップ２がパッケージ基板３上に実装されてなる半導体パッケージ１において、１列又は２列の第１チップパッド列４Ａの並び方向（Ｙ方向）の両側に、更にこの並び方向と直交する方向（Ｘ方向）に並ぶ第２チップパッド列４Ｂを配置する。そして、パッケージ基板３の開口部５の周囲を囲むように配置された複数のチップパッドに対して、第１チップパッド列４Ａを構成するチップパッド４との間をボンディングワイヤーによってＸ方向から接続すると共に、第２チップパッド列４Ｂを構成するチップパッド４との間をボンディングワイヤーによってＹ方向から接続する。これにより、パッケージ基板３上の一部の領域にパッケージ配線が集中するのを防ぐことができる。
【選択図】図１

Description

本発明は、半導体チップがパッケージ基板上に実装されてなる半導体装置に関する。

近年、半導体チップの集積度が年々向上し、それに伴って配線の微細化や多層化などが進んでいる。一方、半導体パッケージ（半導体装置）の高密度実装化のためには、パッケージサイズの小型化が必要となっている。例えば、ＢＧＡ(Ball Grid Array)やＣＳＰ(Chip Size Package)などの半導体パッケージは、パッケージ基板上に半導体チップを実装し、この半導体チップとパッケージ基板との間をワイヤーボンディング等で接続した構造を有している。この場合、パッケージ基板の裏面全面に外部接続用のはんだボールを配置することができるため、多ピン化に対応可能なパッケージ形態となっている（例えば、特許文献１〜３を参照。）。

ここで、従来の半導体装置の一例として図９に示すＢＧＡタイプの半導体パッケージ１００について説明する。
この半導体パッケージ１００は、図９に示すように、半導体チップ１０１がパッケージ基板１０２上に実装されてなるものであり、この半導体チップ１０１のパッケージ基板１０２と対向する側の面には、複数のチップパッド１０３が配置されている。これら複数のチップパッド１０３は、半導体チップ１０１の中央部において、一の方向（図９中に示すＹ方向）に並ぶ２列のチップパッド列１０３Ａを構成している。

一方、パッケージ基板１０２には、半導体チップ１０１のチップパッド列１０３を外方に臨ませる開口部１０４が設けられている。また、パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、図１０に示すように、複数のボンディングパッド１０５が配置されている。これら複数のボンディングパッド１０５は、開口部１０４のＸ方向の両側において、Ｙ方向に並ぶ２列のボンディングパッド列１０５Ａを構成している。そして、チップパッド列１０３Ａを構成するチップパッド１０３と、ボンディングパッド列１０５Ａを構成するボンディングパッド１０５との間は、ボンディングワイヤー１０６を介して電気的に接続されている。また、この結線部分を保護するため、開口部１０４は結線後に封止樹脂（図示せず。）によって封止される。

パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、図９に示すように、複数のはんだボール１０７が設けられている。これら複数のはんだボール１０７は、ボンディングパッド列１０５Ａの外側において、Ｘ方向及びＹ方向にそれぞれ並んで配置されている。また、パッケージ基板１０２の半導体チップ１０１が実装される面とは反対側の面には、図１０に示すように、複数のパッケージ配線１０８が形成され、その一端にボンディングパッド１０５が配置され、その他端にはんだボール１０７が配置されている。

ところで、上述した半導体チップ１０１の高集積化や小型化に伴って、この半導体チップ１０１に配置されるチップパッド１０３の数が増加すると共に、その狭ピッチ化も進んできている。このため、従来の半導体パッケージでは見られなかった問題が生じてきている。

具体的には、上述したパッケージ１００では、パッケージ基板１０２上のボンディングパッド１０５からはんだボール１０７までパッケージ配線１０８を引き回すことが可能な領域Ｓには制限がある。したがって、上述したチップパッド１０３の数が増加すると、これに伴ってパッケージ配線１０８の数も増加するため、図１０に示すように、パッケージ基板１０２上の一部の領域Ｓにパッケージ配線１０８が集中し過ぎてしまい、現状の設計ルールでは全てのパッケージ配線１０８を引き回すことが困難となる。

また、半導体チップ１０１では、図９に示すように、中央部に２列のチップパッド列１０３Ａが並んで配置されるが、チップサイズが小さくなると、図１０に示すように、これらチップパッド列１０３Ａの両端において、ボンディングパッド１０５とボンディングワイヤー１０６を介して接続することが困難となるチップパッド１０３が生じてしまう。

すなわち、これまでの半導体パッケージ１００では、はんだボール１０７を配置する領域は特定の規格によって定められているのに対し、チップパッド列１０３Ａが並ぶ領域は半導体チップ１０１の小型化に伴って小さくなる傾向にある。このため、上述したパッケージ基板１０２上の一部の領域Ｓにパッケージ配線１０８が集中してしまい、このパッケージ配線１０８の集中を緩和するためには、ボンディングパッド１０５をチップパッド１０３から離れた位置に配置せざるを得ない。したがって、この場合は、設計ルールを越えてしまうような長いボンディングワイヤー１０６を用いなくてはチップパッド列１０３Ａの両端に位置するチップパッド１０３とボンディングパッド１０５とを接続することは困難である。
特開平８−１２５１４３号公報 特開２０００−４０７７０号公報 特開平６−３５００５２号公報

以上のように、近年の半導体チップ１０１の小型化に伴って、この半導体チップ１０１に配置されるチップパッド１０３の数が増加する（具体的には上記チップパッド列１０３Ａを１列から２列となる）と共に、その狭ピッチ化も進む傾向にある。それにも関わらず、特定の規格によって定められているはんだボール１０７の配置等には変化がないため、このような設計ルールを満たし、且つ十分な電気特性を満たすようにするためには、上述したパッケージ配線１０８の引回しや、半導体チップ１０１におけるチップパッド１０３の配置等を工夫しなければならない。

上述した結線上の問題を解決するためには、例えば半導体チップ１０１のチップパッド１０３が配置される領域を広く取ることが考えられる。しかしながら、この場合は、半導体チップ１０１をチップパッド列１０３Ａの並び方向（図９中に示すＹ方向）において一定以上にまで大きくしなければならず、上述した半導体チップ１０１の小型化に対してパッケージによる制限が設けられてしまう。

また、従来の半導体パッケージ１００では、図９に示すように、上述した開口部１０４を封止樹脂で封止する際の流路を大きく確保するために、チップパッド列１０３Ａの端部のチップパッド１０３から開口部１０４のＸ方向の開口端まで距離（ａ）よりもＹ方向の開口端までの距離（ｂ）の方が長くなっている（ａ＜ｂ）。このため、仮にチップパッド列１０３Ａの端部のチップパッド１０３からＹ方向にボンディングワイヤー１０６を延ばしたとしても、この部分でボンディングワイヤー１０６が設計ルールに対して長くなり過ぎてしまうことから、上述した結線上の問題が生じてしまう。

本発明は、このような従来の事情に鑑みて提案されたものであり、半導体チップに配置されるチップパッドの数が増加する場合であっても、チップパッドからはんだボールまでの結線上の問題を解決し、半導体チップの更なる小型化に貢献できる半導体装置を提供することを目的とする。

この目的を達成するために、請求項１に係る発明は、半導体チップがパッケージ基板上に実装されてなる半導体装置であって、前記半導体チップが、前記パッケージ基板と対向する側の面の中央部に位置して複数のチップパッドが一の方向に並んで配置された第１チップパッド列と、前記第１チップパッド列の前記一の方向の両側に位置して複数のチップパッドが前記一の方向と直交する方向に並んで配置された第２チップパッド列とを有し、前記パッケージ基板が、前記半導体チップの第１チップパッド列及び第２チップパッド列を外方に臨ませる開口部と、前記半導体チップが実装される面とは反対側の面に、前記開口部の前記一の方向と直交する方向の両側に位置して複数のパッケージ配線が引き回された第１配線引回し領域と、前記開口部の前記一の方向の両側に位置して複数のパッケージ配線が引き回された第２配線引回し領域とを有し、前記第１チップパッド列を構成するチップパッドが前記第２配線引回し領域に配置されたパッケージ配線の一端と電気的に接続されると共に、前記第２チップパッド列を構成するチップパッドが前記第２配線引回し領域に配置されたパッケージ配線の一端と電気的に接続されていることを特徴とする。

また、請求項２に係る発明は、請求項１に記載の半導体装置において、前記半導体チップに、前記第１チップパッド列が２列並んで配置されると共に、当該第１チップパッド列の延長線上に前記第２チップパッド列の両端のチップパッドが位置していることを特徴とする。

また、請求項３に係る発明は、請求項１に記載の半導体装置において、前記半導体チップに、前記第１チップパッド列が１列配置されると共に、当該第１チップパッド列の延長線上に前記第２チップパッド列の中央のチップパッドが位置していることを特徴とする。

また、請求項４に係る発明は、請求項１に記載の半導体装置において、前記半導体チップに、前記第１チップパッド列が２列並んで配置されると共に、当該第１チップパッド列の延長線よりも外側に前記第２チップパッド列の両端のチップパッドが位置していることを特徴とする。

また、請求項５に係る発明は、請求項１〜４の何れか一項に記載の半導体装置において、前記パッケージ配線の他端に、それぞれはんだボールが設けられ、前記はんだボールが、前記パッケージ基板上の第１配線引回し領域及び第２配線引回し領域の外側に位置して、前記一の方向及び前記一の方向と直交する方向に複数並んで配置されていることを特徴とする。

また、請求項６に係る発明は、請求項１〜５の何れか一項に記載の半導体装置において、前記第１配線引回し領域及び前記第２配線引回し領域に配置されたパッケージ配線の一端に、それぞれボンディングパッドが設けられ、前記ボンディングパッドが、前記開口部の前記一の方向の開口端に沿って並ぶ第１ボンディングパッド列と、前記開口部の前記一の方向と直交する方向の開口端に沿って並ぶ第２ボンディングパッド列とを構成しており、前記第１ボンディングパッド列を構成するボンディングパッドが前記第１チップパッド列を構成するチップパッドとボンディングワイヤーを介して電気的に接続されると共に、前記第２ボンディングパッド列を構成するボンディングパッドが前記第２チップパッド列を構成するチップパッドとボンディングワイヤーを介して電気的に接続されていることを特徴とする。

また、請求項７に係る発明は、請求項１〜６の何れか一項に記載の半導体装置において、前記第２チップパッド列が前記半導体チップのＰＷＲ／ＧＮＤパッドを構成していることを特徴とする。

また、請求項８に係る発明は、請求項１〜７の何れか一項に記載の半導体装置において、前記開口部が封止樹脂によって封止されていることを特徴とする。

以上のように、本発明によれば、半導体チップに配置されるチップパッドの数が増加する場合でも、パッケージ基板上の一部の領域にパッケージ配線が集中するのを防ぎつつ、チップパッドの数に応じたパッケージ配線を引き回すことが可能なことから、半導体チップの更なる小型化に対応することが可能である。

以下、本発明を適用した半導体装置について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

先ず、本発明を適用した半導体装置の一例として図１に示すＢＧＡタイプの半導体パッケージ１について説明する。
この半導体パッケージ１は、図１に示すように、半導体チップ２がパッケージ基板３上に実装されてなるものであり、この半導体チップ２のパッケージ基板３と対向する側の面には、複数のチップパッド４が配置されている。これら複数のチップパッド４は、半導体チップ２の中央部に位置して、一の方向（図１中に示すＹ方向）に直線状に並ぶ２列の第１チップパッド列４Ａと、第１チップパッド列４ＡのＹ方向の両側に位置してＹ方向と直交する方向（図１中に示すＸ方向）に直線状に並ぶ第２チップパッド列４Ｂとを構成している。また、２列の第１チップパッド列４Ａの延長線上に、それぞれ第２チップパッド列４Ｂの両端のチップパッドＡが位置することによって、これら複数のチップパッド４は、矩形状の囲み部分を区画するように配置されている。

一方、パッケージ基板３には、半導体チップ２の第１チップパッド列４Ａ及び第２チップパッド列４Ｂを外方に臨ませる矩形状の開口部５が設けられている。また、パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、図２に示すように、複数のボンディングパッド６が配置されている。これら複数のボンディングパッド６は、開口部５のＸ方向の両側においてＹ方向に直線状に並ぶ２列の第１ボンディングパッド列６Ａと、開口部５のＹ方向の両側においてＸ方向に直線状に並ぶ第２ボンディングパッド列６Ｂとを構成している。すなわち、これら複数のボンディングパッド６は、開口部５の周囲を囲むように、第１ボンディングパッド列６Ａが開口部５のＹ方向の開口端に沿って配置されると共に、第２ボンディングパッド列６Ａが開口部５のＸ方向の開口端に沿って配置されている。

そして、この半導体パッケージ１では、図２及び図３に示すように、第１チップパッド列４Ａを構成するチップパッド４と第１ボンディングパッド列６Ａを構成するボンディングパッド６との間がボンディングワイヤー７を介して電気的に接続されると共に、第２チップパッド列４Ｂを構成するチップパッド４と第２ボンディングパッド列６Ｂを構成するボンディングパッド６との間がボンディングワイヤー７を介して電気的に接続されている。

また、この半導体パッケージ１では、図１、図３及び図４に示すように、チップパッド４とボンディングパッド６との間の結線部分を保護するため、開口部５が結線後に封止樹脂８によって封止された構造を有している。具体的に、開口部５は、Ｘ方向において半導体チップ２よりも小さく、Ｙ方向において半導体チップ２よりも大きい平面視略矩形状の開口部を形成している。そして、この開口部５を封止樹脂８によって封止する際は、半導体チップ２のＹ方向の両端部よりも外側にはみ出した開口部５の隙間５ａから封止樹脂８をパッケージ基板３の半導体チップ２を実装する面側から流し込むことによって行われる。

また、この半導体パッケージ１では、半導体チップ２を保護するため、最終的にパッケージ基板３の半導体チップ２が実装される側の面が封止樹脂（図示せず。）により封止される。なお、この封止樹脂による封止の際は、例えばトランスファー方式やポッティング方式などのモールド成形法を用いることができる。

パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、図１に示すように、複数のはんだボール９が設けられている。これら複数のはんだボール９は、後述するパッケージ基板３上の第１配線引回し領域Ｓ１及び第２配線引回し領域Ｓ２の外側に位置して、Ｘ方向及びＹ方向にそれぞれ格子状に並んで配置されている。

また、パッケージ基板３の半導体チップ２が実装される面とは反対側の面には、図２に示すように、開口部５のＸ方向の両側に位置して複数のパッケージ配線１０が引き回された第１配線引回し領域Ｓ１と、開口部５のＹ方向の両側に位置して複数のパッケージ配線１０が引き回された第２配線引回し領域Ｓ２とが設けられている。第１配線引回し領域Ｓ１に配置されたパッケージ配線１０の一端には、それぞれ第１ボンディングパッド列６Ａを構成するボンディングパッド６が配置され、その他端には、それぞれはんだボール９が配置されている。一方、第２配線引回し領域Ｓ２に配置されたパッケージ配線１０の一端には、それぞれ第２ボンディングパッド６Ｂを構成するボンディングパッド６が配置され、その他端には、それぞれ上記はんだボール９（図示せず。）が配置されている。

以上のような構造を有する半導体パッケージ１では、２列の第１チップパッド列４Ａの並び方向（Ｙ方向）の両側に、更にこの並び方向と直交する方向（Ｘ方向）に並ぶ第２チップパッド列４Ｂが配置されている。そして、この半導体パッケージ１の場合は、図２に示すように、上述したパッケージ基板３上に配置された複数のボンディングパッド６のうち、第１ボンディングパッド列６Ａを構成するボンディングパッド６と第１チップパッド列４Ａを構成するチップパッド４との間をボンディングワイヤー７によってＸ方向から接続するだけでなく、第２ボンディングパッド列６Ｂを構成するボンディングパッド６と第２チップパッド列４Ｂを構成するチップパッド４との間をボンディングワイヤー７によってＹ方向から接続することになる。

このように、本発明を適用した半導体パッケージ１では、上述した第１配線引き回し領域Ｓ１だけでなく、第２配線引き回し領域Ｓ２にもパッケージ配線１０を引き回すことによって、パッケージ基板３上の一部の領域にパッケージ配線１０が集中するのを防ぎつつ、パッケージ基板３上のボンディングパッド６からはんだボール９までチップパッド４の数に応じたパッケージ配線１０を引き回すことが可能である。

また、本発明を適用した半導体パッケージ１では、図１に示すように、上述した開口部５を封止樹脂８で封止する際の流路（隙間５ａ）を確保するために、開口部５が半導体チップ２のＹ方向の両端部よりも外側にはみ出しているものの、第１チップパッド列４Ａの端部のチップパッド４から開口部５のＸ方向の開口端まで距離（ａ）とＹ方向の開口端までの距離（ｂ）とはほぼ等しくなっている（ａ＝ｂ）。これにより、第２チップパッド列４Ｂを構成するチップパッド４から第２ボンディングパッド列６Ｂを構成するボンディングパッド６までＹ方向にボンディングワイヤー７を延ばしたとしても、この部分でボンディングワイヤー１０６が設計ルールに対して長くなり過ぎることがないため、上述したチップパッド４からはんだボール９までの結線上の問題を回避することが可能である。

以上のように、本発明を適用した半導体パッケージ１では、半導体チップ２に配置されるチップパッド４の数が増加する場合であっても、上述した結線上の問題を解決することが可能なことから、半導体チップ２の更なる小型化に対応することが可能である。

なお、本発明を適用した半導体パッケージ１は、上記構成に限らず、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、図５に示すように、第１チップパッド列４Ａが１列配置されると共に、この第１チップパッド列４Ａの延長線上に第２チップパッド列４Ｂの中央のチップパッド４が位置することによって、複数のチップパッド４が、いわゆるＨ字状に並んで配置された構成とすることが可能である。また、図６に示すように、第１チップパッド列４Ａが２列並んで配置されると共に、当該第１チップパッド列４Ａの延長線よりも外側に第２チップパッド列４Ｂの両端のチップパッドが位置することによって、複数のチップパッド４が、いわゆるII字状に並んで配置された構成とすることが可能である。

何れの場合も、パッケージ基板３上の一部の領域にパッケージ配線１０が集中するのを防ぎつつ、パッケージ基板３上のボンディングパッド６からはんだボール９までチップパッド４の数に応じたパッケージ配線１０を引き回すことが可能である。したがって、半導体チップ２に配置されるチップパッド４の数が増加する場合であっても、チップパッド４からはんだボール９までの結線上の問題を解決し、半導体チップ２の更なる小型化に対応することが可能である。

また、本発明は、図７及び図８に示すように、上述したボンディングパッド６の代わりに、パッケージ配線１０の一端に設けられたインナーリード１１が開口部５の内側まで延在されて、その先端部がチップパッド４と電気的に接続される、いわゆるＩＬＢ（Inner Lead Bonding）接続タイプにも適用可能である。

ここで、ＩＬＢ接続の場合には、上述した２列の第１チップパッド列４Ａの間に背骨配線１２が配置される。この背骨配線１２は、開口部５の内側まで延在されたインナーリード１１の先端部が浮いてしまうのを防ぐものである。また、ＩＬＢ接続では、この背骨配線１２があるために、第２チップパッド列４Ｂを構成するチップパッド４との間をＹ方向からＩＬＢ接続することができない。さらに、上述した２列の第１チップパッド４Ａ間の距離は通常小さく取られるために、この第１チップパッド４Ａと直交する方向に並ぶ第２チップパッド列４Ｂとの間をＹ方向からＩＬＢ接続することはほとんどできない。

したがって、本発明においてＩＬＢ接続を適用する場合は、図７及び図８に示すように、上記第１配線引回し領域Ｓ１に配置されたパッケージ配線１０の一端に、それぞれインナーリード１１を設け、上記第２配線引回し領域Ｓ２に配置されたパッケージ配線１０の一端に、それぞれボンディングパッド６を設けた構成とすることが好ましい。

この場合、インナーリード１１は、開口部５のＹ方向の開口端に沿って並ぶインナーリード列１１Ａを構成し、ボンディングパッド６は、開口部５のＸ方向の開口端に沿って並ぶ第２ボンディングパッド列（図示せず。）６Ｂを構成する。そして、インナーリード列１１Ａを構成するインナーリード１１と第１チップパッド列４Ａを構成するチップパッド４との間はＩＬＢ接続とし、第２ボンディングパッド列６Ｂを構成するボンディングパッド６と第２チップパッド列４Ｂを構成するチップパッド４との間はボンディングワイヤー７によって接続する。

このように、本発明は、ワイヤーボンディングとＩＬＢ接続とを併用したタイプに適用可能である。但し、第２チップパッド列４Ｂは、半導体チップ１のＰＷＲパッド或いはＧＮＤパッドを構成することが好ましい。すなわち、これらのＰＷＲ／ＧＮＤパッドは、電源系を強化するために用いられる。

なお、本発明は、上述したワイヤーボンディングやＩＬＢ接続によって接続されるタイプ以外にも、半導体チップのチップパッドとパッケージ基板のボンディングパッドとが直接接続（フリップチップ接続）されるタイプ等にも適用可能である。

図１は、本発明を適用した半導体パッケージの一例を示す平面図である。 図２は、図１に示す半導体パッケージの結線部分を拡大して示す平面図である。 図３は、図１に示す半導体パッケージのＸ方向の縦断面図である。 図４は、図１に示す半導体パッケージのＹ方向の縦断面図である。 図５は、本発明を適用した半導体パッケージの変形例を示す平面図である。 図６は、本発明を適用した半導体パッケージの別の変形例を示す平面図である。 図７は、ＩＬＢ接続タイプの結線部分を拡大して示す平面図である。 図８は、図７に示す半導体パッケージのＸ方向の縦断面図である。 図９は、従来の半導体パッケージの一例を示す平面図である。 図１０は、図９に示す半導体パッケージの結線部分を拡大して示す平面図である。

符号の説明

１…半導体パッケージ ２…半導体チップ ３…パッケージ基板 ４…チップパッド ４Ａ…第１チップパッド列 ４Ｂ…第２チップパッド列 ５…開口部 ６…ボンディングパッド ６Ａ…第１ボンディングパッド列 ６Ｂ…第２ボンディングパッド列 ７…ボンディングワイヤー ８…封止樹脂 ９…はんだボール １０…パッケージ配線 １１…インナーリード １１Ａ…インナーリード列 Ｓ１…第１配線引回し領域 Ｓ２…第２配線引回し領域

Claims (8)

1. 半導体チップがパッケージ基板上に実装されてなる半導体装置であって、
   前記半導体チップは、前記パッケージ基板と対向する側の面の中央部に位置して複数のチップパッドが一の方向に並んで配置された第１チップパッド列と、前記第１チップパッド列の前記一の方向の両側に位置して複数のチップパッドが前記一の方向と直交する方向に並んで配置された第２チップパッド列とを有し、
   前記パッケージ基板は、前記半導体チップの第１チップパッド列及び第２チップパッド列を外方に臨ませる開口部と、前記半導体チップが実装される面とは反対側の面に、前記開口部の前記一の方向と直交する方向の両側に位置して複数のパッケージ配線が引き回された第１配線引回し領域と、前記開口部の一の方向の両側に位置して複数のパッケージ配線が引き回された第２配線引回し領域とを有し、
   前記第１チップパッド列を構成するチップパッドが前記第２配線引回し領域に配置されたパッケージ配線の一端と電気的に接続されると共に、前記第２チップパッド列を構成するチップパッドが前記第２配線引回し領域に配置されたパッケージ配線の一端と電気的に接続されていることを特徴とする半導体装置。
2. 前記半導体チップには、前記第１チップパッド列が２列並んで配置されると共に、当該第１チップパッド列の延長線上に前記第２チップパッド列の両端のチップパッドが位置していることを特徴とする請求項１に記載の半導体装置。
3. 前記半導体チップには、前記第１チップパッド列が１列配置されると共に、当該第１チップパッド列の延長線上に前記第２チップパッド列の中央のチップパッドが位置していることを特徴とする請求項１に記載の半導体装置。
4. 前記半導体チップには、前記第１チップパッド列が２列並んで配置されると共に、当該第１チップパッド列の延長線よりも外側に前記第２チップパッド列の両端のチップパッドが位置していることを特徴とする請求項１に記載の半導体装置。
5. 前記パッケージ配線の他端には、それぞれはんだボールが設けられ、
   前記はんだボールは、前記パッケージ基板上の第１配線引回し領域及び第２配線引回し領域の外側に位置して、前記一の方向及び前記一の方向と直交する方向に複数並んで配置されていることを特徴とする請求項１〜４の何れか一項に記載の半導体装置。
6. 前記第１配線引回し領域及び前記第２配線引回し領域に配置されたパッケージ配線の一端には、それぞれボンディングパッドが設けられ、
   前記ボンディングパッドは、前記開口部の前記一の方向の開口端に沿って並ぶ第１ボンディングパッド列と、前記開口部の前記一の方向と直交する方向の開口端に沿って並ぶ第２ボンディングパッド列とを構成しており、
   前記第１ボンディングパッド列を構成するボンディングパッドが前記第１チップパッド列を構成するチップパッドとボンディングワイヤーを介して電気的に接続されると共に、前記第２ボンディングパッド列を構成するボンディングパッドが前記第２チップパッド列を構成するチップパッドとボンディングワイヤーを介して電気的に接続されていることを特徴とする請求項１〜５の何れか一項に記載の半導体装置。
7. 前記第２チップパッド列が前記半導体チップのＰＷＲ／ＧＮＤパッドを構成していることを特徴とする請求項１〜６の何れか一項に記載の半導体装置。
8. 前記開口部が封止樹脂によって封止されていることを特徴とする請求項１〜７の何れか一項に記載の半導体装置。

Images