JP4072505B2 - 積層型半導体パッケージ - Google Patents

積層型半導体パッケージ Download PDF

Info

Publication number
JP4072505B2
JP4072505B2 JP2004050264A JP2004050264A JP4072505B2 JP 4072505 B2 JP4072505 B2 JP 4072505B2 JP 2004050264 A JP2004050264 A JP 2004050264A JP 2004050264 A JP2004050264 A JP 2004050264A JP 4072505 B2 JP4072505 B2 JP 4072505B2
Authority
JP
Japan
Prior art keywords
wiring
chip
pin
package
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004050264A
Other languages
English (en)
Other versions
JP2004282057A (ja
Inventor
渉 菊地
利夫 管野
聡 伊佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004050264A priority Critical patent/JP4072505B2/ja
Priority to US10/787,127 priority patent/US20040227222A1/en
Priority to TW093105058A priority patent/TWI286825B/zh
Priority to DE102004010649A priority patent/DE102004010649A1/de
Priority to CNA2004100076721A priority patent/CN1531087A/zh
Publication of JP2004282057A publication Critical patent/JP2004282057A/ja
Priority to US11/531,167 priority patent/US7642635B2/en
Application granted granted Critical
Publication of JP4072505B2 publication Critical patent/JP4072505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Dram (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、積層型半導体パッケージに関し、特に、高速データ転送が可能な積層型ＤＲＡＭパッケージに関する。
従来の積層型半導体パッケージは、図２１に示すように、その上面中央部にキャビティー１０１が形成された基板１０２と、基板１０２の上面から下面にかけて形成された配線パターン１０３と、基板１０２のキャビティー１０１内に配設された半導体チップ１０４と、半導体チップ１０４を配線パターン１０３に接続するボンディングワイヤー１０５と、基板１０２の上面側で配線パターン１０３に接続される複数の端子パッド１０６と、基板１０２の下面側で配線パターン１０３に接続固定される複数のソルダーボール１０７とを有している。
ここで、複数の端子パッド１０６と複数のソルダーボール１０７とは、同一の配列となるように形成されている。即ち、この積層型パッケージを複数用意して互いに重ねあわせたときに、上に位置するパッケージのソルダーボール１０７と下に位置するパッケージの端子パッド１０６とが一対一で対応するようにしてある。従って、この積層型パッケージを複数重ねてリフロー工程を行えば、複数の半導体チップが互いに積層されかつ接続された積層パッケージを得ることができる（例えば、特許文献１参照。）。
また、別の従来の積層型半導体パッケージは、図２２に示すように、半導体チップ１１１とそれを包むフレキシブル基板１１２とを有している。
図２３に示すように、図２２の積層型半導体パッケージに用いられる半導体チップ１１１の下面には、複数のコンタクト１２１が配列形成されている。また、フレキシブル基板１１２の上面には、半導体チップ１１１の下面に形成された複数のコンタクト１２１の配列に対応する配列（反転配列）の第１の導電パッド群１２２が形成されている。さらに、フレキシブル基板１１２の下面には、第１の導電パッド群と上下に重なるように（即ち、コンタクト１２１と同一の配列で）第２の導電パッド群が形成されるともに、その両側には、第３及び第４の導電パッド群が形成されている。第３及び第４の導電パッド群は夫々、第２の導電パッド群の半分を反転させたように配置されており、対応する第２の導電パッド群の半分に配線パターンにより接続されている。
半導体チップ１１１をフレキシブル基板１１２の上面に搭載すると、半導体チップのコンタクト１２１は、対応する第１の導電パッド１２２に接続されるとともに、基板１１２を突き抜け、その裏面に位置する第２の導電パッドにも接続される。その結果、半導体チップのコンタクト１２１の各々は、第３又は第４の導電パッド群に含まれるいずれかのパッドに接続される。半導体チップ１１１を包むようにフレキシブル基板１１２を折り曲げると、第３及び第４の導電パッド群は、半導体チップの上面側に位置する。第３及び第４の導電パッド群により形成される第５の導電パッド群は、第１の導電パッド群と同じ配列となる。
以上のように構成された複数の半導体パッケージを互いに重ねあわせ、熱を加えれば、上に位置するパッケージの第２の導電パッド群と、下に位置するパッケージの第５の導電パッド群とが互いに半田接続され、図２２の複数の半導体チップが互いに積層されかつ接続された積層パッケージが得られる（例えば、特許文献２参照。）。
特開平１１−２２００８８号公報（要約） 米国特許第６４７３３０８号公報（要約）
従来の積層型半導体パッケージは、１枚の基板に１個の半導体チップを搭載して構成されており、これを複数重ねあわせることによって、積層パッケージが構成される。このような積層パッケージにおいては、最下に位置する積層型半導体パッケージのピン（ソルダーボールあるいは導電パッド）が外部接続端子（積層パッケージピン）として利用され、他の積層型半導体パッケージのピンは、その下に位置する積層型半導体パッケージへの接続に利用される。それゆえ、積層パッケージを構成する各積層型半導体パッケージのピンと、外部接続端子との間の配線距離は、各積層型半導体パッケージの上下位置に依存し、上に位置するものほど長くなる。つまり、従来の積層形半導体パッケージには、積層されたときに外部接続端子までの距離が、その積層位置によって異なるという問題点がある。
本願発明は、１枚の基板に半導体チップを２個搭載させ、かつ、外部接続端子から各半導体チップへの配線長を実質的に等しくすることができる積層型半導体パッケージを提供することを目的とする。
また、本発明は、高速データ転送が可能な積層型半導体パッケージを提供することを目的とする。
本発明によれば、複数のチップピンが予め定められた配置で形成されている搭載面を夫々有する２個の半導体チップと、当該２個の半導体チップを前記搭載面同士が互いに対向するようにその上面及び下面に搭載する基板とを有し、前記基板が、前記２個の半導体チップを搭載するための領域とは異なる領域であって、当該基板を前記２個の半導体チップのうち前記下面に搭載された半導体チップを包むように二つ折りしたときに下面となる領域に、前記複数のチップピンに夫々対応する複数のパッケージピンを備え、前記複数のパッケージピンが、前記２個の半導体チップのうちのいずれか一方の対応するチップピンにのみ接続されるオプションピンと、前記２個の半導体チップの各々の対応するチップピンに共に接続されるレギュラーピンとを含み、前記基板が、前記レギュラーピンにその一端が接続される共通配線と、該共通配線の他端を前記２個の半導体チップの各々の対応するチップピンに接続するための分岐配線部とを有し、前記共通配線の他端から前記対応するチップピンまでの配線距離を実質上互いに等しくする位置で、前記分岐配線部を構成する表層側信号層及び裏層側信号層が前記対応するチップピンに各々接続されていることを特徴とする積層型半導体パッケージが得られる。
前記複数のパッケージピンは、前記予め定められた配置と同じ配置とすることができる。
前記共通配線の他端から前記対応するチップピンまでの配線距離を実質上互いに等しくするために、前記分岐配線部は、前記対応するチップピンの中間位置近傍に形成され、かつ前記共通配線の他端に接続されたビアと、該ビアと前記対応するチップピンとを接続する実質的に長さの等しい第１及び第２の分岐配線を有している。
前記基板は、グランドプレーン及び／又は電源プレーン（又はグランド配線／電源配線）を有する多層基板であって、前記配線パターンは、伝送線路を構成している。
ここで、前記半導体チップとしては、ＤＲＡＭなどのウェハプロセス（前工程）で製造された単体チップ（ベアダイ）でもよいし、基板上に前記単体チップを搭載し、前記チップと前記基板を電気的に接続したパッケージ構造のものでもよい。
本発明によれば、同一のピン配置を持つ２個の半導体チップを、基板を挟んで対向するようその基板の表裏面に搭載するようにしたことで、各パッケージピンから各半導体チップの対応チップピンまでの配線長を実質的に等しくすることができ、データの高速転送が可能となる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
図１（ａ）及び（ｂ）に、本発明の一実施の形態に係る積層型半導体パッケージの概略構成図を示す。図示の積層型半導体パッケージ１０は、第１の半導体チップ１１と、第２の半導体チップ１２、及びこれら半導体チップ１１，１２を搭載するためのフレキシブル基板１３とを備えている。
第１の半導体チップ１１は、フレキシブル基板１３の上面を二分したときの一方の領域（チップ搭載領域）上に搭載されている。また、第２の半導体チップ１２は、フレキシブル基板１３を挟んで第１の半導体チップ１１と対向するように、フレキシブル基板１３の下面に搭載されている。第１及び第２の半導体チップ１１，１２のフレキシブル基板１３への搭載は、例えば、半田ボールを用いて行われる。
また、フレキシブル基板１３は、第２の半導体チップ１２を包むように二つ折りされている。フレキシブル基板１３の上面であって、二つ折りされた結果、この積層型半導体パッケージ１０の下面となる領域には、この積層型半導体パッケージ１０の外部接続端子となるパッケージピン（半田ボール）１４が形成されている。
次に、図２乃至８を参照して、半導体チップ１１，１２及びフレキシブル基板１３の各構成について詳細に説明する。
第１の半導体チップ１１と第２の半導体チップ１２は、例えばＤＲＡＭなどのメモリチップであって、同一の構成を有している。これら半導体チップ１１，１２は、ウエハプロセス（前工程）で製造された単体チップ（ベアダイ）であってもよいし、パッケージプロセス（後工程）により単体チップを基板上に搭載したパッケージ構造のものであってもよい。
パッケージ構造の半導体チップとしては、例えば、特開平１１−１３５５６２号公報や特開平１１−１８６４４９号公報に記載されたものがある。これら公報に記載された半導体チップは、図２又は図３に示すように、基板２０１又は３０１上に単体チップ２０２又は３０２を搭載し、単体チップ２０２又は３０２の配線（パッド）２０３又は３０３と基板２０１又は３０１上の配線２０４又は３０４とをワイヤボンディング２０５又は３０５（又はインナーリードボンディング、あるいはフリップチップ接続等）で接続し、基板２０１又は３０１上に形成された導体パターン２０６又は３０６を保護するために樹脂２０７又は３０７で封止されて構成されている。
また、別のパッケージ構造の半導体チップとして、パッケージプロセス（後工程）をウエハプロセス（前工程）と一体化し、ウエハ状態でパッケージング工程を完了する方式により製造されたもの、いわゆるウエハレベルＣＳＰあるいはウエハプロセスパッケージと呼ばれるものもある。このような構造の半導体チップは、例えば、特開２００２−２６１１９２号公報や特開２００３−２９８００５号公報に記載されている。前者に記載された半導体チップは、図４に示すように、ウエハプロセスが終了した半導体基板４０１上に、保護膜４０２、再配線層４０３、及び銅ポスト４０４などを形成した後、樹脂４０５により封止されて構成されている。
各半導体チップ１１，１２の一面（搭載面）には、図５に示すように、フレキシブル基板１３に対して電気的・機械的に接続される複数のピン（半導体ボール、チップピンともいう。）２１が、所定の配列で形成されている。
複数のチップピン２１の各々には、それぞれ特定の役割（信号）が割り当てられている。例えば、ＤＤＲ−II用のＳＤＲＡＭの場合は、チップピン２１がマトリクス状に配列されており、各チップピンに割り当てられる役割は、図６に示すようになる。なお、図６は、チップピンの配置を上面側から見た図である。図６において、例えば、Ａ行１列のピン（Ａ１ピン）は、ＶＤＤ用である。
ここで、積層型半導体パッケージ１０のパッケージピン１４の配置について説明しておく。パッケージピン１４の配置は、積層される半導体チップ１１（又は１２）のピン配置とほとんど同じである。例えば、上記ＳＤＲＡＭを積層した積層型半導体パッケージのパッケージピンの配置は、図７に示すようになる。図７において、図６のものと異なるピンは、太字で描かれている。
図６及び図７において、大雑把な分類をすると、ほぼ上半分がデータ（ＤＱ）系ピン、ほぼ下半分がコマンドアドレス（Ｃ／Ａ）系ピンである。また、図７に太字で示す３組６個のピン、即ち、チップ選択ピン（ＣＳ０及びＣＳ１）、クロックピン（ＣＫＥ０及びＣＫＥ１）、及びオンダイターミネーションピン（ＯＤＴ０及びＯＤＴ１）は、第１の半導体チップ１１と第２の半導体チップ１２とを互いに独立して動作させるためのものであって、いずれか一方の半導体チップのみと接続されるピンである。例えば、第１の半導体チップ１１のＣＳ、ＣＫＥ及びＯＤＴが、夫々パッケージピンのＣＳ０，ＣＫＥ０及びＯＤＴ０に接続されるのであれば、第２の半導体チップ１２のＣＳ、ＣＫＥ及びＯＤＴは、ＣＳ１，ＣＫＥ１及びＯＤＴ１にそれぞれ接続される。
このように第１の半導体チップ１１と第２の半導体チップ１２とを互いに独立して動作させるパッケージピンをオプションピンと呼び、その他のパッケージピンをレギュラーピンと呼称する。
図７の積層型半導体パッケージのピン配列は、図６の半導体チップ単体用のチップピン配置に第２の半導体チップ用のオプションピンが追加された配列となっている。
一方、フレキシブル基板１３は、多層配線基板であって、例えば、表層として上下２層（又は表層側及び裏層側）の信号層と、内層としてＶＤＤプレーン及びＧＮＤプレーンの２層とを備えた四層基板である。以下の説明では、フレキシブル基板１３は四層基板であるとする。
図８に示すように、フレキシブル基板１３の上面のチップ搭載領域５１には、第１の半導体チップ１１の各ピン２１に対応するよう同一の配列とされた複数のチップ接続パッド（第１の接続パッド群）が形成されている。また、フレキシブル基板１３の上面の残りの領域５２には、この積層型半導体パッケージ１０の外部接続端子となる複数のパッケージピン（パッケージピン群）１４に対応した外部接続用パッド群が、第１の半導体チップ１１のピン配列と鏡像配列となるように形成されている。さらに、フレキシブル基板１３の下面であって、チップ搭載領域５１の裏面にあたる領域５３には、第２の半導体チップ１２の各ピンに対応するよう配列された（鏡像配列）複数のチップ接続パッド（第２の接続パッド群）（図示せず）が形成されている。さらにフレキシブル基板１３の下面であって、外部接続用パッド群に対応する領域５４には外部接続用パッドと接続されたビア（例えば、図１０の５０６）が形成されている。フレキシブル基板１３は、さらに、第１の接続パッド群及び第２の接続パッド群の接続パッドのパッドの各々を、対応する外部接続用パッド（パッケージピン）に接続するための配線及びビア（例えば、図１１の６０３，６０４，６０８，６１０，６１２、図１２の７０２、図１３の８０３）を備えている。なお、配線は、表層側及び裏層側信号層内に形成される。
図９（ａ）及び（ｂ）に示すように、第１の半導体チップ及び第２の半導体チップ１１，１２は、フレキシブル基板１３のチップ搭載領域の上下面に夫々搭載される。このとき、第１の半導体チップ１１と第２の半導体チップ１２とは、図９（ａ）から容易に理解されるように、互いに反転した状態となる。この状態では、例えば、第１の半導体チップ１１のＡ１ピンは、左側（左奥）に位置するのに対して、第２の半導体チップ１２のＡ１ピンは、右側（右奥）に位置する。
フレキシブル基板１３の配線は、上記のような反転関係にある第１の半導体チップ１１の各ピンと、それに対応する（同じ役割の）第２の半導体チップ１２のピンとを、ともに対応するパッケージピン１４に接続する。但し、前述した、各半導体チップ１１，１２を独立動作させるためのチップピンについては、いずれか一方のみを対応するパッケージピン１４に接続する。
第１及び第２の半導体チップ１１，１２をフレキシブル基板１３に搭載した後、第２の半導体チップ１２を包むようにフレキシブル基板１３を折り曲げると（二つ折りにすると）、図１に示した積層型半導体パッケージが得られる。このとき、パッケージピン１４は、第１の半導体チップ１１のピンと同じ向きで、同じ配列となる。したがって、この積層型半導体パッケージ１０は、第１の半導体チップ１１単体を搭載するためのボード（但し、オプションピンに対応するもの）に、そのまま搭載することが可能である。これは、第１の半導体チップ１１を搭載するために必要な実装面積を持つボードに、２倍の記憶容量のメモリパッケージが搭載できるようになることを意味する。
以下、第１及び第２の半導体チップが接続される接続パッドと外部接続パッドとの間の接続について説明する。
第１及び第２の半導体チップのピン２１には、パッケージピン１４のうちのオプションピンに接続されるチップピンと、レギュラーピンに接続されるチップピンとがある。また、レギュラーピンに接続されるチップピンには、ＶＤＤプレーン又はＧＮＤプレーンを介してレギュラーピンに接続されるものと、表層側及び／又は裏層側の信号層を介してレギュラーピンに接続されるものとがある。さらに、信号層を介してレギュラーピンに接続されるチップピンには、互いに対向する一対のピンを基板に形成したビアを介して直結されるものがある。これらのチップ間の接続を実現するため、各パッド間は以下のように接続される。
図１０に示すように、第１の接続パッド群のうち、オプションピンに接続されるチップピン用のパッド５０１は、フレキシブル基板１３の表層側信号層の一部である配線（信号線）５０２により、対応するオプションピン用の外部接続パッド５０３に接続される。一方、第２の接続パッド群のうち、オプションピンに接続されるチップピン用のパッド５０４は、フレキシブル基板１３の裏層側信号層の一部である配線（信号線）５０５により、フレキシブル基板１３の下面の領域５４に形成されたビアであって、対応するオプションピン用の外部接続パッド５０５に接続されているビア５０６に接続される。ここで、裏面側配線は、対応する外部接続パッドに領域５４のビアにより接続された構造である。
また、図１１に示すように、第１の接続パッドうち、ＶＤＤプレーン６０１を介してレギュラーピンに接続されるチップピン用のパッド（ＶＤＤ，ＶＤＤＱ）６０２は、そこから基板下面側に向かって形成されたビア６０３によりＶＤＤプレーン６０１に接続される。さらに、ＶＤＤプレーン６０１は、ビア６０４により対応する外部接続パッド６０５に接続されている。同様に、第１の接続パッドうち、ＧＮＤプレーン６０６を介してレギュラーピンに接続されるチップピン用のパッド６０７は、そこから基板下面側に向かって形成されたビア６０８によりＧＮＤプレーン６０６に接続される。一方、第２の接続パッド群のうち、ＶＤＤプレーン６０３を介してレギュラーピンに接続されるチップピン用のパッド６０９は、そこから基板上面側に向かって形成されたビア６１０によりＶＤＤプレーン６０１に接続される。同様に、第２の接続パッドのうち、ＧＮＤプレーン６０６を介してレギュラーピンに接続されるチップピン用のパッド（ＶＳＳ，ＶＳＳＱ）６１１は、そこから基板上面側に向かって形成されたビア６１２によりＧＮＤプレーン６０６に接続される。
ここでは、電源関係のパッド（ＶＤＤ，ＶＤＤＱ）は、一枚のＶＤＤプレーンに接続されているが、ＶＤＤとＶＤＤＱとを同一層内で分割して別配線としたり、また、表層側及び／又は裏面側信号層の空きスペースに配線してもよく、さらに追加プレーンを設けてもよい。ＧＮＤプレーンに接続されるパッド（ＶＳＳ，ＶＳＳＱ）に関しても、同様の配線としてよい。
図１２に示すように、第１の接続パッド群のうち、表層側及び／又は裏層側の信号層を介してレギュラーピンに接続されるチップピン用のパッド７０１は、後述のビアで裏面側のパッドと直結されるパッドを除き、第１と第２の接続パッドのうちの対応するパッドの中間点近傍に形成されたビア７０２に、表層側信号層の一部である配線（分岐配線）７０３により接続される。第２の接続パッド群の対応するパッド７０４は、同ビア７０３に裏層側信号層である配線（分岐配線）７０５により接続される。つまり、各レギュラーピンに信号層の配線を用いて接続される一対のチップピン用のパッド対７０１，７０４は、それらの中間点近傍に形成されたビア７０２を介して互いに接続される。一対の接続パッド７０１，７０４が接続されたビア７０２は、表層側又は裏層側信号層の配線（共通配線）７０６又は７０７により、対応するレギュラーピン用の外部接続パッドに接続される。分岐配線７０３と７０５及びそれらを接続するビア７０２は、一まとめにして、分岐配線部と呼ばれる。この構成により、互いに対応する一対の接続パッド（チップピン）に接続される分岐配線の長さを実質上（実用上問題が生じない程度に）互いに等しくすることができる。
図１３に示すように、第１の接続パッド群のうち、表層側及び／又は裏層側の信号層を介してレギュラーピンに接続される接続パッドのうちの残りのパッド８０１は、その裏面側に位置する第２の接続パッド群の接続パッド８０２にビア８０３で直接接続される。これは、各半導体チップ１１，１２のピンには、その役割を入れ替えても差し支えのないものが存在することによる。例えば、各半導体チップ１１，１２のピンに図６のような役割が割り当てられているとき、フレキシブル基板１３を挟んで対向配置された第１及び第２の半導体チップ１１，１２の一方のＤＱ０，ＤＱ１，ＤＱ２及びＤＱ３ピンは、他方の半導体チップのＤＱ１，ＤＱ０，ＤＱ３及びＤＱ２ピンと向き合うことになる。ここで、各半導体チップのＤＱ０，ＤＱ１，ＤＱ２及びＤＱ３ピンは、その役割を交換することが可能であるため、互いに向き合っているピン同士を同じレギュラーピンに接続しても何ら問題は生じない。そこで、これらのピンが接続される第１の接続パッド群の接続パッド８０１は、その裏面側に位置する第２の接続パッド群の接続パッド８０２にビア８０３で直結される。そして、ビア８０３で互いに接続された一対の接続パッド８０１，８０２の一方が、表層側又は裏層側の信号層の配線８０４又は８０５により対応するレギュラーピンに接続される。この場合においては、ビア８０３が、分岐配線部を構成し、配線８０４又は８０５がそれに接続される共通配線とである。
なお、ビアで直結可能な接続パッドについても、設計上あるいは製造上の都合により、先に述べたパッドと同様に、互いに対応する２つの接続パッドの中間点近傍にビアを形成して互いに接続するようにしてもよい。あるいは、表裏に位置するピン同士を直結せず、それとは別の位置にビアを形成し、それに配線を用いて接続するようにしてもよい。ビアでパッドを直結する場合は、パッド上でビアを形成し直結しているが、パッド近傍でビアを形成し、直結することも可能であることは自明である。
次に、第１及び第２の接続パッド群と外部接続パッドとの間の接続について、特に、レギュラーピンに接続されるチップピン用の接続パッドに関する接続について、具体例を挙げて説明する。
図１４（ａ）は、フレキシブル基板１３の表層側信号層の一部（半導体チップのＡ〜Ｄ行に対応）を示す図である。また、図１４（ｂ）は、図１４（ａ）に対応するフレキシブル基板１３の裏層側信号層の一部である。なお、図１４（ａ）及び（ｂ）は、いずれもフレキシブル基板１３を上面側から見た図である。
図１４（ａ）に示すように、第１の半導体チップのＡ８ピン用の接続パッドは、表層側の配線（分岐配線）７１によりビア７２に接続されている。一方、第２の半導体チップのＡ８ピン用の接続パッドは、図１４（ｂ）に示すように、裏層側の配線（分岐配線）７３によりビア７２に接続されている。ここで、ビア７２は、配線７１と配線７２の長さを等しくするために、第１の半導体チップのＡ８ピン用の接続パッドと第２の半導体チップのＡ８ピン用の接続パッドとの中間点近傍に形成されている。配線７１と配線７３は、その長さが実質上等しく、かつ伝送路となるよう（インピーダンスが整合するよう）に形成されている。ビア７２は、さらに裏層側信号層の配線（共通配線）７４により、Ａ８パッケージピン用のパッドに接続形成された下面のエリア５４のビア７５に接続されている。
第１及び第２の半導体チップのＢ３ピン用の接続パッドは、Ａ８ピン用の接続パッドと同様に、それらの中間点近傍に形成されたビア７６を介して互いに接続されている。このビア７６は、Ａ８ピン用のビア７２とは異なり、表層側信号層の信号線７７により、Ｂ３パッケージピン用のパッドに接続されている。
第１及び第２の半導体チップのＢ７ピンに対応する接続パッドも、Ａ８ピン用の接続パッドの場合と同様にして、Ｂ７パッケージピン用のパッド裏面のビア７８に接続されている。
第１の半導体チップのＣ２ピン及びＤ３ピン用の接続パッドは、図１４（ａ）に示すように、表層側信号層の配線により、Ｃ８パッケージピン及びＤ７パッケージピン用の外部接続パッドに夫々接続されている。また、図示はされていないが、これらのＣ２ピン及びＤ３ピン用の接続パッドは、裏面側の第２の半導体チップのＣ８ピン及びＤ７ピン用の接続パッドにそれぞれビアによって直結されている。
一方、第２の半導体チップのＣ２ピン及びＤ３ピン用の接続パッドは、図１４（ｂ）に示すように、裏層側信号層の配線により、Ｃ２パッケージピン及びＤ３パッケージピンに夫々接続されたビアに接続されている。また、図示はされていないが、これらのＣ２ピン及びＤ３ピン用の接続パッドは、表面側の第１の半導体チップＣ８ピン及びＤ７ピン用の接続パッドにそれぞれビアによって接続されている。
なお、Ａ１ピン用の接続パッドのように、ＶＤＤプレートに接続されるパッドは、ビアによって直接ＶＤＤプレートに接続される。ＧＮＤプレートに接続されるパッドについても同様である。
また、オプションピンに接続されるチップピン用の接続パッドは、第１又は第２のＣ２ピンあるいはＤ３ピン用の接続パッドと同様に、表面側又は裏面側の信号層の配線により行われる。
次に、フレキシブル基板に形成される配線について説明する。フレキシブル基板１３はグランドプレーン及び／又は電源プレーン（又は配線）を有する多層基板であって、信号配線パターンは、その大部分が（望ましくは全てが）グランドプレーン及び／又は電源プレーン（又は配線）とともに伝送線路を構成している。図１５乃至１８を参照して、信号配線パターンの伝送線路の構成を説明する。
図１５（ａ）及び（ｂ）に示すように、伝送線路は、信号配線パターン８１とその信号配線パターン８１に隣接する層のグランドプレーン及び／又は電源プレーン（平板配線）８２とにより、マイクロストリップ線路として構成される。又は、図１６（ａ）及び（ｂ）に示すように、伝送線路は、信号配線パターン８１とその両側に隣接するグランドプレーン及び／又は電源プレーン（平板配線）８２ａ，８２ｂとにより、ストリップ線路として構成される。あるいは、図１７（ａ）及び（ｂ）に示すように、伝送線路は、信号配線パターン８１と、それと同一層で片側（もしくは両側）に隣接して並走するグランドプレーン及び／又は電源配線８３とにより、平行線路として構成される。信号配線パターンは、上記伝送線路の構成を適宜選択し、組み合わせて構成される。
なお、マイクロストリップ線路又はストリップ線路を構成するグランドプレーン及び／又は電源プレーン（平板配線）８２，８２ａ、８２ｂは、信号配線パターン８１と同等以上の幅を有する。
また、伝送線路を構成するグランドプレーン及び／又は電源プレーン（平板配線）８２，８２ａ、８２ｂは、図１８（ａ）に示すように複数のグランド配線部及び／又は電源配線部９１，９２から構成されていてもよい。
さらに、伝送線路を構成するグランドプレーン及び／又は電源プレーン（平板配線）８２，８２ａ、８２ｂは、図１８（ｂ）に示すように、ビア９５や他の配線９６により部分的に分断されていてもよい。
以上、本発明について一実施の形態に即して説明したが、本願発明は、上記実施の形態に限定されるものではない。
例えば、上記説明では、パッケージピンの位置が第１の半導体チップのチップピンの位置に上下方向に一致するようにしたが、図１９に示すように、共通配線の長さを短くするため、パッケージピンの位置をずらしてもよい。また、図２０（ａ）及び（ｂ）に示すように、パッケージピンの配置を第１の半導体チップのチップピンの配置と全く異なるものとしてもよい。
本発明の一実施の形態に係る積層型半導体パッケージの概略構成を示す（ａ）斜視図及び（ｂ）正面図である。 従来のパッケージ構造の半導体チップの一例を示す略断面構成図である。 従来のパッケージ構造の半導体チップの他の例を示す略断面構成図である。 従来のパッケージ構造の半導体チップのさらに他の例を示す略断面構成図である。 図１の積層型半導体パッケージに使用される半導体チップの概略構成を示す斜視図である。 図５の半導体チップのピンの役割を説明するための配置図である。 図１の積層型半導体パッケージのパッケージピンの役割を説明するための配置図である。 図１の積層型半導体パッケージに使用されるフレキシブル基板の概略構成を示す斜視図である。 半導体チップをフレキシブル基板に搭載する前の状態を示す概略図であって、（ａ）は斜視図、（ｂ）は縦断面図である。 図８のフレキシブル基板におけるオプションピンに関係する接続を説明するための部分断面図である。 図８のフレキシブル基板におけるＶＤＤプレーンに関係する接続を説明するための部分断面図である。 図８のフレキシブル基板における通常のレギュラーピンに関係する接続を説明するための部分断面図である。 図８のフレキシブル基板におけるビアにより直接接続されるパッドの接続を説明するための部分断面図である。 図８のフレキシブル基板の配線の一部を示す図であって、（ａ）は、第１のチップ接続パッド群と外部接続パッド群との接続関係、（ｂ）は、第２のチップ接続パッド群と外部接続パッド群に接続されるビアとの接続関係を示す図である。 マイクロストリップ線路として構成される伝送線路を説明するための図であって、（ａ）は斜視図、（ｂ）は縦断面図である。 ストリップ線路として構成された伝送線路を説明するための図であって、（ａ）は斜視図、（ｂ）は縦断面図である。 平行線路として構成された伝送線路を説明するための図であって、（ａ）は斜視図、（ｂ）は縦断面図である。 伝送線路を構成するグラウンド又は電源プレートの他の形態を説明するための図であって、（ａ）は、グラウンド又は電源プレートが複数の部分からなる例を示す図、（ｂ）は、グラウンド又は電源プレートがビア又は他の配線により部分的に分断されている例を示す図である。 本発明の積層型半導体パッケージの変形例を示す概略断面図である。 本発明の積層型半導体パッケージの他の変形例を示す（ａ）概略断面図、（ｂ）斜視図である。 従来の積層型半導体パッケージの一例の概略構成を示す断面図である。 従来の積層型半導体パッケージの他の例の概略構成を示す斜視図である。 図２２の積層型半導体パッケージに用いられる半導体チップとフレキシブル基板の構成を説明するための分解斜視図である。
符号の説明
１０ 積層型半導体パッケージ
１１ 第１の半導体チップ
１２ 第２の半導体チップ
１３ フレキシブル基板
１４ パッケージピン
２１ チップピン
５１ チップ搭載領域
５２ フレキシブル基板上面の残りの領域
５３ フレキシブル基板下面の、チップ搭載領域の裏面にあたる領域
５４ フレキシブル基板下面の、外部接続用パッド群に対応する領域
７１，７３，７４，７７ 配線
７２，７５，７６，７８ ビア
８１ 信号配線パターン
８２，８２ａ，８２ｂ グランドプレーン／電源プレーン
８３ グランド配線／電源配線
９１，９２ グランド配線部分／電源配線部分
９５ ビア
９６ 他の配線
１０１ キャビティー
１０２ 基板
１０３ 配線パターン
１０４ 半導体チップ
１０５ ボンディングワイヤー
１０６ 端子パッド
１０７ ソルダーボール
１１１ 半導体チップ
１１２ フレキシブル基板
１２１ コンタクト
１２２ 第１の導電パッド群
２０１，３０１ 基板
２０２，３０２ 単体チップ
２０３，３０３ 配線（パッド）
２０４，３０４ 配線
２０５，３０５ ワイヤボンディング
２０６，３０６ 導体パターン
２０７，３０７ 樹脂
４０１ 半導体基板
４０２ 保護膜
４０３ 再配線層
４０４ 銅ポスト
４０５ 樹脂
５０１，５０４ パッド
５０２，５０５ 配線
５０３ 外部接続パッド
５０６ ビア
６０１ ＶＤＤプレーン
６０２，６０７，６０９，６１１ パッド
６０３，６０４，６０８，６１０，６１２ ビア
６０５ 外部接続パッド
６０６ ＧＮＤプレーン
７０１，７０４ パッド
７０２ ビア
７０３，７０５，７０６，７０７ 配線
８０１、８０２ パッド
８０３ ビア
８０４，８０５ 配線

Claims (7)

  1. 複数のチップピンが予め定められた配置で形成されている搭載面を夫々有する２個の半導体チップと、当該２個の半導体チップを前記搭載面同士が互いに対向するようにその上面及び下面に搭載する基板とを有し、
    前記基板が、前記２個の半導体チップを搭載するための領域とは異なる領域であって、当該基板を前記２個の半導体チップのうち前記下面に搭載された半導体チップを包むように二つ折りしたときに下面となる領域に、前記複数のチップピンに夫々対応する複数のパッケージピンを備え、
    前記複数のパッケージピンが、前記２個の半導体チップのうちのいずれか一方の対応するチップピンにのみ接続されるオプションピンと、前記２個の半導体チップの各々の対応するチップピンに共に接続されるレギュラーピンとを含み、
    前記基板が、前記レギュラーピンにその一端が接続される共通配線と、該共通配線の他端を前記２個の半導体チップの各々の対応するチップピンに接続するための分岐配線部とを有し、
    前記共通配線の他端から前記対応するチップピンまでの配線距離を実質上互いに等しくする位置で、前記分岐配線部を構成する表層側信号層及び裏層側信号層が前記対応するチップピンに各々接続されていることを特徴とする積層型半導体パッケージ。
  2. 請求項１に記載の積層型半導体パッケージにおいて、
    前記複数のパッケージピンが前記予め定められた配置と同じ配置で形成されていることを特徴とする積層型半導体パッケージ。
  3. 請求項１又は２に記載の積層型半導体パッケージにおいて、
    前記分岐配線部が、前記対応するチップピンの中間位置近傍に形成され、かつ前記共通配線の他端に接続されたビアと、該ビアと前記対応するチップピンとを接続する実質的に長さの等しい表層側信号層及び裏層側信号層を有していることを特徴とする積層型半導体パッケージ。
  4. 請求項１乃至３のいずれか一項に記載の積層型半導体パッケージにおいて、
    前記基板が、グランド配線及び／又は電源配線を有する多層基板であって、前記共通配線及び前記分岐配線部が前記グランド配線及び／又は電源配線とともに伝送線路を構成することを特徴とする積層型半導体パッケージ。
  5. 請求項４に記載の積層型半導体パッケージにおいて、
    前記伝送線路は、マイクロストリップ線路、ストリップ線路、及び平行線路のうちのいずれかとして構成されていることを特徴とする積層型半導体パッケージ。
  6. 請求項５に記載の積層型半導体パッケージにおいて、
    伝送線路を構成する前記グランド配線及び／又は電源配線は、複数のグランド配線及び／又は電源配線部から構成された部分、又は、ビアや他の配線により部分的に分断されている部分を含んでいることを特徴とする積層型半導体パッケージ。
  7. 請求項１乃至６のいずれかに記載の積層型半導体パッケージにおいて、
    前記半導体チップは、単体チップ（ベアダイ）、又は基板上に前記単体チップを搭載し、前記単体チップの配線（パッド）と前記基板上の配線をワイヤボンディング、インナーリードボンディング、及びフリップチップ接続のいずれかにより電気的に接続され、基板上の導体パターンを保護するために樹脂封止されたパッケージ構造にしたもの、又はウエハレベルＣＳＰ、あるいはウエハプロセスパッケージのいずれかであることを特徴とする積層型半導体パッケージ。
JP2004050264A 2003-02-28 2004-02-25 積層型半導体パッケージ Expired - Fee Related JP4072505B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004050264A JP4072505B2 (ja) 2003-02-28 2004-02-25 積層型半導体パッケージ
US10/787,127 US20040227222A1 (en) 2003-02-28 2004-02-27 Stacked semiconductor package
TW093105058A TWI286825B (en) 2003-02-28 2004-02-27 Stacked semiconductor package
DE102004010649A DE102004010649A1 (de) 2003-02-28 2004-02-28 Gestapeltes Halbleiterpaket
CNA2004100076721A CN1531087A (zh) 2003-02-28 2004-03-01 层叠型半导体封装件
US11/531,167 US7642635B2 (en) 2003-02-28 2006-09-12 Stacked semiconductor package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003053260 2003-02-28
JP2004050264A JP4072505B2 (ja) 2003-02-28 2004-02-25 積層型半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2004282057A JP2004282057A (ja) 2004-10-07
JP4072505B2 true JP4072505B2 (ja) 2008-04-09

Family

ID=33161456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004050264A Expired - Fee Related JP4072505B2 (ja) 2003-02-28 2004-02-25 積層型半導体パッケージ

Country Status (5)

Country Link
US (2) US20040227222A1 (ja)
JP (1) JP4072505B2 (ja)
CN (1) CN1531087A (ja)
DE (1) DE102004010649A1 (ja)
TW (1) TWI286825B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
JP4723178B2 (ja) * 2003-10-28 2011-07-13 エルピーダメモリ株式会社 メモリシステム及びメモリモジュール
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP4199724B2 (ja) 2004-12-03 2008-12-17 エルピーダメモリ株式会社 積層型半導体パッケージ
JP4237160B2 (ja) * 2005-04-08 2009-03-11 エルピーダメモリ株式会社 積層型半導体装置
KR100668847B1 (ko) 2005-06-27 2007-01-16 주식회사 하이닉스반도체 패키지 스택
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
JP2010205941A (ja) * 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
US8217507B1 (en) * 2010-01-22 2012-07-10 Amkor Technology, Inc. Edge mount semiconductor package
KR20110101410A (ko) * 2010-03-08 2011-09-16 삼성전자주식회사 패키지 온 패키지
US10108684B2 (en) * 2010-11-02 2018-10-23 Micron Technology, Inc. Data signal mirroring
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9009400B2 (en) 2012-10-16 2015-04-14 Rambus Inc. Semiconductor memory systems with on-die data buffering
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
KR101467517B1 (ko) * 2013-03-22 2014-12-01 송유진 적층형 반도체 패키지 및 그 제조방법
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
CN103400775B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维***级芯片倒装凸点封装结构及工艺方法
CN103441078B (zh) * 2013-08-06 2016-08-17 江阴芯智联电子科技有限公司 先封后蚀三维***级芯片正装堆叠封装结构及工艺方法
CN103515249B (zh) * 2013-08-06 2016-02-24 江苏长电科技股份有限公司 先封后蚀三维***级芯片正装凸点封装结构及工艺方法
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US20220189864A1 (en) * 2014-05-24 2022-06-16 Broadpak Corporation 3d integrations and methods of making thereof
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10388636B2 (en) * 2015-12-21 2019-08-20 Intel Corporation Integrating system in package (SIP) with input/output (IO) board for platform miniaturization
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
US11177220B2 (en) 2017-04-01 2021-11-16 Intel Corporation Vertical and lateral interconnects between dies
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
CN110034117B (zh) * 2018-08-31 2021-02-23 济南德欧雅安全技术有限公司 一种存储器件
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JP2594762B2 (ja) * 1994-08-16 1997-03-26 九州日本電気株式会社 フラットパッケージ
JP3012184B2 (ja) 1996-01-12 2000-02-21 富士通株式会社 実装装置
JPH11135562A (ja) 1997-10-29 1999-05-21 Hitachi Ltd Ｂｇａ半導体パッケージ
KR100266637B1 (ko) 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
JPH11186449A (ja) 1997-12-25 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6072699A (en) * 1998-07-21 2000-06-06 Intel Corporation Method and apparatus for matching trace lengths of signal lines making 90°/180° turns
JP2000307037A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体デバイス部品の実装構造およびその実装方法
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
WO2001015231A1 (fr) 1999-08-19 2001-03-01 Seiko Epson Corporation Panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et dispositif electronique
JP3633559B2 (ja) 1999-10-01 2005-03-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001332681A (ja) 2000-05-18 2001-11-30 Fujitsu Ltd 半導体装置
JP2001332683A (ja) 2000-05-19 2001-11-30 Nec Corp 積層型半導体装置及びその製造方法
JP2001358285A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 樹脂封止型半導体装置
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
JP2002115229A (ja) * 2000-10-06 2002-04-19 Honda Motor Co Ltd ビーチクリーナー
JP4921645B2 (ja) 2001-03-01 2012-04-25 セイコーインスツル株式会社 ウエハレベルｃｓｐ
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2004282057A (ja) 2004-10-07
TWI286825B (en) 2007-09-11
US20040227222A1 (en) 2004-11-18
US7642635B2 (en) 2010-01-05
TW200427012A (en) 2004-12-01
CN1531087A (zh) 2004-09-22
US20070001299A1 (en) 2007-01-04
DE102004010649A1 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
JP4072505B2 (ja) 積層型半導体パッケージ
US5804874A (en) Stacked chip package device employing a plurality of lead on chip type semiconductor chips
TW501269B (en) Semiconductor apparatus
US6724074B2 (en) Stack semiconductor chip package and lead frame
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP4601365B2 (ja) 半導体装置
KR101257912B1 (ko) 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
JP4707446B2 (ja) 半導体装置
US7355272B2 (en) Semiconductor device with stacked semiconductor chips of the same type
US10804243B2 (en) Dual-sided memory module with channels aligned in opposition
US6818983B2 (en) Semiconductor memory chip and semiconductor memory device using the same
JP4836110B2 (ja) マルチチップモジュール
US6791193B2 (en) Chip mounting substrate, first level assembly, and second level assembly
US6242285B1 (en) Stacked package of semiconductor package units via direct connection between leads and stacking method therefor
JP4199724B2 (ja) 積層型半導体パッケージ
JP2022039620A (ja) 半導体装置
JP3638749B2 (ja) メモリモジュール
TWI466247B (zh) 三維封裝結構
TWI794021B (zh) 半導體封裝及其製造方法
TWI713186B (zh) 半導體封裝
JPH04340267A (ja) 半導体装置
WO1998038680A1 (fr) Module memoire
JP2014038908A (ja) 半導体装置
JPH10284681A (ja) メモリモジュール
KR20020041114A (ko) 반도체 칩 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees