KR101218011B1 - 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 - Google Patents

플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 Download PDF

Info

Publication number
KR101218011B1
KR101218011B1 KR1020067008850A KR20067008850A KR101218011B1 KR 101218011 B1 KR101218011 B1 KR 101218011B1 KR 1020067008850 A KR1020067008850 A KR 1020067008850A KR 20067008850 A KR20067008850 A KR 20067008850A KR 101218011 B1 KR101218011 B1 KR 101218011B1
Authority
KR
South Korea
Prior art keywords
delete delete
pads
signal
die
substrate
Prior art date
Application number
KR1020067008850A
Other languages
English (en)
Other versions
KR20070010112A (ko
Inventor
라젠드라 디. 펜드스
Original Assignee
스태츠 칩팩, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩, 엘티디. filed Critical 스태츠 칩팩, 엘티디.
Publication of KR20070010112A publication Critical patent/KR20070010112A/ko
Application granted granted Critical
Publication of KR101218011B1 publication Critical patent/KR101218011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

플립 칩 인터커넥트 패드 레이아웃은 다이의 외곽에 가까운 다이의 표면 위에 배치된 다이 신호 패드를 가지며, 상기 신호 패드에서의 인보드의 다이 표면 위에 배치된 다이 파워/접지 패드를 갖고, 다이 패드 레이아웃에 상호 보완적인 방식으로 배치된 대응하는 패키지 기판 위의 신호 패드와, 다이 풋프린트에서 멀리 떨어진 다이 모서리 아래에서 신호 패드로부터 라우팅된 신호 라인과, 다이 풋프린트 아래에서 비아로 라우팅된 파워/접지 라인을 갖는다. 또한 플립 칩 반도체 패키지는 플립 칩 인터커넥트 패드 레이아웃이 다이의 가장자리에 배치된 다이 신호 패드를 갖고, 신호 패드에서의 인보드의 다이 표면 위에 배치된 다이 파워와 접지 패드를 갖고, 그에 대응하는 패키지 기판은 다이 레이아웃에 상호 보완적인 방식으로 배치된 신호 패드와 다이 풋프린트로부터 멀리 떨어진 다이 모서리 아래에서 신호 패드로부터 라우팅된 신호 라인을 갖는다.

Description

플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법{FLIP CHIP INTERCONNECTION PAD LAYOUT SEMICONDUCTOR PACKAGE AND THE METHOD THEREOF}
본 출원은 2003년 11월 8일에 출원된 US 특허 No. 60/518434 “Flip chip interconnect pad layout"로부터 우선권을 주장하고 있다.
본 발명은 반도체 패키징에 관한 것이며, 특히 플립 칩 인터커넥트에 대한 인터커넥트 패드 레이아웃에 관한 것이다.
플립 칩 패키지는 패키지 기판 위에 구축된 반도체 다이를 포함하고, 이때 상기 다이의 활성 측이 상기 기판과 맞닿아 있다. 다이상의 인터커넥션 패드의 어레이에 부착되는, 그리고 그에 대응하는 기판상의 인터커넥션 패드의 어레이에 부착되는 범프 방식으로 기판의 회로를 갖는 다이의 회로 인터커넥션이 형성된다.
종래에는. 다이의 신호, 전력, 접지 기능을 위한 다이상의 패드가 어레이를 통해 분산되고, 그에 대응하는 기판상의 패드가 적정 회로에 연결된다. 제 2 레벨 인터커넥트는 플립 칩 인터커넥트보다 더 큰 피치를 가지며, 그래서 기판상의 라우팅은 “팬 아웃”한다. 다이상의 패드와 패키지의 외부 핀 사이의 상기 팬 아웃 라우팅은 패키지 기판 내부의 다중 금속 층 위에 형성된다.
다층 기판은 비경제적이며, 종래의 플립 칩은 패키지 비용의 반 이상에 해당(어떤 경우에는 60%)하는 기판을 홀로 구축하는 것이 통상적이다.
종래의 플립 칩은 탈출 라우팅 패턴을 구축한다.
본 발명은 다이의 가장자리에 배치된 모든 또는 거의 모든 신호 패드를 갖는 플립 칩 인터커넥트 패드 레이아웃과, 그에 대응하는 기판 패키지에 관한 것이다.
본 발명에 따라, 상기 다이 신호 패드는 다이의 외곽부에 가깝게 다이 표면 위에 배치되고, 다이 파워와 접지 패드는 신호 패드에서의 인보드의 다이 표면 위에 배치된다. 본 발명에 따라서, 또한 대응하는 패키지 기판 위의 신호 패드는 다이 패드 레이아수에 상호 보완적인 방식으로 배치되며, 신호 라인은 다이 풋프린트에서 멀리 떨어진 다이 모서리 아래에 있는 신호 패드로부터 라우팅되고, 상기 파워와 접지 라인은 다이 풋프린트 아래에 있는 비아로 라우팅된다.
패드 레이아웃은 더 높은 신호 트레이스 탈출 라우팅 밀집도를 칩의 가장자리에서 제공한다. 상기 패키지 기판은 더 적은 수의 금속 층을 가져, 본 발명에 따르는 패드 레이아웃을 이용하여 구축된 패키지가 명확하게 낮은 비용으로 제작될 수 있다. 더 적은 수의 금속 층 때문에, 그리고 비아의 수가 감소되기 때문에(그리고 비아가 신호 전송 경로에서 전체적으로 감소할 수 있기 때문에), 전기 기생(electrical parasitics)이 감소되고, 상기 패키지는 향상된 성능을 갖게 된다.
본 발명의 하나의 일반적인 태양에서, 다이의 외곽부에 가깝게 위치하는 신호 패드를 갖고, 신호 패드에서의 인보드에 위치하는 접지와 파워 패드를 갖는 플립 칩 인터커넥트에 대한 다이 패드 레이아웃이 특징이다.
일부 실시예에서 신호 패드는 다이 모서리에 평행하는 한 줄로 배치되거나, 신호 패드는 어레이로, 예를 들어 다이 모서리에 평행하는 둘 이상의 줄로, 배치된다. 어떤 실시예에서는 인접 줄의 패드는 엇갈려 존재한다. 신호 패드의 줄이난 어레이가 배치되는 다이의 영역은 다이의 “외곽 영역”이라 일컬어질 수 있다.
일부 실시예에서, 접지와 파워 패드는 다이의 중앙에 가깝게 어레이로 배치되고, 이와 같은 실시예에서, 접지와 파워 패드는 장방형 어레이로 배치되며, 어떤 실시예에서, 다이의 중앙 영역에는 어떤 패드도 존재하기 않는다. 또는 파워와 접지 패드가 신호 패드에 가깝게 배치되고, 이와 같은 실시예에서, 접지와 파워 패드는 다이 모서리에 평행하는 줄로 배치되고, 일부 실시예에서 접지와 파워 패드는 신호 패드에 가깝게 어레이로, 가령, 다이 모서리에 평행하는 둘 이상의 줄로 배치된다. 파워/접지 패드의 줄이난 어레이가 배치된 다이의 영역은 다이의 “인보드 영역”이라고 일컬어질 수 있다.
본 발명의 한 특징에 따라, 반도체 다이의 가장 자리 가까이에 위치한 다수의 신호 패드를 포함하는 기판의 다이 부착 영역 위에 장착된 반도체 다이를 포함하는 플립 칩 패키지에 있어서, 상기 기판이 상기 신호 패드의 어레이 레이아웃(layout)에 대응하는 기판 표면에 위치한 다수의 신호 패드; 반도체 다이의 풋프린트로부터 바깥 측을 향하여 기판의 상측 금속 층에서 연장되는 다수의 신호 트레이스; 상기 기판상의 신호 패드 어레이의 인보드 영역에서 기판의 표면 상에 위치하며, 파워 트레이스에 의해 파워 비아로 전기적으로 연결된 다수의 파워 패드; 그리고 상기 기판상의 신호 패드 어레이의 인보드 영역에서 기판의 표면 상에 위치하며, 접지 트레이스에 의해 접지 비아로 전기적으로 연결된 다수의 접지 패드를 포함하며, 상기 파워 패드와 접지 패드의 10% 미만 그리고 1개 이상이 상기 기판상의 신호 패드 어레이 내에 위치하고, 그리고 상기 신호 패드의 10% 미만 그리고 1개 이상이 상기 기판상의 신호 패드 어레이의 인보드 영역에 위치함을 특징으로하는 플립 칩 패키지를 제공한다.
본 발명의 다른 한 특징에 따라, 다이 부착 영역을 포함하는 기판을 제공하고; 다수의 신호 패드를 상기 다이 부착 영역의 외곽 영역 내에 형성시키며; 상기 다이 부착 영역의 외곽 영역으로부터 외향하여 연장되는 다수의 신호 트레이스를 형성하고, 상기 신호 트레이스가 상기 신호 패드에 전기적으로 연결되며; 다수의 파워 패드를 상기 다이 부착 영역의 외곽 영역으로부터 인보드(inboard)로 형성시키고; 그리고 다수의 접지 패드를 상기 다이 부착 영역의 외곽 영역으로부터 인보드로 형성시키며, 상기 파워 패드와 접지 패드의 10% 미만 그리고 1개 이상이 상기 다이 부착 영역의 외곽 영역 내에 위치하고, 그리고 상기 신호 패드의 10% 미만 그리고 1개 이상이 상기 다이 부착 영역의 인보드 영역에 위치함을 특징으로하는 플립 칩 패키지 생산 방법을 제공한다.
본 발명의 다른 한 특징에 따라, 상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역 아래에 배치된 제1 전도 층을 형성시키고, 상기 제1 전도층이 상기 신호 패드에 전기적으로 연결되며; 상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역으로부터 인보드에 있는 영역 아래에 배치된 제2 전도 층을 형성시키고, 상기 제2 전도층이 상기 파워 패드에 전기적으로 연결되며; 그리고 상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역으로부터 인보드에 있는 영역 아래에 배치된 제3 전도 층을 형성시키고, 상기 제3 전도층이 상기 접지 패드에 전기적으로 연결되도록 함을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법을 제공한다. 본 발명의 다른 한 특징에 따라, 상기 기판을 통해 제1 전도성 비아를 형성시켜서 제2 전도층으로 전기적으로 연결시키도록 하고; 상기 파워 패드와 제1 전도성 비아 사이 제1 전도 스터브를 형성시키며; 상기 기판을 통해 제2 전도성 비아를 형성시켜서 제3 전도층으로 전기적으로 연결시키도록 하고; 그리고 상기 접지 패드와 제2 전도성 비아 사이 제2 전도성 스터브를 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법을 제공한다.
본 발명의 또 다른 특징에 따라, 다이 부착 영역을 포함하는 기판을 제공하고; 상기 기판위에 다수의 신호 패드를 형성시키며, 상기 신호 패드의 10% 미만 그리고 1개 이상 신호 패드를 상기 다이 부착 영역의 인보드 영역 내에 위치시키고; 상기 기판위에 다수의 파워 패드를 형성시키며, 상기 파워 패드의 10% 미만 그리고 1개 이상 파워 패드를 상기 다이 부착 영역의 외곽 영역 내에 위치시키며; 그리고 상기 기판위에 다수의 접지 패드를 형성시키고, 상기 모든 접지 패드를 상기 다이 부착 영역의 외곽 영역으로부터 인보드 영역 내에 위치시키도록 함을 포함하는 플립 칩 패키지 생산 방법을 제공한다.
본 발명의 또 다른 태양에서, 상술한 바와 같은 패드 레이아웃을 갖는 반도체 다이를 특징으로 들 수 있다.
본 발명의 또 다른 태양에서, 상술한 패드 레이아웃을 갖는 반도체 다이를 포함하는 플립 칩 패키지를 특징으로 들고, 상기 패드 레이아웃은 다이 패드 레이아웃에 상호 보완적인 방식으로 배치된 인터커넥트 패드를 갖는 기판위에 연결되며, 이때, 신호 라인에 대한 탈출 라우팅이 상부 금속 층에서 형성되고, 접지와 파워 라우팅이 비아를 통해 하나 이상의 하부 금속 층으로 연결된다.
본 발명의 또 다른 일반적인 태양에서, 플립 칩 구축에 대한 기판을 특징으로 들 수 있으며, 상기 기판은 기판내 다이에 대응하는 부분인, 다이 풋프린트의 가장자리에 위치하는 신호 패드를 갖고, 다이 풋프린트에 멀리 떨어진 곳의 상부 금속 층 외부로 빠져나가는 신호 탈출 라인을 갖고, 신호 패드의 내부에 위치하는 파워 패드/접지 패드, 비아를 통해 하부 금속 층에 연결되는 접지/파워 라인을 갖는다. 일부 실시예에서, 신호 패드는 다이 풋프린트의 모서리에 평행하는 줄로 배치된다. 또는 신호 패드는 어레이로, 가령, 다이 풋프린트의 모서리에 평행하는 둘 이상의 줄로 배치된다. 이와 같은 실시예에서 인접 줄의 패드는 엇갈려 존재한다.
일부 실시예에서, 접지/파워 패드는 다이 부착 영역의 중앙에서 가깝게 어레이로 배치되며, 이러한 실시예에서는 접지/파워 패드는 장방형 어레이로 배치되고, 일부 실시예에서 다이 부착 영역의 중앙 영역에는 어떤 패드도 존재하지 않는다. 또는 파워/접지 패드는 신호 패드에 가깝게 배치되고, 이러한 실시예에서, 접지/파워 패드는 다이 0의 모서리에 평행하는 줄로 배치되며, 어떤 실시예에서, 접지와 파워 패드는 상기 신호 패드에 가깝게 어레이로, 가령 다이 풋프린트의 모서리에 평행하는 둘 이상의 줄로 배치된다.
도 1은 종래의 플립 칩 패키지에 대한 다이 위의 패드 레이아웃을 도식한 도면이다.
도 2는 도 1의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
도 3은 본 발명의 실시예에 따르는 플립 칩 패키지에 대한 다이 위에 존재하는 패드 레이아웃을 도식한 도면이다.
도 4는 본 발명의 실시예에 따르는 도 3의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
도 5는 본 발명에 따르는 다이 패드 레이아웃과 기판 패드 배치를 갖는 플립 칩이 구축된 기판의 일부분을 도식한 도면이다.
도 6A는 본 발명의 실시예에 따르는 플립 칩 패키지에 대한 다이 위의 패드 레이아웃을 도식한 도면이다.
도 6B는 본 발명의 실시예에 따르는 도 6A의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
도 7A는 본 발명의 실시예에 따르는 플립 칩 패키지에 대한 다이 위의 패드 레이아웃을 도식한 도면이다.
도 7B는 본 발명의 실시예에 따르는 도 7A의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
도 8A는 본 발명의 실시예에 따르는 플립 칩 패키지에 대한 다이 위의 패드 레이아웃을 도식한 도면이다.
도 8B는 본 발명의 실시예를 따르는 도 8A의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
도 9A는 본 발명의 실시예에 따르는 플립 칩 패키지에 대한 다이 위의 패드 레이아웃을 도식한 도면이다.
도 9B는 본 발명의 실시예에 따르는 도 9A의 다이 패드 레이아웃에 대응하는 플립 칩 기판 위의 패드와 라우팅의 배치를 도식한 도면이다.
본 발명이 본 발명의 서로 다른 실시예를 도식한 도면을 참조하여 더 정확하게 설명될 것이다. 상기 도면들은 본 발명의 특징들과 다른 특징 및 구조와의 관계를 보여준다.
도 1을 참조하여, 종래의 플립 칩 패키지에서, 다이(die) 위의 입력/출력 패드(총체적으로 “신호”패드)가 칩의 활성 표면(12)을 충분히 덮도록 영역 어레이로 배치된다. 각각 다이의 신호, 파워, 접지 기능에 연계되어 있는 신호 패드(예를 들어 18, 19), 파워 패드(예를 들어 14) 및 접지 패드(예를 들어 16)들은 총체적으로는 “파워/접지 패드”라고 하며, 어레이 내의 다중 행 및 열을 통해 분산되나, 그 밖의 다른 것(가령 19)은 그렇지 않다. 다양한 신호 패드를 파워 패드 또는 접지 패드가 둘러싸도록 패드가 배치되게 설계하는 것이 일반적이다.
종래의 플립 칩 패키지는 세라믹 기판을 이용하여 제작된다. 세라믹 기판은 많은 비용을 들이지 않고 매우 많은 수의 층으로 구성될 수 있으며, 블라인드 비아(blind via)는 세라믹 층내에 어렵지 않게 형성될 수 있다. 도 1에서 도식된 종래의 세라믹 기판을 이용하기 위해 제작된 칩에서, 패드 피치(pad pitch)는 150㎛ 내지 250㎛의 범위인 것이 통상적이며, 225㎛ 그리드 피치가 많은 칩들의 경우에 해당한다.
따라서 종래의 패키지에서, 기판의 팬 아웃 라우팅(fan-out routing), 즉, 패키지의 외부 단말을 이용하여 기판 위의 대응하는 패드에 연결하는 기판의 와이어링이 신호 와이어링 및 파워/접지 와이어링을 제공하도록 패턴처리된 다중 금속 층에서 구현된다. 도 1의 다이 패드 레이아웃에 대응하는 기판 패드의 배치가 도 2에서 참조번호(20)로 도식된다. 신호 패드(예를 들어 28, 29), 파워 패드(예를 들어, 24), 접지 패드(예를 들어, 26)가 상호 보완적 어레이로 기판 표면(22)상에 배치되어, 다이 위의 대응하는 패드에 연결된 신호, 파워, 접지 범프에 각각 본딩(bonding)된다. 종래의 배치에서 신호 라우팅(예를 들어 28)에 연계된 일부 패드는 어레이의 외곽에서 존재하는 반면에 다른 것들(가령, 29)은 그렇지 않다. 기판의 가장 상부 금속 층의 트레이스(281)처럼, 어레이의 외곽상의 신호 패드에 대한 탈출 라우팅은 다이 모서리(23) 아래에서 직접 연결된다. 어레이의 외곽에 위치하지 않는 기판 위의 패드는 짧은 트레이스와 비아를 거쳐 기판의 더 아래쪽의 금속 층에 연결되어 있다. 도 2를 참조하여, 신호 패드(29)는 짧은 트레이스(신호“스터브(stubs)”또는 “조그(jogs)”)(예를 들어 291)를 거쳐, 신호 비아(예를 들어 292)를 통과하여 몇 개의 금속 층 중 하나내의 신호 트레이스에 연결되어 있다. 파워 패드(24)는 짧은 트레이스(파워“스터브”또는 “조그”)(예를 들어 241)를 거쳐, 파워 비아(예를 들어 242)를 통해, 아래 금속 층에 포함된 파워 트레이스로 연결되어 있다. 접지 패드(26)는 짧은 트레이스(접지“스터브” 또는 “조그”)(예를 들어 261)를 거쳐, 접지 비아(예를 들어 262)를 거쳐 아래에 있는 금속 층에 포함된 파워 트레이스에 연결된다.
1000개의 외부 단말을 갖는 종래의 통상적인 패키지에서, 예를 들어 기판의 신호 와이어링 층은 2 ~ 3개 이상이고, 파워/접지 와이어링 층은 4 ~ 5개 이상이며, 이는 대략 6이나 8 또는 그이상의 총 층의 개수를 의미한다. 일반적인 법칙에 의하면, 패키지에서 전송 라인 전자 환경을 유지할 필요가 있기 때문에, 신호 와이어링 층의 개수가 증가함에 따라 파워/접지 층의 수반되는 증가가 요구된다. 따라서 총 층의 개수를 꽤 많이 증가시킨다. 부가적인 층을 필요로 함에 따라, 더 긴 신호 경로, 그리고 많은 층-대-층 비아, 바람직하지 못한 전기 기생(electrical parasitics) 및 성능 저하가 초래된다.
일부 종래의 구성에서는, 코어(core) 회로가 다이의 중앙 근처 영역에 위치하고 입력/출력 회로는 코어 회로 부근이나 코어 회로의 한 측부에 배치된 셀 안에 배치된다. 통상적으로, 입력/출력 셀은 보통 가로보다 세로가 더 긴 장방형의 형태이며, 다이 모서리에 가깝게 배치되고, 상기 다이 모서리에 수직이면서 더 긴 크기를 이용하여 위치 파악이 된다. 입력/출력 셀은 약 50㎛ x 500㎛의 크기를 갖는다. 상기 셀은 더 좁게 제작될수록 더 밀집된 인터커넥션을 갖는다.
도 3은 참조번호(30)인 다이 패드 레이아웃의 한 가지 실시예를 도식한다. 본 실시예에서 신호 패드(가령 38)는 모두, 다이 모서리(33)에 평행하는 행의 형태로, 다이의 외곽에 가깝게 다이 표면(32) 위에 배치된다. 도 1의 종래 혼합형 패드 기능 어레이에서의 패드보다 상기 신호 패드는 더 나은 피치(pitch)를 갖는다. 파워 패드(예를 들어 34)와 접지 패드(예를 들어 36)는 어레이로 다이 표면의 인보드 영역 위에 배치된다.
본 발명을 따르고, 도 3의 다이 패드 레이아웃에 대응하는 기판 패드의 배치가 도 4의 평면도에서 참조번호(40)로 나타난다. 신호 패드(가령, 48), 파워 패드(가령, 44), 접지 패드(가령, 46)는 상호 보완적 어레이로 기판 표면(42) 위에 배 치되어, 수신할 수 있고, 다이 위에 위치하는 대응하는 패드에 연결된 신호, 파워, 접지 범프에 각각 본딩(bonding)될 수 있다. 본 발명에 따른 이러한 배치에서, 신호 라우팅(가령, 48)에 연계된 모든 패드는 어레이의 외곽부에 위치하고, 기판의 가장 위에 있는 금속 층이 포함하는 트레이스(481)처럼 어레이의 외곽부상의 신호 패드에 대한 탈출 라우팅은 다이 모서리(43)의 아래에서 직접 연결된다. 본 실시예에서는 어레이의 외곽부에 위치하지 않는, 기판상의 신호 패드 및 파워 패드는 짧은 트레이스와 비아를 통하여, 기판의 더 아래쪽 금속 층에 연결되어 있다. 도 4에서, 파워 패드(44)는 짧은 트레이스(파워“스터브” 또는 “조그”)(가령, 441)를 통해, 파워 비아(가령, 442)를 거쳐 금속 층 아래에 있는 파워 트레이스로 연결된다. 접지 패드(46)는 짧은 트레이스(접지“스터브” 또는 “조그”)를 통해, 접지 비아(가령, 462)를 거쳐, 금속 층 아래에 있는 파워 트레이스에 연결된다.
일반적으로, 본 발명을 따르는 도 3 및 도 4의 실시예에서, 모든 신호 라인은 신호 패드로부터 라우팅되고, 다이 풋프린트로부터 멀어지고, 모든 파워/접지 라인은 다이 풋프린트 아래에 위치하는 비아로 라우팅된다. 따라서 어떤 스터브나 비아도 신호 경로에서 요구되지 않으며, 신호 전송에서의 기생이 방지된다. 너무 밀집하게 제작될 경우, 인접 라인에서 신호 간섭이 발생할 수 있으나, 신호 트레이스는 가능한 서로 가깝게 제작될 수 있다. 트레이스 형상 및 범프 접촉에 있어서, 신호 패드는 가능한 서로 가깝게 제작될 수 있다.
플립 칩 패키지(50)의 일부를 도식한 도 5의 단면도에서, 상기 플립 칩 패키지는 기판(54)의 표면의 다이 부착 영역 위에 장착된 다이(53)를 포함하며, 다이 패드와 기판 패드와 본 발명의 실시예에 따라 배치된 라우팅을 포함한다. 상기 다이 패드(신호 패드(538), 파워 패드(534), 접지 패드(536))는 다이(53)의 활성 측부(532) 위에 또는 내부에 형성된다. 볼(ball)이나 범프는 다이 패드에 부착되고, 상기 볼 또는 범프를, 기판의 위쪽 금속 층 또는 제1 전도 층(501)에 포함되는 대응하는 패턴처리된 트레이스위에 위치하는 인터커넥트 사이트에 부착함으로써 기판으로의 플립 칩 인터커넥션이 형성된다. 특히 예를 들어, 신호 범프(518)가 신호 패드(538)에 연결되고, 신호 트레이스(581)상의 사이트에 부착되며, 파워 범프(514)는 파워 패드(534)에 연결되고, 파워 트레이스(541)상의 사이트에 부착되며, 접지 범프(516)는 접지 패드(536)에 연결되고, 접지 트레이스(61)상의 사이트에 부착된다.
기판(54)은 하나 이상의 얇은 교류 유전체와, 중간부의 두꺼운 2-층 기판(코어)의 위 표면과 아래 표면 각각에 부착되는 금속 층(“빌드-업” 층)을 갖는 “빌드-업”형 기판인 것이 바람직하다. 상기 빌드-업 기판은 하부에서와 같은 단일 금속 층의 수를 상부에서도 갖는 것이 통상적이다. 그러므로 “1-2-1” 빌드-업 기판은 코어(core)의 상부와 하부에 각각 유전 층을 이용해 부착되는 얇은 단일 금속 층 하나를 가지며, 모두 4개의 층이 형성된다. “2-2-2” 빌드-업 기판은 코어의 상부와 하부에 각각 유전 층을 이용해 부착되는 두 개의 얇은 단일 금속 층을 가지며, 모두 6개의 층이 형성된다. 그리고 “3-2-3” 빌드-업 기판은 코어의 상부와 하부에 각각 유전 층을 이용해 부착되는 세 개의 얇은 단일 금속 층을 가지며, 모두 8개의 층이 형성된다. 빌드-업 층의 부가적인 세트가 빌드-업 기판의 비용을 상승시키고, 따라서 더 적은 층을 필요로 하는 회로 레이아웃이 바람직하다.
빌드-업 공정에서는, 코어의 표면 위에(또는 미리 확립된 빌드-업 층의 표면상에) 층의 형태로, 예를 들어, 스핀 공정에 의해, 유전 물질을 공급할 필요가 있으며, 그 뒤, 예를 들어, 마스킹 및 에칭 공정에 의해, 유전체의 표면이 금속화되고, 패턴처리 된다.
빌드-업 기판은 패턴처리된 금속 층을 유전체표면의 상부 및 하부에서 갖는 인쇄된 회로 보드를, 코어로서 포함하는 것이 통상적이다(따라서 “2중 금속 층” 기판). 이렇게 인쇄된 회로 보드에서 유전체의 두께는 약 500㎛인 것이 통상적이다. 구현예로서, 코어 위의 위치하는 금속 층내의 특징부 피치는 약 100㎛ 범위의 하한선을 갖고, 비아 캡처 패드의 직경은 약 300㎛ 범위의 하한선을 갖는다. 얇은 단일 빌드-업 층의 유전체의 두께는 통상적은 약 50㎛이다. 빌드-업 층의 위에 위치하는 금속 층은 두꺼운 코어 위에 위치하는 금속 층보다 더 얇은 것이 통상적이다. 그리고 빌드-업 층내의 금속 층의 특징부 피치는 약 50㎛ 범위의 하한선을 가지며, 비아 캡처 패드의 직경은 약 120㎛ 범위의 하한선을 갖는다.
도 5에 나타낸 실시예의 기판(54)은 “1-2-1”형 빌드-업의 4중 금속 층 기판이다. 즉, 기판(54)은 중간부 두꺼운 2중 금속 층 기판(522) 위에 형성된 상부 및 하부 얇은 단일 금속 층 기판(521, 523)을 포함한다. 상기 2중 금속 층 기판(522)은 패턴처리된 상부 및 하부 금속 층 또는 제2 및 제3 전도 층(502, 503)을 갖는다. 단일 금속 층 기판(521, 523)은 패턴처리된 금속 층 (501, 504)을 갖는다. 상기 패턴처리된 금속 층(501, 502, 503, 504)은 신호, 파워 및 접지 회로용 트레이스를 갖는다. 가령, 금속 층(502)은 접지 회로용 트레이스(562)와 파워 회로용 트레이스(542)를 포함하고, 금속 층(503)은 파워 트레이스(543), 접지 트레이스(563)를 포함한다.
인쇄된 회로 보드(가령 장치의 마더보드)를 설치시에 패키지의 제 2 레벨 솔더(solder) 볼 인터커넥션에게 부착 사이트를 제공하도록, 아래쪽 금속 층(504)은 패턴처리된다. 특히, 접지 볼(568), 신호 볼(588), 파워 볼(548)은 접지 볼 사이트(567), 신호 볼 사이트(587), 파워 볼 사이트(547)에 부착되어 패키지 시판(54)의 아래쪽 가장자리에 배치된다. 그리고 코어 접지 볼(569)과 코어 파워 볼(548)은 코어 접지 볼 사이트(566)와 코어 파워 볼 사이트(546)에 부착되어 상기 패키지 기판(54)의 아래쪽으로 배치된다.
상부 접지 트레이스(561)와 파워 트레이스(541)는 접지 및 파워 범프(516, 514)의 플립 칩 부착을 위한 사이트를 포함하며, 제 1 전도 비아(564, 544)에 의해 다이 풋프린트 아래의 금속 층 또는 제2 전도 층(502)내에 존재하는 트레이스(562, 542)에 연결되어 있고, 트레이스(562, 542)는 제2 전도 비아(565, 545)에 의해, 금속 층 또는 제3 전도 층(503)내에 존재하는 트레이스(563, 543)에 연결되어 있다. 트레이스(563, 543)는 비아에 의해, 제 2 레벨 인터커넥션 사이트(566, 546)-코어 접지 및 코어 파워-와 (567,547)-접지 및 파워-에 차례로 연결된다.
본 발명에 따라서, 다이 신호 패드(538)는 다이의 외곽부 근처에 배치되며, 그에 따른 기판 위의 신호 라인(581)은 다이 풋프린트로부터 멀어지도록 다이 모서리(533) 아래에서 라우팅된다. 도 5에서 나타나는 바와 같이, 신호 트레이스(581)는 기판의 영역으로의 라우팅을 직접 할 수 있고, 그에 따라 금속 층(502, 503, 504)내에서, 최소한의 신호 회로를 갖고, 비아(가령 584, 585)를 통해, 위쪽 금속 층(501)에서 볼 사이트(587)로의 신호 트레이스의 연결이 짧아질 수 있다. 바람직하게는, 제 2 레벨 신호 볼 및 그들로 향하는 비아는 접지 인접부와, 파워 볼 및 비아 사이에 놓여질 수 있다.
일반적으로, 신호에 의해 생성된 필드 라인이 다른 신호들을 간섭하기 않고 접지로 향하도록, 인접한 신호 라인들 사이의 거리에 비교될 수 있는 거리만큼, 패키지 기판의 접지 라인이 신호 라인과 분리된 것이 바람직하다. 그러므로 본 발명에 따르는 패키지에서, 제 2 금속 층이 주로 접지 평면 기능을 하고 상부 금속 층내의 유전체의 두께가 상부 층 위에 위치하는 인접 신호 라인들 간의 최소 공간 이하인 것이 바람직하다. 따라서 패키지(50)의 팬 아웃 접지 회로의 대다수가 제 2 금속 층(502) 내부에 형성되며, 이는 상부 금속 층(501)로부터 얇은 상부 층 유전체만큼 분리되어 있다. 도 5에 도식된 1-2-1 기판에서, 상부 및 하부 단일 금속 층 기판의 유전체의 두께는 약 50㎛이고, 이때 인접 신호 라인들 사이의 명목 거리(nominal distance)는 약 50㎛ 또는 그 이상이다. 접지 및 신호 라인의 바람직한 공간이 신호를 위한, 견고한 마이크로스트립에 의해 제어되는 임피던스 전송 라인 환경을 제공한다.
다이의 인보드 영역(즉, 다이의 코어 회로 영역)에 존재하는 접지 패드와 파워 패드 사이에 위치하는 적은 수의 선별된 신호 패드가 존재하는 것이 바람직할 수 있다. 설계할 때, 또는 다이 회로가 이를 더 바람직하게 만드는 경우에 있어서, 다이의 코어 회로 영역내에 존재하는 접지 또는 파워 패드들 간에 위치하는 신호 패드는 그에 대응하는 패드를 다이의 코어 회로 영역의 풋프린트내에서, 기판 위에 갖고, 기판 코어를 거쳐 바닥 층까지 비아의 아래 방향으로 직접 라우팅될 수 있다.
추가 층이 더해지면 비용이 상승함에도 불구하고, 그 밖의 다른 빌드-업 기판이 본 발명에 따라 사용될 수 있다. 더 적은 수의 층을 지니는 기판이 선호될 수 있다. 2-2-2 기판이 사용되면, 1-2-1 기판의 경우에서보다, 상부 및 하부 빌드-업 층이 더욱 패턴처리될 수 있다. 중간부 기판 위에 위치하는 금속 층은 파워 라우팅을 위해 주로 사용될 수 있고, 상기 중간부 기판의 위에 또는 아래에 존재하는 빌드-업 층 위에 위치하는 금속 층은 주로 접지 평면 기능을 할 수 있다. 다수의 층이 빌드-업 기판에서 사용될 수 있고, 신호 비아가 접지 및 파워 비아에 의해 둘러싸이도록 기판 층 위의 레이아웃이 배치되며, 이는 전자 기생에 의한 신호 열화(degradation of signal)를 감소시키기 위한 것이다.
코어 기판에 대한 조악한 설계 원칙내에서는, 빌드-업 층 없는, 특징부 피치와 비아 캡처 패드 설계안이 제공되는 4중-층 박판 기판이 사용될 수 있다. 종래의 4중-층 코어 박판은 “0-4-0” 기판이라고도 한다. 빌드-업을 사용하지 않아도 될 경우, 박판 제조에 있어서 명확한 비용 절감이 발생할 수 있다.
[0051] 다이의 외곽부 주위에 배치된 다이 신호 패드와, 신호 패드로부터의 인보드 위에 배치된 다이 파워 패드와 접지 패드를 갖는 다른 다이 패드 레이아웃이 본 발명에 따라 형성될 수 있다. 상호보완 방식으로 다이 패드 레이아웃에 배치된 신호 패드를 갖는, 그리고 다이 풋프린트로부터 떨어진 다이 에지 아래에서, 신호 패드로부터 라우팅된 신호 라인과 다이 풋프린트 아래에서 비아로 라우팅되는 파워 접지 라인을 갖는 그 밖의 다른 기판 배치가 본 발명에 따라 제공될 수 있다. 도 6A, 7A, 8A, 9A는 본 발명에 따르는 3가지 패드 레이아웃을 도식하며, 도 6B, 7B, 8B, 9B는 본 발명에 따라, 그에 대응하는 기판을 도식한다.
도 6A는 본 발명에 따르는 다이 패드 레이아웃(600)의 실시예를 도식한다. 본 실시예의 신호 패드(가령 68)는 다이의 외곽부 근처의 다이 표면(62) 위에, 다이 모서리(63)에 평행하는 엇갈린 이중 줄의 어레이로 모두 배치된다. 또한 파워 패드(64)와 접지 패드(66)는 직교하여 배치된 다수의 열들로 형성된다.상기 신호 패드는 도 3에서 나타내는 단일 줄 실시예에서의 패드에서와 같은 피치를 가짐을 나타내며, 그리고 그 결과로서, 더 많은 수의 신호 패드가 다이의 외곽부상에서 수용될 수 있다. 대안으로, 제조 비용은 절약하면서, 패드 피치와 패드 직경 및 그에 따른 인터커넥트 범프 또는 볼이 더 커질 수 있도록 단일 줄 실시예에서와 같은 수의 패드가 이중 줄에서 수용되고 엇갈려 배치될 수 있다. 도 6A의 실시예에서, 파워 패드(가령 64)와 접지 패드(가령 66)는 중앙에는 패드가 비어 있는 어레이의 형태로 도 3에서와 마찬가지로 다이 표면의 인보드 영역에 배치된다. 도면에 나타난 것보다 일반적인 다이에서 더 많은 수의 다이 패드가 제공된다. 일부 다이는 몇 백개의 패드를 갖고 일반적인 다이는 예를 들어, 파워 접지 패드 150개와 350개의 신호 패드를 포함하여 총 500개의 패드를 가질 수 있다.
본 발명에 따르고, 도 6A의 다의 패드 레이아웃에 대응하는 기판 패드의 배치(602)가 도 6B에서 나타난다. 신호 패드(가령 680), 파워 패드(가령 640), 접지 패드(가령 660)가 도 6A의 다이 패드 레이아웃에 상호 보완적인 어레이로 기판 표면(620)상에 배치되어, 수신하여 다이(62) 위의 대응하는 패드에 연결된 신호, 파워, 접지 범프에 각각 본딩(bonding)될 수 있다. 본 발명에 따르는 이러한 배치에서, 신호 라우팅(가령 680)에 연결되어 있는 모든 패드는 어레이의 외곽부에서 이중의 엇갈린 줄을 포함하는 어레이로 존재하고, 기판의 가장 상부 금속 층 내에 존재하는 트레이스(681)처럼, 어레이의 외곽부 위의 신호 패드에 대한 탈출 라우팅은 다이 모서리(630) 아래로 직접 연결될 수 있다.도 6B에서 나타내는 바와 같이, 신호 패드(680)가 도 4의 실시예에서의 패드와 같은 피치를 가질지라도, 신호 트레이스(681)는 도 4의 실시예에서의 신호 트레이스(481) 피치의 반을 갖는다. 즉, 탈출 밀집도가 주어진 패드 피치에 대해 2배일 수 있다는 것이다. 짧은 트레이스와 비아를 통해, 기판 위의 신호 패드와 파워 패드(본 실시예에서는 어레이의 외곽부에 위치하지 않음)가 더 깊은 금속 층에 연결된다. 도 6B에서 도식된 바와 같이, 파워 패드(640)는 짧은 트레이스(파워 “스터브” 또는 “조그”) 또는 제1 전도 스터브(가령 641)를 통해, 파워 비아(가령 642)를 거쳐 금속 층 아래에 있는 파워 트레이스에 연결되고, 접지 패드(660)는 짧은 트레이스(접지“스터브” 또는 “조그”) 또는 제2 전도 스터브(가령 661)를 통해, 접지 비아(가령 662)를 거쳐 금속 층 아래에 있는 파워 트레이스에 연결된다.
도 7A는 참조 번호(700)로 표시되는 본 발명을 따르는 다이 패드 레이아웃의 또 다른 실시예를 나타낸다. 본 실시예의 신호 패드(가령 78)는 다이의 외곽부에 근접하는 다이 표면(72) 위에, 상기 다이 모서리(73)에 줄 평형의 형태로 모두 배치된다. 신호 패드는 도 3의 실시예에서의 패드와 같은 피치를 갖는다. 파워 패드(가령 74)와 접지 패드(가령 76)는 다이 에지(73)에 평행인, 그리고 신호 패드(78)의 줄의 인보드에 평행인 한 줄로 배치된다. 본 실시예에서의 파워 패드는 상기 줄 내에서 접지 패드와 교대로 배치되고, 바깥 줄의 신호 패드와 안쪽 줄의 패드를 엇갈리게 배치됨으로써 모든 패드는 더욱 밀집하게 형성될 수 있다.
본 발명에 따르는 그리고 도 7A의 다이 패드 레이아웃에 대응하는 기판 패드의 배치(702)가 도 7B에서 도식된다. 신호 패드(가령 780), 파워 패드(가령 740), 접지 패드(가령 760)는 도 7A의 다이 패드 레이아웃에 상호 보완적인 어레이로 기판 표면(720) 위에 배치되어, 수신하고, 다이(72)에 대응하는 패드에 부착된 신호, 파워, 접지 범프에 각각 본딩될 수 있다. 본 발명에 따르는 이러한 배치에서, 신호 라우팅(가령 780)에 연계된 모든 패드는 어레이의 외곽부에서 한 줄로 배치되고, 기판의 가장 상부 금속 층에 존재하는 트레이스(781)처럼, 어레이의 외곽부 위의 신호 패드에 대한 탈출 라우팅은 다이 모서리(730) 아래로 직접 연결될 수 있다. 본 실시예에서 어레이의 외곽부에 근접하는 신호 패드의 인보드인 기판 위의 접지 패드와 파워 패드는 짧은 트레이스와 비아를 통해, 기판의 더 깊은 금속 층에 연결되어 있다. 도 7B에서 도식한 바와 같이, 파워 패드(740)는 짧은 트레이스(가령 741)(파워 “스터브” 또는 “조그”)를 통해, 파워 비아(가령 742)를 거쳐, 금속 층 아래에 있는 파워 트레이스로 연결되고, 접지 패드(760)는 짧은 트레이스(접지 “스터브” 또는 “조그”)(가령 761)를 통해, 접지 비아(가령 762)를 거쳐, 금속 층 아래에 있는 파워 트레이스로 연결된다.
도 7A 및 7B에서 도식된 배치에서, 일부 실시예에서, 적은 수의 접지 패드 또는 적은 수의 파워 패드(즉, 적은 수의 파워/접지 패드)가 다이 모서리에 더 가까운 바깥 줄에 위치할 수 있고, 기판에서 접지 패드 또는 파워 패드가 대응하는 방식으로 배치될 수 있다. 바깥 줄에 접지/파워 패드의 10%가 존재하도록 설정되는 것이 본 발명의 범위이다. 더 일반적으로는 약 5%보다 적게, 0%나 2% 이하인 것이 더욱 일반적이다. 그러나 바깥 줄에 위치하는 파워/접지 패드에 의해, 신호 패드 탈출 밀집도가 감소된다. 패드의 외곽부에 위치하는 파워/접지 패드의 숫자를 최소화하는 본 발명에 따라 신호 패드 탈출 밀집도가 최대화될 수 있으며, 그리고 일부 바람직한 실시예에서는 바깥 줄에 파워/접지 패드가 없을 수도 있다. 이와 유사하게, 적은 수의 신호 패드가 다이의 외곽부에서 안쪽으로, 파워/접지 패드들 간에 위치할 수 있고, 기판에서 신호 패드는 대응하는 방식으로 배치될 수 있다. 그러나 이러한 배치는 더 적은 기판 층을 요구하여 비아의 이용과 신호 경로 길이의 증가를 수반할 수 있다.
앞서 설명한 바와 같이, 바깥 줄의 접지/파워 패드의 수가 최소화될 때 신호 패드 탈출 밀집도는 최대화되고, 따라서 바깥 줄에 접지/파워 패드가 없을 경우에 상기 탈출 밀집도가 최대치를 기록할 수 있다. 그러나 특정한 높은 주파수(가령 고 RF) 신호를 공급하는 신호 패드는 한 쪽 측부에 인접하게 접지 패드를 가지거나, 예를 들어, 신호의 전자기 차폐를 위해 신호 패드와 접지 패드 옆의 두 쪽 측부 위에 위치하게 할 수 있다. 신호 패드 탈출 밀집도가 제한된 영역에서 트레이드-오프(trade-off)될 수 있고, 다이의 외곽부에 가깝게, 신호 패드의 두 쪽 또는 세 쪽 측부에 파워/접지 패드가 배치되는 제공 환경은 유용한 타협점을 제공한다.
도 8A에서는 본 발명의 다이 패드 레이아웃(800)의 또 다른 실시예를 도식한다. 도 7A에서 처럼, 본 실시예의 신호 패드(가령 88)는 다이 모서리(83)에 평행하 는 한 줄로, 다이의 외곽부에 가깝게 다이 표면(82) 위에 모두 배치된다. 신호 패드는 도 3의 실시예에서의 패드와 같은 피치를 갖는다. 파워 패드(가령 84)와 접지 패드(가령 86)가 다이 모서리(83)와 신호 패드(88)의 줄의 인보드에 평행하는 한 줄로, 배치된다. 본 실시예에서, 파워 패드와 접지 패드는 감소된다. 즉, 본 실시예에서는 도 7A의 실시예에서의 파워/접지 패드의 약 절반의 파워/접지 패드의 수를 가진다. 본 실시예의 파워 패드는 접지 패드와 줄에서 교대로 배치되고, 바깥 줄의 신호 패드와 안쪽의 패드가 엇갈리게 배치됨으로써 모든 패드가 더욱 밀집하게 배치될 수 있다.
파워/접지 패드의 수를 감소시킴에 따라, 본 발명에 따르고 도 8A의 다이 패드 레이아웃에 대응하는 기판 패드의 배치(802)를 나타내는 도 8B를 참조하여, 다이의 섀도우에 더 큰 접지 비아와 파워 비아를 갖는 레이아웃이 가능하다. 신호 패드(가령 880), 파워 패드(가령 840), 접지 패드(가령 860)가 도 8A의 다이 패드 레이아웃에 상호 보완적인 어레이로 기판 표면(820) 위에 배치되어, 수신하고, 다이(82) 위의 대응하는 패드에 부착된 신호, 파워, 접지 범프에 각각 본딩될 수 있다. 본 발명에 따르는 이러한 배치에서, 신호 라우팅(가령 880)에 연계된 모든 패드는 어레이의 외곽부에 한 줄로 배치되고, 기판의 가장 상부 금속 층내에 존재하는 트레이스(881)처럼, 어레이의 외곽부 위의 신호 패드에 대한 탈출 라우팅은 다이 에지(830) 아래로 직접 연결될 수 있다. 본 실시예에서 어레이의 외곽부에 가까운 신호 패드의 인보드인 기판 위의 접지 패드와 파워 패드는 짧은 트레이스와 비아를 통해, 기판의 더 깊은 금속 층에 연결된다. 도 8B에서, 파워 패드(840)는 짧 은 트레이스(파워 “스터브 또는 ”조그“)(가령 841)를 통해, 파워 비아(가령 842)를 거쳐, 금속 층 아래에 있는 파워 트레이스로 연결되고, 접지 패드(860)는 짧은 트레이스(접지 ”스터브“ 또는 ”조그“)(가령 861)를 통해, 접지 비아(가령 862)를 거쳐, 금속 층 아래에 있는 파워 트레이스에 연결된다.
상기 접지/파워 비아의 직경은 라인 피치의 약 2 내지 3배인 것이 일반적이다. 더 큰 파워/접지 바이 크기에 있어서, 교대하는 스터브가 서로 다른 길이로 이뤄져, 파워/접지 비아는 도 8B에서 나타내는 바와 같이 서로 엇갈린 어레이로 배치된다. 도 8B의 실시예에서의 일부 특징부들의 크기는 다음을 따른다. 신호 라인 탈출 피치의 경우, 예를 들어, 약 100㎛이고, 접지 비아와 파워 비아 사이의 효율적인 비아 피치는 약 220㎛이며, 비아 직경은 250㎛ 이상일 수 있다. 더 큰 비아를 갖는 기판의 경우 더 저렴할 수 있으며, 이러한 구성은 패키지를 완성하는 비용에 있어 명확한 감소를 야기한다.
도 9A는 본 발명에 따르는 다이 패드 레이아웃(900)의 실시예를 도식한다. 본 실시예의 신호 패드(가령 98)는 다이의 외곽부에 가까운 다이 표면(92) 위에 모두 배치되고, 다이 모서리(93)에 평행하는 2중 줄의 직교하는 어레이 형태인 것이 일반적이다. 또한 파워 패드(94)와 접지 패드(96)는 직교하여 배치된 다수의 열들로 형성된다. 각각의 줄의 신호 패드는 도 6의 실시예에서의 바깥 줄의 패드와 같은 피치를 갖고, 안쪽 및 바깥 쪽 줄은 도 3의 단일 줄 실시예에서의 인접한 패드보다 다소 더 떨어진 공간을 갖는다. 그 결과로써, 도 9A의 직교하는 외곽부 어레이의 신호 패드의 수는 도 6A의 엇갈린 외곽부 어레이의 경우와 같다. 도 9A의 실시예에서, 직교하는 외곽부 신호 피치 어레이는 도 6A의 엇갈린 외곽부 신호 피치 어레이의 경우보다 다소 더 큰 영역을 차지한다. 그러나 직교하는 어레이내에서 가장 가깝게 인접한 패드들 간의 피치는 엇갈린 어레이내의 가장 가깝게 인접한 패드들 간의 피치보다 작아서, 인터커넥트 기하학적 요소들(패드 피치 및 패드 직경, 그에 대응하는 인터커넥트 범프 또는 볼)이 제조 비용은 감소시키면서 커질 수 있다.
도 3 및 6A의 경우와 마찬가지로, 도 9A의 실시예에서의 파워 패드(가령 94), 접지 패드(가령 96)는 다이 표면의 인보드 영역 위에 중앙 부분은 패드가 없는 어레이의 형태로 배치된다.
본 발명을 따르며, 도 9A의 다이 패드 레이아웃에 대응하는 기판 패드의 배치(902)가 도 9B에서 도식된다. 신호 패드(가령 980), 파워 패드(가령 940), 접지 패드(가령 960)는 도 9A의 다이 패드 레이아웃에 상호 대응하는 어레이로, 기판 표면(920) 위에 배치되어, 수신하고, 다이(92) 위의 대응하는 패드에 부착된 신호, 파워, 접지 범프에 각각 본딩될 수 있다. 본 발명에 따르는 배치에서, 신호 라우팅(가령 980)에 연계된 모든 패드는 어레이의 외곽부에 2중 줄의 직교하는 어레이로 존재하고, 기판의 가장 상부 금속 층내에 존재하는 트레이스(981)처럼, 어레이의 외곽부 위의 신호 패드에 대한 탈출 라우팅은 다이 모서리(930) 아래에서 직접 연결될 수 있다. 도 9B에서 도식된 바와 같이, 신호 트레이스(981)는 도 9B의 실시예의 신호 트레이스(981)와 같은 피치를 갖는다. 본 실시예에서는 어레이의 외곽부에 존재하지 않는 기판 위의 신호 패드와 파워 패드가 짧은 트레이스와 비아를 통해 기판내의 더 깊은 금속 층에 연결된다. 도 9B에서, 파워 패드(940)는 짧은 트레이스(파워 “스터브” 또는 “조그”)(가령 941)를 통해, 파워 비아(가령 942)를 거쳐 금속 층 아래에 있는 파워 트레이스에 연결되고, 접지 패드(960)는 짧은 트레이스(접지 “스터브” 또는 “조그”)(가령 961)를 통해, 접지 비아(가령 962)를 거쳐, 금속 층 아래에 있는 파워 트레이스에 연결된다.
일반적으로, 본 발명에 따르는 다른 실시예에서, 도 6B, 7B, 8B, 9B의 실시예에서의 신호 라인은 신호 패드로부터 다이 풋프린트를 거쳐 라우팅되며, 모든 파워/접지 라인은 다이 풋프린트 아래에서 비아로 라우팅된다. 신호 트레이스는 기판 위의 단일 상부 금속 층내에서 모두 라우팅될 수 있다. 따라서, 어떤 스터브 또는 비아도 신호 경로에서 요구되지 않고, 신호 전송에 있어 기생이 방지된다. 신호 트레이스는 트레이스 형태가 허락하는 한 가능한 서로 가깝게 형성될 수 있다. 그렇지만 그들이 서로 너무 가깝게 형성될 경우 인접 라인에서 간섭이 발생할 수 있다. 신호 패드는 트레이스 형태와 범프 본딩이 허락하는 한 가능한 기술에서 서로 가깝게 제작될 수 있다.
다이의 외곽부에 가까운 신호 인터커넥트 사이에 위치하는 접지/파워 인터커넥션이 없는 실시예가 설명되었고, 이때, 다이의 중간부에 대한 코어 어레이 내부에서 어떤 신호 인터커넥트도 파워/접지 인터커넥션 사이에 존재하지 않는다. 일부 환경에서, 하나나 적은 신호 인터커넥션이 (일반적으로 접지 인터커넥트에 인접한)코어 어레이 내부에 존재하는 것이 바람직하며, 따라서 기판내의 하나나 적은 신호 라인을 다이 풋프린트 아래의 비아로 라우팅하는 것이, 기판내의 하부 층에 연결하는 것이 바람직하다. 또는 덜 바람직하지만, 다이 풋프린트 내부에서 기판의 상부 금속 층내의 신호 라인을 다이 모서리의 아래쪽으로 라우팅하는 것도 가능하다. 그 리고 일부 환경에서, 하나 정도 또는 적은 수의 파워 인터커넥션이 위치하는 것이 바람직하며, 하나 정도 또는 적은 수의 접지 인터커넥션이 다이의 외곽부에 가까운, 그리고 기판 위의 다이 풋프린트의 외곽부에 가까운 신호 인터커넥션들 사이에서 지엽적으로 배치되는 것이 바람직하다. 예를 들자면, 어떤 회로 설계에 있어서 클락 신호(clock signal) 인터커넥션을 접지 인터커넥션에 더 가깝게 배치하는 것이 바람직하다. 그러나 앞서 설명한 바를 토대로, 모든 또는 거의 모든 다이 신호 패드는 다이 외곽부에 가깝게 한 줄로 또는 어레이로 배치되고, 모든 또는 거의 모든 다이 파워/접지 패드가 모드 사이 신호 패드로부터의 인보드에 배치된다. 특별히, 엇갈리지 않은 패드가 증가함에 따라, 코어의 접지/파워 패드에서의 외곽부에 가깝게 위치하는 엇갈린 신호 패드들의 이점이 줄어든다. 본 발명에 따라, 외곽부 줄 또는 외곽 어레이에 위치하지 않는 신호 패드의 부분은 모든 신호 패드의 약 10% 미만인 것이 일반적이며, 모든 신호 패드의 약 5%인 것은 더욱 일반적이고, 0%이거나 약 2%인 것은 가장 일반적이다. 그래서 본 발명에 따라, 신호 패드의 외곽 줄 또는 외곽 어레이에서의 인보드가 아닌 접지/파워 패드의 부분은 모든 파워/접지 패드의 10% 미만인 것이 일반적이고, 5%인 것은 더욱 일반적이며, 0%이거나 2%인 것은 가장 일반적이다.
도면에서 나타나는 실시예에서, 신호 패드가 다이의 전체 외곽(즉, 모든 장방형 다이의 4개의 모서리)을 따라 한 줄로, 또는 어레이로 존재한다. 일부 실시예에서, 신호 패드는 모든 다이 모서리보다 적은 수의 모서리를 따라 배치되며, 본 발명의 이점은, 신호 패드가 외곽 줄 또는 외곽 어레이로 임의의 두 다이 모서리 또는 4개의 다이 모서리를 따라 존재한다는 것이다.
본 발명에 따르는 플립 칩 패키지는 적은 수의 층을 갖는 기판을 이용하여 제작될 수 있고, 다양한 층의 회로는 성능은 향상시키면서 기판 비용은 감소시키는 기능에 따라 효율적으로 할당될 수 있다.

Claims (68)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 반도체 다이의 가장 자리(93) 가까이에 위치한 다수의 신호 패드(98)를 포함하는 기판의 다이 부착 영역 위에 장착된 반도체 다이를 포함하는 플립 칩 패키지에 있어서,
    상기 기판이 상기 신호 패드(98)의 어레이 레이아웃(layout)에 대응하는 기판 표면(920)에 위치한 다수의 신호 패드(980);
    반도체 다이의 풋프린트로부터 바깥 측을 향하여 기판의 상측 금속 층에서 연장되는 다수의 신호 트레이스(981);
    상기 기판상의 신호 패드 어레이의 인보드 영역에서 기판의 표면(920) 상에 위치하며, 파워 트레이스(941)에 의해 파워 비아(942)로 전기적으로 연결된 다수의 파워 패드(940); 그리고
    상기 기판상의 신호 패드 어레이의 인보드 영역에서 기판의 표면(920) 상에 위치하며, 접지 트레이스(961)에 의해 접지 비아(962)로 전기적으로 연결된 다수의 접지 패드(960)를 포함하며,
    상기 파워 패드(940)와 접지 패드(960)의 10% 미만 그리고 1개 이상이 상기 기판상의 신호 패드 어레이 내에 위치하고, 그리고 상기 신호 패드(980)의 10% 미만 그리고 1개 이상이 상기 기판상의 신호 패드 어레이의 인보드 영역에 위치함을 특징으로하는 플립 칩 패키지.
  60. 다이 부착 영역을 포함하는 기판을 제공하고;
    다수의 신호 패드(980)를 상기 다이 부착 영역의 외곽 영역 내에 형성시키며;
    상기 다이 부착 영역의 외곽 영역으로부터 외향하여 연장되는 다수의 신호 트레이스(981)을 형성하고, 상기 신호 트레이스(981)가 상기 신호 패드(980)에 전기적으로 연결되며;
    다수의 파워 패드(940)를 상기 다이 부착 영역의 외곽 영역으로부터 인보드(inboard)로 형성시키고; 그리고
    다수의 접지 패드(960)를 상기 다이 부착 영역의 외곽 영역으로부터 인보드로 형성시키며,
    상기 파워 패드(940)와 접지 패드(960)의 10% 미만 그리고 1개 이상이 상기 다이 부착 영역의 외곽 영역 내에 위치하고, 그리고 상기 신호 패드(980)의 10% 미만 그리고 1개 이상이 상기 다이 부착 영역의 인보드 영역에 위치함을 특징으로하는 플립 칩 패키지 생산 방법.
  61. 제 60항에 있어서, 엇갈리거나 직교하여 배치된 다수의 열들로 상기 신호 패드를 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
  62. 제 60항에 있어서, 직교하여 배치된 다수의 열들로 상기 파워 패드와 접지 패드를 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
  63. 제 60항에 있어서, 상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역 아래에 배치된 제1 전도 층을 형성시키고, 상기 제1 전도층이 상기 신호 패드에 전기적으로 연결되며;
    상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역으로부터 인보드에 있는 영역 아래에 배치된 제2 전도 층을 형성시키고, 상기 제2 전도층이 상기 파워 패드에 전기적으로 연결되며; 그리고
    상기 기판내에 그리고 상기 다이 부착 영역의 외곽 영역으로부터 인보드에 있는 영역 아래에 배치된 제3 전도 층을 형성시키고, 상기 제3 전도층이 상기 접지 패드에 전기적으로 연결되도록 함을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
  64. 제 63항에 있어서,
    상기 기판을 통해 제1 전도성 비아를 형성시켜서 제2 전도층으로 전기적으로 연결시키도록 하고;
    상기 파워 패드와 제1 전도성 비아 사이 제1 전도 스터브를 형성시키며;
    상기 기판을 통해 제2 전도성 비아를 형성시켜서 제3 전도층으로 전기적으로 연결시키도록 하고; 그리고
    상기 접지 패드와 제2 전도성 비아 사이 제2 전도성 스터브를 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
  65. 다이 부착 영역을 포함하는 기판을 제공하고;
    상기 기판위에 다수의 신호 패드(980)를 형성시키며, 상기 신호 패드의 10% 미만 그리고 1개 이상 신호 패드를 상기 다이 부착 영역의 인보드 영역 내에 위치시키고;
    상기 기판위에 다수의 파워 패드(940)를 형성시키며, 상기 파워 패드의 10% 미만 그리고 1개 이상 파워 패드를 상기 다이 부착 영역의 외곽 영역 내에 위치시키며; 그리고
    상기 기판위에 다수의 접지 패드를 형성시키고, 상기 모든 접지 패드(960)를 상기 다이 부착 영역의 외곽 영역으로부터 인보드 영역 내에 위치시키도록 함을 포함하는 플립 칩 패키지 생산 방법.
  66. 제 65항에 있어서, 상기 다이 부착 영역 외곽 영역으로부터 외향하여 연장되는 다수의 신호 트레이스 라인들을 형성시킴을 더욱 포함하며, 상기 신호 트레이스 라인들이 상기 신호 패드에 전기적으로 연결됨을 특징으로 하는 플립 칩 패키지 생산 방법.
  67. 제 65항에 있어서, 엇갈리거나 직교하는 구성으로 배치된 다수의 열들 내에 신호 패드들을 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
  68. 제 65항에 있어서, 직교하는 구성으로 배치된 다수의 열들 내에 파워 패드 및 접지 패드를 형성시킴을 더욱 포함함을 특징으로 하는 플립 칩 패키지 생산 방법.
KR1020067008850A 2003-11-08 2004-11-08 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 KR101218011B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US51843403P 2003-11-08 2003-11-08
US60/518,434 2003-11-08
PCT/US2004/037309 WO2005048307A2 (en) 2003-11-08 2004-11-08 Flip chip interconnection pad layout

Publications (2)

Publication Number Publication Date
KR20070010112A KR20070010112A (ko) 2007-01-22
KR101218011B1 true KR101218011B1 (ko) 2013-01-02

Family

ID=34590261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008850A KR101218011B1 (ko) 2003-11-08 2004-11-08 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법

Country Status (4)

Country Link
US (4) US7034391B2 (ko)
KR (1) KR101218011B1 (ko)
TW (1) TWI358776B (ko)
WO (1) WO2005048307A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322435B2 (en) 2020-01-31 2022-05-03 SK Hynix Inc. Package substrate having power trace pattern and ground trace pattern, and semiconductor package including the same

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US7043828B2 (en) * 2003-06-23 2006-05-16 Silicon Integrated Systems Corp. Tile-based routing method of a multi-layer circuit board
US20050121766A1 (en) * 2003-10-22 2005-06-09 Devnani Nurwati S. Integrated circuit and method of manufacturing an integrated circuit and package
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
FR2879813A1 (fr) * 2004-12-17 2006-06-23 St Microelectronics Sa Dispositif de connexion electrique d'une puce de circuits integres sur une plaque principale
US7414322B2 (en) * 2005-07-29 2008-08-19 Lsi Corporation High speed interface design
US7670919B2 (en) * 2005-12-30 2010-03-02 Intel Corporation Integrated capacitors in package-level structures, processes of making same, and systems containing same
KR100763549B1 (ko) * 2006-10-12 2007-10-04 삼성전자주식회사 반도체 패키지
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP4956173B2 (ja) 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP4870584B2 (ja) * 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
US7683483B2 (en) 2007-02-05 2010-03-23 Freescale Semiconductor, Inc. Electronic device with connection bumps
US7869225B2 (en) * 2007-04-30 2011-01-11 Freescale Semiconductor, Inc. Shielding structures for signal paths in electronic devices
US7679198B2 (en) * 2007-05-04 2010-03-16 Micron Technology, Inc. Circuit and method for interconnecting stacked integrated circuit dies
KR100852176B1 (ko) 2007-06-04 2008-08-13 삼성전자주식회사 인쇄회로보드 및 이를 갖는 반도체 모듈
TWI357137B (en) * 2007-10-19 2012-01-21 Advanced Semiconductor Eng Flip chip package structure and carrier thereof
WO2009094024A1 (en) * 2008-01-23 2009-07-30 Freescale Semiconductor Inc. Electronic device with connection bumps
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
JP5340047B2 (ja) * 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
US9355951B2 (en) * 2009-08-28 2016-05-31 Marvell World Trade Ltd. Interconnect layouts for electronic assemblies
IT1395368B1 (it) 2009-08-28 2012-09-14 St Microelectronics Srl Schermatura elettromagnetica per il collaudo di circuiti integrati
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
JP5514560B2 (ja) 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US20110193212A1 (en) * 2010-02-08 2011-08-11 Qualcomm Incorporated Systems and Methods Providing Arrangements of Vias
US8007287B1 (en) * 2010-03-22 2011-08-30 Tyco Electronics Corporation Connector system having contact overlapping vias
TWI387405B (zh) * 2010-04-08 2013-02-21 Wistron Corp 印刷電路板
US8367467B2 (en) * 2010-04-21 2013-02-05 Stats Chippac, Ltd. Semiconductor method of forming bump on substrate to prevent ELK ILD delamination during reflow process
US8716873B2 (en) 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8901747B2 (en) 2010-07-29 2014-12-02 Mosys, Inc. Semiconductor chip layout
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
US20130003336A1 (en) * 2011-06-28 2013-01-03 Delphi Technologies, Inc. Machine placeable circuit board interposer
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
WO2013111194A1 (ja) * 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板
US9557370B2 (en) * 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US20130319731A1 (en) * 2012-05-30 2013-12-05 Sts Semiconductor & Telecommunications Co., Ltd. Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9806011B2 (en) * 2012-12-06 2017-10-31 Intel Corporation Non-uniform substrate stackup
KR101971281B1 (ko) * 2012-12-21 2019-04-22 에스케이하이닉스 주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
US9536850B2 (en) * 2013-03-08 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9005674B1 (en) * 2013-07-01 2015-04-14 The Procter & Gamble Company Method of improving the appearance of aging skin
US20150221592A1 (en) * 2014-02-03 2015-08-06 Chetan Verma Semiconductor device with package-level decoupling capacitors formed with bond wires
WO2015198839A1 (ja) 2014-06-27 2015-12-30 ソニー株式会社 半導体装置およびその製造方法
TWI529396B (zh) * 2014-07-18 2016-04-11 Mpi Corp Probe card and its transfer circuit board and signal feed structure
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102339899B1 (ko) * 2014-12-12 2021-12-15 삼성전자주식회사 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
US9379079B1 (en) * 2014-12-29 2016-06-28 Mediatek Inc. Flip chip scheme and method of forming flip chip scheme
KR102398958B1 (ko) * 2015-04-27 2022-05-17 삼성전자주식회사 무선 전력 수신 장치
KR102450326B1 (ko) * 2015-10-06 2022-10-05 삼성전자주식회사 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
CN105374694B (zh) * 2015-12-04 2020-09-01 上海兆芯集成电路有限公司 芯片装置及其凸块配置方法
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10109570B2 (en) 2016-09-21 2018-10-23 Intel Corporation Radial solder ball pattern for attaching semiconductor and micromechanical chips
TWI622150B (zh) * 2017-09-08 2018-04-21 瑞昱半導體股份有限公司 電子封裝構件以及電路佈局結構
US10475736B2 (en) * 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
US10566301B2 (en) 2017-11-17 2020-02-18 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10211141B1 (en) * 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10276523B1 (en) * 2017-11-17 2019-04-30 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10396053B2 (en) * 2017-11-17 2019-08-27 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10021784B1 (en) * 2017-12-19 2018-07-10 Powertech Technology Inc. Electronic device and electronic circuit board thereof
CN111919297A (zh) * 2018-03-31 2020-11-10 华为技术有限公司 一种半导体封装结构及其封装方法
TWI677065B (zh) 2018-06-13 2019-11-11 瑞昱半導體股份有限公司 電子裝置及電路基板
CN110620101B (zh) * 2018-06-20 2022-11-04 瑞昱半导体股份有限公司 主控元件及电路基板
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지
US11569161B2 (en) * 2019-01-29 2023-01-31 Intel Corporation Integrated memory coplanar transmission line package having ground path that brackets data path to extend memory speeds
US11088100B2 (en) * 2019-02-21 2021-08-10 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN112736053A (zh) * 2019-10-14 2021-04-30 瑞昱半导体股份有限公司 芯片封装模块
CN112768425B (zh) * 2019-10-21 2022-08-09 苏州能讯高能半导体有限公司 一种多芯片模块
CN112768426B (zh) * 2019-10-21 2022-07-26 苏州能讯高能半导体有限公司 一种多芯片模块
KR20220001692A (ko) 2020-06-30 2022-01-06 삼성전자주식회사 집적 회로 칩 및 이를 포함한 반도체 패키지
US11688686B2 (en) 2020-07-14 2023-06-27 Samsung Electronics Co., Ltd. Semiconductor device including an input/output circuit
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备
CN112435985B (zh) * 2020-11-19 2023-04-28 Oppo广东移动通信有限公司 芯片及芯片电源网络
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構
TWI777570B (zh) * 2021-05-21 2022-09-11 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構
CN117059606B (zh) * 2023-10-11 2024-01-23 芯耀辉科技有限公司 一种半导体封装结构及其形成方法

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459634A (en) * 1989-05-15 1995-10-17 Rogers Corporation Area array interconnect device and method of manufacture thereof
JPH04355933A (ja) 1991-02-07 1992-12-09 Nitto Denko Corp フリツプチツプの実装構造
US5606358A (en) * 1991-12-23 1997-02-25 Eastman Kodak Company Light-emitting diode printhead
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5314651A (en) 1992-05-29 1994-05-24 Texas Instruments Incorporated Fine-grain pyroelectric detector material and method
US5386624A (en) 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5508561A (en) 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5519580A (en) 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP3353508B2 (ja) 1994-12-20 2002-12-03 ソニー株式会社 プリント配線板とこれを用いた電子装置
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US5650595A (en) 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
US5710071A (en) 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
KR0182073B1 (ko) 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5889326A (en) 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09260552A (ja) 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP3500032B2 (ja) 1997-03-13 2004-02-23 日本特殊陶業株式会社 配線基板及びその製造方法
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
DE69835747T2 (de) 1997-06-26 2007-09-13 Hitachi Chemical Co., Ltd. Substrat zur montage von halbleiterchips
JPH1126919A (ja) 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP2001510944A (ja) 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3819576B2 (ja) 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6324754B1 (en) 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JP4151136B2 (ja) * 1998-06-15 2008-09-17 松下電器産業株式会社 基板および半導体装置とその製造方法
JP2000031204A (ja) 1998-07-07 2000-01-28 Ricoh Co Ltd 半導体パッケージの製造方法
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
JP2000133672A (ja) 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000138262A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc チップスケ―ル半導体パッケ―ジ及びその製造方法
JP3346320B2 (ja) 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
JP2001068836A (ja) 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
TW429492B (en) 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6774474B1 (en) 1999-11-10 2004-08-10 International Business Machines Corporation Partially captured oriented interconnections for BGA packages and a method of forming the interconnections
US6789108B1 (en) * 2000-04-14 2004-09-07 Tmx Interactive Method and apparatus for dissemination of rich media
US6433411B1 (en) * 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
US6573610B1 (en) 2000-06-02 2003-06-03 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package for flip chip package
US6787918B1 (en) 2000-06-02 2004-09-07 Siliconware Precision Industries Co., Ltd. Substrate structure of flip chip package
US6201305B1 (en) 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP4240781B2 (ja) 2000-08-24 2009-03-18 三菱電機株式会社 移動体用多重伝送装置
JP3554533B2 (ja) 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6407462B1 (en) * 2000-12-30 2002-06-18 Lsi Logic Corporation Irregular grid bond pad layout arrangement for a flip chip package
US7902679B2 (en) 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7242099B2 (en) 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP2002299512A (ja) 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
TW507341B (en) 2001-11-01 2002-10-21 Siliconware Precision Industries Co Ltd Substrate capable of preventing delamination of chip and semiconductor encapsulation having such a substrate
US6671865B1 (en) * 2001-11-27 2003-12-30 Lsi Logic Corporation High density input output
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6713686B2 (en) * 2002-01-18 2004-03-30 International Business Machines Corporation Apparatus and method for repairing electronic packages
JP2003273145A (ja) 2002-03-12 2003-09-26 Sharp Corp 半導体装置
US6769108B2 (en) * 2002-03-14 2004-07-27 International Business Machines Corporation Triangular assignment of pins used for diagonal interconnections between diagonal chips in a multi-chip module
US6780673B2 (en) 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
US6671862B1 (en) 2002-08-07 2003-12-30 Hewlett-Packard Development Company, L.P. Method and apparatus for simplifying a circuit model
JP2004095923A (ja) 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
JP2004111676A (ja) 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
US7173342B2 (en) 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
JP4114483B2 (ja) 2003-01-10 2008-07-09 セイコーエプソン株式会社 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
US6774497B1 (en) 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
US20040232562A1 (en) 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US6849944B2 (en) 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
TW572361U (en) 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier
TWI227556B (en) 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
TWI241702B (en) 2003-07-28 2005-10-11 Siliconware Precision Industries Co Ltd Ground pad structure for preventing solder extrusion and semiconductor package having the ground pad structure
KR100523330B1 (ko) 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
TWI241675B (en) 2003-08-18 2005-10-11 Siliconware Precision Industries Co Ltd Chip carrier for semiconductor chip
KR100541394B1 (ko) 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
US7271484B2 (en) 2003-09-25 2007-09-18 Infineon Technologies Ag Substrate for producing a soldering connection
JP3877717B2 (ja) 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
JP2005109187A (ja) 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
US7294929B2 (en) 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7224073B2 (en) 2004-05-18 2007-05-29 Ultratera Corporation Substrate for solder joint
US7057284B2 (en) 2004-08-12 2006-06-06 Texas Instruments Incorporated Fine pitch low-cost flip chip substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322435B2 (en) 2020-01-31 2022-05-03 SK Hynix Inc. Package substrate having power trace pattern and ground trace pattern, and semiconductor package including the same

Also Published As

Publication number Publication date
US20060163715A1 (en) 2006-07-27
US7034391B2 (en) 2006-04-25
KR20070010112A (ko) 2007-01-22
WO2005048307A2 (en) 2005-05-26
TW200522237A (en) 2005-07-01
US7605480B2 (en) 2009-10-20
WO2005048307A3 (en) 2009-04-02
US20060170093A1 (en) 2006-08-03
US20090206493A1 (en) 2009-08-20
US20050098886A1 (en) 2005-05-12
US8129837B2 (en) 2012-03-06
US7372170B2 (en) 2008-05-13
TWI358776B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US6255600B1 (en) Electronic interconnection medium having offset electrical mesh plane
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
US6650014B2 (en) Semiconductor device
US8450843B2 (en) Semiconductor device and method for designing the same
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
US6528734B2 (en) Semiconductor device and process for fabricating the same
US7081672B1 (en) Substrate via layout to improve bias humidity testing reliability
TWI677065B (zh) 電子裝置及電路基板
US6664620B2 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US20090057001A1 (en) Integrated circuit package and manufacturing method thereof
EP1361612B1 (en) Organic substrate for flip chip bonding
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US6995320B2 (en) Wiring board and a packaging assembly using the same
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
EP3526815A1 (en) Signal routing in integrated circuit packaging
CN110634826A (zh) 半导体器件
US6177732B1 (en) Multi-layer organic land grid array to minimize via inductance
US7105926B2 (en) Routing scheme for differential pairs in flip chip substrates
US7143509B2 (en) Circuit board and processing method thereof
JP2000299401A (ja) グリッドアレイパッケージ、プリント配線板及び電子機器
JP2001313348A (ja) マルチプルライングリッド及び電気回路パターンを有するマルチプルライングリッドアレイパッケージ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 6