JP2004128155A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2004128155A JP2004128155A JP2002288967A JP2002288967A JP2004128155A JP 2004128155 A JP2004128155 A JP 2004128155A JP 2002288967 A JP2002288967 A JP 2002288967A JP 2002288967 A JP2002288967 A JP 2002288967A JP 2004128155 A JP2004128155 A JP 2004128155A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- connection
- solder balls
- semiconductor chip
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Dram (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】パッケージ全体のサイズを小さく抑えつつ、メモリ容量の大容量化を図り、なおかつ、上段下段間での伝送遅れのない半導体パッケージを提供する。
【解決手段】半導体パッケージは、開口部を有する上段基板13aと、上段基板13aの下側に配置された基板間接続用の半田ボール5と、そのさらに下側に配置され、開口部を有する下段基板13bと、下段基板13bの下面に接続された外部接続用の半田ボール6と、各基板に貼り付けられた半導体チップ7a,7bとを備え、半導体チップ7a,7bは、各基板の開口部を通じて半田ボール5に電気的に接続されており、基板間接続用の半田ボール5は、外部接続用の半田ボール6に電気的に接続されている。
【選択図】 図5
【解決手段】半導体パッケージは、開口部を有する上段基板13aと、上段基板13aの下側に配置された基板間接続用の半田ボール5と、そのさらに下側に配置され、開口部を有する下段基板13bと、下段基板13bの下面に接続された外部接続用の半田ボール6と、各基板に貼り付けられた半導体チップ7a,7bとを備え、半導体チップ7a,7bは、各基板の開口部を通じて半田ボール5に電気的に接続されており、基板間接続用の半田ボール5は、外部接続用の半田ボール6に電気的に接続されている。
【選択図】 図5
Description
【0001】
【発明の属する技術分野】
本発明は、半導体パッケージに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータの高機能化に伴い、半導体パッケージにはメモリの大容量化および高速化が要求される。高速化に対応した半導体パッケージとしては、パッケージ内の配線距離が短く済むBGA(Ball Grid Array)パッケージが一般的である。
【0003】
メモリとして使用される半導体チップの代表的なものとしてDRAM(Dynamic Random Access Memory)がある。DRAMは一般的にチップの主表面の中央部にボンディングパッドが配置されている。そのため、DRAMを基板に搭載する際には、基板に窓枠のような開口部を設け、この開口部からDRAMのボンディングパッドの配置された部分が見えるようにDRAMを基板に接合する。ここで説明の便宜のために、DRAMは基板の上側に重ねられていてボンディングパッドを下に向けて基板の開口部から露出させていると仮定する。基板の下面のうち開口部の周囲にもボンディングパッドが設けられている。この開口部を通じて、DRAM側のボンディングパッドと基板側のボンディングパッドとをワイヤで接続する。その後、DRAMの下面のボンディングパッドが配置された部分とワイヤとを共に包み込むように開口部を樹脂で封止する。また、DRAMの上側も保護のために樹脂で封止する。基板の下面には外部接続用の半田ボールが設けられている。この状態のものを一般にBGAパッケージと呼んでいる。
【0004】
【特許文献1】
特開平6−216182号公報
【0005】
【特許文献2】
特開平4−340267号公報
【0006】
【特許文献3】
特開平5−82719号公報
【0007】
【特許文献4】
特開2000−340737号公報
【0008】
【発明が解決しようとする課題】
メモリ容量の大容量化を図るためには、上述のBGAパッケージを積層実装するという手法が考えられる。2つのBGAパッケージを単純に積層して積層パッケージとすることを考えた場合、上段のBGAパッケージの下面にはワイヤボンディング部の保護のための樹脂封止部が突出しており、下段のBGAパッケージの上面にはDRAM本体の保護のための樹脂封止部が突出している。このため、2つのBGAパッケージを積み重ねた場合、上下の基板からそれぞれ突出する樹脂封止部の高さに起因して基板同士の間隔がどうしても広くならざるを得ない。上下の基板同士を上段のBGAパッケージの外部接続用の半田ボールで接続しようとした場合、径の大きな半田ボールを使用する必要が生じる。積層パッケージが占める面積の小型化のためには、半田ボールの配列は、基板間接続用の半田ボールといえども片側当たり1列であることが好ましい。ただし、1列とすると、半田ボール同士の間隔が狭くなり、短絡しやすくなる。さらに、このような積層パッケージの場合、外部接続用の半田ボールから上下の各々のBGAパッケージに含まれるDRAMまでの配線距離を考えると、上段のものの方が下段のものに比べて大幅に長いことになり、信号の伝送遅れが生じるようになる。
【0009】
そこで、本発明は、パッケージ全体のサイズを小さく抑えつつ、メモリ容量の大容量化を図り、なおかつ、上段下段間での伝送遅れのない半導体パッケージを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体パッケージは、開口部を有する上段基板と、上記上段基板の下側に配置された基板間接続用半田ボールと、上記基板間接続用半田ボールの下側に配置され、開口部を有する下段基板と、上記下段基板の下面に接続された外部接続用半田ボールと、上記上段基板の上面に配置された第1半導体チップと、上記下段基板の下面に配置された第2半導体チップとを備える。上記第1半導体チップは、上記上段基板の開口部を通じて上記基板間接続用半田ボールに電気的に接続されている。上記第2半導体チップは、上記下段基板の開口部を通じて上記基板間接続用半田ボールに電気的に接続されている。上記基板間接続用半田ボールは、上記外部接続用半田ボールに電気的に接続されている。
【0011】
【発明の実施の形態】
(実施の形態1)
(構成)
〔全体〕
図1〜図8を参照して、本発明に基づく実施の形態1における半導体パッケージについて説明する。この半導体パッケージの平面図を図1に示し、裏面図を図3に示す。同じく正面図を図4に示し、側面図を図2に示す。このうち図1または図2におけるV−V線に関する矢視断面図を模式化して図5に示す。図5に示されるように、この半導体パッケージは、上段基板13aと、その上側に半田ボール5を介して接続された下段基板13bとを備えている。上段基板13aおよび下段基板13bはそれぞれ中央に開口部を有している。上段基板13aおよび下段基板13bは開口部の周囲の表面にボンディングパッドを有している。図5の姿勢においては、上段基板13aおよび下段基板13bはボンディングパッドをお互いに対向させる向きに配置されている。
【0012】
〔半導体チップ〕
半導体チップ7a,7bは、たとえばDRAMであり、それぞれ主表面の中央に複数のボンディングパッドが配置された構造をしている。半導体チップ7aは、上段基板13aの開口部から下向きにボンディングパッドを露出させるように、上段基板13aの上面に貼り付けられている。半導体チップ7bは、下段基板13bの開口部から上向きにボンディングパッドを露出させるように、下段基板13bの下面に貼り付けられている。すなわち、半導体チップ7a,7bは、ボンディングパッドをお互いに対向させる向きに配置されている。
【0013】
〔樹脂封止部〕
半導体チップ7a,7bのボンディングパッドと、上段基板13aおよび下段基板13bのボンディングパッドとの間は、図5に示すようにワイヤ12によって電気的に接続されている。このワイヤボンディングが行なわれている部分は、樹脂によって封止され、上下それぞれ樹脂封止部4a,4bとなっている。樹脂封止部4aと樹脂封止部4bとは、上下に近接しているがつながっているわけではなく別々に形成された樹脂部分である。
【0014】
上段基板13aの上側においては、半導体チップ7aの本体を保護する目的で、半導体チップ7aの本体を覆うように樹脂封止部3aが形成されている。下段基板13bの下側においては、半導体チップ7bの本体を覆う樹脂部は存在しない。
【0015】
下段基板13bの下面の外縁付近においては、外部接続用の半田ボール6が配置されている。
【0016】
〔ランドの配置〕
上段基板13aの下面には複数のランド11aが配置され、下段基板13bの上面にも複数のランド11bが配置されている。本実施の形態における半導体パッケージを上下のBGAパッケージに分割した状態で、上段基板13aの下面を下から見たところを図6に示し、下段基板13bの上面を上から見たところを図7に示す。図6と図7とを比較すると、ランド11aとランド11bとは、互いに鏡像関係、すなわちいわゆるミラー対称になるように配置されている。したがって、上段基板13aと下段基板13bとを貼り合せたときに、ランド同士がそれぞれ対向することとなる。ランド同士がそれぞれ向かい合う箇所においては、間に半田ボール5を挟みこむ形でランド同士の電気的接続が行なわれる。この様子は、図5においては右端の半田ボール5を例にとって部分的に詳しく図示されている。ランド11bから延びる信号経路は、下段基板13bの中を貫通するスルーホール14を介して下段基板13bの下面に電気的に引き出されており、いずれかの半田ボール6に接続されている。
【0017】
各ランド11a,11bは、図6および図7に示すように、基板表面に配置された基板配線10a,10bによってそれぞれいずれかのボンディングパッド9a,9bと電気的に接続されている。
【0018】
なお、すべてのランドがミラー対称であるとは限らない。ミラー対称な関係にあるランドが複数のランドのうち一部であって、他の一部のランドが上下で異なっているような配置であってもよい。
【0019】
〔ワイヤの接続パターン〕
図6に示すように、上側の半導体チップ7aのボンディングパッド8aが上段基板13aの開口部15aから露出しており、図7に示すように、下側の半導体チップ7bのボンディングパッド8bが下段基板13bの開口部15bから露出している。図6に示すように、ボンディングパッド8aとボンディングパッド9aとがワイヤ12で接続され、図7に示すように、ボンディングパッド8bとボンディングパッド9bとがワイヤ12で接続されている。図6と図7とを見比べればわかるように、ワイヤ12の接続パターンは、上段と下段とで互いに逆となっている。このようにワイヤ12の接続パターンを上下段で変えることによって、半導体チップのボンディングパッドの配置パターンを上下段共通としたまま、上下段で互いにミラー対称な配置になっているランドに適正に対応した接続を実現している。
【0020】
〔具体的な寸法〕
本実施の形態の一例として、具体的な寸法を示す。この例では、樹脂封止部4a,4bの基板表面からの突出する高さは、0.15mm以下とする。半田ボール5を接続するために各基板に設けるランドの配置ピッチは0.8mmとする。半田ボール5の径は0.45mmとする。ただし、これは、樹脂封止部4a,4bの基板表面からの高さの合計が0.3mmの場合の話であり、樹脂封止部4a,4bの基板表面からの高さの合計がこれより小さければ、半田ボール5の径をより小さくすることも可能である。
【0021】
外部接続用の半田ボール6はピッチ0.5mmで片側当たり1列の配置とする。ピッチが0.5mmという場合、短絡を起こさないためには半田ボール6の径は0.3mm前後であってもよい。したがって、下段基板13bの下側における半導体チップ7bの基板表面から突出する高さは0.25mm以下とする。
【0022】
(作用・効果)
本実施の形態における半導体パッケージでは、ワイヤ接続部の樹脂封止部4a,4bが互いに対向する向きに配置して積層している。ワイヤ12を覆う樹脂封止部が基板表面から突出する高さは、半導体チップ7a,7bの本体を覆う樹脂封止部が基板表面から突出する高さより一般に低いため、本実施の形態における半導体パッケージでは、従来の積層構造に比べて上下の基板間の距離を小さくすることができる。したがって、基板間の接続に用いる半田ボール5として径の小さなものを使用することができる。そのため、半田ボール5の配置ピッチを小さくすることができる。その結果、半田ボール5の配置に必要な面積を小さく抑えることができる。
【0023】
本実施の形態における半導体パッケージでは、下段基板13bの下側に突出する半導体チップ7bの本体は、半田ボール6よりも低くしか突出しておらず、あえて保護する必要性が低いため、樹脂封止していない。そのため、下段基板13bの下面に配置する外部接続用の半田ボール6としても径の小さなものを使用することができる。そのため、半田ボール6の配置ピッチを小さくすることができる。その結果、半田ボール6の配置に必要な面積を小さく抑えることができる。
【0024】
本実施の形態における半導体パッケージでは、ワイヤ12の接続パターンを上下段で変えることによって、半導体チップのボンディングパッドの配置パターンを上下段共通としたまま、上下段で互いにミラー対称な配置になっているランドに適正に対応した接続を実現しているので、半導体チップに関してはミラー対称な製品を用意する必要がなく、共通のものを使用することができ、効率的である。
【0025】
本実施の形態における半導体パッケージでは、図8における太線C,Dで示すように、上下の半導体チップとも、外部接続用の電極までの配線距離がほぼ等しくなる。したがって、上下間での伝送遅れの問題を解消することができる。
【0026】
(実施の形態2)
(構成)
図9〜図11を参照して、本発明に基づく実施の形態2における半導体パッケージについて説明する。本実施の形態における半導体パッケージは、基本的構造は実施の形態1で説明したものと同様であるが、いくつかの点において異なる。まず、外部接続用の半田ボール6の配置が異なる。すなわち、図9に示すように片側当たり2列となっており、ジグザグ状に配置されている。具体的寸法は、図9に示したように、長手方向のピッチが0.8mm、外側の列と内側の列との間の中心間距離が0.69mmとなっている。外側の列と内側の列との間では配置は0.4mmずれている。
【0027】
次に、半導体チップ7bを覆う樹脂封止部3bが設けられている点も実施の形態1とは異なる。
【0028】
(作用・効果)
このように外部接続用の半田ボール6を片側当たり2列でジグザグ状に配置することとすれば、パッケージ幅をわずかに広げるだけで配置できる半田ボールの数を大幅に増やすことができる。
【0029】
また、上述したように半田ボール6の長手方向のピッチが0.8mmの場合、短絡を起こさないためには半田ボール6の径は0.45mm前後であってもよい。したがって、実施の形態1で0.3mm前後の径の半田ボールを用いたのに対して、本実施の形態では、より大きな0.45mm前後の径の半田ボールを用いることができる。外部接続用の半田ボールの径が大きくなることにより、下段基板13bの下側において許される樹脂封止部の突出高さの上限は実施の形態1の0.25mmから0.35mmへと緩和される。したがって、下方に突出する半導体チップ7bにおいてもその本体を保護するために樹脂で覆うこととしてもよい。図11において樹脂封止部3bが設けられているのはこのような理由からである。
【0030】
なお、外部接続用の半田ボールを片側当たり2列とした場合であっても、ジグザグ状とする以外の配列であってもよい。ただし、ジグザグ状とすればより高密度に配置できるので好ましい。
【0031】
また、本実施の形態のように外部接続用の半田ボールを片側当たり2列とした場合であっても、下方に突出する半導体チップ7bに樹脂封止部3bを設けるか否かは適宜選択してよい。
【0032】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【0033】
【発明の効果】
本発明によれば、従来のBGAパッケージを同じ向きで積層しただけの構造に比べて上下の基板間の距離を小さくすることができる。したがって、基板間の接続に用いる半田ボールとして径の小さなものを使用することができる。そのため、半田ボールの配置ピッチを小さくすることができる。その結果、半田ボールの配置に必要な面積を小さく抑えることができる。
【図面の簡単な説明】
【図1】本発明に基づく実施の形態1における半導体パッケージの平面図である。
【図2】本発明に基づく実施の形態1における半導体パッケージの側面図である。
【図3】本発明に基づく実施の形態1における半導体パッケージの裏面図である。
【図4】本発明に基づく実施の形態1における半導体パッケージの正面図である。
【図5】図1のV−V線に関する矢視断面図である。
【図6】本発明に基づく実施の形態1における半導体パッケージを上下2つのBGAパッケージに分割し、表示の便宜のために樹脂封止部を取り去った状態の上側のBGAパッケージの裏面図である。
【図7】本発明に基づく実施の形態1における半導体パッケージを上下2つのBGAパッケージに分割、表示の便宜のために樹脂封止部を取り去った状態の下側のBGAパッケージの平面図である。
【図8】本発明に基づく実施の形態1における半導体パッケージの上下の半導体チップに関する配線長さの説明図である。
【図9】本発明に基づく実施の形態2における半導体パッケージの裏面図である。
【図10】本発明に基づく実施の形態2における半導体パッケージの正面図である。
【図11】本発明に基づく実施の形態2における半導体パッケージの断面図である。
【符号の説明】
3a,3b,4a,4b 樹脂封止部、5 (基板間を接続する)半田ボール、6 (外部接続用の)半田ボール、7a (上段の)半導体チップ、7b (下段の)半導体チップ、8a,8b (半導体チップ側の)ボンディングパッド、9a,9b (基板側の)ボンディングパッド、10a,10b 基板配線、11a,11b ランド、12 ワイヤ、13a 上段基板、13b 下段基板、14 スルーホール、15a,15b 開口部。
【発明の属する技術分野】
本発明は、半導体パッケージに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータの高機能化に伴い、半導体パッケージにはメモリの大容量化および高速化が要求される。高速化に対応した半導体パッケージとしては、パッケージ内の配線距離が短く済むBGA(Ball Grid Array)パッケージが一般的である。
【0003】
メモリとして使用される半導体チップの代表的なものとしてDRAM(Dynamic Random Access Memory)がある。DRAMは一般的にチップの主表面の中央部にボンディングパッドが配置されている。そのため、DRAMを基板に搭載する際には、基板に窓枠のような開口部を設け、この開口部からDRAMのボンディングパッドの配置された部分が見えるようにDRAMを基板に接合する。ここで説明の便宜のために、DRAMは基板の上側に重ねられていてボンディングパッドを下に向けて基板の開口部から露出させていると仮定する。基板の下面のうち開口部の周囲にもボンディングパッドが設けられている。この開口部を通じて、DRAM側のボンディングパッドと基板側のボンディングパッドとをワイヤで接続する。その後、DRAMの下面のボンディングパッドが配置された部分とワイヤとを共に包み込むように開口部を樹脂で封止する。また、DRAMの上側も保護のために樹脂で封止する。基板の下面には外部接続用の半田ボールが設けられている。この状態のものを一般にBGAパッケージと呼んでいる。
【0004】
【特許文献1】
特開平6−216182号公報
【0005】
【特許文献2】
特開平4−340267号公報
【0006】
【特許文献3】
特開平5−82719号公報
【0007】
【特許文献4】
特開2000−340737号公報
【0008】
【発明が解決しようとする課題】
メモリ容量の大容量化を図るためには、上述のBGAパッケージを積層実装するという手法が考えられる。2つのBGAパッケージを単純に積層して積層パッケージとすることを考えた場合、上段のBGAパッケージの下面にはワイヤボンディング部の保護のための樹脂封止部が突出しており、下段のBGAパッケージの上面にはDRAM本体の保護のための樹脂封止部が突出している。このため、2つのBGAパッケージを積み重ねた場合、上下の基板からそれぞれ突出する樹脂封止部の高さに起因して基板同士の間隔がどうしても広くならざるを得ない。上下の基板同士を上段のBGAパッケージの外部接続用の半田ボールで接続しようとした場合、径の大きな半田ボールを使用する必要が生じる。積層パッケージが占める面積の小型化のためには、半田ボールの配列は、基板間接続用の半田ボールといえども片側当たり1列であることが好ましい。ただし、1列とすると、半田ボール同士の間隔が狭くなり、短絡しやすくなる。さらに、このような積層パッケージの場合、外部接続用の半田ボールから上下の各々のBGAパッケージに含まれるDRAMまでの配線距離を考えると、上段のものの方が下段のものに比べて大幅に長いことになり、信号の伝送遅れが生じるようになる。
【0009】
そこで、本発明は、パッケージ全体のサイズを小さく抑えつつ、メモリ容量の大容量化を図り、なおかつ、上段下段間での伝送遅れのない半導体パッケージを提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明に基づく半導体パッケージは、開口部を有する上段基板と、上記上段基板の下側に配置された基板間接続用半田ボールと、上記基板間接続用半田ボールの下側に配置され、開口部を有する下段基板と、上記下段基板の下面に接続された外部接続用半田ボールと、上記上段基板の上面に配置された第1半導体チップと、上記下段基板の下面に配置された第2半導体チップとを備える。上記第1半導体チップは、上記上段基板の開口部を通じて上記基板間接続用半田ボールに電気的に接続されている。上記第2半導体チップは、上記下段基板の開口部を通じて上記基板間接続用半田ボールに電気的に接続されている。上記基板間接続用半田ボールは、上記外部接続用半田ボールに電気的に接続されている。
【0011】
【発明の実施の形態】
(実施の形態1)
(構成)
〔全体〕
図1〜図8を参照して、本発明に基づく実施の形態1における半導体パッケージについて説明する。この半導体パッケージの平面図を図1に示し、裏面図を図3に示す。同じく正面図を図4に示し、側面図を図2に示す。このうち図1または図2におけるV−V線に関する矢視断面図を模式化して図5に示す。図5に示されるように、この半導体パッケージは、上段基板13aと、その上側に半田ボール5を介して接続された下段基板13bとを備えている。上段基板13aおよび下段基板13bはそれぞれ中央に開口部を有している。上段基板13aおよび下段基板13bは開口部の周囲の表面にボンディングパッドを有している。図5の姿勢においては、上段基板13aおよび下段基板13bはボンディングパッドをお互いに対向させる向きに配置されている。
【0012】
〔半導体チップ〕
半導体チップ7a,7bは、たとえばDRAMであり、それぞれ主表面の中央に複数のボンディングパッドが配置された構造をしている。半導体チップ7aは、上段基板13aの開口部から下向きにボンディングパッドを露出させるように、上段基板13aの上面に貼り付けられている。半導体チップ7bは、下段基板13bの開口部から上向きにボンディングパッドを露出させるように、下段基板13bの下面に貼り付けられている。すなわち、半導体チップ7a,7bは、ボンディングパッドをお互いに対向させる向きに配置されている。
【0013】
〔樹脂封止部〕
半導体チップ7a,7bのボンディングパッドと、上段基板13aおよび下段基板13bのボンディングパッドとの間は、図5に示すようにワイヤ12によって電気的に接続されている。このワイヤボンディングが行なわれている部分は、樹脂によって封止され、上下それぞれ樹脂封止部4a,4bとなっている。樹脂封止部4aと樹脂封止部4bとは、上下に近接しているがつながっているわけではなく別々に形成された樹脂部分である。
【0014】
上段基板13aの上側においては、半導体チップ7aの本体を保護する目的で、半導体チップ7aの本体を覆うように樹脂封止部3aが形成されている。下段基板13bの下側においては、半導体チップ7bの本体を覆う樹脂部は存在しない。
【0015】
下段基板13bの下面の外縁付近においては、外部接続用の半田ボール6が配置されている。
【0016】
〔ランドの配置〕
上段基板13aの下面には複数のランド11aが配置され、下段基板13bの上面にも複数のランド11bが配置されている。本実施の形態における半導体パッケージを上下のBGAパッケージに分割した状態で、上段基板13aの下面を下から見たところを図6に示し、下段基板13bの上面を上から見たところを図7に示す。図6と図7とを比較すると、ランド11aとランド11bとは、互いに鏡像関係、すなわちいわゆるミラー対称になるように配置されている。したがって、上段基板13aと下段基板13bとを貼り合せたときに、ランド同士がそれぞれ対向することとなる。ランド同士がそれぞれ向かい合う箇所においては、間に半田ボール5を挟みこむ形でランド同士の電気的接続が行なわれる。この様子は、図5においては右端の半田ボール5を例にとって部分的に詳しく図示されている。ランド11bから延びる信号経路は、下段基板13bの中を貫通するスルーホール14を介して下段基板13bの下面に電気的に引き出されており、いずれかの半田ボール6に接続されている。
【0017】
各ランド11a,11bは、図6および図7に示すように、基板表面に配置された基板配線10a,10bによってそれぞれいずれかのボンディングパッド9a,9bと電気的に接続されている。
【0018】
なお、すべてのランドがミラー対称であるとは限らない。ミラー対称な関係にあるランドが複数のランドのうち一部であって、他の一部のランドが上下で異なっているような配置であってもよい。
【0019】
〔ワイヤの接続パターン〕
図6に示すように、上側の半導体チップ7aのボンディングパッド8aが上段基板13aの開口部15aから露出しており、図7に示すように、下側の半導体チップ7bのボンディングパッド8bが下段基板13bの開口部15bから露出している。図6に示すように、ボンディングパッド8aとボンディングパッド9aとがワイヤ12で接続され、図7に示すように、ボンディングパッド8bとボンディングパッド9bとがワイヤ12で接続されている。図6と図7とを見比べればわかるように、ワイヤ12の接続パターンは、上段と下段とで互いに逆となっている。このようにワイヤ12の接続パターンを上下段で変えることによって、半導体チップのボンディングパッドの配置パターンを上下段共通としたまま、上下段で互いにミラー対称な配置になっているランドに適正に対応した接続を実現している。
【0020】
〔具体的な寸法〕
本実施の形態の一例として、具体的な寸法を示す。この例では、樹脂封止部4a,4bの基板表面からの突出する高さは、0.15mm以下とする。半田ボール5を接続するために各基板に設けるランドの配置ピッチは0.8mmとする。半田ボール5の径は0.45mmとする。ただし、これは、樹脂封止部4a,4bの基板表面からの高さの合計が0.3mmの場合の話であり、樹脂封止部4a,4bの基板表面からの高さの合計がこれより小さければ、半田ボール5の径をより小さくすることも可能である。
【0021】
外部接続用の半田ボール6はピッチ0.5mmで片側当たり1列の配置とする。ピッチが0.5mmという場合、短絡を起こさないためには半田ボール6の径は0.3mm前後であってもよい。したがって、下段基板13bの下側における半導体チップ7bの基板表面から突出する高さは0.25mm以下とする。
【0022】
(作用・効果)
本実施の形態における半導体パッケージでは、ワイヤ接続部の樹脂封止部4a,4bが互いに対向する向きに配置して積層している。ワイヤ12を覆う樹脂封止部が基板表面から突出する高さは、半導体チップ7a,7bの本体を覆う樹脂封止部が基板表面から突出する高さより一般に低いため、本実施の形態における半導体パッケージでは、従来の積層構造に比べて上下の基板間の距離を小さくすることができる。したがって、基板間の接続に用いる半田ボール5として径の小さなものを使用することができる。そのため、半田ボール5の配置ピッチを小さくすることができる。その結果、半田ボール5の配置に必要な面積を小さく抑えることができる。
【0023】
本実施の形態における半導体パッケージでは、下段基板13bの下側に突出する半導体チップ7bの本体は、半田ボール6よりも低くしか突出しておらず、あえて保護する必要性が低いため、樹脂封止していない。そのため、下段基板13bの下面に配置する外部接続用の半田ボール6としても径の小さなものを使用することができる。そのため、半田ボール6の配置ピッチを小さくすることができる。その結果、半田ボール6の配置に必要な面積を小さく抑えることができる。
【0024】
本実施の形態における半導体パッケージでは、ワイヤ12の接続パターンを上下段で変えることによって、半導体チップのボンディングパッドの配置パターンを上下段共通としたまま、上下段で互いにミラー対称な配置になっているランドに適正に対応した接続を実現しているので、半導体チップに関してはミラー対称な製品を用意する必要がなく、共通のものを使用することができ、効率的である。
【0025】
本実施の形態における半導体パッケージでは、図8における太線C,Dで示すように、上下の半導体チップとも、外部接続用の電極までの配線距離がほぼ等しくなる。したがって、上下間での伝送遅れの問題を解消することができる。
【0026】
(実施の形態2)
(構成)
図9〜図11を参照して、本発明に基づく実施の形態2における半導体パッケージについて説明する。本実施の形態における半導体パッケージは、基本的構造は実施の形態1で説明したものと同様であるが、いくつかの点において異なる。まず、外部接続用の半田ボール6の配置が異なる。すなわち、図9に示すように片側当たり2列となっており、ジグザグ状に配置されている。具体的寸法は、図9に示したように、長手方向のピッチが0.8mm、外側の列と内側の列との間の中心間距離が0.69mmとなっている。外側の列と内側の列との間では配置は0.4mmずれている。
【0027】
次に、半導体チップ7bを覆う樹脂封止部3bが設けられている点も実施の形態1とは異なる。
【0028】
(作用・効果)
このように外部接続用の半田ボール6を片側当たり2列でジグザグ状に配置することとすれば、パッケージ幅をわずかに広げるだけで配置できる半田ボールの数を大幅に増やすことができる。
【0029】
また、上述したように半田ボール6の長手方向のピッチが0.8mmの場合、短絡を起こさないためには半田ボール6の径は0.45mm前後であってもよい。したがって、実施の形態1で0.3mm前後の径の半田ボールを用いたのに対して、本実施の形態では、より大きな0.45mm前後の径の半田ボールを用いることができる。外部接続用の半田ボールの径が大きくなることにより、下段基板13bの下側において許される樹脂封止部の突出高さの上限は実施の形態1の0.25mmから0.35mmへと緩和される。したがって、下方に突出する半導体チップ7bにおいてもその本体を保護するために樹脂で覆うこととしてもよい。図11において樹脂封止部3bが設けられているのはこのような理由からである。
【0030】
なお、外部接続用の半田ボールを片側当たり2列とした場合であっても、ジグザグ状とする以外の配列であってもよい。ただし、ジグザグ状とすればより高密度に配置できるので好ましい。
【0031】
また、本実施の形態のように外部接続用の半田ボールを片側当たり2列とした場合であっても、下方に突出する半導体チップ7bに樹脂封止部3bを設けるか否かは適宜選択してよい。
【0032】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【0033】
【発明の効果】
本発明によれば、従来のBGAパッケージを同じ向きで積層しただけの構造に比べて上下の基板間の距離を小さくすることができる。したがって、基板間の接続に用いる半田ボールとして径の小さなものを使用することができる。そのため、半田ボールの配置ピッチを小さくすることができる。その結果、半田ボールの配置に必要な面積を小さく抑えることができる。
【図面の簡単な説明】
【図1】本発明に基づく実施の形態1における半導体パッケージの平面図である。
【図2】本発明に基づく実施の形態1における半導体パッケージの側面図である。
【図3】本発明に基づく実施の形態1における半導体パッケージの裏面図である。
【図4】本発明に基づく実施の形態1における半導体パッケージの正面図である。
【図5】図1のV−V線に関する矢視断面図である。
【図6】本発明に基づく実施の形態1における半導体パッケージを上下2つのBGAパッケージに分割し、表示の便宜のために樹脂封止部を取り去った状態の上側のBGAパッケージの裏面図である。
【図7】本発明に基づく実施の形態1における半導体パッケージを上下2つのBGAパッケージに分割、表示の便宜のために樹脂封止部を取り去った状態の下側のBGAパッケージの平面図である。
【図8】本発明に基づく実施の形態1における半導体パッケージの上下の半導体チップに関する配線長さの説明図である。
【図9】本発明に基づく実施の形態2における半導体パッケージの裏面図である。
【図10】本発明に基づく実施の形態2における半導体パッケージの正面図である。
【図11】本発明に基づく実施の形態2における半導体パッケージの断面図である。
【符号の説明】
3a,3b,4a,4b 樹脂封止部、5 (基板間を接続する)半田ボール、6 (外部接続用の)半田ボール、7a (上段の)半導体チップ、7b (下段の)半導体チップ、8a,8b (半導体チップ側の)ボンディングパッド、9a,9b (基板側の)ボンディングパッド、10a,10b 基板配線、11a,11b ランド、12 ワイヤ、13a 上段基板、13b 下段基板、14 スルーホール、15a,15b 開口部。
Claims (4)
- 開口部を有する上段基板と、
前記上段基板の下側に配置された基板間接続用半田ボールと、
前記基板間接続用半田ボールの下側に配置され、開口部を有する下段基板と、
前記下段基板の下面に接続された外部接続用半田ボールと、
前記上段基板の上面に配置された第1半導体チップと、
前記下段基板の下面に配置された第2半導体チップとを備え、
前記第1半導体チップは、前記上段基板の開口部を通じて前記基板間接続用半田ボールに電気的に接続されており、前記第2半導体チップは、前記下段基板の開口部を通じて前記基板間接続用半田ボールに電気的に接続されており、前記基板間接続用半田ボールは、前記外部接続用半田ボールに電気的に接続されている、半導体パッケージ。 - 前記上段基板の下面の配線パターンを下方から見たものと、前記下段基板の上面の配線パターンを上方から見たものとは、互いに鏡像関係にある領域を含む、請求項1に記載の半導体パッケージ。
- 前記第1半導体チップと前記基板間接続用半田ボールとの電気的接続、および、前記第2半導体チップと前記基板間接続用半田ボールとの電気的接続は、それぞれワイヤによって半導体チップ側ボンディングパッドと、基板側ボンディングパッドとを接続することによって行なわれており、前記第1半導体チップと前記基板間接続用半田ボールとの間の前記ワイヤの接続パターンを下から見たものと、前記第2半導体チップと前記基板間接続用半田ボールとの間の前記ワイヤの接続パターンを上から見たものとは、互いに逆になっている領域を含む、請求項2に記載の半導体パッケージ。
- 前記外部接続用半田ボールは片側当たり2列でジグザグ状に配置されている、請求項3に記載の半導体パッケージ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288967A JP2004128155A (ja) | 2002-10-01 | 2002-10-01 | 半導体パッケージ |
TW092105063A TW200406052A (en) | 2002-10-01 | 2003-03-10 | Semiconductor package |
US10/383,734 US6836007B2 (en) | 2002-10-01 | 2003-03-10 | Semiconductor package including stacked semiconductor chips |
KR1020030031309A KR20040030206A (ko) | 2002-10-01 | 2003-05-16 | 반도체 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002288967A JP2004128155A (ja) | 2002-10-01 | 2002-10-01 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128155A true JP2004128155A (ja) | 2004-04-22 |
Family
ID=32025438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002288967A Withdrawn JP2004128155A (ja) | 2002-10-01 | 2002-10-01 | 半導体パッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6836007B2 (ja) |
JP (1) | JP2004128155A (ja) |
KR (1) | KR20040030206A (ja) |
TW (1) | TW200406052A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288189A (ja) * | 2006-04-17 | 2007-11-01 | Stats Chippac Ltd | マルチチップパッケージシステム |
JP2009522549A (ja) * | 2005-12-30 | 2009-06-11 | マイクロン テクノロジー, インク. | 接続検査技術 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100524975B1 (ko) * | 2003-07-04 | 2005-10-31 | 삼성전자주식회사 | 반도체 장치의 적층형 패키지 |
US7528474B2 (en) * | 2005-05-31 | 2009-05-05 | Stats Chippac Ltd. | Stacked semiconductor package assembly having hollowed substrate |
JP2006339317A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Corp | 表面実装型半導体装置 |
JP2008198916A (ja) * | 2007-02-15 | 2008-08-28 | Spansion Llc | 半導体装置及びその製造方法 |
US8106491B2 (en) | 2007-05-16 | 2012-01-31 | Micron Technology, Inc. | Methods of forming stacked semiconductor devices with a leadframe and associated assemblies |
JP4917979B2 (ja) * | 2007-07-09 | 2012-04-18 | 半導体特許株式会社 | 半導体装置及びその製造方法 |
US8063474B2 (en) * | 2008-02-06 | 2011-11-22 | Fairchild Semiconductor Corporation | Embedded die package on package (POP) with pre-molded leadframe |
US7687920B2 (en) * | 2008-04-11 | 2010-03-30 | Stats Chippac Ltd. | Integrated circuit package-on-package system with central bond wires |
KR101614856B1 (ko) * | 2009-10-12 | 2016-04-22 | 삼성전자주식회사 | 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8502390B2 (en) | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8872318B2 (en) * | 2011-08-24 | 2014-10-28 | Tessera, Inc. | Through interposer wire bond using low CTE interposer with coarse slot apertures |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
KR20140069343A (ko) | 2011-10-03 | 2014-06-09 | 인벤사스 코포레이션 | 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화 |
US8659143B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
JP5857129B2 (ja) * | 2011-10-03 | 2016-02-10 | インヴェンサス・コーポレイション | 窓なしのワイヤボンドアセンブリのためのスタブ最小化 |
KR101894823B1 (ko) | 2011-10-03 | 2018-09-04 | 인벤사스 코포레이션 | 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화 |
US8629545B2 (en) | 2011-10-03 | 2014-01-14 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
EP2769409A1 (en) | 2011-10-03 | 2014-08-27 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with orthogonal windows |
US8513813B2 (en) | 2011-10-03 | 2013-08-20 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
JP5964439B2 (ja) * | 2011-10-03 | 2016-08-03 | インヴェンサス・コーポレイション | ウインドウを用いないワイヤボンドアセンブリに対して端子の2重の組を使用するスタブ最小化 |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8436457B2 (en) * | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8659139B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
CN106449612A (zh) * | 2016-08-23 | 2017-02-22 | 武汉寻泉科技有限公司 | 存储器芯片堆叠封装结构 |
US10811279B2 (en) * | 2017-08-29 | 2020-10-20 | Ciena Corporation | Flip-chip high speed components with underfill |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340267A (ja) | 1991-05-16 | 1992-11-26 | Sony Corp | 半導体装置 |
JP2568771B2 (ja) | 1991-09-18 | 1997-01-08 | 富士通株式会社 | 半導体装置 |
US5243497A (en) | 1992-09-29 | 1993-09-07 | Texas Instruments | Chip on board assembly |
US6013948A (en) * | 1995-11-27 | 2000-01-11 | Micron Technology, Inc. | Stackable chip scale semiconductor package with mating contacts on opposed surfaces |
US5998860A (en) * | 1997-12-19 | 1999-12-07 | Texas Instruments Incorporated | Double sided single inline memory module |
US6180881B1 (en) * | 1998-05-05 | 2001-01-30 | Harlan Ruben Isaak | Chip stack and method of making same |
US6020629A (en) * | 1998-06-05 | 2000-02-01 | Micron Technology, Inc. | Stacked semiconductor package and method of fabrication |
US6414391B1 (en) * | 1998-06-30 | 2002-07-02 | Micron Technology, Inc. | Module assembly for stacked BGA packages with a common bus bar in the assembly |
US6294825B1 (en) * | 1999-02-22 | 2001-09-25 | Micron Technology, Inc. | Asymmetrical mold of multiple-part matrixes |
US6093969A (en) * | 1999-05-15 | 2000-07-25 | Lin; Paul T. | Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules |
JP2000340737A (ja) | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体パッケージとその実装体 |
US6249047B1 (en) * | 1999-09-02 | 2001-06-19 | Micron Technology, Inc. | Ball array layout |
US6331453B1 (en) * | 1999-12-16 | 2001-12-18 | Micron Technology, Inc. | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities |
KR100324333B1 (ko) * | 2000-01-04 | 2002-02-16 | 박종섭 | 적층형 패키지 및 그 제조 방법 |
US6522018B1 (en) * | 2000-05-16 | 2003-02-18 | Micron Technology, Inc. | Ball grid array chip packages having improved testing and stacking characteristics |
SG95637A1 (en) * | 2001-03-15 | 2003-04-23 | Micron Technology Inc | Semiconductor/printed circuit board assembly, and computer system |
SG106054A1 (en) * | 2001-04-17 | 2004-09-30 | Micron Technology Inc | Method and apparatus for package reduction in stacked chip and board assemblies |
-
2002
- 2002-10-01 JP JP2002288967A patent/JP2004128155A/ja not_active Withdrawn
-
2003
- 2003-03-10 TW TW092105063A patent/TW200406052A/zh unknown
- 2003-03-10 US US10/383,734 patent/US6836007B2/en not_active Expired - Fee Related
- 2003-05-16 KR KR1020030031309A patent/KR20040030206A/ko not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009522549A (ja) * | 2005-12-30 | 2009-06-11 | マイクロン テクノロジー, インク. | 接続検査技術 |
US8590146B2 (en) | 2005-12-30 | 2013-11-26 | Micron Technology, Inc. | Connection verification technique |
US10717141B2 (en) | 2005-12-30 | 2020-07-21 | Micron Technology, Inc. | Connection verification technique |
JP2007288189A (ja) * | 2006-04-17 | 2007-11-01 | Stats Chippac Ltd | マルチチップパッケージシステム |
KR101364729B1 (ko) * | 2006-04-17 | 2014-02-20 | 스태츠 칩팩 엘티디 | 멀티칩 패키지 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US20040061211A1 (en) | 2004-04-01 |
US6836007B2 (en) | 2004-12-28 |
KR20040030206A (ko) | 2004-04-09 |
TW200406052A (en) | 2004-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004128155A (ja) | 半導体パッケージ | |
US9640515B2 (en) | Multiple die stacking for two or more die | |
US9397034B2 (en) | Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same | |
US6242814B1 (en) | Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly | |
JP2004071947A (ja) | 半導体装置 | |
JP2005150719A (ja) | ダブルスタックされたbgaパッケージ及び多重スタックされたbgaパッケージ | |
KR20090034180A (ko) | 인터포저를 포함하는 반도체 패키지와 이를 구비한 전자기기, 및 반도체 패키지의 제조방법 | |
WO2014066153A1 (en) | Multiple die stacking for two or more die | |
JP2005005709A (ja) | チップ積層パッケージ、連結基板及びチップ連結方法 | |
KR20070019475A (ko) | 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지 | |
JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
JP2009231383A (ja) | 半導体装置及び半導体装置接続手段 | |
JP4658529B2 (ja) | 集積回路モジュールの構造 | |
US6798056B2 (en) | Semiconductor module having an upper layer semiconductor package overlying a lower layer semiconductor package | |
JPH1140745A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
JP3813768B2 (ja) | 半導体装置及び半導体モジュール | |
US8044518B2 (en) | Junction member comprising junction pads arranged in matrix and multichip package using same | |
JP3638749B2 (ja) | メモリモジュール | |
JP4402806B2 (ja) | 半導体装置 | |
JP2004253518A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
US7999370B2 (en) | Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same | |
US20060186403A1 (en) | Semiconductor device | |
JP2001168227A (ja) | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 | |
JP3648957B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |