JP3490314B2 - マルチチップ型半導体装置 - Google Patents

マルチチップ型半導体装置

Info

Publication number
JP3490314B2
JP3490314B2 JP36802398A JP36802398A JP3490314B2 JP 3490314 B2 JP3490314 B2 JP 3490314B2 JP 36802398 A JP36802398 A JP 36802398A JP 36802398 A JP36802398 A JP 36802398A JP 3490314 B2 JP3490314 B2 JP 3490314B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
chip
semiconductor
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36802398A
Other languages
English (en)
Other versions
JP2000196008A (ja
Inventor
昌孝 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP36802398A priority Critical patent/JP3490314B2/ja
Publication of JP2000196008A publication Critical patent/JP2000196008A/ja
Application granted granted Critical
Publication of JP3490314B2 publication Critical patent/JP3490314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にマルチチッ
プモジュール（ＭＣＭ）やマルチチップパッケージ（Ｍ
ＣＰ）とも称される、電子機器を小型化・軽量化するた
めに複数の半導体チップが基板上に平面的に並べて配置
されたマルチチップ型半導体装置に関するものである。
より詳しくは、本発明は、半導体チップと外部とを電気
的に接続するためのボールグリッドアレイ（以下、適宜
ＢＧＡと記す）を有するＢＧＡ型のマルチチップ型半導
体装置に関するものである。
【０００２】
【従来の技術】従来、メモリチップは、ＳＯＰ(Small O
utline Package) やＱＦＰ(Quad Flat Package) のよう
なパッケージに実装されるのが一般的であった。
【０００３】近年、携帯電話や、携帯型情報機器（ＰＤ
Ａ；Personal Digital Assistants)、電子スチルカメラ
（デジタルカメラ）などの携帯機器が普及している。こ
れらの携帯機器には、データを保管するためのメモリチ
ップが搭載されているが、そのメモリチップには大容量
化が望まれている一方で、パッケージの薄型化・小型化
が要求されている。
【０００４】そこで、近年、メモリチップのパッケージ
をより小型化することが可能な半導体装置として、ＣＳ
Ｐ(Chip Size Package) 型半導体装置や、高密度のマル
チチップ型半導体装置が用いられるようになっている。
特にＣＳＰ型半導体装置では、薄型化を図るために、メ
モリチップを搭載する基板として０．１ｍｍ程度の薄い
基板が用いられている。
【０００５】また、最近、外部接続端子の狭ピッチ化が
容易であることから、複数の半導体チップを基板の表面
側に搭載し、かつ、外部接続端子として複数の球状のバ
ンプ電極を基板の裏面側に有するＢＧＡ型半導体装置が
提案されており、ＢＧＡ型のマルチチップ型半導体装置
も提案されている。
【０００６】ところが、ＢＧＡ型のマルチチップ型半導
体装置の場合には、面積が大きいため、半導体チップを
単独で搭載した半導体装置に比べて非常に反りやすい。
そのため、従来では、基板の材質としてセラミックを用
いるか、あるいは、基板の材質として樹脂を用いる場合
には基板の厚みを比較的厚く、例えば、０．５ｍｍ以上
にしていた。
【０００７】携帯機器へ搭載する半導体装置は、軽量・
薄型が必須であるので、ＢＧＡ型のマルチチップ型半導
体装置を携帯機器へ搭載するには、基板の厚みをＣＳＰ
型半導体装置の場合と同程度である０．２ｍｍ以下まで
薄くすることが要求される。
【０００８】
【発明が解決しようとする課題】ところが、ＢＧＡ型の
マルチチップ型半導体装置に用いる基板は、複数の半導
体チップを平面的に並べて搭載できるよう比較的大きな
面積を有しているために、厚みを０．２ｍｍ以下のよう
な極薄にすると、次のような問題を招来する。
【０００９】まず、セラミックからなる基板では、厚み
を０．２ｍｍ以下にすると、破損しやすくなり、取り扱
いが困難になるという問題を生じる。また、ポリイミ
ド、ポリエステル、ガラスエポキシ等の絶縁性樹脂材料
からなる基板では、基板の厚みを０．２ｍｍ以下にして
も、柔軟性が高いため、破損しやすくなるという問題を
生じない。
【００１０】しかしながら、これらの絶縁性樹脂材料か
らなる基板は、剛性が低く曲げ応力に弱い。そのため、
従来のＢＧＡ型のマルチチップ型半導体装置では、基板
の厚みを０．２ｍｍ以下にすると、反りが生じやすい。
本願発明者の考察によれば、これは、その従来のＢＧＡ
型のマルチチップ型半導体装置では、半導体チップを整
列させて配置するか、あるいは配線のレイアウトのみを
考慮して配置しており、基板の中心線上に半導体チップ
が配置されていないためであることが分かった。
【００１１】以下、この点について、図６ないし図９に
示す具体例に基づいてさらに詳細に説明する。従来のＢ
ＧＡ型のマルチチップ型半導体装置としては、例えば、
図６および図７に示すように、長方形の基板２の表面上
に４つの半導体チップ１が２列に整列させて配置され、
基板２の裏面上に外部接続端子としてＢＧＡ６が設けら
れたマルチチップ型半導体装置１０および１０’が知ら
れている。
【００１２】なお、マルチチップ型半導体装置１０およ
び１０’では、図示していないが、基板２には銅などの
導体がパターニングされてなる配線層（導体層）が形成
されており、ＢＧＡ６は、配線層に対して電気的に接続
されている。また、マルチチップ型半導体装置１０で
は、各半導体チップ１は細線３を介して基板２の配線層
に電気的に接続され、半導体チップ１、基板２、および
細線３の全体が封止樹脂４により覆われている。一方、
マルチチップ型半導体装置１０’では、各半導体チップ
１はバンプ５を介して基板２の配線層に電気的に接続さ
れ、バンプ５が封止樹脂４により覆われている。
【００１３】マルチチップ型半導体装置１０および１
０’では、基板２の中心線Ｘおよび中心線Ｙ上に半導体
チップ１が配置されていないので、基板２の中心線Ｘ付
近および中心線Ｙ付近に、半導体チップ１が配置されて
いない基板２のみの部分が存在する。そのため、特に厚
み０．２ｍｍ以下の絶縁性樹脂からなる基板２を用いた
場合、基板２の中心線Ｘ付近の部分および中心線Ｙ付近
の部分は、剛性が低く、小さな外部応力によって曲がり
やすい。
【００１４】この結果、マルチチップ型半導体装置１０
および１０’では、図６（ｃ）および図７（ｃ）に示す
ように、中心線Ｙ方向（図６（ｃ）および図７（ｃ）に
矢印で示す方向）の反りが生じやすいとともに、図６
（ｄ）および図７（ｄ）に示すように、中心線Ｘ方向
（図６（ｄ）および図７（ｄ）に矢印で示す方向）の反
りも生じやすい。
【００１５】また、従来のＢＧＡ型のマルチチップ型半
導体装置として、図８および図９に示すように、長方形
の基板２の表面上に４つの半導体チップ１が１列に整列
させて配置され、基板２の裏面上に外部接続端子として
ＢＧＡ６が設けられたマルチチップ型半導体装置２０お
よび２０’も知られている。
【００１６】なお、マルチチップ型半導体装置２０は、
半導体チップ１の配置が異なる点を除けばマルチチップ
型半導体装置１０と同じである。同様に、マルチチップ
型半導体装置２０’は、半導体チップ１の配置が異なる
点を除けばマルチチップ型半導体装置１０’と同じであ
る。
【００１７】マルチチップ型半導体装置２０および２
０’では、基板２の中心線Ｘ上に半導体チップ１が配置
されていないので、基板２の中心線Ｘ付近に、半導体チ
ップ１が配置されていない基板２のみの部分が存在す
る。そのため、特に厚み０．２ｍｍ以下の絶縁性樹脂か
らなる基板２を用いた場合、基板２の中心線Ｘ付近の部
分は、剛性が低く、小さな外部応力によって曲がりやす
い。
【００１８】この結果、マルチチップ型半導体装置２０
および２０’では、図８（ｃ）および図９（ｃ）に示す
ように、中心線Ｙ方向（図８（ｃ）および図９（ｃ）に
矢印で示す方向）の反りが生じやすい。
【００１９】さらに、マルチチップ型半導体装置２０お
よび２０’では、半導体チップ１が基板２の中心線Ｙの
方向に沿って一列に並べられているので、中心線Ｙ方向
に沿った装置全体の長さがマルチチップ型半導体装置１
０および１０’よりも長い。このため、中心線Ｙ方向の
反りがより一層生じやすくなっている。
【００２０】このように半導体チップ１を整列させて配
置した従来のＢＧＡ型のマルチチップ型半導体装置１
０、１０’、２０、および２０’では、基板２の中央部
に反りが生じやすい。基板２に反りが生じると、マルチ
チップ型半導体装置を外部と接続するための電極部であ
るＢＧＡ６の平面度が悪くなる。そのため、外部の半導
体装置、例えば、最終機器の回路を構成するマザーボー
ドに対してマルチチップ型半導体装置をＢＧＡ６によっ
て接続する際に、接続不良が生じやすいという問題を生
じる。
【００２１】本発明は、上記従来の問題に鑑みなされた
ものであり、その目的は、ＢＧＡを備えるマルチチップ
型半導体装置において、反りにくく、ＢＧＡと外部との
電気的接続の確実性が高いマルチチップ型半導体装置を
提供することにある。
【００２２】
【課題を解決するための手段】本願発明者は、上記目的
を達成すべく、反りにくいＢＧＡ型のマルチチップ型半
導体装置について鋭意検討した結果、曲げ応力に弱い基
板上に、曲げ応力に強い半導体チップを意識的に工夫し
て特定の配置で設けることが、反りの防止に効果的であ
ることを見出した。
【００２３】即ち、本発明のマルチチップ型半導体装置
は、上記の課題を解決するために、導体層を備える四辺
形の基板に対し、３個以上の半導体チップが基板の一方
の面上に平面的に並べて配置されるとともに導体層と電
気的に接続され、導体層を外部と電気的に接続するため
の複数の電極からなるボールグリッドアレイが基板の他
の面上に形成されたマルチチップ型半導体装置であっ
て、上記半導体チップ群は、基板の対辺の中点を結ぶ２
つの中心線のそれぞれに少なくとも１つの半導体チップ
が跨がるように配置されており、上記半導体チップの配
置が、隣り合う２つの半導体チップの間を通って基板と
平行な直線を全て描くと、これら直線が少なくとも１つ
の他の半導体チップを通るようになっているとともに、
上記半導体チップどうしが互いに離れた状態となってい
ることを特徴としている。
【００２４】上記構成によれば、半導体チップは、基板
の対辺の中点を結ぶ２つの中心線（以下、適宜、「対辺
中心線」と称する）のそれぞれに少なくとも１つの半導
体チップが跨がるように配置されている。言い換えれ
ば、半導体チップは、基板の２つの対辺中心線が共に半
導体チップの内部を通るように配置されている。
【００２５】一般にケイ素を主成分とし曲げ弾性の高い
半導体チップを、このように基板の２つの対辺中心線の
それぞれに少なくとも１つの半導体チップが跨がるよう
に配置することで、反りが生じやすい基板の２つの対辺
中心線上から薄く曲がりやすい基板のみの部分が減少
し、基板の２つの対辺中心線上が半導体チップによって
補強される。これにより、基板の２つの対辺中心線上に
おけるマルチチップ型半導体装置の剛性が増すので、マ
ルチチップ型半導体装置の反りが低減される。それゆ
え、外部との電気的接続のための電極部であるボールグ
リッドアレイの平面度が向上する。その結果、半導体装
置と、外部の部品、例えば、最終機器を構成するマザー
ボードなどの周辺部品との間の電気的接続の確実性が向
上する。
【００２６】また、上記構成によれば、外部との電気的
接続のための複数の電極をボールグリッドアレイとして
いるので、リードフレームを使用するＱＦＰと比較して
単位面積あたりの多ピン化が容易であり、かつ、実装面
積も小さくできる。
【００２７】なお、本明細書において、「ボールグリッ
ドアレイ」（または「ＢＧＡ」）とは、少なくとも４つ
以上の球状のバンプ電極を同一平面上に格子状となるよ
うに配列した外部との電気的接続のための電極部を指す
ものとする。
【００２８】さらに、隣り合う２つの半導体チップ間の
間隙では、半導体装置が基板のみからなり、薄く曲がり
やすいので、反りが生じやすい。しかしながら、上記構
成によれば、間隙の延長線上に他の半導体チップが配置
されているので、半導体チップ間の間隙での反りを低減
できる。その結果、ボールグリッドアレイの平面度をさ
らに向上させることができ、半導体装置と、外部の部
品、例えば、最終機器を構成するマザーボードなどの周
辺部品との間の電気的接続の確実性をさらに向上させる
ことができる。
【００２９】また、本発明のマルチチップ型半導体装置
において、半導体チップは、絶縁性基板の半導体チップ
側の面上における中心を通る全ての直線が少なくとも１
つの半導体チップを通るように配置されていることがよ
り好ましい。これにより、中央部における全ての方向の
反りが低減され、ボールグリッドアレイの平面度がさら
に向上する。その結果、半導体装置と、外部の部品、例
えば、最終機器を構成するマザーボードなどの周辺部品
との間の電気的接続の確実性がさらに向上する。
【００３０】また、本発明のマルチチップ型半導体装置
では、上記基板が、ポリイミド、ポリエステル、および
ガラスエポキシからなる群より選ばれる少なくとも１種
の樹脂材料からなる絶縁性基板に対し、導体層を設けた
ものであることが好ましい。
【００３１】上記構成によれば、基板が柔軟性の高い樹
脂材料からなることにより、基板の厚みを０．２ｍｍ以
下にしても、基板が破損しにくく、取り扱いが容易なマ
ルチチップ型半導体装置を提供することができる。
【００３２】また、本発明のマルチチップ型半導体装置
では、上記基板の厚みが、０．１〜０．２ｍｍの範囲内
であることが好ましい。
【００３３】上記構成によれば、基板が破損しにくく取
り扱いが容易な薄型のマルチチップ型半導体装置を提供
することができる。
【００３４】なお、本発明のマルチチップ型半導体装置
において、半導体チップと導体層との間の電気的接続の
方式は、細線（ワイヤ）によるワイヤボンド（ワイヤボ
ンディング）方式であってもよく、フリップチップ（Ｆ
Ｃ）方式であってもよく、また、ワイヤボンド方式とフ
リップチップ方式とが混在した方式であってもよい。
【００３５】また、本発明のマルチチップ型半導体装置
において、絶縁性基板における半導体チップが配置され
ていない空き領域には、コンデンサ、コイル、および抵
抗器からなる群より選ばれる少なくとも１種の表面実装
型受動部品を１個または複数個混載することが好まし
い。これにより、マザーボードの面積を低減することが
できる。このため、半導体装置をマザーボードに接続し
て最終製品としたときの最終製品の面積を低減できる。
【００３６】さらに、複数の半導体チップを厚み方向に
積層してなる積層型半導体チップを搭載してもよい。こ
れにより、マルチチップ型半導体装置の面積を低減する
ことができる。
【００３７】
【発明の実施の形態】以下、半導体チップ４個を同一基
板上に実装した表面実装型のマルチチップ型半導体装置
（以下、〔発明の実施の形態〕の項では単に半導体装置
と記す）について、図面に基づいて説明する。
【００３８】本発明の実施の一形態について図１に基づ
いて説明すれば、以下の通りである。本実施形態の半導
体装置では、図１に示すように、配線層（導体層）を備
える正方形の基板２に対し、４個の長方形の半導体チッ
プ１が基板２の表面上に平面的に並べて配置されるとと
もに配線層と電気的に接続され、配線層を外部と電気的
に接続するための複数の電極からなるＢＧＡ（ボールグ
リッドアレイ）６が基板２の裏面上に形成されている。
そして、半導体チップ１は、基板２の対辺の中点を結ぶ
２つの中心線ＸおよびＹのそれぞれに少なくとも１つの
半導体チップ１が跨がるように、かつ、隣り合う２つの
半導体チップ１の間を通って基板２と平行な全ての直線
Ａ〜Ｄが半導体チップ１を通るように配置されている。
【００３９】半導体チップ１は、基板２の中央部に正方
形の空き領域（半導体チップ１が配置されていない領
域）が形成されるように基板２の４隅に配置されてお
り、いわゆる巴状となっている。図１の平面上で説明す
れば、左上の半導体チップ１は、その長辺が基板２の中
心線Ｙ上に平行となり、かつ、その下端部を基板２の中
心線Ｘが通るように配置され、右上および左下の半導体
チップ１は、基板２の中心（中心線Ｘと中心線Ｙとの交
点）のまわりに９０°回転すれば左上の半導体チップ１
に完全に重なるように配置され、右下の半導体チップ１
は、基板２の中心に関して左上の半導体チップ１と点対
称となるように配置されている。
【００４０】基板２は、ポリイミド、ポリエステル、ガ
ラスエポキシなどの絶縁性樹脂からなる薄い絶縁性基板
上に、配線層として銅等の導体をパターニングしたパッ
ケージ基板である。なお、ガラスエポキシとは、エポキ
シ樹脂（変性エポキシ樹脂を含む）とガラスクロスとか
らなる繊維強化プラスチックであり、例えば、エポキシ
樹脂をガラスクロスに含浸させた後に硬化させることに
より製造される。
【００４１】基板２は、例えば、厚さ０．１ｍｍ程度の
薄い絶縁性基板と、厚さ０．０５ｍｍ程度の薄い導体か
らなる配線層とからなり、全体の厚みは０．１５ｍｍ程
度である。基板２の厚みは、損傷を防止するのに十分な
強度が得られるように０．１ｍｍ以上にすることが好ま
しいが、半導体装置の薄型化を考慮すると０．２ｍｍ以
下であることが好ましく、０．１ｍｍ〜０．２ｍｍの範
囲内がより好ましい。本実施形態の半導体装置をＣＳＰ
型半導体装置とともにマザーボードに混載する場合に
は、基板２の厚みは、０．２ｍｍ程度が特に好ましい。
基板２の平面方向の寸法は、厚みの数十倍以上、例え
ば、１０ｍｍ×１０ｍｍ角に近い寸法あるいは１０ｍｍ
×１０ｍｍ角以上の寸法となっている。
【００４２】半導体チップ１は、ケイ素基板の表面上に
半導体回路が形成されている一方、半導体回路が形成さ
れた面の裏面に電極パッドが設けられたものであり、通
常、厚み０．３〜０．５ｍｍ程度である。
【００４３】半導体チップ１としては、特に、ＤＲＡＭ
(Dynamic Random Access Memory)、ＳＲＡＭ(Static Ra
ndom Access Memory) 、ＭＲＯＭ(Mask Read Only Memo
ry）、フラッシュメモリ等のメモリが好適に用いられ
る。また、半導体チップ１として互いに異なる種類のメ
モリを用いてもよく、これにより複合型のメモリ半導体
装置とすることができる。さらに、メモリと、マイクロ
コンピュータ（ＣＰＵ）、ゲートアレイ、スタンダード
セル等の他の半導体チップとを複合実装してもよく、こ
れにより複合型の半導体装置とすることができる。
【００４４】半導体チップ１は、接着剤などにより半導
体回路が形成された面を上にして基板２の表面上に取り
付けられており、半導体チップ１の電極パッドは、基板
２の配線層（図示しない）に対し細線３によって電気的
に接続されている。従って、半導体チップ１の電極パッ
ドと基板２の配線層との間の電気的接続は、ワイヤボン
ド方式となっている。
【００４５】細線３は、金やアルミニウムなどの導体か
らなる線径０．０３ｍｍ程度の導線である。半導体チッ
プ１、基板２、および細線３は、外部環境による化学的
な劣化や、傷などの物理的な劣化から、半導体チップ１
の回路形成面を保護するために、エポキシ樹脂などの封
止樹脂４により保護されている。
【００４６】ＢＧＡ６は、はんだボール等の球状バンプ
電極からなり、基板２の配線層を外部の半導体装置（例
えば、マザーボード）と電気的に接続するための外部接
続端子（電極）として機能するものである。ＢＧＡ６
は、基板２の半導体チップ１に対する裏面における配線
層の下方に、配線層に接するように形成されている。
【００４７】基板２は、前述したように、主として絶縁
性樹脂からなり、厚み方向の寸法が平面方向の寸法に対
して非常に小さいため、基板２のみでは、曲げに対する
剛性が低く、小さな外力により曲がりが生じる。
【００４８】しかしながら、本実施形態の半導体装置で
は、半導体チップ１と基板２とが接着剤で確実に固着さ
れているので、半導体チップ１によって基板２が支持さ
れるようになっている。そのため、基板２上に半導体チ
ップ１が搭載された部分の半導体装置の剛性は、基板２
の剛性に対して半導体チップ１の剛性が加わったものと
なる。半導体チップ１は、曲げ弾性の高いケイ素（シリ
コン）を主な材質とするうえに厚さ０．３〜０．５ｍｍ
程度と比較的厚いために曲げに対する剛性が高い。それ
ゆえ、基板２上に半導体チップ１が搭載された部分の半
導体装置は、半導体チップ１によって曲がりにくくな
る。
【００４９】そして、本実施形態の半導体装置では、基
板２の中心線Ｘおよび中心線Ｙに沿って基板２のみから
なる薄い部分が端から端まで連続して存在することがな
いように、基板２の中心線ＸおよびＹ上にそれぞれ２つ
の半導体チップ１を配置している。これにより、特に反
りが生じやすい基板２の中心線Ｘ近傍および中心線Ｙ近
傍において半導体装置が曲がりにくくなり、半導体装置
の反りが低減される。それゆえ、外部との接続のための
電極部であるＢＧＡ６の平面度が向上する。例えば、基
板２の外形寸法が１５ｍｍ角以下である場合には、ＢＧ
Ａ６の平面度を０．１ｍｍ以下にすることができる。こ
の結果、半導体装置と、外部の部品、例えば、最終機器
を構成するマザーボードなどの周辺部品との間の電気的
接続の確実性が向上する。
【００５０】また、隣り合う２つの半導体チップ１間の
間隙では、半導体装置が基板２のみからなるので反りが
生じやすい。しかしながら、本実施形態の半導体装置で
は、半導体チップ１は、隣り合う２つの半導体チップ１
の間を通って基板２と平行な直線Ａ〜Ｄを全て描くと、
直線Ａ〜Ｄがそれぞれ１つの半導体チップ１を通るよう
に配置されている。これにより、隣り合う２つの半導体
チップ１の間での基板２の反りを低減できる。その結
果、ＢＧＡ６の平面度をさらに向上させることができ、
半導体装置と、外部の部品、例えば、最終機器を構成す
るマザーボードなどの周辺部品との間の電気的接続の確
実性をさらに向上させることができる。
【００５１】また、本実施の形態の半導体装置を、図２
に示すように構成してもよい。この半導体装置は、半導
体チップ１と基板２との電気的接続の方式が異なる以外
は、図１に示した半導体装置と同じである。図２の半導
体装置では、図１に示した構成における細線３に代え
て、金やはんだ等の導体からなるバンプ（突起）５が半
導体チップ１の回路形成面の電極上に形成され、半導体
チップ１の電極パッドと基板２の配線層との電気的接続
は、バンプ５を介するフリップチップボンド方式によっ
て実現されている。また、図２の半導体装置では、封止
樹脂４で全体を覆うのではなく、封止樹脂４でバンプ５
だけを覆うようにしている。
【００５２】図２の半導体装置においても、特に反りが
生じやすい半導体装置の中心線Ｘ上および中心線Ｙ上に
半導体チップ１が位置するため、反りが起こりにくい。
それゆえ、外部との接続のための電極部であるＢＧＡ６
の平面度が向上する。この結果、半導体装置と、外部の
部品、例えば、最終機器を構成するマザーボードなどの
周辺部品との間の電気的接続の確実性が向上する。
【００５３】なお、図２の半導体装置を図１の半導体装
置と比較した場合、図１の構成の方が細線３を保護する
ために封止樹脂４で全体を覆っている分、反りが生じに
くい。しかしながら、図２の構成においても、全体を覆
うように封止樹脂４を形成すれば、図１の構成と同程度
にまで反りが生じにくくなる。
【００５４】また、本実施の形態の半導体装置を、図３
に示すように構成してもよい。この半導体装置は、図１
に示した半導体装置における半導体チップ１の配置のみ
を変更したものである。図３に示した半導体装置では、
半導体チップ１は、基板２の対辺の中点を結ぶ２つの中
心線ＸおよびＹのそれぞれに少なくとも１つの半導体チ
ップ１が跨がるように配置されている。図３の平面上で
説明すれば、２つの長方形の半導体チップ１が、その長
辺が中心線Ｘに平行となり、かつ、その中心を中心線Ｙ
が通るように基板２の上端部および下端部に配置され、
基板２の上端部および下端部に配置された半導体チップ
１の間に、他の２つの長方形の半導体チップ１が、その
長辺が中心線Ｙに平行となり、かつ、その中心を中心線
Ｘが通るように左右に並べて基板２上に配置されてい
る。
【００５５】図３の配置においても、特に反りが生じや
すい半導体装置の中心線Ｘ上および中心線Ｙ上に半導体
チップ１が位置するため、反りが起こりにくい。それゆ
え、外部との接続のための電極部であるＢＧＡ６の平面
度が向上する。この結果、半導体装置と、外部の部品、
例えば、最終機器を構成するマザーボードなどの周辺部
品との間の電気的接続の確実性が向上する。
【００５６】図３の半導体装置では、隣り合う半導体チ
ップ１と半導体チップ１との間の間隙を貫く基板２に平
行な全ての直線、すなわち、直線Ｅ、直線Ｆ、および中
心線Ｙを描くと、中央の２つの半導体チップ１の間を通
る中心線Ｙ上には２つの半導体チップ１が存在するが、
上端の半導体チップ１と中央の２つの半導体チップ１と
の間を通る直線Ｅ上、および下端の半導体チップ１と中
央の２つの半導体チップ１との間を通る直線Ｆ上には半
導体チップ１が存在しない。そのため、図３の半導体装
置と図１の半導体装置とを比較すると、図３の構成で
は、直線Ｅおよび直線Ｆに沿った部分が曲がりやすく、
中心線Ｙ方向の反りが生じやすいので、図１の構成の方
がより好ましい。
【００５７】また、本実施の形態の半導体装置を、図４
に示すように構成してもよい。この半導体装置は、半導
体チップ１と基板２との電気的接続の方式が異なる以外
は、図３に示した半導体装置と同じである。図４に示し
た半導体装置では、図３に示した構成における細線３に
代えて、金やはんだ等の導体からなるバンプ（突起）５
が半導体チップ１の回路形成面の電極上に形成され、半
導体チップ１の電極パッドと基板２の配線層との電気的
接続は、バンプ５を介するフリップチップボンド方式に
よって実現されている。また、図４の半導体装置では、
封止樹脂４で全体を覆うのではなく、封止樹脂４でバン
プ５だけを覆うようにしている。
【００５８】図４の半導体装置においても、特に反りが
生じやすい半導体装置の中心線Ｘ上および中心線Ｙ上に
半導体チップ１が位置するため、反りが起こりにくい。
それゆえ、外部との接続のための電極部であるＢＧＡ６
の平面度が向上する。この結果、半導体装置と、外部の
部品、例えば、最終機器を構成するマザーボードなどの
周辺部品との間の電気的接続の確実性が向上する。
【００５９】なお、図４の半導体装置を図３の半導体装
置と比較した場合、図３の構成の方が細線３を保護する
ために封止樹脂４で全体を覆っている分、反りが生じに
くい。しかしながら、図４の構成においても、全体を覆
うように封止樹脂４を形成すれば、図３の構成と同程度
にまで反りが生じにくくなる。
【００６０】また、本実施の形態の半導体装置を、図５
に示すように構成してもよい。この半導体装置は、図５
に示すように、図４の構成における各半導体チップ１の
形状を正方形に変更した以外は、図４の半導体装置と同
じである。
【００６１】図５の半導体装置においても、特に反りが
生じやすい半導体装置の中心線Ｘ上および中心線Ｙ上に
半導体チップ１が位置するため、反りが起こりにくい。
それゆえ、外部との接続のための電極部であるＢＧＡ６
の平面度が向上する。この結果、半導体装置と、外部の
部品、例えば、最終機器を構成するマザーボードなどの
周辺部品との間の電気的接続の確実性が向上する。
【００６２】図５の半導体装置では、中心線ＸおよびＹ
上に半導体チップ１を配置したために半導体チップ１が
最密充填になっておらず、基板２上に半導体チップ１の
ない空き領域が存在する。そのため、半導体チップ１を
整列させて詰めて配置した場合と比較すると、半導体装
置のサイズが大きくなっている。
【００６３】しかしながら、従来はマザーボードに搭載
されていたコンデンサ、コイル、抵抗器などの表面実装
型の受動部品７をこの空き領域に配置したことにより、
マザーボードの面積を低減することができる。このた
め、半導体装置をマザーボードに接続して最終製品とし
たときの最終製品における合計の面積の増加は最小限に
抑えられる。なお、図１〜図４の半導体装置において
も、空き領域に対して受動部品７を配置することが可能
であり、その場合にも同様の効果が得られる。
【００６４】以上のように、本発明に係る半導体装置で
は、種々な形状の半導体チップ１について、基板２の対
辺の中心線Ｘ上および中心線Ｙ上に半導体チップ１を配
置することにより、反りを低減することができることが
分かる。また、隣り合う２つの半導体チップ１の間の間
隙を貫くように描いた全ての直線（Ａ〜Ｄ）上に半導体
チップ１を配置することにより、反りをより一層低減す
ることができることが分かる。
【００６５】なお、図１〜図５に示した構成では、各半
導体チップ１が厚み方向に重複していなかったが、より
高密度実装とするために、厚み方向に積み重ねられた積
層型半導体チップを搭載してもよい。これにより、半導
体装置の面積を低減することができる。この場合、基板
２の配線層に対する各半導体チップ１の電気的接続方式
は、下の半導体チップの電気的接続方式をフリップチッ
プボンド方式とし上の半導体チップの電気的接続方式を
ワイヤボンド方式としてもよく、また、両方の半導体チ
ップの電気的接続方式をワイヤボンド方式としてもよ
い。
【００６６】また、半導体装置の薄型化が要求されない
場合には、基板２として、反り難いセラミックや有機樹
脂からなる厚い板材を用いることも可能であり、その場
合においても、本発明の半導体チップ１の配置により反
りをさらに低減できる。
【００６７】
【発明の効果】本発明のマルチチップ型半導体装置は、
以上のように、導体層を備える四辺形の基板に対し、３
個以上の半導体チップが基板の一方の面上に平面的に並
べて配置されるとともに導体層と電気的に接続され、導
体層を外部と電気的に接続するための複数の電極からな
るボールグリッドアレイが基板の他の面上に形成された
マルチチップ型半導体装置であって、上記半導体チップ
群は、基板の対辺の中点を結ぶ２つの中心線のそれぞれ
に少なくとも１つの半導体チップが跨がるように配置さ
れており、上記半導体チップの配置が、隣り合う２つの
半導体チップの間を通って基板と平行な直線を全て描く
と、これら直線が少なくとも１つの他の半導体チップを
通るようになっているとともに、上記半導体チップどう
しが互いに離れた状態となっている構成である。
【００６８】それゆえ、上記構成は、反りにくく、ボー
ルグリッドアレイと外部との電気的接続の確実性が高い
マルチチップ型半導体装置を提供することができるとい
う効果を奏する。
【００６９】また、本発明のマルチチップ型半導体装置
は、上記基板が、ポリイミド、ポリエステル、およびガ
ラスエポキシからなる群より選ばれる少なくとも１種の
樹脂材料からなる絶縁性基板に対し、導体層を設けた構
成であることが好ましい。
【００７０】これによれば、基板の厚みを０．２ｍｍ以
下にしても、基板が破損しにくく、取り扱いが容易なマ
ルチチップ型半導体装置を提供することができるという
効果を奏する。
【００７１】また、本発明のマルチチップ型半導体装置
は、上記基板の厚みが、０．１〜０．２ｍｍの範囲内で
あることが好ましい。これによれば、基板が破損しにく
く取り扱いが容易な薄型のマルチチップ型半導体装置を
提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態におけるマルチチップ型
半導体装置を示す図であり、（ａ）は上面図、（ｂ）は
側面図である。
【図２】本発明の他の実施の形態におけるマルチチップ
型半導体装置を示す図であり、（ａ）は上面図、（ｂ）
は側面図である。
【図３】本発明のさらに他の実施の形態におけるマルチ
チップ型半導体装置を示す図であり、（ａ）は上面図、
（ｂ）は側面図である。
【図４】本発明のさらに他の実施の形態におけるマルチ
チップ型半導体装置を示す図であり、（ａ）は上面図、
（ｂ）は側面図である。
【図５】本発明のさらに他の実施の形態におけるマルチ
チップ型半導体装置を示す上面図である。
【図６】従来のマルチチップ型半導体装置の一例を示す
図であり、（ａ）はマルチチップ型半導体装置の上面
図、（ｂ）はマルチチップ型半導体装置の側面図、
（ｃ）は反った状態でのマルチチップ型半導体装置の側
面図、（ｄ）は反った状態でのマルチチップ型半導体装
置の正面図である。
【図７】従来のマルチチップ型半導体装置の他の一例を
示す図であり、（ａ）はマルチチップ型半導体装置の上
面図、（ｂ）はマルチチップ型半導体装置の側面図、
（ｃ）は反った状態でのマルチチップ型半導体装置の側
面図、（ｄ）は反った状態でのマルチチップ型半導体装
置の正面図である。
【図８】従来のマルチチップ型半導体装置のさらに他の
一例を示す図であり、（ａ）はマルチチップ型半導体装
置の上面図、（ｂ）はマルチチップ型半導体装置の側面
図、（ｃ）は反った状態でのマルチチップ型半導体装置
の側面図、（ｄ）はマルチチップ型半導体装置の正面図
である。
【図９】従来のマルチチップ型半導体装置のさらに他の
一例を示す図であり、（ａ）はマルチチップ型半導体装
置の上面図、（ｂ）はマルチチップ型半導体装置の側面
図、（ｃ）は反った状態でのマルチチップ型半導体装置
の側面図、（ｄ）はマルチチップ型半導体装置の正面図
である。
【符号の説明】
１ 半導体チップ ２ 基板 ３ 細線 ４ 封止樹脂 ５ バンプ ６ ＢＧＡ（ボールグリッドアレイ） ７ 受動部品 Ｘ 中心線 Ｙ 中心線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04 H01L 25/18

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】導体層を備える四辺形の基板に対し、３個
    以上の半導体チップが基板の一方の面上に平面的に並べ
    て配置されるとともに導体層と電気的に接続され、導体
    層を外部と電気的に接続するための複数の電極からなる
    ボールグリッドアレイが基板の他の面上に形成されたマ
    ルチチップ型半導体装置であって、 上記半導体チップ群は、基板の対辺の中点を結ぶ２つの
    中心線のそれぞれに少なくとも１つの半導体チップが跨
    がるように配置されており、 上記半導体チップの配置が、隣り合う２つの半導体チッ
    プの間を通って基板と平行な直線を全て描くと、これら
    直線が少なくとも１つの他の半導体チップを通るように
    なっているとともに、 上記半導体チップどうしが互いに離れた状態となってい
    る ことを特徴とするマルチチップ型半導体装置。
  2. 【請求項２】上記基板が、ポリイミド、ポリエステル、
    およびガラスエポキシからなる群より選ばれる少なくと
    も１種の樹脂材料からなる絶縁性基板に対し、導体層を
    設けたものであることを特徴とする請求項１に記載のマ
    ルチチップ型半導体装置。
  3. 【請求項３】上記基板の厚みが、０．１〜０．２ｍｍの
    範囲内であることを特徴とする請求項１または２に記載
    のマルチチップ型半導体装置。
JP36802398A 1998-12-24 1998-12-24 マルチチップ型半導体装置 Expired - Fee Related JP3490314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36802398A JP3490314B2 (ja) 1998-12-24 1998-12-24 マルチチップ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36802398A JP3490314B2 (ja) 1998-12-24 1998-12-24 マルチチップ型半導体装置

Publications (2)

Publication Number Publication Date
JP2000196008A JP2000196008A (ja) 2000-07-14
JP3490314B2 true JP3490314B2 (ja) 2004-01-26

Family

ID=18490786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36802398A Expired - Fee Related JP3490314B2 (ja) 1998-12-24 1998-12-24 マルチチップ型半導体装置

Country Status (1)

Country Link
JP (1) JP3490314B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP4517193B2 (ja) * 2004-06-03 2010-08-04 Ｔｏｗａ株式会社 マルチチップモールド方法
JP4319229B2 (ja) 2007-03-29 2009-08-26 シャープ株式会社 半導体装置
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) * 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
JP2012023390A (ja) * 2011-09-22 2012-02-02 Renesas Electronics Corp 電子装置
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP6150375B2 (ja) 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
JP6949635B2 (ja) * 2017-09-13 2021-10-13 太陽誘電株式会社 マルチプレクサ
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11621244B2 (en) 2019-11-15 2023-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging

Also Published As

Publication number Publication date
JP2000196008A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
JP3490314B2 (ja) マルチチップ型半導体装置
US7998792B2 (en) Semiconductor device assemblies, electronic devices including the same and assembly methods
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US7968991B2 (en) Stacked package module and board having exposed ends
US9312244B2 (en) Multiple die stacking for two or more die
TWI381460B (zh) 具有堆疊***件的可安裝之積體電路封裝件系統
US7026709B2 (en) Stacked chip-packaging structure
JP4068974B2 (ja) 半導体装置
US20080042253A1 (en) Stack type ball grid array package and method for manufacturing the same
US20080150158A1 (en) Integrated circuit package system with offset stacked die
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
US8178960B2 (en) Stacked semiconductor package and method of manufacturing thereof
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
US7538419B2 (en) Stacked-type chip package structure
US20110115100A1 (en) Semiconductor device
US11309224B2 (en) Folded substrate for stacked integrated circuit devices
US20080230886A1 (en) Stacked package module
JP2002033442A (ja) 半導体装置、回路基板及び電子機器
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
CN114203680A (zh) 半导体封装以及制造半导体封装的方法
JPH10242380A (ja) 半導体装置およびその製造方法
KR100546359B1 (ko) 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈
US20080224295A1 (en) Package structure and stacked package module using the same
US20220208624A1 (en) Semiconductor package including dual stiffener
US20220352110A1 (en) Semiconductor package structure having interposer substrate, and stacked semiconductor package structure including the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees