DE10139085A1

DE10139085A1 - Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung

Info

Publication number: DE10139085A1
Application number: DE10139085A
Authority: DE
Inventors: Robert Feurle
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2001-08-16
Filing date: 2001-08-16
Publication date: 2003-05-22
Also published as: US6894379B2; US20030089982A1

Abstract

Die Erfindung betrifft ein Leiterplattensystem (10), umfassend: DOLLAR A zumindest zwei Halbleitervorrichtungen (16) mit jeweils einer Vielzahl von Signalanschlusspunkten (18, 20, 22, 24, 26, 28, 30, 32, 34), DOLLAR A eine Leiterplatteneinrichtung (12) mit einer Vielzahl von Signalleitungen (14), an welcher die zumindest zwei Halbleitervorrichtungen (16) angeordnet bzw. anordenbar sind und mittels der Signalanschlusspunkte (18, 20, 22, 24, 26, 28, 30, 32, 34) mit den Signalleitungen (14) signalverbunden bzw. signalverbindbar sind, DOLLAR A wobei die Vielzahl von Signalleitungen (14) zumindest eine Mehrfachanschlusssignalleitung (14) umfasst, welche mit jeweils einem Signalanschlusspunkt (18, 20, 22, 24, 26, 28, 30, 32, 34) von zumindest zwei Halbleitervorrichtungen (16) signalverbunden bzw. signalverbindbar ist zum Senden von Signalen auf die Mehrfachanschlusssignalleitung (14), und DOLLAR A wobei die Halbleitervorrichtungen (16) jeweils zumindest eine Signalübertragungseinrichtung (40) umfassen, mittels welcher ein Senden von Signalen auf die Mehrfachanschlusssignalleitung (14) veranlasst oder verhindert werden kann.

Description

Die vorliegende Erfindung betrifft ein Leiterplattensystem ein Verfahren zum Betreiben eines Leiterplattensystems, eine Leiterplatteneinrichtung und deren Verwendung und eine Halbleitervorrichtung und deren Verwendung.

Es sind Leiterplattensysteme bekannt, welche Leiterplatteneinrichtungen und mehrere Halbleitervorrichtungen umfassen, wobei die Halbleitervorrichtungen über Signalanschlußpunkte mit der Leiterplatteneinrichtung signalverbunden sind. Um eine sichere Signalübertragung zu gewährleisten ist jeder Signalanschlußpunkt mit jeweils einer Signalleitung der Leiterplatteneinrichtung signalverbunden. Mit steigender Anzahl von Signalen, und somit der benötigten Signalanschlußpunkte, stellt sich das Problem, daß die Anzahl der Pins an dem Controller für das Leiterplattensystem ebenfalls erhöht werden muß, was häufig zu Problemen führen kann.

Es ist somit eine Aufgabe der vorliegenden Erfindung, ein Leiterplattensystem, ein Verfahren zum Betreiben eines Leiterplattensystems, eine Leiterplatteneinrichtung und deren Verwendung und eine Halbleitervorrichtung und deren Verwendung bereitzustellen, welche eine bessere Ausnutzung der vorhandenen Ressourcen ermöglichen.

Die Aufgabe wird gemäß der Erfindung durch ein Leiterplattensystem mit den in Anspruch 1 angegebenen Merkmalen, ein Verfahren zum Betreiben eines Leiterplattensystems mit den in Anspruch 11 angegebenen Merkmalen, eine Leiterplatteneinrichtung mit den in Anspruch 15 angegebenen Merkmalen, die Verwendung der erfindungsgemäßen Leiterplatteneinrichtung gemäß Anspruch 19, eine Halbleitervorrichtung mit den in Anspruch 20 angegebenen Merkmalen und die Verwendung der erfindungsgemäßen Halbleitervorrichtung gemäß Anspruch 26 gelöst. Bevorzugte Ausführungsformen sind in den Unteransprüchen definiert.

Gemäß der vorliegenden Erfindung wird ein Leiterplattensystem bereitgestellt, welches
zumindest zwei Halbleitervorrichtungen mit jeweils einer Vielzahl von Signalanschlußpunkten, und
eine Leiterplatteneinrichtung mit einer Vielzahl von Signalleitungen, an welcher die zumindest zwei Halbleitervorrichtungen angeordnet bzw. anordenbar sind und mittels der Signalanschlußpunkte mit den Signalleitungen signalverbunden bzw. signalverbindbar sind, umfaßt
wobei die Vielzahl von Signalleitungen zumindest eine Mehrfachanschlußsignalleitung umfaßt, welche mit jeweils einem Anschlußpunkt von zumindest zwei Halbleitervorrichtungen signalverbunden bzw. signalverbindbar ist zum Senden von Signalen auf die Mehrfachanschlußsignalleitung, und
wobei die Halbleitervorrichtungen jeweils zumindest eine Signalübertragungseinrichtung umfassen, mittels welcher ein Senden von Signalen auf die Mehrfachanschlußsignalleitung veranlasst oder verhindert werden kann.

Durch das Vorsehen zumindest einer Mehrfachanschlußsignalleitung in der Leiterplatteneinrichtung und jeweils einer Signalübertragungseinrichtung in den zumindest zwei Halbleitervorrichtungen kann eine Signalleitung von mehreren, bevorzugt zwei, Halbleitervorrichtungen gemeinsam genutzt werden, so daß die Gesamtzahl der benötigten Signalleitungen reduziert werden kann. Als Folge kann die Anzahl der benötigten Pins an dem Controller für das Leiterplattensystem reduziert werden, oder die somit nicht mehr benötigten Pins können anderweitig verwendet werden.

Bevorzugt umfaßt die Vielzahl von Signalanschlußpunkten jeweils zumindest einen Ausgangs-Takt-Anschlußpunkt bzw. DQS- Anschlußpunkt zum Ausgeben eines digitalen Ausgangs-Takt- Signals, und
die Vielzahl von Signalleitungen zumindest eine Ausgangs-Takt- Leitung zum Übertragen des Ausgangs-Takt-Signals,
wobei die zumindest eine Ausgangs-Takt-Leitung eine Mehrfachanschlußsignalleitung ist.

Das Ausgangs-Takt-Signal bzw. Data-Strobe-Signal bzw. DQS- Signal bzw. von dem Halbleiterchip gesendete Sysnchronisierungssignal von zumindest zwei verschiedenen Halbleitervorrichtungen kann vorteilhafterweise an eine gemeinsam genutzte Signalleitung der Leiterplatteneinrichtung gesendet werden.

In einer bevorzugten Ausführungsform umfaßt die Vielzahl von Signalanschlußpunkten jeweils zumindest einen Halbleitervorrichtungs-Auswahl-Anschlußpunkt zum Auswählen einer der zumindest zwei Halbleitervorrichtungen mittels eines Halbleitervorrichtungs-Auswahl-Signals.

Somit kann vorteilhaft festgelegt werden, welche der Halbleitervorrichtungen Signale auf die Mehrfachanschlußsignalleitung senden darf.

Bevorzugt umfaßt die Signalübertragungseinrichtung eine Drei- Zustands-Logik bzw. Tristate-Logik, welche dem mit der Mehrfachanschlußsignalleitung signalverbundenen Anschlußpunkt vorgeschaltet ist, und
an deren erstem Eingang das Halbleitervorrichtungs-Auswahl- Signal anliegt, wenn die Halbleitervorrichtung ausgewählt wurde, oder ein zu dem Halbleitervorrichtungs-Auswahl-Signal logisch-inverses Signal anliegt, wenn die Halbleitervorrichtung nicht ausgewählt wurde,
an deren zweitem Eingang das digitale auf die Mehrfachanschlußsignalleitung zu sendende Signal anliegt, und
deren Ausgangssignal dem digitalen auf die Mehrfachanschlußsignalleitung zu sendenden Signal entspricht, wenn die Halbleitervorrichtung ausgewählt wurde, oder einen hochohmigen Zustand einnimmt, wenn die Halbleitervorrichtung nicht ausgewählt wurde.

Die Drei-Zustands-Logik ermöglicht es somit, entweder das an dem zweiten Eingang der Drei-Zustands-Logik anliegende auf die Mehrfachanschlußsignalleitung zu sendenden Signal am Ausgang auszugeben oder den Ausgang in einen hochohmigen Zustand zu schalten, so daß keine Signale am Ausgang anliegen. So kann mit Hilfe des Halbleitervorrichtungs-Auswahl-Signals gesteuert werden, welche Halbleitervorrichtung Signale auf die Mehrfachanschlußsignalleitung sendet. Des weiteren kann verhindert werden, daß die zumindest zwei Halbleitervorrichtungen gegeneinander treiben, d. h. daß beispielsweise ein Ausgangssignal einer Halbleitervorrichtung an einem entsprechenden Anschlußpunkt einer anderen Halbleitervorrichtung anliegt und es somit zu Querströmen und/oder zu unerwünschten Effekten kommen kann.

In einer bevorzugten Ausführungsform sind zwei Halbleitervorrichtungen vorgesehen, welche an entgegengesetzten Seiten der Leiterplatteneinrichtung, bevorzugt spiegelsymmetrisch bezüglich der Leiterplatteneinrichtung, angeordnet bzw. anordenbar sind.

Durch das Vorsehen von zwei Halbleitervorrichtungen an entgegengestzten Seiten der Leiterplatteneinrichtung kann eine vorteilhafte Anordnung der Signalleitungen in der Leiterplatteneinrichtung ermöglicht werden.

Bevorzugt ist die Belegung der Signalanschlußpunkte der Halbleitervorrichtungen im wesentlichen spiegelsymmetrisch zu einer Mittelachse, vorzugsweise der Längsmittelachse, der Halbleitervorrichtung.

Durch die spiegelsymmetrische Belegung der Signalanschlußpunkte kann ferner die Anordnung der Signalleitungen in der Leiterplatteneinrichtung vereinfacht werden.

Vorzugsweise sind die Halbleitervorrichtungen jeweils als ein BGA-Chip (ball-grid-array-Chip) ausgebildet.

In einer bevorzugten Ausführungsform ist der Laufzeitunterschied der jeweiligen auf die Mehrfachanschlußsignalleitung zu sendenden Signale auf der Leiterplatteneinrichtung gering, bevorzugt kleiner als 100 ps, am meisten bevorzugt kleiner als 50 ps. Der tolerierbare Laufzeitunterschied wird maßgeblich bestimmt von der Jittertoleranz des Systems. Es soll dadurch sichergestellt werden, daß der zeitliche Versatz bzw. Zelt-Skew der übertragenen Signale möglichst gering gehalten wird. Dadurch, daß der Laufzeitunterschied der Signale gering ist, kann ein sicheres Auslesen der über die Mehrfachanschlußsignalleitung gesendeten Signale erreicht werden.

Bevorzugt ist die zumindest eine Mehrfachanschlußsignalleitung im wesentlichen mittig bezüglich der Dicke der Leiterplatteneinrichtung angeordnet und umfaßt zumindest zwei Teilleitungen zum Signalverbinden der zumindest zwei der Halbleitervorrichtungen, wobei die zumindest zwei Teilleitungen im wesentlichen die selben elektrischen und/oder Laufzeit-Eigenschaften, bevorzugt die selbe Länge, aufweisen. Somit kann gewährleistet werden, daß der Laufzeitunterschied der jeweiligen auf die Mehrfachanschlußsignalleitung zu sendenden Signale auf der Leiterplatteneinrichtung gering gehalten wird.

Vorzugsweise verlaufen die Teilleitungen im wesentlichen senkrecht zu der Mehrfachanschlußsignalleitung und sind bevorzugt als Durchgangsverbindung bzw. Vias durch die gesamte Leiterplatteneinrichtung ausgebildet. Somit kann ein einfacher Aufbau der Leiterplatteneinrichtung ermöglicht werden.

Gemäß der vorliegenden Erfindung wird ferner ein Verfahren zum Betreiben eines Leiterplattensystems, insbesondere eines Leiterplattensystems wie vorstehend beschrieben, bereitgestellt, wobei das Leiterplattensystem zumindest zwei Halbleitervorrichtungen mit einer Vielzahl von Signalanschlußpunkten und eine Leiterplatteneinrichtung mit zumindest einer Mehrfachanschlußsignalleitung umfaßt, wobei das Verfahren die folgenden Schritte umfaßt:

a) Auswählen einer Halbleitervorrichtung aus den zumindest zwei Halbleitervorrichtungen;
b) Veranlassen, daß die ausgewählte Halbleitervorrichtung Signale auf die Mehrfachanschlußsignalleitung sendet; und
c) veranlassen, daß die zumindest eine nichtausgewählte Halbleitervorrichtung keine Signale auf die Mehrfachanschlußsignalleitung sendet.

Durch das Veranlassen, daß die ausgewählte Halbleitervorrichtung Signale auf die Mehrfachanschlußsignalleitung sendet und Veranlassen, daß die zumindest eine nichtausgewählte Halbleitervorrichtung keine Signale auf die Mehrfachanschlußsignalleitung sendet, kann sichergestellt werden, daß jeweils nur die eine ausgewählte Halbleitervorrichtung Signale auf die Mehrfachanschlußsignalleitung sendet. Somit kann verhindert werden, daß die Halbleitervorrichtungen gegeneinanderteiben bzw. Querströme entstehen.

Bevorzugt umfaßt der Schritt des Auswählens einen Schritt des Übermittelns eines Halbleitervorrichtungs-Auswahl-Signals an die entsprechende Halbleitervorrichtung.

In einer bevorzugten Ausführungsform umfaßt das Leiterplattensystem eine Drei-Zustands-Logik, deren Ausgang mit der Mehrfachanschlußsignalleitung signalverbunden bzw. signalverbindbar ist, wobei der Schritt b) die folgenden Schritte umfaßt:

1. Anlegen des Halbleitervorrichtungs-Auswahl-Signals und des auf die Mehrfachanschlußsignalleitung zu sendenden Signals an die Eingänge einer Drei-Zustands-Logik; und
2. Schalten der Drei-Zustands-Logik, so daß das zu sendende Signal an dem Ausgang der Drei-Zustands-Logik anliegt.

Bevorzugt umfaßt der Schritt c) die folgenden Schritte:

1. Anlegen eines zu dem Halbleitervorrichtungs-Auswahl-Signal logisch-inversen Signals an einen Eingang der Drei-Zustands- Logik;
2. Schalten der Drei-Zustands-Logik, so daß der Ausgang der Drei-Zustands-Logik einen hoch-ohmigen Zustand einnimmt.

Gemäß der Erfindung wird ferner eine Leiterplatteneinrichtung bereitgestellt mit einer Vielzahl von Signalleitungen an welcher zumindest zwei Halbleitervorrichtungen mit jeweils einer Vielzahl von Signalanschlußpunkten anordenbar sind, wobei die Vielzahl von Signalleitungen zumindest eine Mehrfachanschlußsignalleitung umfaßt, welche derart ausgebildet ist, um eine Signalverbindung mit zumindest zwei der Halbleitervorrichtungen zu ermöglichen.

Bevorzugt ist die Mehrfachanschlußsignalleitung eine Ausgangs- Takt-Leitung bzw. DQS-Leitung.

Vorzugsweise ist die zumindest eine Mehrfachanschlußsignalleitung im wesentlichen mittig bezüglich der Dicke der Leiterplatteneinrichtung angeordnet und umfaßt zumindest zwei Teilleitungen zum Signalverbinden der zumindest zwei der Halbleitervorrichtungen, wobei die zumindest zwei Teilleitungen im wesentlichen die selben elektrischen und/oder Laufzeit-Eigenschaften, bevorzugt die selbe Länge, aufweisen.

In einer bevorzugten Ausführungsform verlaufen die Teilleitungen im wesentlichen senkrecht zu der Mehrfachanschlußsignalleitung und sind bevorzugt als Durchgangsverbindung durch die gesamte Leiterplatteneinrichtung ausgebildet.

Gemäß der Erfindung wird ferner die Verwendung einer Leiterplatteneinrichtung wie vorstehend beschrieben in einem Leiterplattensystem wie oben beschrieben oder einem vorstehend beschriebenen Verfahren bereitgestellt.

Des weiteren wird gemäß der Erfindung eine Halbleitervorrichtung bereitgestellt mit einer Vielzahl von Signalanschlußpunkten, welche mit einer Leiterplatteneinrichtung, an welcher zumindest zwei Halbleitervorrichtungen anordenbar sind, signalverbindbar ist, wobei die Halbleitervorrichtung zumindest eine Signalübertragungseinrichtung umfaßt, mittels welcher ein Senden von Signalen auf die Mehrfachanschlußsignalleitung veranlasst oder verhindert werden kann.

Bevorzugt umfaßt die Halbleitervorrichtung eine Vielzahl von Signalanschlußpunkten und die Belegung der Signalanschlußpunkte ist im wesentlichen spiegelsymmetrisch zu einer Mittelachse, vorzugsweise der Längsmittelachse, der Halbleitervorrichtung.

In einer bevorzugten Ausführungsform umfaßt die Vielzahl von Signalanschlußpunkten jeweils zumindest einen Ausgangs-Takt- Anschlußpunkt zum Ausgeben eines digitalen Ausgangs-Takt- Signals.

Bevorzugt umfaßt die Vielzahl von Signalanschlußpunkten jeweils zumindest einen Halbleitervorrichtungs-Auswahl-Anschlußpunkt zum Auswählen der Halbleitervorrichtung mittels eines Halbleitervorrichtungs-Auswahl-Signals.

Vorzugsweise umfaßt die Signalübertragungseinrichtung eine Drei-Zustands-Logik, welche einem Anschlußpunkt vorgeschaltet ist und
an deren erstem Eingang das Halbleitervorrichtungs-Auswahl- Signal anliegt, wenn die Halbleitervorrichtung ausgewählt wurde, oder ein zu dem Halbleitervorrichtungs-Auswahl-Signal logisch-inverses Signal anliegt, wenn die Halbleitervorrichtung nicht ausgewählt wurde, und
an deren zweitem Eingang das digitale über den Anschlußpunkt zu sendende Signal anliegt, und
deren Ausgangssignal dem digitalen über den Anschlußpunkt zu sendenden Signal entspricht, wenn die Halbleitervorrichtung ausgewählt wurde, oder einen hochohmigen Zustand einnimmt, wenn die Halbleitervorrichtung nicht ausgewählt wurde.

Bevorzugt ist die Halbleitervorrichtung als ein BGA-Chip ausgebildet.

Gemäß der vorliegenden Erfindung wird ferner die Verwendung einer Halbleitervorrichtung wie vorstehend beschrieben in einem vorstehend beschriebenen Leiterplattensystem oder einem vorstehend beschriebenen Verfahren bereitgestellt.

Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden offensichtlich aus der nachfolgenden Beschreibung einer bevorzugten Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen, in welchen zeigt:
Fig. 1 eine Schnittansicht eines Leiterplattensystems gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine Unteransicht einer Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfidung;
Fig. 3 eine schematische Ansicht und eine Wertetabelle einer Drei-Zustands-Logikschaltung; und
Fig. 4 Signalverläufe der für die Drei-Zustands- Logikschaltung relevanten Signale.
Fig. 1 zeigt eine Schnittansicht eines Leiterplattensystems 10 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Das erfindungsgemäße Leiterplattensystem bzw. der erfindungsgemäße Platinenaufbau 10 umfaßt eine Leiterplatteneinrichtung 12, welche bevorzugt eine Leiterplatte, Leiterkarte, Platine oder Steckkarte sein kann. Die Leiterplatteneinrichtung 12 umfaßt eine Vielzahl von Lagen (nicht gezeigt) mit isoliert voneinander angeordneten Signalleitungen 14, wobei bevorzugt 12 bis 20 Lagen vorgesehen sind.
In der bevorzugten Ausführungsform umfaßt das Leiterplattensystem 10 ferner zwei Halbleitervorrichtungen 16, welche bevorzugt jeweils einen Halbleiterchip, bevorzugt einen Halbleiterspeicherchip, bzw. ein Halbleiterplättchen umfassen, welches eine intergrierte Schaltung trägt. Es ist jedoch ebenfalls denkbar, daß mehr als zwei Halbleitervorrichtungen 16 in dem erfindungsgemäßen Leiterplattensystem 14 vorgesehen sind. Da die in Fig. 1 gezeigten Halbleitervorrichtungen 16 im wesentlichen identisch sind, wird nachfolgend nur eine Halbleitervorrichtung 16 mit Bezug auf Fig. 1 und 2 beschrieben.
Fig. 2 zeigt eine Unteransicht einer Halbleitervorrichtung 16 gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung.
Die Halbleitervorrichtung 16 umfaßt eine Vielzahl von Signalanschlußpunkten bzw. Pins 18 zum Verbinden der Halbleitervorrichtung 16 mit der Leiterplatteneinrichtung 12. Bevorzugt sind die Signalanschlußpunkte 18 an der Unterseite der Halbleitervorrichtung 16 angeordnet und die Halbleitervorrichtung 16 ist als ein BGA (ball-grid-array) ausgebildet. Des weiteren kann die Halbleitervorrichtung 16 als ein chip-size-package (CSP) ausgebildet sein, bei welchem die Größe der Halbleitervorrichtung 16 in etwa der Größe des darin enthaltenen Halbleiterchips entspricht.
Nachfolgend werden Bezug nehmend auf Fig. 2 die Signalanschlußpunkte 18 im Detail beschrieben. Hierbei sollen gleiche Schraffuren gleiche oder ähnliche Arten von Signalen andeuten. Die erfindungsgemäße Halbleitervorrichtung 16 umfaßt DQ-Anschlüsse 20 zur Ein- bzw. Ausgabe von Daten, Ausgangs-Takt- Anschlußpunkte 22 über welche das Ausgangs-Takt-Signal bzw. Data-Strobe-Signal bzw. DQS-Signal bzw. von dem Halbleiterchip gesendete Sysnchronisierungssignal an die Leiterplatteneinrichtung 14 ausgegeben wird zur Synchronisierung der ausgelesenen Daten. Des weiteren sind auf der Halbleitervorrichtung 16 Spannungsversorgungsanschlußpunkte VDDQ 24 vorgesehen, um die Datenanschlußpunkte mit einer entsprechenden Spannung zu versorgen. Hierzu entsprechende Erdungsanschlußpunkte VSSQ 26 sind ebenfalls an der Halbleitervorrichtung 16 vorgesehen. VDDQ 24 und VSSQ 26 werden auch als Datenversorgungsanschlußpunkte 24, 26 bezeichnet. Die Halbleitervorrichtung 16 weist ferner Versorgungsanschlußpunkte VSS 28 und VDD 30 auf. Die Halbleitervorrichtung 16 weist ferner Adressierungsanschlußpunkte 32 zur Eingabe von Adressinformationen und Kommandoanschlußpunkte, z. B. Clock CK, Chip-select /CS, 34 zur Eingabe von Kommandos bzw. Befehlen auf.
Wie in Fig. 2 zu sehen ist, ist die Belegung der Signalanschlußpunkte der Halbleitervorrichtung 16 bevorzugt im wesentlichen spiegelsymmetrisch zu der Längsmittelachse SA1 der Halbleitervorrichtung 16. Solch eine Anordnung ist insbesondere vorteilhaft, wenn die zwei Halbleitervorrichtungen 16 wie nachfolgend beschrieben in einer sog. "clamp-shell-Anordnung" an der Leiterplatteneinrichtung 12 angeordnet werden. Somit kann erreicht werden, daß sich die Signalanshlußpunkte 18, welche eine Mehrfachanschlußsignalleitung 14 gemeinsam nutzen gegenüberliegen. In einer bevorzugten Ausführungsform kann die Belegung der Signalanschlußpunkte der Halbleitervorrichtung 16 ebenfalls spiegelsymmetrisch zu der Quermittelachse SA2 Halbleitervorrichtung 16 sein.
Die Leiterplatteneinrichtung 14 umfaßt zumindest eine Mehrfachanschlußsignalleitung 14, welche eine Signalleitung ist, die mit jeweils einem Signalanschlußpunkt der zumindest zwei Halbleitervorrichtungen 16 in Signalverbindung steht bzw. signalverbunden ist. Das heißt, die Mehrfachanschlußsignalleitung 14 ist mit beiden Halbleitervorrichtungen 16 von Fig. 1 signalverbunden.
Die Mehrfachanschlußsignalleitung 14 ist bevorzugt derart ausgestaltet, daß die Laufzeitverzögerungen der Signale der zwei Halbleitervorrichtungen 16, welche über die Mehrfachanschlußsignalleitung 14 gesendet werden, möglichst gering, bevorzugt kleiner als 100 ps, am meisten bevorzugt kleiner als 50 ps, sind. Je höher die Betriebsfrequenz des Leiterplattensystems 10 ist, desto geringer sollte der Laufzeitunterschied der über die Mehrfachanschlußsignalleitung 14 gesendeten Signale der zwei Halbleitervorrichtungen 16 sein. Beispielsweise kann bei einer Betriebsfrequenz von 200 MHz ein Laufzeitunterschied von ca. 100 ps noch zulässig sein, wohingegen bei einer Betriebsfrequenz von 300-400 MHz der Laufzeitunterschied 50 ps nicht überschreiten sollte. Dies kann bevorzugt erreicht werden, indem die Mehrfachanschlußsignalleitung 14 in einer mittleren Lage der Leiterplatteneinrichtung 12 vorgesehen wird. Ferner ist es von Vorteil, wenn Teilleitungen 38, welche für die Signalverbindung der zwei Halbleitervorrichtungen 16 vorgesehen sind, die selben oder ähnlichen elektrischen und/oder Laufzeit- Eigenschaften und bevorzugt die selbe Länge aufweisen. In der in Fig. 1 dargestellten Ausführungsform sind zwei Teilleitung vorgesehen, welche senkrecht zu der mittig verlaufenden Mehrfachanschlußsignalleitung 14 stehen. Die Teilleitungen 38 werden bevorzugt als Durchgangsverbindung durch die gesamte Dicke der Leiterplatteneinrichtung 12, sog. Vias, ausgebildet. Jedoch ist es ebenfalls denkbar, die Teilleitungen 38 schräg oder abgewinkelt vorzusehen, solange sie die selben elektrischen und/oder Laufzeit-Eigenschaften aufweisen. Des weiteren könnten ebenfalls mehr als zwei Teilleitungen vorgesehen werden, wenn eine Mehrfachanschlußsignalleitung 14 mit mehr als zwei Halbleitervorrichtungen 16 verbunden werden soll.
Die Mehrfachanschlußsignalleitung 14 ist bevorzugt mit jeweils einem Ausgangs-Takt-Anschlußpunkt 20 der zwei Halbleitervorrichtungen 16 signalverbunden. In der vorliegend bevorzugten Ausführungsform werden die oben beschriebenen spiegelsymmetrischen Halbleitervorrichtungen 16 verwendet. Diese werden spiegelsymmetrisch an entgegengesetzten Seiten der Leiterplatteneinrichtung 12, bevorzugt in einer sog. "clamp-shell- Anordnung", angeordnet. Jedoch ist es ebenfalls denkbar, die Halbleitervorrichtungen 16 derart an der Leiterplatteneinrichtung 12 vorzusehen, so daß diese zwar nicht spiegelsysmmetrisch zueinander angeordnet sind, jedoch die mit der jeweiligen Mehrfachanschlußsignalleitung 14 zu verbindenden Signalanschlußpunkte 18 einander gegenüberliegen oder an entsprechenden Positionen an der Leiterplatteneinrichtung 12 angeordnet sind.
Um zu verhindern, daß beide Halbleitervorrichtungen 16 gleichzeitig Signale auf die Mehrfachanschlußsignalleitung 14 senden, ist in jeder Halbleitervorrichtung 16 eine Drei-Zustands- Logikschaltung 40 bzw. eine tri-state-Logik vorgesehen. Die Drei-Zustands-Logikschaltung 40 ist jeweils dem Ausgangs-Takt- Anschlußpunkt 20 vorgelagert.
Nachfolgend wird Bezug nehmend auf Fig. 3 und 4 die Funktionsweise der Drei-Zustands-Logikschaltung 40 in der Halbleitervorrichtung 16 gemäß der vorliegenden Erfindung erläutert.
Fig. 3 zeigt eine schematische Ansicht und eine Wertetabelle einer Drei-Zustands-Logikschaltung 40 und Fig. 4 zeigt Signalverläufe der für die Drei-Zustands-Logikschaltung relevanten Signale.
An einem Eingang der Drei-Zustands-Logikschaltung 40 liegt das an die Mehrfachanschlußsignalleitung 14 zu übermittelnde Ausgangs-Takt-Signal DQS an. An dem anderen Eingang der Drei- Zustands-Logikschaltung 40 liegt ein Halbleitervorrichtungs- Auswahl-Signal bzw. chip-select-Signal /CS an. Das Halbleitervorrichtungs-Auswahl-Signal /CS wird über einen Halbleitervorrichtungs-Auswahls-Anschlußpunkt 34 entweder an die eine oder an die andere Halbleitervorrichtung 16 übermittelt, niemals jedoch an beide gleichzeitig. Das Halbleitervorrichtungs-Auswahl- Signal /CS ist bevorzugt ein low-active-Signal, d. h. bei diesem Signal wird mit aem niedrigen Pegel, beispielsweise "0" oder "-1", eine Aktion ausgelöst.
Wird ein Halbleitervorrichtung 16 mittels des Halbleitervorrichtungs-Auswahl-Signals /CS ausgewählt, wird /CS also auf "0" gesetzt, so liegt am Ausgang OUT der Drei-Zustands- Logikschaltung 40 das Ausgangs-Takt-Signal DQS an. Das heißt, in diesem Zustand kann die entsprechende ausgewählte Halbleitervorrichtung 16 das Ausgang-Takt-Signal DQS auf die Mehrfachanschlußsignalleitung 14 übermitteln.
Wenn das Halbleitervorrichtungs-Auswahl-Signal wieder in den zweiten Zustand, d. h. im vorliegenden Fall auf "1", gesetzt wird, nimmt der Ausgang OUT einen hochohmigen Zustand "H" ein. Somit können keine Signale von dieser Halbleitervorrichtung 16 auf die Mehrfachanschlußsignalleitung 14 übertragen werden.
Während der Zeit, in welcher das Halbleitervorrichtungs- Auswahl-Signal /CS an die erste Halbleitervorrichtung 16 gesendet wird, wird das Halbleitervorrichtungs-Auswahl-Signal /CS der zweiten Halbleitervorrichtung 16 in einem zu dem Halbleitervorrichtungs-Auswahl-Signal logisch inversen, d. h. auf "1", gehalten. Damit wird der Ausgang der zweiten Halbleitervorrichtung 16 in dem hochohmigen Zustand "H" gehalten und es können keine Signale von der zweiten Halbleitervorrichtung 16 auf die Mehrfachanschlußsignalleitung 14 übermittelt werden. Somit kann verhindert werden, daß die zweite Halbleitervorrichtung 16 gleichzeitig mit der ersten Halbleitervorrichtung 16 Signale auf die Mehrfachanschlußsignalleitung 14 sendet.
Nachdem die erste Halbleitervorrichtung 16 das Senden auf die Mehrfachanschlußsignalleitung 14 beendet hat, wird das Halbleitervorrichtungs-Auswahl-Signal /CS auf "1" gesetzt und als Folge nimmt der Ausgang OUT einen hochohmigen Zustand "H" ein. Nun kann ein Halbleitervorrichtungs-Auswahl-Signal /CS an die zweite Halbleitervorrichtung 16 gesendet werden und diese kann nachfolgend ihr Ausgangs-Takt-Signal DQS an die Mehrfachanschlußsignalleitung 14 übermittlen, in dem die entsprechende Drei-Zustands-Logikschaltung 40 geeignet schaltet.
Durch das Vorsehen der Drei-Zustands-Logikschaltung 40 in den jeweiligen Halbleitervorrichtungen 16 kann somit verhindert werden, daß beide Halbleitervorrichtungen 16 gleichzeitig Signale auf die Mehrfachanschlußsignalleitung 14 senden. Ferner kann verhindert werden, daß die Halbleitervorrichtungen 16 gegeneinander treiben, d. h. daß beispielsweise ein Ausgangssignal der einen Halbleitervorrichtung 16 an einem entsprechenden Anschlußpunkt der anderen Halbleitervorrichtung anliegt und es somit zu Querströmen und/oder zu unerwünschten Effekten kommen kann. Bezugszeichenliste 10 Leiterplattensystem
12 Leiterplatteneinrichtung
14 Mehrfachanschlußsignalleitung
16 Halbleitervorrichtung
18 Signalanschlußpunkt
20 DQ-Anschlüsse
22 Ausgangs-Takt-Anschlußpunkt
24 Spannungsversorgungsanschluß
26 Erdungsanschluß
28 Versorgungsanschluß
30 Versorgungsanschluß
32 Adressierungsanschlüsse
34 Kommandoanschlüsse
38 Teilleitung
40 Drei-Zustands-Logikschaltung

Claims

1. Leiterplattensystem (10) umfassend:
zumindest zwei Halbleitervorrichtungen (16) mit jeweils einer Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34),
eine Leiterplatteneinrichtung (12) mit einer Vielzahl von Signalleitungen (14), an welcher die zumindest zwei Halbleitervorrichtungen (16) angeordnet bzw. anordenbar sind und mittels der Signalanschlußpunkte (18, 20, 22, 24, 26, 28, 30, 32, 34) mit den Signalleitungen (14) signalverbunden bzw. signalverbindbar sind,
wobei die Vielzahl von Signalleitungen (14) zumindest eine Mehrfachanschlußsignalleitung (14) umfaßt, welche mit jeweils einem Signalanschlußpunkt (18, 20, 22, 24, 26, 28, 30, 32, 34) von zumindest zwei Halbleitervorrichtungen (16) signalverbunden bzw. signalverbindbar ist zum Senden von Signalen auf die Mehrfachanschlußsignalleitung (14), und
wobei die Halbleitervorrichtungen (16) jeweils zumindest eine Signalübertragungseinrichtung (40) umfassen mittels welcher ein Senden von Signalen auf die Mehrfachanschlußsignalleitung (14) veranlasst oder verhindert werden kann.

2. Leiterplattensystem (10) gemäß Anspruch 1, wobei
die Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) jeweils zumindest einen Ausgangs-Takt-Anschlußpunkt (22) zum Ausgeben eines digitalen Ausgangs-Takt-Signals umfaßt, die Vielzahl von Signalleitungen (14) zumindest eine Ausgangs- Takt-Leitung (14) zum Übertragen des Ausgangs-Takt-Signals umfaßt, und
wobei die zumindest eine Ausgangs-Takt-Leitung (14) eine Mehrfachanschlußsignalleitung (14) ist.

3. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei die Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) jeweils zumindest einen Halbleitervorrichtungs-Auswahl-Anschlußpunkt (34) umfaßt zum Auswählen einer der zumindest zwei Halbleitervorrichtungen (16) mittels eines Halbleitervorrichtungs-Auswahl-Signals (/CS).

4. Leiterplattensystem (10) gemäß Anspruch 3, wobei die Signalübertragungseinrichtung (40) eine Drei-Zustands-Logik (40) umfaßt, welche dem mit der Mehrfachanschlußsignalleitung (14) signalverbundenen Anschlußpunkt (22) vorgeschaltet ist, und an deren erstem Eingang das Halbleitervorrichtungs-Auswahl- Signal (/CS) anliegt, wenn die Halbleitervorrichtung (16) ausgewählt wurde, oder ein zu dem Halbleitervorrichtungs-Auswahl- Signal (/CS) logisch-inverses Signal anliegt, wenn die Halbleitervorrichtung (16) nicht ausgewählt wurde, an deren zweitem Eingang das digitale auf die Mehrfachanschlußsignalleitung (14) zu sendende Signal (DQS) anliegt, und deren Ausgangssignal (OUT) dem digitalen auf die Mehrfachanschlußsignalleitung (14) zu sendenden Signal (DQS) entspricht, wenn die Halbleitervorrichtung (16) ausgewählt wurde, oder einen hochohmigen Zustand einnimmt, wenn die Halbleitervorrichtung (16) nicht ausgewählt wurde.

5. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei zwei Halbleitervorrichtungen (16) vorgesehen sind, welche an entgegengesetzten Seiten der Leiterplatteneinrichtung (12), bevorzugt spiegelsymmetrisch bezüglich der Leiterplatteneinrichtung (12), angeordnet bzw. anordenbar sind.

6. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei die Belegung der Signalanschlußpunkte (18, 20, 22, 24, 26, 28, 30, 32, 34) der Halbleitervorrichtungen (16) im wesentlichen spiegelsymmetrisch zu einer Mittelachse (SA1; SA2), vorzugsweise der Längsmittelachse (SA1), der Halbleitervorrichtung (16) ist.

7. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtungen (16) jeweils als ein BGA-Chip ausgebildet sind.

8. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei der Laufzeitunterschied der jeweiligen auf die Mehrfachanschlußsignalleitung (14) zu sendenden Signale auf der Leiterplatteneinrichtung (12) gering, bevorzugt kleiner als 100 ps, am meisten bevorzugt kleiner als 50 ps, ist.

9. Leiterplattensystem (10) gemäß einem der vorangehenden Ansprüche, wobei die zumindest eine Mehrfachanschlußsignalleitung (14) im wesentlichen mittig bezüglich der Dicke der Leiterplatteneinrichtung (12) angeordnet ist und zumindest zwei Teilleitungen (38) umfaßt zum Signalverbinden der zumindest zwei der Halbleitervorrichtungen (16), wobei die zumindest zwei Teilleitungen (38) im wesentlichen die selben elektrischen und/oder Laufzeit-Eigenschaften, bevorzugt die selbe Länge, aufweisen.

10. Leiterplattensystem (10) gemäß Anspruch 9, wobei die Teilleitungen (38) im wesentlichen senkrecht zu der Mehrfachanschlußsignalleitung (14) verlaufen und bevorzugt als Durchgangsverbindung durch die gesamte Leiterplatteneinrichtung (12) ausgebildet sind.

11. Verfahren zum Betreiben eines Leiterplattensystems (10), insbesondere gemäß einem der vorangehenden Ansprüche, wobei das Leiterplattensystem (10) zumindest zwei Halbleitervorrichtungen (16) mit einer Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) und eine Leiterplatteneinrichtung (12) mit zumindest einer Mehrfachanschlußsignalleitung (14) umfaßt, wobei das Verfahren die folgenden Schritte umfaßt:

a) Auswählen einer Halbleitervorrichtung (16) aus den zumindest zwei Halbleitervorrichtungen (16);

b) Veranlassen, daß die ausgewählte Halbleitervorrichtung (16) Signale auf die Mehrfachanschlußsignalleitung (14) sendet; und

c) Veranlassen, daß die zumindest eine nichtausgewählte Halbleitervorrichtung (16) keine Signale auf die Mehrfachanschlußsignalleitung (14) sendet.

12. Verfahren gemäß Anspruch 11, wobei der Schritt des Auswählens einen Schritt des Übermittelns eines Halbleitervorrichtungs-Auswahl-Signals (/CS) an die entsprechende Halbleitervorrichtung (16) umfaßt.

13. Verfahren gemäß Anspruch 12, insbesondere zum betreiben eines Leiterplattensystems (10) gemäß Anspruch 4, wobei das Leiterplattensystem (10) eine Drei-Zustands-Logik (40) umfaßt, deren Ausgang mit der Mehrfachanschlußsignalleitung (14) signalverbunden bzw. signalverbindbar ist, wobei der Schritt b) die folgenden Schritte umfaßt:

1. Anlegen des Halbleitervorrichtungs-Auswahl-Signals (/CS) und des auf die Mehrfachanschlußsignalleitung (14) zu sendenden Signals (DQS) an die Eingänge einer Drei-Zustands-Logik (40); und

2. Schalten der Drei-Zustands-Logik (40), so daß das zu sendende Signal an dem Ausgang (OUT) der Drei-Zustands-Logik (40) anliegt.

14. Verfahren gemäß Anspruch 12 oder 13, wobei der Schritt c) die folgenden Schritte umfaßt:

1. Anlegen eines zu dem Halbleitervorrichtungs-Auswahl-Signal (/CS) logisch-inversen Signals an einen Eingang der Drei- Zustands-Logik (40);

2. Schalten der Drei-Zustands-Logik (40), so daß der Ausgang der Drei-Zustands-Logik (40) einen hoch-ohmigen Zustand (H) einnimmt.

15. Leiterplatteneinrichtung (12) mit einer Vielzahl von Signalleitungen (14) an welcher zumindest zwei Halbleitervorrichtungen (16) mit jeweils einer Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) anordenbar sind, wobei die Vielzahl von Signalleitungen (14) zumindest eine Mehrfachanschlußsignalleitung (14) umfaßt, welche derart ausgebildet ist, um eine Signalverbindung mit zumindest zwei der Halbleitervorrichtungen (16) zu ermöglichen.

16. Leiterplatteneinrichtung (12) gemäß Anspruch 15, wobei die Mehrfachanschlußsignalleitung (14) eine Ausgangs-Takt-Leitung (14) ist.

17. Leiterplatteneinrichtung (12) gemäß Anspruch 15 oder 16, wobei die zumindest eine Mehrfachanschlußsignalleitung (14) im wesentlichen mittig bezüglich der Dicke der Leiterplatteneinrichtung (12) angeordnet ist und zumindest zwei Teilleitungen (38) umfaßt zum Signalverbinden der zumindest zwei der Halbleitervorrichtungen (16), wobei die zumindest zwei Teilleitungen (38) im wesentlichen die selben elektrischen und/oder Laufzeit- Eigenschaften, bevorzugt die selbe Länge, aufweisen.

18. Leiterplatteneinrichtung (12) gemäß Anspruch 17, wobei die Teilleitungen (38) im wesentlichen senkrecht zu der Mehrfachanschlußsignalleitung (14) verlaufen und bevorzugt als Durchgangsverbindung durch die gesamte Leiterplatteneinrichtung (12) ausgebildet sind.

19. Verwendung einer Leiterplatteneinrichtung (12) gemäß einem der Ansprüche 15 bis 18 in einem Leiterplattensystem (10) gemäß einem der Ansprüche 1 bis 10 oder einem Verfahren gemäß einem der Ansprüche 11 bis 14.

20. Halbleitervorrichtung (16) mit einer Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34), welche mit einer Leiterplatteneinrichtung (12), an welcher zumindest zwei Halbleitervorrichtungen (16) anordenbar sind, signalverbindbar ist, wobei die Halbleitervorrichtung (16) zumindest eine Signalübertragungseinrichtung (40) umfaßt mittels welcher ein Senden von Signalen auf die Mehrfachanschlußsignalleitung (14) veranlasst oder verhindert werden kann.

21. Halbleitervorrichtung (16) gemäß Anspruch 20, wobei die Halbleitervorrichtung (16) eine Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) umfaßt und die Belegung der Signalanschlußpunkte (18, 20, 22, 24, 26, 28, 30, 32, 34) im wesentlichen spiegelsymmetrisch zu einer Mittelachse (SA1; SA2), vorzugsweise der Längsmittelachse (SA1), der Halbleitervorrichtung (16) ist.

22. Halbleitervorrichtung (16) gemäß Anspruch 20 oder 21, wobei die Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) jeweils zumindest einen Ausgangs-Takt- Anschlußpunkt (22) zum Ausgeben eines digitalen Ausgangs-Takt- Signals (DQS) umfaßt.

23. Halbleitervorrichtung (16) gemäß einem der Ansprüche 20 bis 22, wobei die Vielzahl von Signalanschlußpunkten (18, 20, 22, 24, 26, 28, 30, 32, 34) jeweils zumindest einen Halbleitervorrichtungs-Auswahl-Anschlußpunkt (34) umfaßt zum Auswählen der Halbleitervorrichtung (16) mittels eines Halbleitervorrichtungs-Auswahl-Signals (/CS).

24. Halbleitervorrichtung (16) gemäß Anspruch 23, wobei die Signalübertragungseinrichtung (40) eine Drei-Zustands-Logik (40) umfaßt, welche einem Anschlußpunkt vorgeschaltet ist und an deren erstem Eingang das Halbleitervorrichtungs-Auswahl- Signal (/CS) anliegt, wenn die Halbleitervorrichtung (16) ausgewählt wurde, oder ein zu dem Halbleitervorrichtungs-Auswahl- Signal (/CS) logisch-inverses Signal anliegt, wenn die Halbleitervorrichtung (16) nicht ausgewählt wurde, und
an deren zweitem Eingang das digitale über den Anschlußpunkt zu sendende Signal (DQS) anliegt, und
deren Ausgangssignal (OUT) dem digitalen über den Anschlußpunkt zu sendenden Signal (DQS) entspricht, wenn die Halbleitervorrichtung (16) ausgewählt wurde, oder einen hochohmigen Zustand (H) einnimmt, wenn die Halbleitervorrichtung (16) nicht ausgewählt wurde.

25. Halbleitervorrichtung (16) gemäß einem der Ansprüche 20 bis 24, wobei die Halbleitervorrichtung (16) als ein BGA-Chip ausgebildet ist.

26. Verwendung einer Halbleitervorrichtung (16) gemäß einem der Ansprüche 20 bis 25 in einem Leiterplattensystem (10) gemäß einem der Ansprüche 1 bis 10 oder einem Verfahren gemäß einem der Ansprüche 11 bis 14.