KR20050119414A - 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 - Google Patents

에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20050119414A
KR20050119414A KR1020040044496A KR20040044496A KR20050119414A KR 20050119414 A KR20050119414 A KR 20050119414A KR 1020040044496 A KR1020040044496 A KR 1020040044496A KR 20040044496 A KR20040044496 A KR 20040044496A KR 20050119414 A KR20050119414 A KR 20050119414A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package substrate
package
edge
adhesive layer
Prior art date
Application number
KR1020040044496A
Other languages
English (en)
Inventor
이택훈
김길백
정용진
장환영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040044496A priority Critical patent/KR20050119414A/ko
Publication of KR20050119414A publication Critical patent/KR20050119414A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

2개의 에지 패드형 반도체 칩을 포함하는 스택 패키지 및 그 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 스택 패키지는 패키지용 기판, 제1 및 제2 반도체 칩, 제1 및 제2 접착제층, 다수의 본딩 와이어 및 봉지용 수지를 포함하는데, 패키지용 기판은 그것을 관통하는 한 쌍의 윈도우 채널이 서로 평행하게 양측 가장자리에 형성되어 있으며, 밑면에는 다수의 연결 패드 및 다수의 접속 패드를 구비한다. 그리고, 패키지용 기판의 상면에는 제1 접착제층, 제1 반도체 칩, 제2 접착제층 및 제2 반도체 칩이 순차적으로 접착되어 있다. 또한, 본딩 와이어가 윈도우 채널을 통하여 패키지용 기판과 제1 및 제2 반도체 칩을 전기적으로 연결하도록 구성되어 있다.

Description

에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법{Stacked package comprising two edge pad-type semiconductor chips and method of manufacturing the same}
본 발명은 반도체 패키지에 대한 것으로, 특히 2개의 에지 패드형 반도체 칩을 적층한 반도체 패키지 및 그 제조방법에 대한 것이다.
최근 반도체 패키지 분야에서는 각종의 반도체 칩을 적층함으로써, 고집적 및 다기능의 스택 패키지를 제조하려는 추세가 나타나고 있다. 스택 패키지의 일 예로서, 멀티 칩 패키지(Multi Chip Package, MCP), 듀얼 덴시티 패키지(Dual Density Package, DDP) 등이 있다.
도 1에는 종래 기술에 따른 2개의 에지 패드형 반도체 칩을 포함하는 스택 패키지(100)의 일 예가 도시되어 있다. 도 1을 참조하면, 스택 패키지(100)는 인쇄회로기판(Printed Circuit Board, PCB, 110) 상에 제1 반도체 칩(130)과 제2 반도체 칩(150)이 적층되어 있으며, 제1 및 제2 반도체 칩(130, 150)의 부착을 위하여 제1 접착제층(120) 및 제2 접착제층(140)을 사용한다. 그리고, 제1 및 제2 반도체 칩(130, 150)은 각각 본딩 와이어(132, 152)에 의하여 PCB 기판(110)과 전기적으로 연결되며, 제1 및 제2 반도체 칩(130, 150)과 제1 및 제2 본딩 와이어(132, 152)는 봉지용 수지(160)에 의하여 둘러쌓여 있다. 또한, PCB 기판(110)의 하부에는 다수의 솔더 볼(170)이 어레이되어 있다.
그런데, 종래의 스택 패키지(100)를 제조하기 위해서는 제1 접착제층(120)을 사용하여 제1 반도체 칩(130)을 패키지용 기판(110) 상에 부착한 다음에, 제1 본딩 와이어(132)를 연결한다. 그리고, 그 제1 반도체 칩(130) 상에 제2 반도체 칩(150)을 부착시킨다. 이 경우, 제2 반도체 칩(150)의 부착 과정에서 제1 본딩 와이어(132)에 손상을 초래할 수 있을 뿐만이 아니라 제2 접착제층(140)을 도포하기가 용이하지 않은 문제점이 있다. 또한, 제1 및 제2 본딩 와이어(132, 152)의 볼 넥(ball neck) 부근이 쉽게 끊기기 때문에, 와이어 본딩 공정에서 상대적으로 난이도가 높은 리버스 본딩(reverse bonding)을 해야하는 어려움이 있다.
그리고 종래의 스택 패키지(100)는 제2 본딩 와이어(152)의 높이로 인하여 패키지의 높이를 낮게 하는데 한계가 있다. 뿐만이 아니라, 패키지의 두께가 얇아지는 추세에서 봉지용 수지(160)의 상면을 너무 낮게 만들면, 제1 및 제2 본딩 와이어(132, 152)에 의하여 갭(gap)이 충분히 확보되지 못할 수가 있다. 그 결과, 제1 및 제2 본딩 와이어(132, 152)에 의하여 봉지용 수지(160)의 흐름이 간섭을 받아서, 그 내부에 보이드 등이 유발되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 본딩 와이어에 손상이 생기는 것을 방지할 수 있고, 봉지용 수지 내부에 보이드가 유발되는 것을 방지할 수 있는 스택 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 패키지의 두께를 보다 얇게 만들 수 있을 뿐만이 아니라 반도체 칩과 패키지용 기판의 접착성을 향상시킬 수 있는 스택 패키지 및 그 제조방법을 제공하는데 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명에 따른 스택 패키지는 2개의 에지 패드형 반도체 칩을 보더 온 칩(Board On Chip, BOC) 타입으로 적층한 멀티 칩 패키지이다. 본 발명의 일 실시예에 의하면, 스택 패키지는 패키지용 기판, 다수의 솔더 볼, 제1 접착제층, 제1 반도체 칩, 제2 접착제층, 제2 반도체 칩, 다수의 본딩 와이어 및 봉지용 수지를 포함한다. 상기 패키지용 기판은 장방형으로서, 상기 패키지용 기판을 관통하는 한 쌍의 윈도우 채널이 서로 평행하게 양측 가장자리에 형성되어 있으며, 상기 한 쌍의 윈도우 채널에 인접한 상기 패키지용 기판의 밑면에 형성되어 있는 다수의 연결 패드 및 상기 패키지용 기판의 밑면에 어레이되어 있는 다수의 접속 패드를 구비하고 있다. 그리고, 상기 다수의 솔더 볼은 상기 다수의 접속 패드 상에 부착되어 있다. 그리고, 상기 제1 접착제층은 상기 한 쌍의 윈도우 채널 사이의 상기 패키지용 기판 상면에 도포되어 있다. 그리고, 상기 제1 반도체 칩은 다수의 제1 에지 패드가 아래를 향하도록 상기 제1 접착제층 상에 부착되어 있다. 그리고, 상기 제2 접착제층은 상기 제1 반도체 칩의 상기 에지 패드 형성면의 반대쪽 면 상에 도포되어 있다. 그리고, 상기 제2 반도체 칩은 다수의 제2 에지 패드가 아래를 향하도록 상기 제2 접착제층 상에 부착되어 있다. 그리고, 상기 다수의 본딩 와이어는 상기 다수의 제1 에지 패드 및 상기 다수의 제2 에지 패드 각각을 상기 다수의 연결 패드 각각과 전기적으로 연결한다. 그리고, 상기 봉지용 수지는 상기 윈도우 채널을 충진하며 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸도록 형성되어 있다.
상기한 본 발명의 일 실시예에 따른 스택 패키지의 제조방법은 먼저, 장방형 패키지용 기판으로서, 상기 패키지용 기판을 관통하는 한 쌍의 윈도우 채널이 서로 평행하게 양측 가장자리에 형성되어 있으며, 상기 한 쌍의 윈도우 채널에 인접한 상기 패키지용 기판의 밑면에 형성되어 있는 다수의 연결 패드 및 상기 패키지용 기판의 밑면에 어레이되어 있는 다수의 접속 패드를 구비한 패키지용 기판을 준비한다. 그리고, 상기 한 쌍의 윈도우 채널 사이의 상기 패키지용 기판 상에 제1 접착제층을 도포한다. 그리고, 다수의 제1 에지 패드가 아래를 향하도록 상기 제1 접착제층 상에 제1 반도체 칩을 부착한다. 그리고, 상기 제1 반도체 칩의 상기 에지 패드 형성면의 반대쪽 면 상에 제2 접착제층을 도포한다. 그리고, 다수의 제2 에지 패드가 아래를 향하도록 상기 제2 접착제층 상에 제2 반도체 칩을 부착한다. 그리고, 상기 다수의 제1 에지 패드 및 상기 다수의 제2 에지 패드 각각을 상기 다수의 연결 패드 각각과 전기적으로 연결하도록 와이어 본딩한다. 그리고, 상기 윈도우 채널을 충진하며 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸도록 봉지용 수지를 윈도우 몰딩하고, 마지막으로 상기 다수의 접속 패드 상에 다수의 솔더 볼을 형성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 2a에는 본 발명에 따른 스택 패키지(200, 도 7의 참조)에 포함되어 있는 패키지용 기판(210)에 대한 개략적인 평면도가 도시되어 있고, 도 2b에는 도 2a의 XX'라인을 따라 절취한 개략적인 단면도가 도시되어 있다. 본 발명에 따른 스택 패키지를 제조하기 위해서는 먼저 도시된 것과 같은 패키지용 기판(210)을 준비한다.
도 2a 및 도 2b를 참조하면, 장방형의 패키지용 기판(210)은 인쇄회로기판, FR4 기판 또는 폴리이미드 기판일 수 있는데, 본 실시예에서는 인쇄회로기판인 경우에 대해서 설명한다. 패키지용 기판(210)의 내부에는 다수의 배선이 형성되어 있다. 그리고, 패키지용 기판(210)의 중앙부에는 반도체 칩이 부착될 칩 영역이 한정되어 있으며, 한 쌍의 윈도우 채널(212)이 상기 패키지용 기판(210)을 관통하도록 서로 나란하게 형성되어 있다. 윈도우 채널(212)은 본딩 와이어가 통과하는 통로로서의 역할을 한다.
그리고, 패키지용 기판(210)의 밑면에는 다수의 연결 패드(214) 및 다수의 접속 패드(216)가 구비되어 있다. 다수의 연결 패드(214)는 본딩 와이어와 연결되는 도전 패드로서, 윈도우 채널(212)에 인접한 곳에 양쪽으로 위치한다. 그리고, 다수의 접속 패드(216)는 솔더 볼이 접착될 도전 패드로서, 패키지용 기판(210)의 전면에 어레이되어 있다.
도 3을 참조하면, 먼저 패키지용 기판(210)의 상면에 제1 접착제층(220)을 도포한다. 제1 접착제층(220)은 도 2a의 칩 영역 내부에 도포한다. 제1 접착제층(220)은 절연성 접착제로서 이 분야의 통상적인 접착용 물질을 사용하여 형성한다. 그리고, 제1 접착제층(220) 상에 제1 반도체 칩(230)을 부착한다. 제1 반도체 칩(230)은 에지 패드형으로서, 다수의 제1 본딩 패드(234)가 제1 반도체 칩의 가장자리에 배열되어 있다. 제1 반도체 칩(230)은 제1 본딩 패드(234)가 형성되어 있는 면이 패키지용 기판(210)을 향하도록 플립 칩 방식으로 부착한다.
도 4를 참조하면, 제1 반도체 칩(230)의 뒷면에 제2 접착제층(240)을 도포한다. 제2 접착제층(240)은 제1 접착제층(220)과 동일한 물질로 형성하는 것이 바람직하지만, 다른 절연성 접착 물질을 사용하여 형성할 수도 있다. 그리고, 제2 접착제층(240) 상에 제2 반도체 칩(250)을 부착한다. 제2 반도체 칩(250)은 제1 반도체 칩(230)과 동일하게 에지 패드형으로서, 다수의 제2 본딩 패드(254)가 제2 반도체 칩의 가장자리에 배열되어 잇다. 그러나, 제2 반도체 칩(250)은 제 1 반도체 칩(230)과 동일한 종류의 반도체 칩일 필요는 없다. 오히려, 본 발명은 크기 및 특성이 서로 다른 2개의 반도체 칩을 적층하는 스택 패키지에 더욱 적합하다. 제2 반도체 칩(250)도 제2 본딩 패드(254)가 형성되어 있는 면이 패키지용 기판(210)을 향하도록 플립 칩 방식으로 부착한다.
도 5를 참조하면, 다수의 제1 및 제2 본딩 패드(234, 254)와 다수의 연결 패드(214)를 전기적으로 연결하는 와이어 본딩 공정을 실시한다. 상기 와이어 본딩 공정은, BOC 패키지 제조 공정에서 사용하는 와이어 본딩 공정을 사용하면, 용이하게 실시할 수 있다. 와이어 본딩 공정은 금(Au) 등의 도전성 금속을 사용하는데, 그 결과 다수의 패키지용 기판(210)의 윈도우 채널(212)을 관통하는 본딩 와이어(232, 253)가 만들어진다. 본 실시예에서는, 본딩 와이어(232, 253) 형성 공정을 제2 반도체 칩(250)의 부착 공정 후에 실시하기 때문에, 종래와 같은 제2 반도체 칩의 부착 과정에서 생길 수 있는 본딩 와이어의 손상을 방지할 수가 있다. 그리고, 본딩 와이어(232, 252)가 윈도우 채널을 관통하기 때문에 전체 패키지의 두께를 낮출 수가 있다.
도 6을 참조하면, 상기 결과물에 대하여 몰딩 공정을 실시한다. 몰딩 공정은 에폭시 수지 등의 봉지용 수지(260)를 사용하여, 반도체 칩 및 본딩 와이어를 봉지하는 공정이다. 몰딩 공정에서는 패키지용 기판(210)의 1쌍의 윈도우 채널(212)을 통하여 윈도우 몰딩법으로 수행한다. 도 6을 참조하면 알 수 있는 바와 같이, 본 실시예에서는 본딩 와이어(232, 252)가 봉지용 수지(260)의 상면 높이까지는 위치하지 않기 때문에, 종래와 같은 보이드 발생 등의 문제가 생기지 않는다.
그리고, 봉지용 수지(260)는 패키지용 기판(210)과 제1 및 제2 반도체 칩(230, 250) 사이의 빈 공간에도 메워져 있다. 그 결과, 봉지용 수지(260)는 종래보다 패키지용 기판(210)과 제1 및 제2 반도체 칩(230, 250)과 더 큰 면적에서 접촉을 하게 되며, 봉지용 수지(260)에 의하여 제1 및 제2 반도체 칩(230, 250)의 접합력은 향상된다. 따라서, 본 실시예에 의하면 패키지의 신뢰도가 증가한다.
도 7을 참조하면, 이 분야의 통상적인 공정을 사용하여 접속 패드(216) 상에 다수의 솔더 볼(270)을 형성한다. 패키지용 기판(210)이 PCB가 아닌 폴리이미드 기판인 경우에는 상기 솔더 볼(27) 제조 공정은 불필요할 수도 있다. 솔더 볼(270)을 형성하고 나면, 도 7에 도시된 것과 같은 스택 패키지(200)가 완성된다.
본 발명에 의하면, 반도체 칩을 모두 접착시킨 다음에 와이어 본딩 공정을 실시하기 때문에 본딩 와이어에 손상이 생기는 것을 방지할 수 있다. 그리고, 본딩 와이어가 제2 반도체 칩보다 더 높이는 위치하지 않기 때문에, 몰딩 공정에서 봉지용 수지가 원활하게 흘러서 그 내부에 보이드가 유발되는 것을 방지할 수 있다.
뿐만 아니라, 본 발명에 의하면, 본딩 와이어를 윈도우 채널을 통하여 연결시키기 때문에 전체 패키지의 두께를 보다 얇게 만들 수 있고, 봉지용 수지의 접촉면을 증가시켜서 반도체 칩과 패키지용 기판의 접착성을 향상시킬 수 있다.
도 1은 종래 기술에 따른 2개의 에지 패드형 반도체 칩을 포함하는 스택 패키지에 대한 개략적인 단면도이다.
도 2a는 본 발명에 따른 스택 패키지에 포함된 패키지용 기판에 대한 개략적인 평면도이다.
도 2b는 도 2a의 XX'라인을 따라 절취한 개략적인 단면도이다.
도 3 내지 도 7은 본 발명에 따른 2개의 에지 패드형 반도체 칩을 포함하는 스택 패키지의 제조방법을 공정 순서에 따라 도시한 개략적인 단면도이다.

Claims (8)

  1. 장방형 패키지용 기판으로서, 상기 패키지용 기판을 관통하는 한 쌍의 윈도우 채널이 서로 평행하게 양측 가장자리에 형성되어 있으며, 상기 한 쌍의 윈도우 채널에 인접한 상기 패키지용 기판의 밑면에 형성되어 있는 다수의 연결 패드 및 상기 패키지용 기판의 밑면에 어레이되어 있는 다수의 접속 패드를 구비한 패키지용 기판;
    상기 다수의 접속 패드 상에 부착되어 있는 다수의 솔더 볼;
    상기 한 쌍의 윈도우 채널 사이의 상기 패키지용 기판 상면에 도포되어 있는 제1 접착제층;
    다수의 제1 에지 패드가 아래를 향하도록 상기 제1 접착제층 상에 부착되어 있는 제1 반도체 칩;
    상기 제1 반도체 칩의 상기 에지 패드 형성면의 반대쪽 면 상에 도포되어 있는 제2 접착제층;
    다수의 제2 에지 패드가 아래를 향하도록 상기 제2 접착제층 상에 부착되어 있는 제2 반도체 칩;
    상기 다수의 제1 에지 패드 및 상기 다수의 제2 에지 패드 각각을 상기 다수의 연결 패드 각각과 전기적으로 연결하는 다수의 본딩 와이어; 및
    상기 윈도우 채널을 충진하며 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸는 봉지용 수지를 포함하는 에지 패드형 반도체 칩의 스택 패키지.
  2. 제1항에 있어서,
    상기 패키지용 기판은 인쇄회로기판(PCB), FR4 기판 또는 폴리이미드 기판인 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지.
  3. 제1항에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩은 서로 다른 종류의 반도체 칩이며, 상기 제2 반도체 칩이 상기 제1 반도체 칩보다 크기가 더 큰 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지.
  4. 제1항에 있어서,
    상기 봉지형 수지는 상기 제1 및 제2 반도체 칩의 본딩 패드 형성면과 상기 패키지용 기판의 상면 사이에 충진되어 있는 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지.
  5. 장방형 패키지용 기판으로서, 상기 패키지용 기판을 관통하는 한 쌍의 윈도우 채널이 서로 평행하게 양측 가장자리에 형성되어 있으며, 상기 한 쌍의 윈도우 채널에 인접한 상기 패키지용 기판의 밑면에 형성되어 있는 다수의 연결 패드 및 상기 패키지용 기판의 밑면에 어레이되어 있는 다수의 접속 패드를 구비한 패키지용 기판을 준비하는 단계;
    상기 한 쌍의 윈도우 채널 사이의 상기 패키지용 기판 상에 제1 접착제층을 도포하는 단계;
    다수의 제1 에지 패드가 아래를 향하도록 상기 제1 접착제층 상에 제1 반도체 칩을 부착하는 단계;
    상기 제1 반도체 칩의 상기 에지 패드 형성면의 반대쪽 면 상에 제2 접착제층을 도포하는 단계;
    다수의 제2 에지 패드가 아래를 향하도록 상기 제2 접착제층 상에 제2 반도체 칩을 부착하는 단계;
    상기 다수의 제1 에지 패드 및 상기 다수의 제2 에지 패드 각각을 상기 다수의 연결 패드 각각과 전기적으로 연결하도록 와이어 본딩하는 단계;
    상기 윈도우 채널을 충진하며 상기 제1 반도체 칩 및 상기 제2 반도체 칩을 둘러싸도록 봉지용 수지를 윈도우 몰딩하는 단계; 및
    상기 다수의 접속 패드 상에 다수의 솔더 볼을 형성하는 단계를 포함하는 에지 패드형 반도체 칩의 스택 패키지 제조방법.
  6. 제5항에 있어서,
    상기 패키지용 기판은 인쇄회로기판(PCB), FR4 기판 또는 폴리이미드 기판인 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지의 제조방법.
  7. 제5항에 있어서,
    상기 제1 반도체 칩과 상기 제2 반도체 칩은 서로 다른 종류의 반도체 칩이며, 상기 제2 반도체 칩이 상기 제1 반도체 칩보다 크기가 더 큰 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지 제조방법.
  8. 제5항에 있어서,
    상기 윈도우 몰딩 단계에서는 상기 봉지형 수지가 상기 제1 및 제2 반도체 칩의 본딩 패드 형성면과 상기 패키지용 기판의 상면 사이에 충진되도록 몰딩하는 것을 특징으로 하는 에지 패드형 반도체 칩의 스택 패키지의 제조방법.
KR1020040044496A 2004-06-16 2004-06-16 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법 KR20050119414A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040044496A KR20050119414A (ko) 2004-06-16 2004-06-16 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040044496A KR20050119414A (ko) 2004-06-16 2004-06-16 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050119414A true KR20050119414A (ko) 2005-12-21

Family

ID=37292133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044496A KR20050119414A (ko) 2004-06-16 2004-06-16 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050119414A (ko)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages

Cited By (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US8436458B2 (en) 2011-04-21 2013-05-07 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US9287216B2 (en) 2011-07-12 2016-03-15 Invensas Corporation Memory module in a package
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
US8759982B2 (en) 2011-07-12 2014-06-24 Tessera, Inc. Deskewed multi-die packages
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8670261B2 (en) 2011-10-03 2014-03-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US10692842B2 (en) 2011-10-03 2020-06-23 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US10643977B2 (en) 2011-10-03 2020-05-05 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8917532B2 (en) 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8278764B1 (en) 2011-10-03 2012-10-02 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8981547B2 (en) 2011-10-03 2015-03-17 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US8254155B1 (en) 2011-10-03 2012-08-28 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US10032752B2 (en) 2011-10-03 2018-07-24 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9214455B2 (en) 2011-10-03 2015-12-15 Invensas Corporation Stub minimization with terminal grids offset from center of package
US9224431B2 (en) 2011-10-03 2015-12-29 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US8653646B2 (en) 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9281271B2 (en) 2011-10-03 2016-03-08 Invensas Corporation Stub minimization using duplicate sets of signal terminals having modulo-x symmetry in assemblies without wirebonds to package substrate
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9287195B2 (en) 2011-10-03 2016-03-15 Invensas Corporation Stub minimization using duplicate sets of terminals having modulo-x symmetry for wirebond assemblies without windows
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9373565B2 (en) 2011-10-03 2016-06-21 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9377824B2 (en) 2011-10-03 2016-06-28 Invensas Corporation Microelectronic assembly including memory packages connected to circuit panel, the memory packages having stub minimization for wirebond assemblies without windows
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9679876B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Microelectronic package having at least two microelectronic elements that are horizontally spaced apart from each other
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9460758B2 (en) 2013-06-11 2016-10-04 Invensas Corporation Single package dual channel memory with co-support
US9293444B2 (en) 2013-10-25 2016-03-22 Invensas Corporation Co-support for XFD packaging
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US10026467B2 (en) 2015-11-09 2018-07-17 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) 2016-05-06 2018-03-27 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications

Similar Documents

Publication Publication Date Title
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
JP4998268B2 (ja) 半導体装置及びその製造方法
KR100477020B1 (ko) 멀티 칩 패키지
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100596685B1 (ko) 반도체 패키지 및 그 제조방법
US20030207515A1 (en) Stacked die in die BGA package
US20060097374A1 (en) Multi chip package
KR20040071960A (ko) 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
KR100521279B1 (ko) 적층 칩 패키지
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2010147225A (ja) 半導体装置及びその製造方法
KR100610916B1 (ko) 반도체패키지
KR100652374B1 (ko) 반도체 멀티 칩 패키지 및 그 제조방법
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid