JP2002118199A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002118199A
JP2002118199A JP2000308740A JP2000308740A JP2002118199A JP 2002118199 A JP2002118199 A JP 2002118199A JP 2000308740 A JP2000308740 A JP 2000308740A JP 2000308740 A JP2000308740 A JP 2000308740A JP 2002118199 A JP2002118199 A JP 2002118199A
Authority
JP
Japan
Prior art keywords
post
semiconductor device
chip
stress buffer
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000308740A
Other languages
English (en)
Inventor
Keiichiro Wakamiya
敬一郎 若宮
Satoshi Yamada
聡 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000308740A priority Critical patent/JP2002118199A/ja
Priority to US09/818,906 priority patent/US7141879B2/en
Publication of JP2002118199A publication Critical patent/JP2002118199A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの電極パッド上にポストが設置
され、半導体チップはポストを突出させた状態で樹脂封
止した後に、外部端子としてポスト上に半田ボールが設
置されるタイプのＣＳＰにおいて、半導体チップと封止
樹脂の線膨張係数の差でポストにかかる応力によるクラ
ックの発生を改良した半導体装置を得る。 【解決手段】 ポスト４に加わる応力を緩和させるため
に、ポスト４の中間に例えば、金（Ａｕ）、パラジウム
（Ｐｄ）等の低ヤング率の金属層などの応力緩衝材１０
を挿入した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ウエハレベルで
製造する半導体装置に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩを使用する電子機器の小型
薄型化に伴い、ＬＳＩパッケージ自体の小型化が要求さ
れており、半導体チップと同等のサイズであるチップス
ケールパッケージ（Chip Scale Package；ＣＳＰ）が開
発されている。ＣＳＰは、半導体チップにプリント基板
やフィルムキャリヤが電気的かつ機械的に接続され、外
部端子としてプリント基板やフィルムキャリヤに半田ボ
ールが設置されているタイプと、プリント基板やフィル
ムキャリヤを使用せずに、半導体チップの電極パッド上
にポストが設置され、半導体チップはポストを突出させ
た状態で樹脂封止した後に、外部端子としてポスト上に
半田ボールが設置されるタイプがある。
【０００３】図３は、後者タイプの従来のＣＳＰの断面
図であって、１は半導体チップ、２は電極パッド、３は
保護絶縁膜、４はポスト（接続用導体）、５は封止樹
脂、そして６は外部端子である。後者タイプのＣＳＰは
前者タイプのＣＳＰと比べて樹脂封止及び外部端子を形
成するのにプリント基板やフィルムキャリヤを使用しな
いので、製造コストで有利である。
【０００４】
【発明が解決しようとする課題】上記のような従来の後
者タイプのＣＳＰは、構造上、チップと封止樹脂の線膨
張係数の差で、ポストにかかる応力でクラックが生じる
という問題があった。
【０００５】この発明はかかる問題点を解決するために
なされたものであり、本発明の目的はこのようなクラッ
クの発生を改良した半導体装置を得ることである。
【０００６】
【課題を解決するための手段】第１の発明にかかる半導
体装置は、ウエハレベルで製造され、半導体チップ上に
ポストを利用した接続構造を有する半導体装置におい
て、同材料で２層以上、または２種類以上の材料により
構成されたポストを備えるものである。
【０００７】また、第２の発明にかかる半導体装置は、
ポスト間に、金またはパラジウムからなる応力緩衝材を
備えたものである。
【０００８】さらに、第３の発明にかかる半導体装置
は、ポスト間に、同種金属であって異なる硬さの金属を
重ねて形成した応力緩衝材を備えたものである。
【０００９】また、第４の発明にかかる半導体装置は、
ポスト間に、異方性導電性膜からなる応力緩衝材を備え
たものである。
【００１０】さらに、第５の発明にかかる半導体装置
は、ポスト間に、金属粒子を含んだ導電性樹脂からなる
応力緩衝材を備えたものである。
【００１１】また、第６の発明にかかる半導体装置は、
ウエハレベルで製造され、半導体チップ上にポストを利
用した接続構造を有する半導体装置において、封止樹脂
を多層にしてポストを分割し、傾斜させるように接続し
たものである。
【００１２】さらに、第７発明にかかる半導体装置は、
各樹脂層のポストの径を実質的に同一にしたものであ
る。
【００１３】また、第８の発明にかかる半導体装置は、
各樹脂層のポストの径を層順に異なるようにしたもので
ある。
【００１４】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１における半導体装置を示す断面図であ
る。半導体素子を含む集積回路が形成された半導体チッ
プ１の素子面側には、電気的に集積回路と接続されるよ
うに電極パッド２が配置されている。電極パッド２の周
辺は、電極パッド２が開口されるように保護絶縁膜３が
形成されている。電極パッド２の上には、同材料で２層
以上、または２種類以上の材料にて構成されるポスト
（接続用導体）４が形成されている。
【００１５】前記ポスト４には、ポスト４に加わる応力
を緩和させるために、ポスト４の中間に応力緩衝材１０
を挿入している。例えば、応力緩衝材１０として、金
（Ａｕ）、パラジウム（Ｐｄ）等の低ヤング率の金属
層、または、導電性粒子が内在された異方性導電材料、
または、Ａｕペーストのような金属粒子を含んだ導電性
樹脂を用いても良い。あるいは、同種金属であっても、
製造方法の違いにより、材料の硬さを変えたものを重ね
て、ポスト４を構成してもかまわない。前記ポスト４の
周囲には、ポスト４を被覆するように、封止樹脂５が形
成されている。また、ポスト４上面には、バンプ（外部
端子）６が機械的かつ電気的に接続されている。
【００１６】以上説明したように、この実施の形態１に
おける半導体装置によれば、ポストの中間に応力緩衝材
１０を挿入したので、ポストに加わる応力を緩和でき
る。
【００１７】実施の形態２．図２（ａ）及び図２（ｂ）
は、この発明の実施の形態２における半導体装置を示す
断面図である。半導体素子を含む集積回路が形成された
半導体チップ１の素子面側には、電気的に集積回路と接
続されるように、電極パッド２が配置されている。電極
パッド２の周辺は、電極パッド２が開口されるように保
護絶縁膜３が形成されている。
【００１８】電極パッド２上には、封止樹脂層５を２層
以上に、即ち２層以上で構成されるポスト（接続用導
体）４が設置されているが、ポスト４自体に加わる応力
を低減させるために、ポスト４を分割し、傾斜させるよ
うに形成されている。各封止樹脂層５のポスト径は、図
２（ａ）に示すように同一径であってもよいし、また
は、図２（ｂ）に示すように封止樹脂層５毎にポスト径
を異なるようにしてもよい。前記ポスト４の周囲には、
ポスト４を被覆するように、封止樹脂５が形成されてい
る。また、ポスト４上面には、バンプ（外部端子）６が
機械的かつ電気的に接続されている。
【００１９】以上説明したように、この実施の形態２お
ける半導体装置によれば、ポスト４を分割し傾斜させる
ように形成したので、ポスト４に加わる応力を緩和でき
る。
【００２０】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【００２１】第１ないし第５の発明によれば、ウエハレ
ベルで製造され、チップ上にポストを利用した接続構造
を有する半導体装置において、ポストを同材料で２層以
上、または２種類以上の材料により構成したので、ポス
ト４に加わる応力を緩和できる。
【００２２】また、第６、第７及び第８の発明によれ
ば、ウエハレベルで製造され、半導体チップ上にポスト
を利用した接続構造を有する半導体装置において、封止
樹脂を多層にしてポストを分割し、傾斜させるように接
続したので、ポスト４に加わる応力を緩和できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１における半導体装置を
示す断面図である。
【図２】この発明の実施の形態２における半導体装置を
示す断面図である。
【図３】従来の半導体装置を示す断面図である。
【符号の説明】
１ 半導体チップ ４ ポスト ５ 封止樹脂 １０ 応力緩衝材

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ウエハレベルで製造され、半導体チップ
    上にポストを利用した接続構造を有する半導体装置にお
    いて、同材料で２層以上、または２種類以上の材料によ
    り構成されたポストを備えることを特徴とする半導体装
    置。
  2. 【請求項２】 ポスト間に、金またはパラジウムからな
    る応力緩衝材を備えたことを特徴とする、請求項１に記
    載の半導体装置。
  3. 【請求項３】 ポスト間に、同種金属であって異なる硬
    さの金属を重ねて形成した応力緩衝材を備えたことを特
    徴とする、請求項１に記載の半導体装置。
  4. 【請求項４】 ポスト間に、異方性導電性膜からなる応
    力緩衝材を備えたことを特徴とする、請求項１に記載の
    半導体装置。
  5. 【請求項５】 ポスト間に、金属粒子を含んだ導電性樹
    脂からなる応力緩衝材を備えたことを特徴とする、請求
    項１に記載の半導体装置。
  6. 【請求項６】 ウエハレベルで製造され、半導体チップ
    上にポストを利用した接続構造を有する半導体装置にお
    いて、封止樹脂を多層にしてポストを分割し、傾斜させ
    るように接続したことを特徴とする半導体装置。
  7. 【請求項７】 各樹脂層のポストの径を実質的に同一に
    したことを特徴とする、請求項６に記載の半導体装置。
  8. 【請求項８】 各樹脂層のポストの径を層順に異なるよ
    うにしたことを特徴とする、請求項６に記載の半導体装
    置。
JP2000308740A 2000-10-10 2000-10-10 半導体装置 Pending JP2002118199A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000308740A JP2002118199A (ja) 2000-10-10 2000-10-10 半導体装置
US09/818,906 US7141879B2 (en) 2000-10-10 2001-03-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000308740A JP2002118199A (ja) 2000-10-10 2000-10-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2002118199A true JP2002118199A (ja) 2002-04-19

Family

ID=18789000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308740A Pending JP2002118199A (ja) 2000-10-10 2000-10-10 半導体装置

Country Status (2)

Country Link
US (1) US7141879B2 (ja)
JP (1) JP2002118199A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035689A1 (ja) * 2004-09-28 2006-04-06 Rohm Co., Ltd. 半導体装置
US7329603B2 (en) 2002-07-15 2008-02-12 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008047677A (ja) * 2006-08-15 2008-02-28 Nec Corp 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
US7476968B2 (en) 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
TWI251301B (en) * 2004-11-29 2006-03-11 Unimicron Technology Corp Substrate core and method for fabricating the same
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
DE102007023590A1 (de) * 2007-05-21 2008-11-27 Epcos Ag Bauelement mit mechanisch belastbarer Anschlussfläche
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
JP2009164442A (ja) * 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
US8278769B2 (en) * 2009-07-02 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Compound semiconductor device and connectors
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR101894823B1 (ko) 2011-10-03 2018-09-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8659139B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
DE202013001560U1 (de) * 2013-02-15 2013-03-27 Automotive Lighting Reutlingen Gmbh Leiterplatte für elektrische Schaltungen
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9842819B2 (en) 2015-08-21 2017-12-12 Invensas Corporation Tall and fine pitch interconnects
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10424530B1 (en) 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276247A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JPH09115913A (ja) * 1995-10-23 1997-05-02 Hitachi Ltd 半導体装置およびその製造方法
JPH09186161A (ja) * 1995-12-27 1997-07-15 Fujitsu Ltd 半導体装置のはんだバンプ形成方法
JP2000138250A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000183089A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
JP2000188357A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000228417A (ja) * 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2000228423A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
JP3688065B2 (ja) 1996-07-26 2005-08-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276247A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JPH09115913A (ja) * 1995-10-23 1997-05-02 Hitachi Ltd 半導体装置およびその製造方法
JPH09186161A (ja) * 1995-12-27 1997-07-15 Fujitsu Ltd 半導体装置のはんだバンプ形成方法
JP2000138250A (ja) * 1998-10-29 2000-05-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000183089A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd チップサイズパッケージ及びその製造方法
JP2000188357A (ja) * 1998-12-22 2000-07-04 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2000228417A (ja) * 1999-02-04 2000-08-15 Sony Corp 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2000228423A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771658B2 (ja) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
US7329603B2 (en) 2002-07-15 2008-02-12 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7358618B2 (en) 2002-07-15 2008-04-15 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US7476968B2 (en) 2003-10-09 2009-01-13 Seiko Epson Corporation Semiconductor device including an under electrode and a bump electrode
WO2006035689A1 (ja) * 2004-09-28 2006-04-06 Rohm Co., Ltd. 半導体装置
JP2006156937A (ja) * 2004-09-28 2006-06-15 Rohm Co Ltd 半導体装置
JP2008047677A (ja) * 2006-08-15 2008-02-28 Nec Corp 半導体素子及びその製造方法、並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20020041013A1 (en) 2002-04-11
US7141879B2 (en) 2006-11-28

Similar Documents

Publication Publication Date Title
JP2002118199A (ja) 半導体装置
US6977439B2 (en) Semiconductor chip stack structure
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US8143727B2 (en) Adhesive on wire stacked semiconductor package
JP3767398B2 (ja) 半導体装置およびその製造方法
US20080093708A1 (en) Semiconductor device and manufacturing method thereof
JP2006060128A (ja) 半導体装置
JP2002043503A (ja) 半導体装置
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
JPH07263587A (ja) 半導体パッケージ
JP2000228420A (ja) 半導体装置及びその製造方法
TW201637138A (zh) 半導體元件的堆疊結構
JP2003332508A (ja) 半導体装置及びその製造方法
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
JP4175138B2 (ja) 半導体装置
US7388297B2 (en) Semiconductor device with reduced thickness of the semiconductor substrate
JP2005079590A (ja) 半導体素子用パッケージおよびその製造方法
JP2002329836A (ja) 半導体装置および配線フィルム
US7180185B2 (en) Semiconductor device with connections for bump electrodes
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP3277083B2 (ja) 半導体チップおよびそれを用いた半導体装置
JP3729266B2 (ja) 半導体装置の製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130