JP2009302209A - リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2009302209A
JP2009302209A JP2008153473A JP2008153473A JP2009302209A JP 2009302209 A JP2009302209 A JP 2009302209A JP 2008153473 A JP2008153473 A JP 2008153473A JP 2008153473 A JP2008153473 A JP 2008153473A JP 2009302209 A JP2009302209 A JP 2009302209A
Authority
JP
Japan
Prior art keywords
recess
lead frame
die pad
leads
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008153473A
Other languages
English (en)
Inventor
Tomoki Morita
知樹 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008153473A priority Critical patent/JP2009302209A/ja
Priority to TW098116897A priority patent/TW201005901A/zh
Priority to US12/478,074 priority patent/US20090309201A1/en
Priority to CN200910145931XA priority patent/CN101604679B/zh
Publication of JP2009302209A publication Critical patent/JP2009302209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレーム上に半導体チップを搭載し、封止樹脂で半導体チップを埋め込んだ際に、ダイパッドと封止樹脂との密着強度を向上させるとともに封止樹脂からのリード抜けを防ぐ。
【解決手段】リードフレーム２００は、半導体チップが搭載されるダイパッド２０２と、複数のリード２０６と、ダイパッド２０２の表面側から窪んで設けられた第１の凹部２１０と、各リード２０６それぞれの表面側および裏面側から窪んで設けられた第２の凹部および第３の凹部（貫通孔２１２）と、を含む。第１の凹部２１０、第２の凹部および第３の凹部（貫通孔２１２）は、それぞれ、内壁面が凹凸形状に形成されている。
【選択図】図２

Description

本発明は、リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法に関する。
近年の半導体装置用のパッケージには、小型・低抵抗化および低価格化が求められている。このような要請に応えるため、近年、リードフレーム上に半導体チップを配置し、封止樹脂で半導体チップを封止したパッケージが用いられている。しかし、リードフレームを構成する金属と封止樹脂の材料とでは、熱膨張係数に大きな相違がある。そのため、両者の密着性が不充分な場合、界面剥離や封止樹脂のクラックが発生し、製品の信頼性を低下させる要因となっている。そのため、双方の密着性を高めるべく、リードフレームの表面積を広くする技術が提案されている。
たとえば、特許文献１（特開２００１−１２７２３２号公報）には、半導体素子の搭載部に、封止樹脂と搭載部との密着強度を向上させる貫通孔がプレス抜き加工によって形成されているリードフレームであって、貫通孔がスリット状に形成されて複数個隣接して配置されるとともに、隣接する貫通孔に挟まれた小片部が貫通孔の抜き方向に対してねじれた形状に形成された構成が記載されている。これにより、ダイパッド等の半導体素子の搭載部と封止樹脂との密着強度を高めることができるとされている。
また、特許文献２（特開２００７−２５８５８７号公報）には、半導体チップを搭載し、封止樹脂によって封止される半導体装置に使用されるリードフレームであって、封止樹脂によって封止されるリードフレームの部分の表面に凹凸部が形成され、凹凸部では、凹部の深さ方向と交差する方向に延在するカギ部が形成されたリードフレームが記載されている。
特開２００１−１２７２３２号公報 特開２００７−２５８５８７号公報
しかし、本発明者は、従来の技術では以下のような問題があることを見出した。
リードフレームの表面に、たとえば特許文献２に記載されたような凹凸部が形成されている場合、リードフレームと封止樹脂との密着性は向上すると考えられる。しかし、各リードの一表面にこのような凹凸部を設けただけでは、各リードが封止樹脂から抜け出やすいという問題がある。本発明者らは、リードの凹凸部が設けられていない面での密着性が低いために、リードがリードフレームの厚さ方向に回転移動してしまい、リードが封止樹脂から抜けやすいということを見いだした。とくにリードが封止樹脂の外部に露出しているタイプの半導体装置では、このようなリード抜けの問題が顕著である。特許文献１に記載の技術でも、ダイパッドにしか貫通孔が設けられておらず、リード抜けの問題が依然としてある。
本発明によれば、
半導体チップが搭載されるダイパッドと、
前記ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリードと、
前記ダイパッドの表面側から窪んで設けられた第１の凹部と、
各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部と、
各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部と、
を含み、
前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、内壁面が凹凸形状に形成されたリードフレームが提供される。
本発明によれば、
半導体チップと、
表面側に前記半導体チップが搭載されたダイパッド、当該ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリード、前記ダイパッドの表面側から窪んで設けられた第１の凹部、各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部、および各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部を含むリードフレームと、
前記半導体チップを封止するとともに前記第１の凹部、前記第２の凹部および前記第３の凹部を埋め込む封止樹脂と、
を含み、
前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、内壁面が凹凸形状に形成された半導体装置が提供される。
本発明によれば、
半導体チップが搭載されるダイパッドおよび当該ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリードを含むリードフレームの表面側および裏面側にそれぞれ第１のレジスト膜および第２のレジスト膜を形成する工程と、
前記第１のレジスト膜の前記ダイパッドに対応する第１の位置、および各前記複数のリードそれぞれに対応する第２の位置にそれぞれ第１の開口部および第２の開口部を形成する工程と、
前記第２のレジスト膜の各前記複数のリードそれぞれに対応する第３の位置にそれぞれ第３の開口部を形成する工程と、
前記第１のレジスト膜および前記第２のレジスト膜をマスクとして、等方性エッチングにより前記リードフレームをエッチングし、当該リードフレームに、前記ダイパッドの表面側から窪んで設けられた第１の凹部、各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部、および各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部を形成する工程と、
を含み、
前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、表面から当該凹部の形成方向に沿って当該表面の開口幅よりも拡開した形状を有するように形成されるリードフレームの製造方法が提供される。
本発明によれば、上記リードフレームの製造方法で製造した前記リードフレームの前記ダイパッドの表面側に半導体チップを搭載する工程と、
前記半導体チップを封止樹脂で封止するとともに当該封止樹脂で前記第１の凹部、前記第２の凹部および前記第３の凹部を埋め込む工程と、
を含む半導体装置の製造方法が提供される。
このような構成とすると、リードの表面側と裏面側に凹部が形成され、各凹部は内壁面が凹凸形状に形成されているので、リードフレーム上に半導体チップを搭載し、封止樹脂で半導体チップを埋め込んだ際に、ダイパッドと封止樹脂との密着強度を向上させるとともに封止樹脂からのリード抜けを効果的に防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、リードフレーム上に半導体チップを搭載し、封止樹脂で半導体チップを埋め込んだ際に、ダイパッドと封止樹脂との密着強度を向上させるとともに封止樹脂からのリード抜けを防ぐことができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態におけるリードフレームの構成を示す上面図である。
リードフレーム２００は、表面側に半導体チップが搭載されるダイパッド２０２と、吊りリード２０４と、複数のリード２０６と、外枠２０８を含む。ダイパッド２０２は、矩形形状を有する。吊りリード２０４は、ダイパッド２０２の四隅に設けられている。ダイパッド２０２は、吊りリード２０４を介して外枠２０８に接続されている。また、複数のリード２０６も、外枠２０８に接続されている。この状態では、ダイパッド２０２、吊りリード２０４、リード２０６、および外枠２０８は、一体に形成されている。ここで、リード２０６は、ダイパッド２０２に近い側の幅が広く形成されたＴ字形状を有する。このような形状とすることにより、リード２０６抜けが生じにくいようにしている。
本実施の形態において、ダイパッド２０２のチップ配置領域２０３に半導体チップが配置される。ここで、ダイパッド２０２のチップ配置領域２０３の周囲には、複数の凹部２１０（第１の凹部）が設けられている。また、複数のリード２０６には、それぞれ、リードフレーム２００の表面から裏面まで貫通した複数の貫通孔２１２（第２の凹部および第３の凹部）が設けられている。
図２は、図１のＡ−Ａ’断面図である。
本実施の形態において、凹部２１０、および貫通孔２１２は、それぞれ、内壁面が凹凸形状に形成されている。ここで、凹凸形状とは、内壁面の一部に他の部分より突出した少なくとも一つの凸部が形成された形状とすることもでき、また内壁面の一部に他の部分よりも窪んだ少なくとも一つの凹部が形成された形状とすることもできる。すなわち、凹凸形状は、リードフレーム２００の表面から内部に向かう方向（凹部の形成方向）に対向する面を有する構成とすることができる。このような構成とすることにより、凹部２１０、および貫通孔２１２内に封止樹脂が充填されたときに、対向する面が引っかかり部となり、封止樹脂とリードフレーム２００との密着性を高めることができる。
図３は、本実施の形態における半導体装置１００の構成を示す上面図である。図４は、図３のＢ−Ｂ’断面図である。
ここで、半導体チップ１０２がリードフレーム２００のダイパッド２０２上に搭載されており、ダイボンド材１１２でダイパッド２０２に貼り付けられている。半導体チップ１０２の複数の電極パッド（不図示）と複数のリード２０６とは、それぞれボンディングワイヤ１１０を介して電気的に接続されている。リードフレーム２００、半導体チップ１０２、およびボンディングワイヤ１１０は、封止樹脂１２０で埋め込まれて封止されている。封止樹脂１２０は、たとえばエポキシ樹脂により構成することができる。このとき、凹部２１０および貫通孔２１２も封止樹脂１２０が充填される。
図５から図７は、本実施の形態において、リードフレーム２００に凹部２１０および貫通孔２１２を形成する手順を示す工程断面図である。図５（ａ）は、凹部２１０および貫通孔２１２を形成する前のリードフレーム２００を示す図である。ここで、リードフレーム２００は、図１に示したように、ダイパッド２０２、吊りリード２０４、リード２０６および外枠２０８の形状に成形された状態となっている。
本実施の形態において、凹部２１０および貫通孔２１２は、リードフレーム２００の表面から内部に向かう方向に内部の途中までエッチングして凹部を形成するハーフエッチングにより形成することができる。貫通孔２１２は、リードフレーム２００の表面側と裏面側からそれぞれハーフエッチングを行うことにより形成することができる。
まず、リードフレーム２００の洗浄やベーク等の前処理を行う。リードフレーム２００を洗浄液に浸けることにより、リードフレーム２００に付着した異物、油、酸化膜等の付着物２０１を除去する（図５（ａ）〜図５（ｃ））。その後、ベークを行うことにより、次工程で用いるレジストとの密着性を向上させることができる。
つづいて、リードフレーム２００の表面側（図中上側）および裏面側（図中下側）にレジスト２３０ａおよびレジスト２３０ｂをそれぞれコーティングし、プリベークを行う（図５（ｄ））。プリベークを行うことにより、レジスト中の溶媒が蒸発され、レジスト２３０ａおよびレジスト２３０ｂを緻密にすることができる。
次いで、レジスト２３０ａおよびレジスト２３０ｂ上にそれぞれ露光マスク２３２ａおよび露光マスク２３２ｂを配置する（図６（ａ））。露光マスク２３２ａには、図１のダイパッド２０２の凹部２１０に対応する箇所に設けられた開口部２３４ａおよびリード２０６の貫通孔２１２に対応する箇所に設けられた開口部２３４ｂが形成されている。露光マスク２３２ｂには、図１のリード２０６の貫通孔２１２に対応する箇所に設けられた開口部２３４ｃが形成されている。つまり、露光マスク２３２ａの開口部２３４ｂと露光マスク２３２ｂの開口部２３４ｃとは、互いに対向する位置に設けられている。
このような露光マスク２３２ａおよび露光マスク２３２ｂをマスクとして、レジスト２３０ａおよびレジスト２３０ｂをそれぞれ露光、現像する。これにより、レジスト２３０ａおよびレジスト２３０ｂに、それぞれ露光マスク２３２ａおよび露光マスク２３２ｂのパターンが転写される。すなわち、レジスト２３０ａには露光マスク２３２ａの開口部２３４ａおよび開口部２３４ｂに対応する位置にそれぞれ開口部２３６ａおよび開口部２３６ｂが形成される。また、レジスト２３０ｂには、露光マスク２３２ｂの開口部２３４ｃに対応する位置にそれぞれ開口部２３６ｃが形成される（図６（ｂ））。本実施の形態において、開口部２３４ａ、開口部２３４ｂ、および開口部２３４ｃは、平面視で円形状とすることができる。そのため、レジスト２３０ａおよびレジスト２３０ｂに形成される開口部２３６ａ、開口部２３６ｂ、および開口部２３６ｃも平面視で円形状となる。
ここで、レジスト２３０ａおよびレジスト２３０ｂの現像後のパターンをチェックし、問題がなければポストベークを行う。ポストベークを行うことにより、残存する現像液やリンス液等の水分を除去するとともに、レジスト２３０ａおよびレジスト２３０ｂのリードフレーム２００への密着性と次工程のエッチング耐性を高めることができる。
つづいて、レジスト２３０ａおよびレジスト２３０ｂをマスクとしてリードフレーム２００をハーフエッチングしてリードフレーム２００に凹部２３８、凹部２４０ａ、および凹部２４０ｂを形成する（図６（ｃ））。ここで、凹部２３８、凹部２４０ａおよび凹部２４０ｂは、表面から各凹部の形成方向に沿って表面の開口幅（開口径）よりも拡開した形状を有する。すなわち、本実施の形態において、凹部２３８、凹部２４０ａおよび凹部２４０ｂは、リードフレーム２００の内部において、マスクとなるレジスト２３０ａやレジスト２３０ｂに形成された開口部２３６ａ、開口部２３６ｂ、開口部２３６ｃの開口径よりも径が大きい形状を有する。このような形状とするために、凹部２３８、凹部２４０ａおよび凹部２４０ｂは、たとえばウェットエッチング等の等方性エッチングにより形成することができる。これにより、エッチングが等方的に進行し、サイドエッチが発生し、内部において径が大きくなった凹部を形成することができる。エッチング液としては、たとえば塩化第二鉄水溶液を用いることができる。
この後、剥離液等を用いてレジスト２３０ａおよびレジスト２３０ｂを除去する。本実施の形態において、等方性エッチングにより凹部２３８を形成することにより、凹部２３８を、リードフレーム２００の表面部分に凸部２３９が形成された形状とすることができる。また、同様に、凹部２４０ａを、リードフレーム２００の表面部分に凸部２４１ａが形成された形状とすることができる。また、凹部２４０ｂを、リードフレーム２００の裏面側の表面部分に凸部２４１ｃが形成された形状とすることができる。さらに、本実施の形態において、リード２０６では、凹部２４０ａと凹部２４０ｂとがつながった貫通孔が形成される（図６（ｄ））。このように、リードフレーム２００の表面側と裏面側から等方性エッチングで凹部２４０ａと凹部２４０ｂとを形成して貫通させることにより、２つの凹部の境界部分に、さらに凸部２４１ｂが形成された形状とすることができる。以上の処理により、凹部２３８ならびに凹部２４０ａおよび凹部２４０ｂから構成される貫通孔の内壁面が凹凸形状に形成される。
さらに、より多くの凸部を形成するために、ハーフエッチング工程を繰り返すことができる。
図７（ａ）に示すように、再度リードフレーム２００の表面側（図中上側）および裏面側（図中下側）にレジスト２４２ａおよびレジスト２４２ｂをそれぞれ配置する。ここで、リードフレーム２００には既に凹部が形成されているため、レジスト２４２ａおよびレジスト２４２ｂとしては、フィルム状のものを用いることができる。
次いで、レジスト２４２ａおよびレジスト２４２ｂ上にそれぞれ露光マスク２４４ａおよび露光マスク２４４ｂを配置する（図７（ｂ））。露光マスク２４４ａには、露光マスク２３２ａの開口部２３４ａおよび開口部２３４ｂにそれぞれ対応する箇所に設けられた開口部２４６ａおよび開口部２４６ｂが形成されている。また、露光マスク２４４ｂには、露光マスク２３２ｂの開口部２３４ｃに対応する箇所に設けられた開口部２４６ｃが形成されている。ここで、露光マスク２４４ａの開口部２４６ａの開口幅は、露光マスク２３２ａの開口部２３４ａの開口幅よりも広く形成される。同様に、露光マスク２４４ａの開口部２４６ｂの開口幅は、露光マスク２３２ａの開口部２３４ｂの開口幅よりも広く形成される。同様に、露光マスク２４４ｂの開口部２４６ｃの開口幅は、露光マスク２３２ｂの開口部２３４ｃの開口幅よりも広く形成される。
このような露光マスク２４４ａおよび露光マスク２４４ｂをマスクとして、レジスト２４２ａおよびレジスト２４２ｂをそれぞれ露光、現像する。これにより、レジスト２４２ａおよびレジスト２４２ｂに、それぞれ露光マスク２４４ａおよび露光マスク２４４ｂのパターンが転写される。すなわち、レジスト２４２ａには露光マスク２４４ａの開口部２４６ａおよび開口部２４６ｂに対応する位置にそれぞれ開口部２４８ａおよび開口部２４８ｂが形成される。また、レジスト２４２ｂには、露光マスク２４４ｂの開口部２４６ｃに対応する位置にそれぞれ開口部２４８ｃが形成される（図７（ｃ））。
つづいて、レジスト２４２ａおよびレジスト２４２ｂをマスクとしてリードフレーム２００をエッチングする。ここでも、ウェットエッチング等の等方性エッチングで行うことができる。また、エッチングの時間は、凹部２３８、凹部２４０ａ、および凹部２４０ｂを形成したときの時間の約半分の時間とすることができる。これにより、凹部２３８内に、凹部２３８よりも径が大きいとともに凹部２３８よりも深さが浅い凹部２５０を形成することができる。同時に、凹部２４０ａ内に、凹部２４０ａよりも径が大きいとともに凹部２４０ａよりも深さが浅い凹部２５２ａを形成することができる。また同時に、凹部２４０ｂ内に、凹部２４０ｂよりも径が大きいとともに凹部２４０ｂよりも深さが浅い凹部２５２ｂを形成することができる（図７（ｄ））。
この後、剥離液等を用いてレジスト２４２ａおよびレジスト２４２ｂを除去する。以上により、リードフレーム２００の表面側に凹部２１０を形成することができる。また、リードフレーム２００に貫通孔２１２を形成することができる。本実施の形態において、等方性エッチングによるハーフエッチングを繰り返して凹部や貫通孔を段階的に形成することにより、凹部２１０および貫通孔２１２内に複数の凸部を形成することができる。凹部２１０内には、図６（ｄ）に示した凸部２３９に加えて、凹部２３８と凹部２５０との境界部分に凸部２５１が形成される。同様に、貫通孔２１２内には、図６（ｄ）に示した凸部２４１ａ、凸部２４１ｂ、および凸部２４１ｃに加えて、凸部２５３ａおよび凸部２５３ｂが形成される（図７（ｅ））。以上の処理により、凹部２１０および貫通孔２１２の内壁面が凹凸形状に形成される。
また、さらに同様にしてハーフエッチング工程を繰り返すことにより、凹部２１０および貫通孔２１２の内壁面に多数の凹凸形状を形成することができる。このように、凹部および貫通孔をハーフエッチングで形成することにより、特別な金型等を用いることなく、内壁面に所望の凹凸形状を形成することができる。また、リードフレーム２００の表面側と裏面側から、反対面に影響を与えることなく同時に凹部を形成することができる。
図８および図９は、本実施の形態において、リードフレーム２００上に半導体チップ１０２を搭載して、封止樹脂１２０で埋め込み、半導体装置１００を製造する手順を示す工程断面図である。
まず、ダイパッド２０２上に、ダイボンド材１１２を用いて半導体チップ１０２を搭載する（図８（ａ））。つづいて、ボンディングワイヤ１１０を用いて半導体チップ１０２とリード２０６を電気的に接続する（図８（ｂ））。次に、封止樹脂１２０を用い、リードフレーム２００、半導体チップ１０２およびボンディングワイヤ１１０の樹脂封止を行う（図９（ａ））。また、このとき、リードフレーム２００の凹部２１０および貫通孔２１２内に封止樹脂１２０が充填される。これにより、リードフレーム２００と封止樹脂１２０との密着面積が増加し、双方の密着度が向上する。その後、ブレードや金型を用いて、破線３００に沿ってリードフレーム２００を切断して個片化する（図９（ｂ））。このとき、リードフレーム２００の外枠２０８も切断除去され、リード２０６がダイパッド２０２から分離される。以上の手順により、本実施の形態における半導体装置１００が得られる。
図１０は、本実施の形態における半導体装置１００の構成の他の例を示す断面図である。
図１０（ａ）は、ダイパッド２０２のチップ配置領域２０３（図１参照）にも凹部２１０が形成された例を示す断面図である。ここでは簡略化のために半導体チップ１０２の下に凹部２１０が１つだけ形成された例を示しているが、半導体チップ１０２のサイズと凹部２１０のサイズに応じて、半導体チップ１０２の下に複数の凹部２１０を設けることができる。本例のように、半導体チップ１０２のチップ配置領域２０３にも凹部２１０を設けることにより、ダイパッド２０２とダイボンド材１１２との密着性も高めることができる。
図１０（ｂ）は、リードフレーム２００に凹部および貫通孔を形成するためのハーフエッチング工程を一度だけ行って凹部２１０および貫通孔２１２を形成した場合の例を示す断面図である。すなわち、図６（ｄ）で凹部２３８、凹部２４０ａおよび凹部２４０ｂを形成した段階でリードフレーム２００のエッチングを終了した場合の例である。このようにしても、凹部２１０および貫通孔２１２には凸部２３９、凸部２４１ａ、凸部２４１ｂ、および凸部２４１ｃ等の凸部が形成されるので、封止樹脂１２０とリードフレーム２００との密着性を良好にすることができる。ハーフエッチングを行う回数は、使用するリードフレーム材と封止樹脂の密着性とコストを考慮して、適宜選択することができる。なお、ここでは図１０（ａ）に示したのと同様、ダイパッド２０２のチップ配置領域２０３にも凹部２１０が形成された例を示しているが、図１から図９に示した例と同様、チップ配置領域２０３には凹部２１０が形成されていない構成に適用することもできる。
図１０（ｃ）は、リードフレーム２００の表面側と裏面側に設ける凹部の開口部の箇所をずらして貫通孔２１２を形成した例を示す断面図である。すなわち、表面側の凹部（第２の凹部）および裏面側の凹部（第３の凹部）が、平面視で少なくとも一部が重ならない位置に設けられている。このような構成とすることにより、貫通孔２１２の軸線が一直線状ではない形状とすることができる。これにより、貫通孔２１２内の凹凸を大きくすることができ、リードフレーム２００と封止樹脂１２０との密着性を高めることができる。なお、ここでは図１０（ａ）に示したのと同様、ダイパッド２０２のチップ配置領域２０３にも凹部２１０が形成された例を示しているが、図１から図９に示した例と同様、チップ配置領域２０３には凹部２１０が形成されていない構成に適用することもできる。
図１１は、本実施の形態における半導体装置１００の構成の他の例を示す上面図である。
本例では、ダイパッド２０２のチップ配置領域２０３外周部に凹部２１０を連続的に設けている。ダイパッド２０２のチップ配置領域２０３の外周部に凹部２１０がドーナツ状に繋げて配置されている。ここでも、ドーナツ状の凹部２１０内に封止樹脂１２０が充填される。
図１２は、本実施の形態における半導体装置１００の構成の他の例を示す上面図である。
本例では、リード２０６の形状が矩形形状に形成される。本実施の形態において、リード２０６に貫通孔２１２が形成されることにより、封止樹脂１２０が貫通孔２１２内に充填され、リード２０６と封止樹脂１２０との密着性を向上させることができる。そのため、リード２０６を矩形形状としても、封止樹脂１２０からのリード２０６の抜けを防ぐことができる。これにより、リード２０６のサイズを小さくすることができるとともに、リードピッチを狭くすることが可能となり、パッケージの小型化が実現可能となる。
本実施の形態のリードフレームによれば、以下の効果が得られる。
本実施の形態において、リード２０６には、内壁面が凹凸形状に形成された貫通孔２１２が形成されているため、リード２０６の表面側と裏面側の双方でリード２０６と封止樹脂１２０との密着性を良好にすることができる。そのため、リード２０６が封止樹脂１２０から抜けるのを防ぐことができる。
また、ダイパッド２０２には、貫通孔ではなく非貫通孔である凹部２１０が形成されている。そのため、ダイボンド材１１２がリードフレーム２００の裏面側に流れ出るのを防ぐことができる。これにより、ダイパッド２０２上に搭載する半導体チップ１０２のサイズに自由度を持たせることができる。さらに、凹部２１０を非貫通孔とすることにより、凹部２１０の配置に制約を受けない。これにより、図１０に示したように、ダイパッド２０２の表面側全面に凹部２１０を配置することもできる。
さらに、本実施の形態において、凹部および貫通孔をハーフエッチングで形成することにより、特許文献１や特許文献２に記載されたような金型等を用いることなく、簡易な手順で内壁面に所望の凹凸形状を形成することができる。
（第２の実施の形態）
図１３は、本実施の形態における半導体装置の構成を示す上面図である。図１４は、図１３のＣ−Ｃ’断面図である。
本実施の形態において、リード２０６が封止樹脂１２０から露出しており、リードフレーム２００の裏面側にも封止樹脂１２０が形成されている点で第１の実施の形態における半導体装置１００と構成が異なる。
このような構成の場合、ダイパッド２０２の裏面側にも凹部２１０を設けることができる。これにより、ダイパッド２０２の裏面側の凹部２１０にも封止樹脂１２０が充填され、ダイパッド２０２の裏面側でもリードフレーム２００と封止樹脂１２０との密着面積を増加させることができる。これにより、ダイパッド２０２の裏面側が露出しておらず、封止樹脂１２０で封止された構成のパッケージにおいても、リードフレーム２００と封止樹脂１２０との密着度を向上させることが可能である。
図１５は、本実施の形態における半導体装置１００の構成の他の例を示す断面図である。本実施の形態における半導体装置１００のように、リードフレーム２００の裏面側にも封止樹脂１２０が設けられる構成の場合、リード２０６には、貫通孔２１２を設けるかわりに表面側に凹部２１４ａ、裏面側に凹部２１４ｂをそれぞれ設けた構成とすることもできる。このような構成としても、リード２０６の表面側と裏面側の双方でリード２０６と封止樹脂１２０との密着性を良好にすることができる。そのため、リード２０６が封止樹脂１２０から抜けるのを防ぐことができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上で説明したすべての例において、図１２を参照して説明したのと同様、リード２０６を矩形形状とすることができる。
また、ハーフエッチング工程を２回以上行う際、前回の開口部から中心位置をずらしてマスクを開口してハーフエッチングを行うことにより、凹部または貫通孔の軸線が一直線状でないではない形状とすることもできる。
なお、以上の実施の形態においては、ダイパッド２０２には、貫通孔ではなく非貫通孔である凹部２１０が形成された例を示した。しかし、ダイパッド２０２にも貫通孔を設けてもよい。すなわち、ダイパッド２０２の凹部２１０とつながるように、リードフレーム２００の裏面側から凹部を形成することもできる。とくに、ダイパッド２０２のチップ配置領域２０３の周囲の領域には、このような貫通孔を設けることができる。
本発明の実施の形態におけるリードフレームの構成を示す上面図である。 図１のＡ−Ａ’断面図である。 本発明の実施の形態における半導体装置の構成を示す上面図である。 図３のＢ−Ｂ’断面図である。 本発明の実施の形態において、リードフレームに凹部を形成する手順を示す工程断面図である。 本発明の実施の形態において、リードフレームに凹部を形成する手順を示す工程断面図である。 本発明の実施の形態において、リードフレームに凹部を形成する手順を示す工程断面図である。 本発明の実施の形態において、半導体装置を製造する手順を示す工程断面図である。 本発明の実施の形態において、半導体装置を製造する手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す断面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す上面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す上面図である。 本発明の実施の形態における半導体装置の構成を示す上面図である。 図１３のＣ−Ｃ’断面図である。 図１３に示した半導体装置の他の例を示す断面図である。
符号の説明
１００ 半導体装置
１０２ 半導体チップ
１１０ ボンディングワイヤ
１１２ ダイボンド材
１２０ 封止樹脂
２００ リードフレーム
２０１ 付着物
２０２ ダイパッド
２０３ チップ配置領域
２０４ 吊りリード
２０６ リード
２０８ 外枠
２１０ 凹部
２１２ 貫通孔
２１４ａ 凹部
２１４ｂ 凹部
２３０ａ レジスト
２３０ｂ レジスト
２３２ａ 露光マスク
２３２ｂ 露光マスク
２３４ａ 開口部
２３４ｂ 開口部
２３４ｃ 開口部
２３６ａ 開口部
２３６ｂ 開口部
２３６ｃ 開口部
２３８ 凹部
２３９ 凸部
２４０ａ 凹部
２４０ｂ 凹部
２４１ａ 凸部
２４１ｂ 凸部
２４１ｃ 凸部
２４２ａ レジスト
２４２ｂ レジスト
２４４ａ 露光マスク
２４４ｂ 露光マスク
２４６ａ 開口部
２４６ｂ 開口部
２４６ｃ 開口部
２４８ａ 開口部
２４８ｂ 開口部
２４８ｃ 開口部
２５０ 凹部
２５１ 凸部
２５２ａ 凹部
２５２ｂ 凹部
２５３ａ 凸部
２５３ｂ 凸部
３００ 破線

Claims (18)

  1. 半導体チップが搭載されるダイパッドと、
    前記ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリードと、
    前記ダイパッドの表面側から窪んで設けられた第１の凹部と、
    各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部と、
    各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部と、
    を含み、
    前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、内壁面が凹凸形状に形成されたリードフレーム。
  2. 請求項１に記載のリードフレームにおいて、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、連続して形成され、前記リードの前記表面から前記裏面まで貫通した貫通孔を構成するリードフレーム。
  3. 請求項２に記載のリードフレームにおいて、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、平面視で少なくとも一部が重ならない位置に設けられたリードフレーム。
  4. 請求項１に記載のリードフレームにおいて、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、平面視で異なる位置に設けられ、互いに接続していないリードフレーム。
  5. 請求項１から４いずれかに記載のリードフレームにおいて、
    前記第１の凹部、前記第２の凹部および前記第３の凹部は、等方性エッチングにより形成され、それぞれ、表面から当該凹部の形成方向に沿って当該表面の開口幅よりも拡開した形状を有するリードフレーム。
  6. 請求項１から５いずれかに記載のリードフレームにおいて、
    前記ダイパッドの裏面側から窪んで設けられた第４の凹部をさらに含むリードフレーム。
  7. 請求項１から６いずれかに記載のリードフレームにおいて、
    前記第１の凹部は、前記ダイパッドの前記半導体チップが搭載される領域の周囲に複数設けられたリードフレーム。
  8. 半導体チップと、
    表面側に前記半導体チップが搭載されたダイパッド、当該ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリード、前記ダイパッドの表面側から窪んで設けられた第１の凹部、各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部、および各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部を含むリードフレームと、
    前記半導体チップを封止するとともに前記第１の凹部、前記第２の凹部および前記第３の凹部を埋め込む封止樹脂と、
    を含み、
    前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、内壁面が凹凸形状に形成された半導体装置。
  9. 請求項８に記載の半導体装置において、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、連続して形成され、前記リードの前記表面から前記裏面まで貫通した貫通孔を構成する半導体装置。
  10. 請求項９に記載の半導体装置において、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、平面視で少なくとも一部が重ならない位置に設けられた半導体装置。
  11. 請求項８に記載の半導体装置において、
    各前記複数のリードそれぞれにおいて、前記第２の凹部および前記第３の凹部は、平面視で異なる位置に設けられ、互いに接続していない半導体装置。
  12. 請求項８から１１いずれかに記載の半導体装置において、
    前記第１の凹部、前記第２の凹部および前記第３の凹部は、等方性エッチングにより形成され、それぞれ、表面から当該凹部の形成方向に沿って当該表面の開口幅よりも拡開した形状を有する半導体装置。
  13. 請求項８から１２いずれかに記載の半導体装置において、
    前記封止樹脂は、前記リードフレームの前記ダイパッドの裏面側にも設けられた半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記ダイパッドの裏面側から窪んで設けられた第４の凹部をさらに含み、前記封止樹脂が、前記第４の凹部にも埋め込まれた半導体装置。
  15. 請求項８から１４いずれかに記載の半導体装置において、
    前記第１の凹部は、前記ダイパッドの前記半導体チップが搭載される領域の周囲に複数設けられた半導体装置。
  16. 半導体チップが搭載されるダイパッドおよび当該ダイパッドの周囲に当該ダイパッドから間隔を隔てて配置された複数のリードを含むリードフレームの表面側および裏面側にそれぞれ第１のレジスト膜および第２のレジスト膜を形成する工程と、
    前記第１のレジスト膜の前記ダイパッドに対応する第１の位置、および各前記複数のリードそれぞれに対応する第２の位置にそれぞれ第１の開口部および第２の開口部を形成する工程と、
    前記第２のレジスト膜の各前記複数のリードそれぞれに対応する第３の位置にそれぞれ第３の開口部を形成する工程と、
    前記第１のレジスト膜および前記第２のレジスト膜をマスクとして、等方性エッチングにより前記リードフレームをエッチングし、当該リードフレームに、前記ダイパッドの表面側から窪んで設けられた第１の凹部、各前記複数のリードそれぞれの表面側から窪んで設けられた第２の凹部、および各前記複数のリードそれぞれの裏面側から窪んで設けられた第３の凹部を形成する工程と、
    を含み、
    前記第１の凹部、前記第２の凹部および前記第３の凹部は、それぞれ、表面から当該凹部の形成方向に沿って当該表面の開口幅よりも拡開した形状を有するように形成されるリードフレームの製造方法。
  17. 請求項１６に記載のリードフレームの製造方法において、
    前記第１のレジスト膜および前記第２のレジスト膜をマスクとした前記等方性エッチングの後、前記リードフレームの表面側および裏面側にそれぞれ第３のレジスト膜および第４のレジスト膜を形成する工程と、
    前記第３のレジスト膜の前記ダイパッドに対応する第４の位置、および各前記複数のリードそれぞれに対応する第５の位置にそれぞれ、前記第１の開口部よりも開口幅が広い第４の開口部および前記第２の開口部よりも開口幅が広い第５の開口部を形成する工程と、
    前記第３のレジスト膜の各前記複数のリードそれぞれに対応する第６の位置にそれぞれ前記第３の開口部よりも開口幅が広い第６の開口部を形成する工程と、
    前記第３のレジスト膜および前記第４のレジスト膜をマスクとして、等方性エッチングにより前記リードフレームをエッチングする工程と、
    を含み、
    前記第３のレジスト膜および前記第４のレジスト膜をマスクとして前記リードフレームをエッチングする工程において、前記第１のレジスト膜および前記第２のレジスト膜をマスクとして前記リードフレームをエッチングする工程よりもエッチング時間を短くして、前記第１の凹部、前記第２の凹部および前記第３の凹部内に、それぞれ、開口幅がより広いとともに深さが浅い凹部を形成するリードフレームの製造方法。
  18. 請求項１６に記載のリードフレームの製造方法で製造した前記リードフレームの前記ダイパッドの表面側に半導体チップを搭載する工程と、
    前記半導体チップを封止樹脂で封止するとともに当該封止樹脂で前記第１の凹部、前記第２の凹部および前記第３の凹部を埋め込む工程と、
    を含む半導体装置の製造方法。
JP2008153473A 2008-06-11 2008-06-11 リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 Pending JP2009302209A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008153473A JP2009302209A (ja) 2008-06-11 2008-06-11 リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
TW098116897A TW201005901A (en) 2008-06-11 2009-05-21 Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device
US12/478,074 US20090309201A1 (en) 2008-06-11 2009-06-04 Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device
CN200910145931XA CN101604679B (zh) 2008-06-11 2009-06-11 引线框、半导体器件以及引线框和半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008153473A JP2009302209A (ja) 2008-06-11 2008-06-11 リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009302209A true JP2009302209A (ja) 2009-12-24

Family

ID=41413970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008153473A Pending JP2009302209A (ja) 2008-06-11 2008-06-11 リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090309201A1 (ja)
JP (1) JP2009302209A (ja)
CN (1) CN101604679B (ja)
TW (1) TW201005901A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP2012164862A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012164863A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012195497A (ja) * 2011-03-17 2012-10-11 Sumitomo Electric Ind Ltd 半導体装置及び半導体装置の製造方法
JP2013058739A (ja) * 2011-08-17 2013-03-28 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014138155A (ja) * 2013-01-18 2014-07-28 Sh Materials Co Ltd 半導体素子搭載用基板及び半導体装置
JP2014165262A (ja) * 2013-02-22 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
WO2016027776A1 (ja) * 2014-08-22 2016-02-25 オムロン株式会社 接合構造体の製造方法および接合構造体
JP2016105432A (ja) * 2014-12-01 2016-06-09 Ｓｈマテリアル株式会社 リードフレームの製造方法
JP2016129942A (ja) * 2015-01-13 2016-07-21 オムロン株式会社 接合構造体の製造方法および接合構造体
JP2016132155A (ja) * 2015-01-19 2016-07-25 オムロン株式会社 レーザ溶着方法および接合構造体
JP2016132156A (ja) * 2015-01-19 2016-07-25 オムロン株式会社 接合構造体及び接合構造体の製造方法
JP2016136648A (ja) * 2016-04-12 2016-07-28 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、光半導体装置
KR101833312B1 (ko) * 2013-05-06 2018-03-02 해성디에스 주식회사 리드 프레임 제조 방법
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106456A (en) * 2009-08-04 2011-02-16 Everlight Electronics Co Ltd Fabrication method for lead frame of light emitting diode
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
CN103392242B (zh) * 2011-02-28 2017-02-22 日亚化学工业株式会社 发光装置
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US10727085B2 (en) * 2015-12-30 2020-07-28 Texas Instruments Incorporated Printed adhesion deposition to mitigate integrated circuit package delamination
JP6695166B2 (ja) * 2016-02-23 2020-05-20 株式会社三井ハイテック リードフレーム、及び半導体パッケージの製造方法
CN105938826A (zh) * 2016-06-14 2016-09-14 上海凯虹科技电子有限公司 改善框架表面与塑封体分层的引线框架及封装体
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法
CN107564878B (zh) * 2017-08-15 2020-01-14 华天科技（昆山）电子有限公司 凸点增强型封装结构
JP7271381B2 (ja) * 2019-09-20 2023-05-11 株式会社東芝 半導体装置
JP2021174883A (ja) * 2020-04-24 2021-11-01 Ｊｘ金属株式会社 金属板、金属樹脂複合体、および半導体ディバイス
US20230036009A1 (en) * 2021-03-10 2023-02-02 Innoscience (suzhou) Semiconductor Co., Ltd. Iii-nitride-based semiconductor packaged structure and method for manufacturing the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
JPH03187252A (ja) * 1989-12-15 1991-08-15 Sanyo Electric Co Ltd リードフレームの製造方法
JPH0621308A (ja) * 1993-04-30 1994-01-28 Toshiba Corp 半導体装置
JPH0710939U (ja) * 1993-07-28 1995-02-14 サンケン電気株式会社 回路基板を有する半導体装置
JP2000031371A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp リードフレームおよびそれを用いて構成された半導体装置
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
US20040063244A1 (en) * 2002-09-23 2004-04-01 Mahle Richard L. Leadframe-to-plastic lock for IC package
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
JP2006210489A (ja) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7443015B2 (en) * 2005-05-05 2008-10-28 Stats Chippac Ltd. Integrated circuit package system with downset lead
US7399658B2 (en) * 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
JPH03187252A (ja) * 1989-12-15 1991-08-15 Sanyo Electric Co Ltd リードフレームの製造方法
JPH0621308A (ja) * 1993-04-30 1994-01-28 Toshiba Corp 半導体装置
JPH0710939U (ja) * 1993-07-28 1995-02-14 サンケン電気株式会社 回路基板を有する半導体装置
JP2000031371A (ja) * 1998-07-09 2000-01-28 Seiko Epson Corp リードフレームおよびそれを用いて構成された半導体装置
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
JP2000252403A (ja) * 1999-02-26 2000-09-14 Mitsui High Tec Inc 半導体装置
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック，インク． プラスチック半導体パッケージ
US20040063244A1 (en) * 2002-09-23 2004-04-01 Mahle Richard L. Leadframe-to-plastic lock for IC package
JP2006210489A (ja) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331041B2 (en) 2011-02-08 2016-05-03 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2012164862A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2012164863A (ja) * 2011-02-08 2012-08-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
WO2012108469A1 (ja) * 2011-02-08 2012-08-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP2012195497A (ja) * 2011-03-17 2012-10-11 Sumitomo Electric Ind Ltd 半導体装置及び半導体装置の製造方法
JP2013058739A (ja) * 2011-08-17 2013-03-28 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP2015213198A (ja) * 2011-08-17 2015-11-26 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP2014099534A (ja) * 2012-11-15 2014-05-29 Dainippon Printing Co Ltd リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2014138155A (ja) * 2013-01-18 2014-07-28 Sh Materials Co Ltd 半導体素子搭載用基板及び半導体装置
JP2014165262A (ja) * 2013-02-22 2014-09-08 Dainippon Printing Co Ltd リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
US10083900B2 (en) 2013-03-21 2018-09-25 Rohm Co., Ltd. Semiconductor device
US10825758B2 (en) 2013-03-21 2020-11-03 Rohm Co., Ltd. Semiconductor device
US10431529B2 (en) 2013-03-21 2019-10-01 Rohm Co., Ltd. Semiconductor device
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
KR101833312B1 (ko) * 2013-05-06 2018-03-02 해성디에스 주식회사 리드 프레임 제조 방법
US10471660B2 (en) 2014-08-22 2019-11-12 Omron Corporation Manufacturing method of bonding structure and bonding structure
JP2016043561A (ja) * 2014-08-22 2016-04-04 オムロン株式会社 接合構造体の製造方法および接合構造体
WO2016027776A1 (ja) * 2014-08-22 2016-02-25 オムロン株式会社 接合構造体の製造方法および接合構造体
KR101773260B1 (ko) * 2014-12-01 2017-08-31 에스에이치 메테리얼스 코퍼레이션 리미티드 리드 프레임의 제조 방법
JP2016105432A (ja) * 2014-12-01 2016-06-09 Ｓｈマテリアル株式会社 リードフレームの製造方法
JP2016129942A (ja) * 2015-01-13 2016-07-21 オムロン株式会社 接合構造体の製造方法および接合構造体
JP2016132156A (ja) * 2015-01-19 2016-07-25 オムロン株式会社 接合構造体及び接合構造体の製造方法
JP2016132155A (ja) * 2015-01-19 2016-07-25 オムロン株式会社 レーザ溶着方法および接合構造体
JP2016136648A (ja) * 2016-04-12 2016-07-28 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、光半導体装置
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール
US11652040B2 (en) 2019-05-13 2023-05-16 Rohm Co., Ltd. Semiconductor device, method of manufacturing semiconductor device, and module
JP7353794B2 (ja) 2019-05-13 2023-10-02 ローム株式会社 半導体装置、その製造方法、及びモジュール

Also Published As

Publication number Publication date
CN101604679A (zh) 2009-12-16
CN101604679B (zh) 2011-11-09
TW201005901A (en) 2010-02-01
US20090309201A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP2009302209A (ja) リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
WO2019105012A1 (zh) 阵列基板及其制造方法及显示屏
KR102356258B1 (ko) 폴더블 어레이 기판과 그 제조 방법, 및 표시 장치
TW201732959A (zh) 導線架、電子零件裝置及其製造方法
TWI671864B (zh) 半導體封裝基板及其製造方法
JP2008182240A (ja) インターロック構造を備えたチップキャリア
JP2010129591A (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
TW201241970A (en) Semiconductor package with recesses in the edged leadas
JP5529494B2 (ja) リードフレーム
JP6536992B2 (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP4506491B2 (ja) 面付けリードフレーム及びその製造方法並びに半導体装置
JP6599575B1 (ja) Ｌｅｄ用リードフレーム
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
JP6128687B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
US10229871B2 (en) Lead frame
JPH10270618A (ja) リードフレーム、リードフレームの製造方法および半導体装置
JP2012253234A (ja) Ｌｅｄ素子用リードフレーム基板および発光素子
JP2013084858A (ja) リードフレームおよびその製造方法
JP6763607B2 (ja) リードフレーム及びその製造方法
JP2000328264A (ja) エッチング部品の製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
JP2011077433A (ja) 端子の製造方法
JP2017157645A (ja) 多列型ｌｅｄ用リードフレーム
JP2008053515A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122