JP2016105432A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP2016105432A
JP2016105432A JP2014242864A JP2014242864A JP2016105432A JP 2016105432 A JP2016105432 A JP 2016105432A JP 2014242864 A JP2014242864 A JP 2014242864A JP 2014242864 A JP2014242864 A JP 2014242864A JP 2016105432 A JP2016105432 A JP 2016105432A
Authority
JP
Japan
Prior art keywords
etching
lead frame
mask
metal plate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014242864A
Other languages
English (en)
Other versions
JP6362111B2 (ja
Inventor
高橋 俊弘
Toshihiro Takahashi
俊弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2014242864A priority Critical patent/JP6362111B2/ja
Priority to TW104138669A priority patent/TWI600131B/zh
Priority to KR1020150169367A priority patent/KR101773260B1/ko
Priority to CN201510859485.4A priority patent/CN105655259B/zh
Publication of JP2016105432A publication Critical patent/JP2016105432A/ja
Application granted granted Critical
Publication of JP6362111B2 publication Critical patent/JP6362111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】工程数や製造コストを増加させることなく、必要な箇所にのみ表面粗化処理を施すことが可能なリードフレームの製造方法を提供する。【解決手段】ハーフエッチング加工により形成された凹部14を有するとともに、部分的に表面が粗化処理されたリードフレーム15の製造方法であって、ハーフエッチング加工用パターン84と貫通エッチング加工用パターン83とを有するマスク80を用いて金属板10をエッチングし、金属板10に凹部と貫通パターン13を形成するエッチング工程と、ハーフエッチング加工用パターン84を粗化処理用の開口82に変形するマスク変形工程と、ハーフエッチング加工用パターン84が粗化処理用の開口82に変形されたマスク80aを用いて金属板10を粗化処理する粗化処理工程と、を有する。【選択図】図3

Description

本発明は、リードフレームの製造方法に関し、特に、表面に粗化処理を施したリードフレームの製造方法に関する。
従来から、半導体素子を搭載して樹脂封止した半導体パッケージに用いられるリードフレームにおいて、リードフレームに樹脂との密着力を向上させる目的で粗化処理を行う場合、まず素材となる金属材料表裏面全体を粗化処理し、この材料を用いてリードフレームを成形していた。この場合、リードフレームを形成するエッチング加工面あるいはプレス加工面は粗化処理が成されないリードフレームが形成されていた。
また、リードフレーム形状を形成した後に粗化処理を施す場合は、表裏面と側面の全面が粗化されたリードフレームが形成されていた。
いずれの方法においても、リードフレーム表面が粗化されることから、光沢度が必要なリードフレームでは表面にめっきを施しても、要求される光沢度が得られない場合があるという問題があった。また、半導体素子を搭載する部分(PAD部)では、搭載した半導体素子を接着するためのペーストがPAD部から流れ出る場合があるという問題もあった。
このような問題に対し、特許文献1では、めっきを先に形成し、そのめっきをマスクとしてエッチング液によりリードフレームを粗化する技術が開示されている。
特開2008−187045号公報
しかしながら、特許文献1に記載の構成では、要求されるめっきの種類によってはめっき面が粗化される場合があり、エッチング液の選定も必要となる場合があり汎用的ではないという問題があった。また、粗化が不要な部分にめっきを形成する必要もあることからコストアップに繋がるという問題もあった。
ところで、近年、半導体パッケージの小型・薄型化が要求されることから、そのパッケージに用いられる樹脂とリードフレームとは熱膨張係数の差などによってその境界面から剥離が生じる問題が発生した。例えば、QFN(Quad Flat Non−Leaded)タイプのパッケージでは、使用されるリードフレームの側面と表面は樹脂と接し、裏面はパッケージ下面に露出することから、リードフレームの表面側は、半導体素子を搭載し接着するためのペーストが流れ出る問題から粗化が必要とされない。同様に、半導体素子とワイヤボンディングにより電気的な接続が必要とされる部位も、ボンディングのために粗化が必要とされない。そして、樹脂と接する側面と、上述した通り、半導体素子の接着やボンディングに影響しない部位において表面粗化が要求されている。
しかしながら、リードフレームの表面と裏面を覆うマスクを形成して側面を粗化する方法や、全面を粗化したリードフレームの表面を平坦に戻す方法では、工程数の増加やコストアップとなることは明らかであり、これらの方法をそのまま採用することはできない。
そこで、本発明は、工程数や製造コストを増加させることなく、必要な箇所にのみ表面粗化処理を施すことが可能なリードフレームの製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るリードフレームの製造方法は、ハーフエッチング加工により形成された凹部を有するとともに、部分的に表面が粗化処理されたリードフレームの製造方法であって、
ハーフエッチング加工用パターンと貫通エッチング加工用パターンとを有するマスクを用いて金属板をエッチングし、該金属板に前記凹部と貫通パターンを形成するエッチング工程と、
前記ハーフエッチング加工用パターンを粗化処理用の開口に変形するマスク変形工程と、
前記ハーフエッチング加工用パターンが前記粗化処理用の開口に変形された前記マスクを用いて前記金属板を粗化処理する粗化処理工程と、を有する。
本発明によれば、新たな工程を追加すること無く、必要な領域にのみ粗化処理が施されたリードフレームを得ることができる。
本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージの一例を示した図である。 本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームの半導体素子搭載部の粗化処理層の形成部分を拡大して示した図である。 本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。図3(a)は、めっき層形成工程及びエッチングマスク形成工程の一例を示した図である。図3(b)は、エッチング工程及びエッチングマスク変形工程の一例を示した図である。図3(c)は、粗化処理工程の一例を示した図である。図3(d)は、マスク除去工程の一例を示した図である。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図1は、本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージの一例を示した図である。
本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレームを用いた半導体パッケージ70は、リードフレーム15と、粗化処理層20と、めっき層30と、半導体素子40と、ボンディングワイヤ50と、樹脂60とを有する。また、リードフレーム15は、半導体素子搭載部11と、端子部12とを有する。半導体素子搭載部11と端子部12との間には、貫通パターン13が形成され、半導体素子搭載部11の表面には、凹部14が形成されている。
リードフレーム15は、表面上に半導体素子40が搭載されるとともに、半導体素子40の端子を端子部12と電気的に接続し、端子部12から放射状に外側に延びるリードを形成することにより、半導体素子40の端子からの配線を外部に引き出す役割を果たす。よって、リードフレーム15は、中央に半導体素子40を搭載する半導体素子搭載部11を有し、その周囲に配線を引き出すための端子部12を有する。
半導体素子搭載部11の表面11a及び端子部12の表面12aには、それぞれ窪んだ形状を有する凹部14が形成されている。凹部14は、半導体素子搭載部11の表面積を増加させ、樹脂60との接合性及び密着性を高めるために形成された構造部である。よって、凹部14は、樹脂60と接触する表面(上面)11a、12a側、即ち半導体素子搭載面側の面11a、12aにのみ形成されており、樹脂60と接触しない裏面(下面)11b側、即ち半導体素子非搭載面側の面11b、12bには形成されていない。
なお、図1においては、半導体素子搭載部11及び端子部12の双方の表面11a、12aの各々に凹部14が形成された例が示されているが、用途に応じて、半導体素子搭載部11の表面11a又は端子部12の表面12aのいずれか一方に凹部14を形成してもよい。また、一般的に、端子部12は複数存在するので、任意の端子部12を選択し、任意の端子部12の表面12aに選択的に凹部14を形成してもよい。
粗化処理層20は、凹部14と同様、樹脂60との接合性及び密着性を高めるために形成される。粗化処理層20は、半導体素子搭載部11及び端子部12の側面11c、12cと、凹部14の窪んでいる領域の表面に形成されるが、半導体素子40と直接接触する半導体素子搭載部11の表面上及びボンディングワイヤ50と直接接触する端子部12の表面上には形成されない。半導体素子40が接触する領域は、樹脂60と接触しないため、粗化処理層20を形成する必要が無く、また、ボンディングワイヤ50が接触する領域には、めっき層30を形成する必要があるためである。よって、本実施形態に係るリードフレーム15の製造方法により製造されたリードフレーム15では、樹脂60と接触し、かつ、めっき層30が形成されていない半導体素子搭載部11及び端子部12の側面11c、12cと、凹部14の表面にのみ粗化処理層20を形成している。
粗化処理層20は、リードフレーム10の表面を粗化することができれば、種々の方法及び材料より形成されてよいが、例えば、粗化処理溶液をリードフレーム10の表面に供給することにより形成してもよい。
めっき層30は、半導体素子40の底面に設けられた端子(図示せず)と半導体素子搭載部11との電気的接続、及びワイヤボンディングによるボンディングワイヤ50と端子部12との電気的接続を良好にするために設けられる。よって、めっき層30は、電気的接続を行う箇所に設けられる。
半導体素子40は、半導体を含み、所定の機能を実現するための素子である。本実施形態に係るリードフレームの製造方法においては、半導体素子40が発光ダイオード(LED、Light-emitting Diode)として構成された例を挙げて説明する。半導体素子40が発光ダイオードとして構成されている場合、発光ダイオードはアノードとカソードの2端子を有する素子であり、一方の端子は半導体素子搭載部11、他方の端子は端子部12に電気的に接続される。よって、図1においては、半導体素子搭載部11と半導体素子40との間には、めっき層30が設けられている。
一方、半導体素子40が所定の機能を実現する電子回路を搭載した集積回路(IC、Integrated Circuit)である場合、半導体素子40は、半導体素子搭載部11上に接着剤で端子が上面になるように接着され、上面にある複数の端子と端子部12とがボンディングワイヤ50を介して電気的に接続される。この場合、半導体素子40と半導体素子搭載部11との間には、めっき層30ではなく、接着層が設けられる。本発明は、半導体素子40が発光ダイオードとして構成された場合と、集積回路として構成された場合の双方に適用できる。以後の説明では、半導体素子40が発光ダイオードとして構成され、半導体素子40と半導体素子搭載部11との間はめっき層30である例について説明するが、めっき層30を接着層に置き換えることにより、半導体素子40が集積回路として構成された場合にも適用することができる。
ボンディングワイヤ50は、半導体素子40の上面にある端子と、端子部12上に形成されためっき層30との電気的接続を行うための接続線である。半導体素子40の上面の端子がボンディングワイヤ50の一端に接続され、ボンディングワイヤ50の他端が端子部12のめっき層30に接続されることにより、半導体素子40の上面の端子と端子部12との電気的接続がなされる。
樹脂60は、半導体素子40を搭載したリードフレーム10を封止し、半導体素子40を保護するとともに、1つの半導体パッケージ70として成形し、部品化するための手段である。かかる樹脂60による封止により、半導体パッケージ70の取り扱いが容易となる。
図2は、本発明の実施形態に係るリードフレームの製造方法により製造されたリードフレーム15の半導体素子搭載部11の粗化処理層20の形成部分を拡大して示した図である。図2に示すように、リードフレーム15の半導体素子搭載部11において、樹脂60と接合する表面11a側に凹部14が形成され、表面11a上にめっき層30が形成されている。一方、樹脂60との接合が行われない半導体素子搭載部11の裏面11bには、凹部14もめっき層30も形成されず、何ら加工が施されていない平坦面のままである。なお、凹部14は、ハーフエッチング加工で形成される。
また、側面11cは、貫通エッチング加工により貫通穴による貫通パターン13が形成され、エッチングにより削れた側面11cが形成される。そして、めっき層30が形成されず、かつ樹脂60と接触する側面11c及び凹部14の表面上に粗化処理層20が形成されている。かかる構成により、めっき層30には何ら粗化処理の影響を与えず十分な電気的接続機能を確保するとともに、樹脂60と接触する側面11c及び凹部14の表面に粗化処理を施して粗化処理層20を形成し、樹脂60との接合性及び密着性を高めることができる。
次に、図3を用いて、かかる構成を有するリードフレームの製造方法について説明する。図3は、本発明の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。なお、今まで説明した構成要素と同様の構成要素には、今までの説明と同一の参照符号を付し、その説明を省略する。
図3(a)は、めっき層形成工程及びエッチングマスク形成工程の一例を示した図である。めっき層形成工程及びエッチングマスク形成工程においては、リードフレーム15の材料となる金属板10の表面上にめっき層30及びエッチングマスク80が形成される。
まず、リードフレーム15の材料となる金属板10であるが、例えば、銅材又は銅を含む合金からなる金属板10が用いられてよい。金属板10が用意されたら、金属板10の表面上に所定領域にめっき層30が形成される。めっき層30は、上述のように、半導体素子40が搭載される領域や、ボンディングワイヤ50が接続される領域に形成される。めっき層30は、種々の金属材料から構成されてよいが、例えば、金属板10の表面上にNiめっき層を形成し、Niめっき層上にPdめっき層、更にPdめっき層上にAuめっき層を形成した3層から構成されてもよい。その他、用途に応じて種々のめっき材を用いることができる。
なお、めっき層30の形成においては、めっき用のマスクを用いてめっき処理を行い、所定領域のみにめっき層30を形成してもよい。
めっき層形成工程でめっき層30を形成した後は、めっき層30を含む金属板10の表面上にレジスト層81を形成する。レジスト層81は、用途に応じて種々のレジスト材を用いることができるが、例えば、ドライフィルムレジストを金属板10の表面に貼り付けてレジスト層81を形成してもよい。
レジスト層81は、露光及び現像により、不要部分が除去されることにより、所定のパターンを有するエッチングマスク80に成形される。エッチングマスク80は、残留したレジスト層81と、除去されて開口82となった部分とで、マスクパターンを形成する。なお、レジスト層81がマスクパターンのマスク部、開口82がマスクパターンの開口部を構成する。
開口82は、貫通エッチング加工が施され、貫通エッチング加工用パターン83として形成される領域である。一方、レジスト層81と開口82とを交互に形成し、レジスト層81が縞状をなす、又は島残しのような状態となる部分を、ハーフエッチング加工用パターン84として形成する。開口82とレジスト層81を交互に配置したレジストパターンにより、エッチング液の金属板10との接触が通常の開口82よりも制限され、大きく形成された開口82よりもエッチングレートを小さくし、窪み形状を形成するハーフエッチング加工を行うことができる。なお、かかるハーフエッチング加工用パターン84は、金属板10の表面10a側にのみ形成される。よって、表面10a側には、大きな開口82を含む貫通エッチング加工用パターン83と、細いパターンのレジスト層81と小さな開口82とが交互に縞状又は島残し状に形成されたハーフエッチング加工用パターン84の双方が形成される。
一方、金属板10の裏面10b側には、大きな開口82を有する貫通エッチング加工用パターン83のみが形成される。
図3(b)は、エッチング工程及びエッチングマスク変形工程の一例を示した図である。エッチング工程においては、湿式のエッチング処理が行われ、貫通エッチングパターン13及び凹部14が形成される。エッチング処理は、エッチングマスク80に両面が覆われた金属板10にエッチング液が供給され、金属板10が両面からエッチング処理される。同じ時間エッチング液が供給された場合、大きな開口82が形成された貫通エッチング加工用パターン83の領域には貫通穴が形成されて貫通エッチングパターン13が形成され。小さなレジスト層81と開口82が交互に形成されたハーフエッチング加工用パターン84では、窪み形状の凹部14が形成される。なお、貫通エッチングパターン13の形成により、半導体素子搭載部11と端子部12が分離形成され、金属板10はリードフレーム15の形状に成形される。
なお、エッチング液は、金属板10の材料に応じて、適切に金属板10を食刻できるエッチング液が用いられてよく、例えば、金属板10が銅材の場合。塩化第二鉄液を用いてもよい。また、エッチング処理は、エッチングマスク80で覆われた金属板10の両面にスプレーでエッチング液を所定時間噴射供給するスプレーエッチングにより行われてもよいし、エッチングマスク80で覆われた金属板10をエッチング液に所定時間浸漬させる浸漬式エッチングにより行ってもよい。エッチング方法は、用途に応じて種々の方法を採用することができる。
エッチング処理が終了した後、ハーフエッチング加工用パターン84にあるレジスト層81(マスク部)が除去され、ハーフエッチング加工用パターン84は、粗化処理用の開口82に変形される。これにより、エッチングマスク80は、粗化処理用のマスク80aに変形され、凹部14の窪み形状部分の表面全体に粗化処理を施すことが可能となる。
図3(c)は、粗化処理工程の一例を示した図である。粗化処理工程においては、変形された粗化処理用のマスク80aに覆われたリードフレーム15の形状を有する金属板10(以下、「リードフレーム15」と呼ぶ。)の表面に粗化処理液が供給され、マスク80で覆われていない領域が粗化処理される。粗化処理液は、リードフレーム15を粗化処理可能な種々の溶液が用いられてよい。また、粗化処理液の供給は、例えばスプレー噴射により行ってもよいし、マスク80aで覆われたリードフレーム15を粗化処理液に浸漬させて行ってもよい。かかる粗化処理により、半導体素子搭載部11の側面11a、端子部12の側面12c及び凹部14の表面に粗化処理層20が形成される。
図3(d)は、マスク除去工程の一例を示した図である。マスク除去工程においては、粗化処理用のマスク80aが剥離除去される。マスク80aの除去は、例えば、剥離溶液にリードフレーム15を浸漬させ、マスク80aを剥離除去してもよい。剥離溶液は、種々のものを用いてよいが、例えば、水酸化ナトリウム溶液を用いてもよい。
このようにして、リードフレーム15が製造される。なお、図3の例においては、最初にめっき層30を形成し、その後にリードフレーム15の形状を形成したが、先にリードフレーム15の形状を形成し、最後にめっき層を形成してもよい。この場合には、図3(a)において、めっき層30を形成する工程を行わず、エッチングマスク80を形成する工程のみを行う。そして、図3(d)までの工程を終了した後、めっき層30を形成すればよい。その際、形成したリードフレーム15の全面にめっき層30を形成することも可能であるし、めっきマスクを用いてめっき層30が必要な所定領域にのみめっき層30を形成することも可能である。
本実施形態に係るリードフレームの製造方法によれば、粗化処理の影響を与えることなくめっき層30を形成するとともに、樹脂60との接触面に凹部14及び粗化処理層20を形成し、樹脂60との接合性及び密着性を向上させることができる。しかも、この製造方法は、新たな工程を追加すること無く簡素な工程のみで実現することができ、コストアップすること無く良好な密着性を有するリードフレームを製造することができる。
次に、本発明の実施形態に係るリードフレームの製造方法を実施した実施例について説明する。
金属板として厚さが0.2mmの銅材を用いて、両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社:AQ−2058)を貼り付け、レジスト層を形成した。
次に、めっきを形成するためのパターンが形成された上面側用と裏面側用のガラスマスクを用いて、露光・現像を行うことで、めっきを形成する部分のレジストを除去して部分的に金属板表面を露出させためっきマスクを形成した。
そしてめっき加工を行なって金属板表面の露出部分にめっき層を形成した。本実施例では、金属板側から順に、設定値1.0μmのNiめっき、設定値0.05μmのPdめっき、設定値0.02μmのAuめっきを施して、3層のめっき層を形成した。
次に、金属板の両面に形成されているめっきマスクを3%の水酸化ナトリウム水溶液により剥離し、更に3%の硫酸による洗浄処理も行なった。
そして、めっきが形成された金属板の両面にドライフィルムレジスト(旭化成イーマテリアルズ株式会社:AQ−4096)を再び貼り付け、レジスト層を形成し、リードフレームの形状とハーフエッチング処理用のパターンが形成されたガラスマスクを用いて両面を露光し現像を行って形成しためっきを覆うエッチングマスクを形成した。この時ハーフエッチングが行われる部位は、貫通エッチングと同じ量のエッチング液は不要であり、エッチング液量をコントロールするために独立した島残しの様な状態のマスクとして形成した。
そして、塩化第二鉄液を用いてスプレーエッチング加工を行い、リードフレームの形成を行った。このエッチング加工は、液温70℃、比重1.47の塩化第二鉄液を用い、搖動するスプレーノズルによって0.3MPaの設定圧力で噴射させ、約160秒間の処理を行なった。このエッチング加工によりエッチングマスクは、新たな粗化処理用マスクとなった。
次にエッチング溶解面に付着した銅結晶をスプレー噴射による塩酸洗浄にて除去した後、粗化処理液(メック株式会社:CZ8100)にてスプレー噴射による粗化処理を行った。この粗化処理液は液温35℃、比重1.145、銅濃度35g/Lに調液し、スプレー噴射にて20秒の粗化処理を行った。粗化面の表面粗さはSRa0.2〜0.4となった。
次に粗化面に付着した粗化処理液の残渣物をスプレー噴射による塩酸洗浄にて除去し、その後、水酸化ナトリウム水溶液を用いて粗化処理用マスクを剥離した。その後、硫酸による酸処理を行い、表面を乾燥させることによりエッチング溶解面が部分的に粗化されたリードフレームが完成した。
なお、上述のように、本実施例は、めっきを形成した後にリードフレーム形状を形成した例であるが、先にリードフレームを形成する場合は、めっきマスクの形成工程とめっき工程とめっきマスクの除去工程を使用せずエッチングマスクの形成工程からスタートすることで可能である。そして形成したリードフレームの全面にめっきを形成することも可能であり、めっきマスクを用いて必要な部位にめっきを形成することも可能である。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
10 金属板
11 半導体素子搭載部
12 端子部
11a、12a 表面
11b、12b 裏面
11c、12c 側面
13 貫通パターン
14 凹部
15 リードフレーム
20 粗化処理層
30 めっき層
40 半導体素子
50 ボンディングワイヤ
60 樹脂
70 半導体パッケージ
80、80a マスク
81 レジスト層
82 開口
83 貫通エッチング加工用パターン
84 ハーフエッチング加工用パターン

Claims (12)

  1. ハーフエッチング加工により形成された凹部を有するとともに、部分的に表面が粗化処理されたリードフレームの製造方法であって、
    ハーフエッチング加工用パターンと貫通エッチング加工用パターンとを有するマスクを用いて金属板をエッチングし、該金属板に前記凹部と貫通パターンを形成するエッチング工程と、
    前記ハーフエッチング加工用パターンを粗化処理用の開口に変形するマスク変形工程と、
    前記ハーフエッチング加工用パターンが前記粗化処理用の開口に変形された前記マスクを用いて前記金属板を粗化処理する粗化処理工程と、を有するリードフレームの製造方法。
  2. 前記ハーフエッチング加工用パターンは、前記凹部を覆う領域内に開口部とマスク部とが交互に形成されたパターンを有する請求項1に記載のリードフレームの製造方法。
  3. 前記貫通エッチング加工用パターンは、前記リードフレームの外形に対応したパターンである請求項1又は2に記載のリードフレームの製造方法。
  4. 前記ハーフエッチング加工用パターンと貫通エッチング加工用の開口とを有するマスクは、前記金属板の一方の面にのみ用いられる請求項1乃至3のいずれか一項に記載のリードフレームの製造方法。
  5. 前記金属板の他方の面には、前記貫通エッチング加工用パターンを有するとともに前記ハーフエッチング加工用パターンを有しない第2のマスクが用いられ、
    前記エッチング工程における前記金属板のエッチングは、前記金属板の両面から同時に行われる請求項4に記載のリードフレームの製造方法。
  6. 前記金属板を粗化処理する工程は、前記マスクで覆われた前記金属板に粗化処理液を供給することにより行われる請求項1乃至5のいずれか一項に記載のリードフレームの製造方法。
  7. 前記粗化処理工程の後に、前記マスクを除去するマスク除去工程を更に有する請求項1乃至6のいずれか一項に記載のリードフレームの製造方法。
  8. 前記エッチング工程の前に、前記金属板の所定領域にめっき層を形成するめっき工程を更に有する請求項1乃至7のいずれか一項に記載のリードフレームの製造方法。
  9. 前記マスク除去工程の後に、前記金属板の所定領域にめっき層を形成するめっき工程を更に有する請求項7に記載のリードフレームの製造方法。
  10. 前記マスクは、前記金属板の表面に形成されたレジスト層をパターニングすることにより形成される請求項1乃至9のいずれか一項に記載のリードフレームの製造方法。
  11. 前記エッチング工程において形成される貫通パターンにより、半導体素子を搭載可能な半導体素子搭載部と、ワイヤボンディング接続が可能な端子部とが形成され、
    前記凹部は、前記半導体素子搭載部と前記端子部の少なくとも一方に形成される請求項1乃至10のいずれか一項に記載のリードフレームの製造方法。
  12. 前記粗化処理工程は、前記半導体素子搭載部及び前記端子部の側面と、前記凹部の表面とに施される請求項11に記載のリードフレームの製造方法。
JP2014242864A 2014-12-01 2014-12-01 リードフレームの製造方法 Active JP6362111B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014242864A JP6362111B2 (ja) 2014-12-01 2014-12-01 リードフレームの製造方法
TW104138669A TWI600131B (zh) 2014-12-01 2015-11-23 Lead frame manufacturing method
KR1020150169367A KR101773260B1 (ko) 2014-12-01 2015-11-30 리드 프레임의 제조 방법
CN201510859485.4A CN105655259B (zh) 2014-12-01 2015-11-30 引线框的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014242864A JP6362111B2 (ja) 2014-12-01 2014-12-01 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2016105432A true JP2016105432A (ja) 2016-06-09
JP6362111B2 JP6362111B2 (ja) 2018-07-25

Family

ID=56102785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242864A Active JP6362111B2 (ja) 2014-12-01 2014-12-01 リードフレームの製造方法

Country Status (4)

Country Link
JP (1) JP6362111B2 (ja)
KR (1) KR101773260B1 (ja)
CN (1) CN105655259B (ja)
TW (1) TWI600131B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259139B1 (ja) * 2017-03-24 2018-01-10 シチズンファインデバイス株式会社 板状部材、部材、矩形状片、部材製造方法および流体噴射オリフィスプレートの製造方法
WO2018190046A1 (ja) * 2017-04-14 2018-10-18 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール
WO2022113661A1 (ja) * 2020-11-30 2022-06-02 ローム株式会社 半導体装置
JP7413626B1 (ja) 2023-05-02 2024-01-16 長華科技股▲ふん▼有限公司 リードフレーム及びその製造方法
JP7494107B2 (ja) 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202129077A (zh) * 2019-10-11 2021-08-01 日商聯合精密科技股份有限公司 金屬加工部件及其製造方法、具備該金屬加工部件的部件搭載模組
CN113534612B (zh) * 2020-04-17 2023-02-17 中铝洛阳铜加工有限公司 一种检测蚀刻用高精度引线框架材料平整度的快速方法
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347960A (ja) * 1986-08-18 1988-02-29 Toppan Printing Co Ltd 半導体装置用リードフレームの製造方法
JPH059756A (ja) * 1991-07-04 1993-01-19 Kyodo Printing Co Ltd エツチング方法
JPH11126859A (ja) * 1997-10-23 1999-05-11 Toppan Printing Co Ltd リードフレームの製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2002231871A (ja) * 2001-02-06 2002-08-16 Toppan Printing Co Ltd リードフレームの製造方法及びリードフレーム
JP2002280488A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009193997A (ja) * 2008-02-12 2009-08-27 Sumitomo Metal Mining Co Ltd 部分めっきリードフレームの製造方法
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2014187122A (ja) * 2013-03-22 2014-10-02 Toppan Printing Co Ltd Ledパッケージとその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004065660A1 (ja) * 2003-01-17 2004-08-05 Toppan Printing Co., Ltd. 金属フォトエッチング製品及びその製造方法
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP2008187045A (ja) * 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
JP5387374B2 (ja) * 2009-12-04 2014-01-15 住友金属鉱山株式会社 リードフレームの製造方法
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
JP6052734B2 (ja) * 2013-03-18 2016-12-27 Shマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
JP6347960B2 (ja) * 2014-01-29 2018-06-27 Asti株式会社 マイクロニードルユニットと注射装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347960A (ja) * 1986-08-18 1988-02-29 Toppan Printing Co Ltd 半導体装置用リードフレームの製造方法
JPH059756A (ja) * 1991-07-04 1993-01-19 Kyodo Printing Co Ltd エツチング方法
JPH11126859A (ja) * 1997-10-23 1999-05-11 Toppan Printing Co Ltd リードフレームの製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2002231871A (ja) * 2001-02-06 2002-08-16 Toppan Printing Co Ltd リードフレームの製造方法及びリードフレーム
JP2002280488A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2009193997A (ja) * 2008-02-12 2009-08-27 Sumitomo Metal Mining Co Ltd 部分めっきリードフレームの製造方法
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2014187122A (ja) * 2013-03-22 2014-10-02 Toppan Printing Co Ltd Ledパッケージとその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6259139B1 (ja) * 2017-03-24 2018-01-10 シチズンファインデバイス株式会社 板状部材、部材、矩形状片、部材製造方法および流体噴射オリフィスプレートの製造方法
JP2018162692A (ja) * 2017-03-24 2018-10-18 シチズンファインデバイス株式会社 板状部材、部材、矩形状片、部材製造方法および流体噴射オリフィスプレートの製造方法
WO2018190046A1 (ja) * 2017-04-14 2018-10-18 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
JP2018182101A (ja) * 2017-04-14 2018-11-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
US11114368B2 (en) 2017-04-14 2021-09-07 Denso Corporation Base material, mold package, base material manufacturing method, and mold package manufacturing method
DE112018001998B4 (de) 2017-04-14 2022-02-03 Denso Corporation Basismaterial, formpackung, die dasselbe verwendet, basismaterialherstellungsverfahren und formpackungsherstellungsverfahren
JP2020188083A (ja) * 2019-05-13 2020-11-19 ローム株式会社 半導体装置、その製造方法、及びモジュール
US11652040B2 (en) 2019-05-13 2023-05-16 Rohm Co., Ltd. Semiconductor device, method of manufacturing semiconductor device, and module
JP7353794B2 (ja) 2019-05-13 2023-10-02 ローム株式会社 半導体装置、その製造方法、及びモジュール
WO2022113661A1 (ja) * 2020-11-30 2022-06-02 ローム株式会社 半導体装置
JP7494107B2 (ja) 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置
JP7413626B1 (ja) 2023-05-02 2024-01-16 長華科技股▲ふん▼有限公司 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
KR20160065763A (ko) 2016-06-09
TW201631725A (zh) 2016-09-01
KR101773260B1 (ko) 2017-08-31
JP6362111B2 (ja) 2018-07-25
TWI600131B (zh) 2017-09-21
CN105655259A (zh) 2016-06-08
CN105655259B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP6362111B2 (ja) リードフレームの製造方法
TWI408788B (zh) 多列導線架結構及其半導體封裝與製造方法
TW201044441A (en) Substrate for semiconductor element, method of forming the same, and semiconductor device
JP2010087221A (ja) リードフレーム型基板とその製造方法、及び半導体装置
JP2022120854A (ja) 半導体装置用基板および半導体装置
JP4670931B2 (ja) リードフレーム
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP2014187122A (ja) Ledパッケージとその製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2011108818A (ja) リードフレームの製造方法および半導体装置の製造方法
JP2011198977A (ja) 半導体装置の製造方法
JP6214431B2 (ja) Led用リードフレーム
JP5991712B2 (ja) 半導体素子搭載用基板及びその製造方法
JP5299411B2 (ja) リードフレームの製造方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP6998761B2 (ja) リードフレームの製造方法
JP2009076666A (ja) 半導体装置の製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP5846655B2 (ja) 半導体装置の製造方法
JP5098452B2 (ja) 半導体装置の製造方法
JP2018081961A (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
JP6156745B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2012084938A (ja) 半導体装置製造用基板
JP6418601B2 (ja) 半導体素子搭載用基板の製造方法
JP5168998B2 (ja) 半導体装置用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R150 Certificate of patent or registration of utility model

Ref document number: 6362111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350