JPH0621308A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0621308A
JPH0621308A JP5103829A JP10382993A JPH0621308A JP H0621308 A JPH0621308 A JP H0621308A JP 5103829 A JP5103829 A JP 5103829A JP 10382993 A JP10382993 A JP 10382993A JP H0621308 A JPH0621308 A JP H0621308A
Authority
JP
Japan
Prior art keywords
parts
resin
sealing resin
bed frame
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5103829A
Other languages
English (en)
Other versions
JPH0728001B2 (ja
Inventor
Isao Baba
勲 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5103829A priority Critical patent/JPH0728001B2/ja
Publication of JPH0621308A publication Critical patent/JPH0621308A/ja
Publication of JPH0728001B2 publication Critical patent/JPH0728001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】封止樹脂の耐湿性の向上。 【構成】半導体ペレットをマウントするベッドフレーム
1と、このベッドフレームを固定するつりピン3と、前
記ベッドフレームの近傍に設けられるインナリード4
と、前記半導体ペレット及びその付近のベッドフレー
ム、つりピン、インナリードを封止する封止樹脂5とを
具備し、前記つりピン及びインナリードには、前記樹脂
内で終始する膨出部3a,4aが設けられ、該膨出部に
はそれぞれ孔が設けられ、前記つりピンには、前記膨出
部と前記ベッドフレームとの間に蛇行部3aが設けられ
ていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フラットパッケージの
プラスチック品に使用した場合に好適な半導体装置に関
する。
【0002】
【従来の技術】この種の従来製品を図1、図2に示す。
図1(a)は、製品の全体を示す平面図で、ディアルピ
ンタイプのフラットパケージである。同図(b)は同製
品の断面図、図2(a)ベッドフレーム付近の表面の概
略図、同図(b)はベッドフレーム付近の裏面の概略図
である。これら図において1は半導体ペレット2をマウ
ントするベッドフレーム、3はこのベッドフレームを固
定するつりピン、4はベッドフレーム1の近傍に設けら
れるインナリード、5はペレット2およびその付近を封
止する封止樹脂である。また図2(a)においてハッチ
ングを施した部分は、銀もしくは金メッキを施した箇所
を示す。
【0003】上記従来技術の問題点は次の事項である。
(1)フラットパケージ自身耐湿性が悪く、特にヒート
ショック(半田浴槽につける等)後、耐湿性がさらに著
しく悪くなる。(2)ヒートショック後に製品の形が変
化しやすい。
【0004】これらの不良は次のように考えられる。す
なわちヒートショック時の熱により、パッケージ内の各
材料の界面に熱応力が生じる。これは各材料の熱膨張係
数が違うために起きる。この応力は、樹脂5とペレット
2、樹脂5とリードフレーム4の間でとくに大きい。こ
のように生じた応力に対し、樹脂5の耐弾性が弱い場
合、外形変化が起きる。またこの外形変化と同時に、樹
脂とリードフレームの密着性が悪くなり、これらの間に
隙間が生じる。この隙間から、水分と一緒に不純物等が
侵入し、耐湿性を悪化させる。上記のような応力は、パ
ッケージ内に水分を含んでいた場合、増長する傾向にあ
り、その対策としては、パッケージ内に水分を侵入させ
にくくする方法、および樹脂とリードフレームの密着性
を良くさせる方法が考えられる。
【0005】
【発明が解決しようとする課題】本発明は上記実情に鑑
みてなされたもので、従来技術で問題になっていたプラ
スチック製品の耐湿性向上が図れ、またヒートショック
後の製品の外形変化を押さえることができる半導体装置
を提供しようとするものである。
【0006】
【課題を解決するための手段と作用】本発明は、半導体
ペレットをマウントするベッドフレームと、このベッド
フレームを固定するつりピンと、前記ベッドフレームの
近傍に設けられるインナリードと、前記半導体ペレット
及びその付近のベッドフレーム、つりピン、インナリー
ドを封止する封止樹脂とを具備し、前記つりピン及びイ
ンナリードには、前記樹脂内で終始する膨出部が設けら
れ、該膨出部にはそれぞれ孔が設けられ、前記つりピン
には、前記膨出部と前記ベッドフレームとの間に蛇行部
が設けられていることを特徴とする半導体装置である。
【0007】すなわち本発明は、耐湿性の向上に対して
は、パッケージに水分と一緒に不純物が入ると不良の原
因となるため、パケージに水分が入らないようにした。
特に、樹脂とリードフレームの界面から侵入する系に対
し、封止樹脂内で終始する箇所のつりピン、インナリー
ドに膨出部を設け、この膨出部に孔を設け、封止樹脂と
つりピン、インナリードの密着性を高めると共に、つり
ピンを蛇行させ、水分が入らないようにした。また一般
に、ピン状体を介する水分侵入は、ピン状体の封止樹脂
からの出口側で生じやすいので、水分侵入防止の決め手
となる膨出部は、封止樹脂の出口付近に置くようにし
た。
【0008】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図3は同実施例を示すが、これは前記従来例と対応
させた場合の例であるから、対応箇所には同一符号を付
して説明を省略し、特徴とする箇所の説明を行う。
【0009】図3(a)は、表面に半導体ペレットがマ
ウントされるベッドフレーム1付近の表面の概略図、同
図(b)は、ベッドフレーム付近の裏面の概略図であ
る。すなわち本実施例の特徴は、封止樹脂5内で終始す
る箇所のつりピン3、インナリード4にそれぞれ膨出部
3a、4aを設け、この膨出部3a、4aにそれぞれパ
ンチ孔31 、41 を設ける。つりピン3には、膨出部3
aとベッドフレーム1との間に蛇行部32 を設ける。つ
まり膨出部3aは、封止樹脂5内の出口付近に設けられ
る。インナリード4の膨出部4aの配置についても、つ
りピン側と同様である。
【0010】ベッドフレーム1には、図3(a)に示す
ごとくパンチ孔11 を多数設けるか、または図3(b)
に示すごとく、ベッドフレーム1の裏面にわたって多数
の凹部12 を設ける。また樹脂5は、膨出部3a、4a
を含みその孔31 、41 、蛇行部32 、ベッドフレーム
1を含みその孔11 または凹部12 を覆うように封止を
行った。
【0011】上記本発明の構成は、ベッドフレーム1に
直接つながるつりピン3からの水分などの侵入時間を長
くするため、蛇行部32 を設けた。またつりピン3、イ
ンナリード4の膨出部3a、4aにパンチ孔31 、41
を開け、リードフレーム1と樹脂5間の密着性を上げ、
これらの間に隙間を生じにくくした。ここで、膨出部3
a、4aを設けかつこれらにパンチ孔31 、41 を設け
たため、これらの孔の径を大きくできるし、膨出部3
a、4aが存在すること自体で、リードの引っ張り力、
捩れなどの機械的応力に対し、強度が増す利点は大き
い。
【0012】ここで、下記(イ)、(ロ)の構成が奏す
る利点は大きい。 (イ)つりピンおよびインナリードには、封止樹脂内で
終始する、孔の開いた膨出部がある。 (ロ)つりピンには、孔の開いた膨出部が、蛇行部より
封止樹脂の出口側に存在するという位置関係がある。 すなわち上記(イ)の膨出部が封止樹脂内で終始してい
ることは、つりピンは樹脂の出口側で面積が小さいこと
を意味することにより、水分が侵入しにくくなる。また
膨出部が樹脂内で終始していることは、膨出部に設けら
れた孔部分の樹脂が、膨出部と樹脂とのずれを確実に抑
制した上で、膨出部自信にそのストッパ的役割を果たさ
せることにより、これら膨出部、樹脂間の密着性を良く
し、相乗的に水分の侵入を非常に困難にしている。本発
明のこの効果は、インナリードについても言えることで
ある。
【0013】また本発明の構成の上記(ロ)の特徴は、
「つりピンには、膨出部とベッドフレームとの間に蛇行
部が設けられている」旨の記載からも分かるごとく、孔
の開いた膨出部が、封止樹脂内において、つりピンの蛇
行部よりも封止樹脂の出口側に存在するという位置関係
を有していることである。
【0014】すなわち一般に、本発明のごとき樹脂封止
型半導体装置では、ピン状体を介する水分侵入は、封止
樹脂の出口側で極めて生じやすく、このことから始まる
ので、この部分で食い止めるのがベターである。つまり
水分侵入防止効果は、ピン状体の封止樹脂の出口側の構
成に大きく依存するのである。しかるに本発明によれ
ば、つりピンの封止樹脂からの露出面積を小さくした上
で、上記(イ)の構成でもって、封止樹脂の出口側で、
水分の侵入を食い止めてしまうのである。そして、万一
水分の侵入があったなら、蛇行部で距離をかせぎ、これ
につながるベッドフレームへの水分の侵入を防止すると
いう優れた構成である。
【0015】
【発明の効果】以上説明したごとく本発明によれば、内
部に水分を侵入させにくくし、かつ樹脂とリードフレー
ム間の密着性(これら両者間の相対的動きを妨げる方向
の密着性)を良くしたため、耐湿性の向上、およびヒー
トショック後の外形変形を押さえることが可能となり、
したがって樹脂とリードフレーム間の固着性が増し、装
置自体の機械的強度が増大した半導体装置が提供できる
ものである。
【図面の簡単な説明】
【図1】図1(a)は従来装置の全体的平面図、図1
(b)は従来装置の断面図。
【図2】図2(a)は従来装置の一部を示す表面図、図
2(b)は従来装置の一部を示す裏面図。
【図3】図3(a)は本発明の一実施例の要部を示す平
面図、図3(b)は本発明の他の実施例の要部を示す裏
面図。
【符号の説明】
1…ベッドフレーム、2…ペレット、3…つりピン、4
…インナリード、3a、4a…膨出部、11 、31 、4
1 …パンチ孔、12 …凹部、32 …蛇行部、5…封止樹
脂。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体ペレットをマウントするベッドフレ
    ームと、このベッドフレームを固定するつりピンと、前
    記ベッドフレームの近傍に設けられるインナリードと、
    前記半導体ペレット及びその付近のベッドフレーム、つ
    りピン、インナリードを封止する封止樹脂とを具備し、
    前記つりピン及びインナリードには、前記樹脂内で終始
    する膨出部が設けられ、該膨出部にはそれぞれ孔が設け
    られ、前記つりピンには、前記膨出部と前記ベッドフレ
    ームとの間に蛇行部が設けられていることを特徴とする
    半導体装置。
JP5103829A 1993-04-30 1993-04-30 半導体装置 Expired - Lifetime JPH0728001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5103829A JPH0728001B2 (ja) 1993-04-30 1993-04-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5103829A JPH0728001B2 (ja) 1993-04-30 1993-04-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP58230764A Division JPS60123046A (ja) 1983-12-07 1983-12-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH0621308A true JPH0621308A (ja) 1994-01-28
JPH0728001B2 JPH0728001B2 (ja) 1995-03-29

Family

ID=14364316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5103829A Expired - Lifetime JPH0728001B2 (ja) 1993-04-30 1993-04-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0728001B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
CN111668107A (zh) * 2012-12-06 2020-09-15 美格纳半导体有限公司 多芯片封装及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
CN111668107A (zh) * 2012-12-06 2020-09-15 美格纳半导体有限公司 多芯片封装及其制造方法

Also Published As

Publication number Publication date
JPH0728001B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US5233222A (en) Semiconductor device having window-frame flag with tapered edge in opening
US5521428A (en) Flagless semiconductor device
KR960009136A (ko) 반도체 패키지 및 그 제조방법
JPH0621308A (ja) 半導体装置
JPH0433136B2 (ja)
JPS63296252A (ja) 樹脂封止型半導体装置
JPS60195955A (ja) 半導体装置
JPS60261161A (ja) 半導体装置
EP0807972B1 (en) Semiconductor device and method of its fabrication
JPS61237458A (ja) 樹脂封止型半導体装置
JPS5842246A (ja) 半導体装置
JPS6199360A (ja) 半導体装置
JPS62134949A (ja) 半導体装置
JP2542274Y2 (ja) 半導体装置
JP2664232B2 (ja) 樹脂封止型半導体装置
JPS61218150A (ja) 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
KR950034719A (ko) 리드 프레임 및 이 리드 프레임을 포함한 패키지 디바이스 제조 방법
JPS59169161A (ja) 半導体装置
JPH01154545A (ja) 樹脂封止型半導体装置
JPH0228353A (ja) 樹脂封止型半導体装置
JPH0327558A (ja) 半導体装置搭載用リードフレーム
JPS61245556A (ja) リ−ドフレ−ム
KR200295664Y1 (ko) 적층형반도체패키지
JPH036050A (ja) リードフレーム
JPS61112360A (ja) 半導体装置