JP2012164863A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012164863A JP2012164863A JP2011024851A JP2011024851A JP2012164863A JP 2012164863 A JP2012164863 A JP 2012164863A JP 2011024851 A JP2011024851 A JP 2011024851A JP 2011024851 A JP2011024851 A JP 2011024851A JP 2012164863 A JP2012164863 A JP 2012164863A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- terminals
- semiconductor device
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 より小型化を図りやすい半導体装置の製造方法および半導体装置を提供すること。
【解決手段】 本発明によって提供される半導体装置A4は、複数の端子41,42と、第1の半導体チップ21と、第1の半導体チップ21に設置される第2の半導体チップ22と、第1の半導体チップ21、第2の半導体チップ22、および複数の端子41,42を覆う封止樹脂1と、を備えている。複数の端子41,42は、第1の半導体チップ21と接続された第1の端子41と、第2の半導体チップ22と接続された第2の端子42とを含んでいる。複数の端子41,42の厚み方向における底面41a,42aは封止樹脂1から露出している。
【選択図】 図12
【解決手段】 本発明によって提供される半導体装置A4は、複数の端子41,42と、第1の半導体チップ21と、第1の半導体チップ21に設置される第2の半導体チップ22と、第1の半導体チップ21、第2の半導体チップ22、および複数の端子41,42を覆う封止樹脂1と、を備えている。複数の端子41,42は、第1の半導体チップ21と接続された第1の端子41と、第2の半導体チップ22と接続された第2の端子42とを含んでいる。複数の端子41,42の厚み方向における底面41a,42aは封止樹脂1から露出している。
【選択図】 図12
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
従来より、SON(Small Outline Non-leaded Package)、QFN(Quad Flat Non Leaded Package)と称されるパッケージ形態とされた半導体装置が広く製造されている。図29にはQFN型の半導体装置の一例を断面図で示している(特許文献1参照)。図29に示す半導体装置Xは、樹脂ケース91と、基台リード92と、半導体チップ93と、リード端子94と、接続ワイヤ95とを備えている。半導体チップ93は基台リード92に固定されており、接続ワイヤ95を介してリード端子94と接続されている。このような半導体装置Xは、リードフレームを用いて製造される。リードフレームは0.2mm程度の厚みの金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。
リードフレームを用いて半導体装置Xを製造する際には、基台リード92に半導体チップ93を設置し、半導体チップ93とリード端子94とを接続ワイヤ95で接続した後にリードフレームを樹脂ケース91で覆う。その後に、不要なリードフレーム部分を切断して除去する。
各種電子機器の小型化に伴い、半導体装置Xの小型化および高機能化が求められている。小型化の一つの方法として、半導体装置Xの厚みを減らすことが考えられる。半導体装置Xの薄型化を図る上で、基台リード92およびリード端子94の厚みは不利な要素となっている。このため、リードフレームを用いずにパッケージ形態の半導体装置を製造することが提案されている。たとえば、金属製の基台上にメッキにより端子を形成し、後に基台をエッチングにより除去する手法が知られている。
しかしながら、リードフレームを用いず、上述のようにメッキにより端子を形成した場合、端子の厚みは20μm程度となり、樹脂ケースから脱落しやすくなる可能性がある。リードフレームを用いずに半導体装置を製造する上で、端子の引き抜き強度の確保が課題となっている。
本発明は、上記した事情のもとで考え出されたものであって、より小型化を図りやすい半導体装置の製造方法および半導体装置を提供することをその課題とする。
本発明の第1の側面によって提供される半導体装置は、複数の端子と、第1の半導体チップと、上記第1の半導体チップに設置される第2の半導体チップと、上記第1の半導体チップ、上記第2の半導体チップ、および上記複数の端子を覆う封止樹脂と、を備えており、上記複数の端子は、上記第1の半導体チップと接続された第1の端子と、上記第2の半導体チップと接続された第2の端子とを含んでおり、上記複数の端子の厚み方向における一方の面は上記封止樹脂から露出していることを特徴とする。
好ましい実施の形態では、上記第1の半導体チップの上記厚み方向における一方の面を支持する支持部材を備えており、上記支持部材の上記厚み方向における一方の面は上記封止樹脂から露出している。
たとえば、上記支持部材は銀製である。
好ましい実施の形態では、上記第1の半導体チップは、上記厚み方向における他方の面に第1の電極端子を有しており、上記第1の電極端子と上記第1の端子とを接続する第1のワイヤを備えている。
好ましくは、上記第1の端子は、上記封止樹脂が充填される開口部を有している。
別の好ましい実施の形態では、上記第1の端子は、上記厚み方向視において上記第1の半導体チップと重なる位置に配置されており、上記第1の半導体チップは、上記厚み方向における一方側の端面に第1の電極端子を有しており、上記第1の電極端子と上記第1の端子とを接続する導電接続部材を備えている。
たとえば、上記導電性接着部材は、はんだバンプである。
より好ましい実施の形態では、上記第2の半導体チップの上記厚み方向における一方の面は、上記第1の半導体チップに固定されており、上記第2の半導体チップは、上記厚み方向における他方の面に第2の電極端子を備えており、上記第2の電極端子と上記第2の端子とを接続する第2のワイヤを備えている。
より好ましい実施の形態では、上記第2の半導体チップと、上記第1の半導体チップとを接合する固定部材を備えている。
たとえば、上記固定部材は、DAFテープである。
より好ましくは上記第2の端子は、上記封止樹脂が充填される開口部を有している。
本発明の第2の側面によって提供される半導体装置の製造方法は、基台に複数の端子を形成する工程と、上記基台に第1の半導体チップを設置する工程と、上記第1の半導体チップに第2の半導体チップを設置する工程と、上記第1の半導体チップ、上記第2の半導体チップおよび上記複数の端子を樹脂で封止する工程と、上記基台を除去する工程と、を備えていることを特徴とする。
好ましくは、上記基台に複数の端子を形成する工程は、上記基台に無電解メッキ処理を施す工程を含んでいる。
好ましい実施の形態では、上記第1の半導体チップは、上記複数の端子の厚み方向において上記基台から遠い方の端面に第1の電極端子を有しており、上記基台に第1の半導体チップを設置する工程は、上記第1の半導体チップの上記厚み方向における上記基台に近い方の端面を、接着部材を介して上記基台に接着する工程と、上記第1の電極端子と、上記複数の端子のいずれかとを第1のワイヤで接続する工程とを含んでいる。
たとえば、上記接着部材は銀ペーストである。
好ましい実施の形態では、上記基台に上記複数の端子を形成する工程は、上記複数の端子に上記基台の厚み方向視において上記基台を露出させる開口部を形成する工程を含んでいる。
別の好ましい実施の形態では、上記第1の半導体チップは、上記複数の端子の厚み方向において上記基台に近い方の端面に第1の電極端子を有しており、上記基台に第1の半導体チップを設置する工程は、上記第1の電極端子と上記複数の端子のいずれかを導電接続部材で接続する工程を含んでいる。
たとえば、上記導電接続部材は、はんだバンプである。
上述の別の好ましい実施形態においては、好ましい実施の形態では、上記基台に複数の端子を形成する工程では、上記複数の端子を格子状に形成することがある。
より好ましい実施の形態では、上記第2の半導体チップは、上記複数の端子の厚み方向において上記基台から遠い方の端面に第2の電極端子を有しており、上記第2の電極端子と上記複数の端子のいずれかとを第2のワイヤで接続する工程を備えている。
より好ましい実施の形態では、上記第1の半導体チップに上記第2の半導体チップを設置する工程では、上記複数の端子の厚み方向における上記第1の半導体チップの上記基台から遠い方の端面と、上記第2の半導体チップの上記基台に近い方の端面とを固定部材で接合する。
たとえば、上記固定部材はDAFテープである。
このような製造方法によれば、複数の半導体チップを内蔵する半導体装置を円滑に製造することができる。半導体装置は電子回路に組み込まれて使用される。上述したような複数の半導体チップを積層した構造は、電子回路上の単位面積あたりの半導体チップの個数を増やす上で好ましいものである。さらに、従来の説明で示した半導体装置Xにおけるリードに相当する基台を除去する工程を有しているため、上述した製造方法を用いた半導体装置は厚みの増加を抑制することができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図3は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、封止樹脂1と、半導体チップ2と、支持部材3と、10個の端子4と、10本のワイヤ5とを備えている。なお、封止樹脂1はたとえば黒色であり、外部から内部を見ることはできないが、説明の便宜上、図1においては封止樹脂1の内部を示している。また、以下の説明で使用するx,y,z方向は互いに直交する方向であり、z方向を封止樹脂1、半導体チップ2、支持部材3、および端子4の厚み方向とする。以下において、z方向における図2中下側を底側とし、図2中上側を表側とする。
封止樹脂1は、半導体チップ2および各ワイヤ5を完全に覆い、支持部材3の底面3aおよび各端子4の底面4aを露出させるように支持部材3および各端子4を覆っている。封止樹脂1は、たとえばエポキシ樹脂からなり、図1に示すx方向に長く延びる直方体状に形成されている。一例として、封止樹脂1のx方向寸法は2.10mmであり、y方向寸法は1.60mmであり、z方向寸法は0.35〜0.4mmである。これらの寸法は、半導体チップ2の大きさに応じて適宜変更され得るものである。
半導体チップ2は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。半導体チップ2の底面2aは支持部材3に固定されている。半導体チップ2の表面2bには10個の電極端子201が設けられている。10個の電極端子201は、z方向視において矩形状に配置されている。各電極端子201は、半導体チップ2内の微細回路に接続されている。半導体チップ2は、たとえば電子回路に組み込まれて使用される。その際、各電極端子201を電子回路内の配線と接続することより、半導体チップ2はその機能を発揮する。なお、電極端子201の個数は半導体チップ2の機能に応じて適宜変更され得るものである。
支持部材3は、たとえば銀製であり、図1および図3に示すように、z方向視略矩形状であり、半導体装置A1のx,y方向における中央に配置されている。さらに、図2に示すように、支持部材3の底面3aは封止樹脂1の底面1aとz方向において同一の位置にある。
10個の端子4は、図1に示すように、半導体チップ2を囲む矩形状に配置されている。各端子4はz方向視矩形状に形成されており、金製のワイヤ5によって各電極端子201に接続されている。ワイヤ5を設置する際に不当な接触が生じるのを防ぐために、端子4同士はたとえば0.50mm程度離間している。このような間隔を確保するために、y方向における中央に配置された1対の端子4は、x方向に長く延びるように配置され、その他の端子4はy方向に長く延びるように配置されている。各端子4の長手方向における長さは、たとえば0.35mmである。なお、端子4の個数は半導体チップ2の電極端子201の個数に応じたものであり、半導体チップ2の機能に応じて適宜変更され得るものである。
図2では簡略化のために省略しているが、各端子4は、たとえば無電解メッキにより積層された複数の金属層により構成されている。各端子4を構成する複数の金属層の例としては好ましいのは、金層、ニッケル層、パラジウム層である。この際、底面4a側に金層が、中央にニッケル層が、表面4b側にパラジウム層が配置される。このような各端子4の厚みは、たとえば0.015mmとなる。
各端子4には開口部401が設けられている。図1に示す例では、開口部401は、z方向視円形であり、z方向に貫通するように形成されている。各開口部401には封止樹脂1が充填されている。開口部401の直径は0.06〜0.07mm程度である。図1に示すように、各端子4において開口部401は、各端子4の長手方向において半導体チップ2により近い方の端部付近に形成されている。
各端子4は、ワイヤ5が接続されるパッド部402を備えている。パッド部402は、各端子4の長手方向において半導体チップ2から遠い方の端部を含む領域である。各パッド部402の各端子4の長手方向における長さは、たとえば0.21mmである。パッド部402の長さはワイヤ5を適切に配置する上で望ましい長さが選択される。上述の開口部401は、ワイヤ5の配置を妨げないようにパッド部402よりも各端子4の長手方向において半導体チップ2に近い位置に配置される。なお、パッド部402を半導体チップ2から比較的遠い位置に設定するのは、その方がワイヤ5を設置し易いからである。
次に、半導体装置A1の製造方法の一例について、図4〜図8を参照しつつ以下に説明する。
半導体装置A1の製造には基台6を用いる。基台6は、たとえばz方向における厚みは0.125mm程度の銅板である。基台6はz方向視において多数の半導体装置A1を含むような矩形状である。
半導体装置A1を製造する際には、まず基台6を用意し、基台6の表面に端子4を形成する工程を行う。端子4を形成する工程では、たとえば無電解メッキ処理により基台6の表面全体に金属メッキ層を形成する。その後に金属メッキ層をエッチングにより所望の形状とする。このようにすることで、図4に示すように多数の端子4を基台6上に形成することができる。
次に、半導体チップ2を基台6に設置する工程を行う。図5には基台6に半導体チップ2を設置した状態を示している。この工程では、まず、半導体チップ2の底面に銀ペーストからなる接着材料を付着させる工程を行う。次に、図5に示すように、各端子4に囲まれた領域に半導体チップ2を設置する工程を行う。上記接着材料が硬化したものが支持部材3となる。
次に、半導体チップ2と各端子4とをワイヤ5で接続する工程を行う。図6にはワイヤ5を接続した後の状態を示している。図6に示すように、各半導体チップ2には10個の電極端子201が設けられている。この工程では、各電極端子201と各端子4のパッド部402との間をワイヤ5で接続する。この工程は、たとえば市販されているワイヤボンディング用キャピラリを用いて行うことができる。
次に、封止樹脂1を形成する工程を行う。図7には封止樹脂1を形成した後の状態を示している。この工程は、たとえばトランスファモールド法により行うことができる。この方法では、基台6を金型に設置し、金型内に液化したエポキシ樹脂を流し込む処理が行われる。このとき、液化したエポキシ樹脂は開口部401にも流れ込む。
次に、基台6を除去する工程を行う。図8には基台6を除去した後の状態を示している。基台6を除去する工程は、基台6を底面側からエッチングすることにより行われる。なお、エッチング処理は、機械的に研磨することで行ってもよく、銅を融解させる液剤を用いて行ってもよい。この工程により、図8に示すように、支持部材3の底面3aおよび各端子4の底面4aが封止樹脂1の底面1a側に露出する。
図8に示す状態において、封止樹脂1はz方向視において基台6と同じサイズである。図8の封止樹脂1を切断することで、図1に示す半導体装置A1を得ることができる。
次に、半導体装置A1およびその製造方法の作用について説明する。
各端子4はメッキ処理により基台6の表面に形成されているため、各端子4の厚みは、従来の説明で示した半導体装置Xの端子94の厚みと比べて薄いものとなる。上述した製造方法は、薄型化を図る上で好ましい構成を備えている。
本実施形態では、各端子4に開口部401が設けられており、開口部401には封止樹脂1が充填されており、開口部401を設けない場合に比べて各端子4と封止樹脂1とが接触する面積は大きくなっている。このため、各端子4と封止樹脂1との間に働く摩擦力が大きくなっており、各端子4は封止樹脂1から脱落しにくくなっている。従って、半導体装置A1の構成によれば、各端子4を薄くすることで生じる問題を解消し、信頼性の向上を図ることができる。
本実施形態においては、半導体チップ2を搭載する支持部材3の底面3aが封止樹脂1から露出している。さらに、支持部材3は銀製であり、熱伝導性に優れている。従って、半導体チップ2が駆動時に発する熱は支持部材3を通じて半導体装置A1の外部に速やかに放出される。
図9〜図28は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図9は、本発明の第2実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、各端子4の開口部401の形状が半導体装置A1のものとは異なっており、その他の構成は半導体装置A1と同様となっている。
図9に示すように、本実施形態における開口部401は、z方向視矩形状であり、各端子4の長辺から短手方向に凹むように形成されている。図9に示す例では、y方向における中央の端子4には開口部401がy方向における両側に設けられている。これは中央の端子4は、他の端子4と比べて幅を確保しやすいためである。十分な幅を確保できる場合には、他の端子4の両側に開口部401を設けてもよい。
図10は、本発明の第3実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、各端子4および開口部401の形状が半導体装置A1のものとは異なっており、その他の構成は半導体装置A1と同様となっている。
なお、図10に示す開口部401の形状は一例である。本実施形態における開口部401は各端子4の端縁から内方へ凹む形状であればよく、z方向視形状はどのようなものでもよい。また、図10に示す例では、開口部401は各端子4の短辺から長手方向に凹んでいるが、長辺から短手方向に凹む形状であってもよい。
本実施形態における各端子4は、図10に示すように、長手方向において半導体チップ2から遠ざかるにつれて短手方向の幅が短くなる形状となっている。各開口部401は、各端子4の長手方向における半導体チップ2に近いほうの端縁から長手方向に凹むように形成されている。
本実施形態によれば、開口部401を比較的大きなものにすることができる。このことは、各端子4と封止樹脂1との接触面積を増やす上で好ましい構成である。
図11および図12は、本発明の第4実施形態に基づく半導体装置を示している。本実施形態の半導体装置A4は、封止樹脂1、2つの半導体チップ21,22、支持部材31、固定部材32、32個の端子41、36個の端子42、32本のワイヤ51、および36本のワイヤ52を備えている。
封止樹脂1は、半導体チップ21,22、固定部材32および各ワイヤ51,52を完全に覆い、支持部材31の底面31aおよび各端子41,42の底面41a,42aを露出させるように支持部材31および各端子41,42を覆っている。封止樹脂1は、たとえばエポキシ樹脂からなり、z方向視正方形状に形成されている。
半導体チップ21は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。半導体チップ21の底面21aは支持部材31に固定されている。半導体チップ21の表面21bには32個の電極端子211が設けられている。32個の電極端子211は、z方向視において矩形状に配置されている。各電極端子211は、半導体チップ21内の微細回路に接続されている。半導体チップ21は、たとえば電子回路に組み込まれて使用される。その際、各電極端子211を電子回路内の配線と接続することより、半導体チップ21はその機能を発揮する。なお、電極端子211の個数は半導体チップ21の機能に応じて適宜変更され得るものである。
支持部材31は、たとえば銀ペーストにより形成されている。図11に示すように、支持部材31は、z方向視略矩形状であり、半導体装置A4のx,y方向における中央に配置されている。さらに、図12に示すように、支持部材31の底面31aは封止樹脂1の底面1aとz方向において同一の位置にある。
半導体チップ22は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。半導体チップ22は半導体チップ21と比較してz方向視におけるサイズが小さなものである。半導体チップ22の底面22aは固定部材32を介して半導体チップ21の表面21bに固定されている。半導体チップ22の表面22bには36個の電極端子221が設けられている。36個の電極端子221は、z方向視において矩形状に配置されている。各電極端子221は、半導体チップ22内の微細回路に接続されている。半導体チップ22は、半導体チップ21とともに電子回路に組み込まれて使用される。その際、各電極端子221を電子回路内の配線と接続することより、半導体チップ22はその機能を発揮する。なお、電極端子221の個数は半導体チップ22の機能に応じて適宜変更され得るものである。
固定部材32は、たとえば、ダイアタッチフィルムテープ(以下、DAFテープ)である。図11に示すように、固定部材32は、z方向視略矩形状であり、32個の電極端子211が成す矩形枠の内側に配置されている。
32個の端子41は、図11に示すように半導体チップ21,22を囲む枠状に配置されている。図11に示す例では、32個の端子41は8個の端子41からなる4つの列に分けられている。4つの列のうちの2つの列では8個の端子41はx方向に沿って配列されており、他の2つの列ではy方向に沿って配列されている。各端子41は、z方向視長矩形状であり、上記の配列方向は各端子41の短手方向となっている。各端子41は、上述した半導体装置A1における各端子4と同様に、開口部401と、パッド部402とを有している。各端子41の各パッド部402は金製のワイヤ51によって各電極端子211に接続されている。端子41の個数は半導体チップ21の電極端子211の個数に応じたものであり、半導体チップ21の機能に応じて適宜変更され得るものである。ワイヤ51は、本発明における第1のワイヤに相当する。
36個の端子42は、図11に示すように、32個の端子41が作る枠を囲む枠状に配置されている。図11に示す例では、36個の端子42は9個の端子42からなる4つの列に分けられている。4つの列のうちの2つの列では9個の端子42はx方向に沿って配列されており、他の2つの列ではy方向に沿って配列されている。各端子42は、z方向視長矩形状であり、上記の配列方向は各端子42の短手方向となっている。各端子42は、上述した半導体装置A1における各端子4と同様に、開口部401と、パッド部402とを有している。各端子42の各パッド部402は金製のワイヤ52によって各電極端子221に接続されている。端子42の個数は半導体チップ22の電極端子221の個数に応じたものであり、半導体チップ22の機能に応じて適宜変更され得るものである。ワイヤ52は、本発明における第2のワイヤに相当する。
図12では簡略化のために省略しているが、各端子41,42は、半導体装置A1における端子4と同様に複数の金属層により構成されている。このような各端子41,42の厚みは、たとえば0.015mmとなる。
次に、半導体装置A4の製造方法の一例について、図13〜図17を参照しつつ以下に説明する。
半導体装置A4を製造する際にも、半導体装置A1の場合と同様に基台6を用いる。
半導体装置A4を製造する際には、まず基台6を用意し、基台6の表面に端子41,42を形成する工程を行う。図13には、端子41,42が形成された状態を示している。この工程は、半導体装置A1の端子4を形成する場合と同様に無電解メッキ処理を行い、その後に開口部401を形成することで行うことができる。本工程では、端子41,42を露出させる被覆部材を基台6に設置する。
次に、半導体チップ21を基台6に設置する工程を行う。図14には基台6に半導体チップ21を設置した状態を示している。この工程では、まず、半導体チップ21の底面に銀ペーストからなる接着材料を付着させる工程を行う。次に、図14に示すように、各端子41に囲まれた領域に半導体チップ21を設置する。上記接着材料が硬化したものが支持部材31となる。
次に、半導体チップ22を半導体チップ21に設置する工程を行う。図15には半導体チップ21に半導体チップ22を設置した状態を示している。この工程では、まず、半導体チップ22の底面にDAFテープを貼り付ける工程を行う。次に、図15に示すように、各電極端子211に囲まれた領域に半導体チップ22を設置する。上記DAFテープが固定部材32となる。
次に、半導体チップ21と各端子41とをワイヤ51で接続する工程を行う。図16にはワイヤ51を設置した後の状態を示している。図16に示すように、半導体チップ21には32個の電極端子211が設けられている。この工程では、各電極端子211と各端子41のパッド部402との間にワイヤ51を設置する。ワイヤ51の設置は、たとえば市販されているワイヤボンディング用キャピラリを用いて行うことができる。
次に、半導体チップ22と各端子42とをワイヤ52で接続する工程を行う。図17にはワイヤ52を接続した後の状態を示している。図17に示すように、半導体チップ22には36個の電極端子221が設けられている。この工程では、各電極端子221と各端子42のパッド部402との間をワイヤ52で接続する。この工程は、たとえば市販されているワイヤボンディング用キャピラリを用いて行うことができる。
次に、封止樹脂1を形成する工程を行う。この工程は、半導体装置A1の製造方法で説明した方法と同様にたとえばトランスファモールド法により行うことができる。
次に、基台6を除去する工程を行う。この工程は、半導体装置A1の製造方法で説明した方法と同様に基台6を底面側からエッチングすることにより行われる。基台6を除去した後に封止樹脂1を切断することにより、図11,12に示す半導体装置A4を得ることができる。
次に、半導体装置A4およびその製造方法の作用について説明する。
半導体装置A4は、各種電子機器の回路基板に組み込まれて使用される。回路基板の小型化を図るには、同一面積内により多くの半導体チップを組み込むことが有効である。半導体装置A4では、半導体チップ21の表面21bに半導体チップ22が固定されている。このような構成によれば、2つの半導体チップ21,22を別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体チップの個数を増やすことが可能である。従って、半導体装置A4は、回路基板の小型化を図る上で有益な構成を備えている。
図18〜図20は、本発明の第5実施形態に基づく半導体装置を示している。本実施形態の半導体装置A5は、封止樹脂1、3つの半導体チップ23,24,25、9個の導電接続部材33、固定部材34,35、25個の端子43、および16本のワイヤ53を備えている。半導体装置A5はエリアアレイ型の半導体装置の一例であり、図20に示すように、25個の端子43がz方向視格子状に配列されている。25個の端子43のうち、外側の16個は半導体チップ24,25と接続され、内側の9個は半導体チップ23と接続されている。本実施形態では、各端子43はz方向視において正方形となっている。
封止樹脂1は、半導体チップ23,24、25、各導電接続部材33、固定部材34、35および各ワイヤ53を完全に覆い、各端子43の底面43aを露出させるように各端子43を覆っている。封止樹脂1は、たとえばエポキシ樹脂からなり、z方向視正方形状に形成されている。
半導体チップ23は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。図18に示す例では、半導体チップ23はz方向視において正方形となっており、16個の端子43が成す矩形枠の内側に配置されている。半導体チップ23の底面23aには、z方向視において格子状に配列された9個の電極端子231が設けられている。各電極端子231は、半導体チップ23内の微細回路に接続されている。なお、電極端子231の個数は半導体チップ23の機能に応じて適宜変更され得るものである。
25個の端子43のうち内側の9個の端子43は、z方向視において半導体チップ23と重なる位置に配置されており、本発明における第1の端子に相当する。より具体的には、9個の端子43は、半導体チップ23の底面23aに設けられた9個の電極端子231と対向するように配置されている。
各導電接続部材33は、たとえばはんだバンプにより形成されており、図19に示すように、各端子43と各電極端子231とを接合している。
半導体チップ24は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。図18に示す例では、半導体チップ24はz方向視において半導体チップ23よりも小さな正方形となっている。半導体チップ24の底面24aは固定部材34を介して半導体チップ23の表面23bに固定されている。半導体チップ24の表面24bには8個の電極端子241が設けられている。8個の電極端子241は、半導体チップ24のz方向視における中央部分を空けるように、表面24bの周縁部に配列されている。図18に示す例では、各電極端子241は表面24bの各辺の両端および中央付近に配置されている。各電極端子241は、半導体チップ24内の微細回路に接続されている。なお、電極端子241の個数は半導体チップ24の機能に応じて適宜変更され得るものである。
半導体チップ25は、Siなどの半導体材料からなり、内部には微細回路が作りこまれている。図18に示す例では、半導体チップ25はz方向視において半導体チップ24よりも小さな正方形となっている。半導体チップ25の底面25aは固定部材35を介して半導体チップ24の表面24bに固定されている。半導体チップ25の表面25bには8個の電極端子251が設けられている。図18に示す例では、8個の電極端子251は、x方向視あるいはy方向視において、8個の電極端子241と重ならない位置に配置されている。各電極端子251は、半導体チップ25内の微細回路に接続されている。なお、電極端子251の個数は半導体チップ25の機能に応じて適宜変更され得るものである。
固定部材34,35は、たとえば、DAFテープである。図18に示すように、固定部材34はz方向視略矩形状であり、半導体チップ23の表面23bの大部分を覆っている。前述のように、半導体チップ23の電極端子231は底面23aに設けられている。このため、固定部材34の大きさを半導体チップ23とほぼ同程度の大きさにすることも可能である。このことは、比較的大きなサイズの半導体チップ24を半導体チップ23上に設置する際に有利に作用する。固定部材35は、8個の電極端子241が作る枠の内側に設置されている。
図18に示すように、各電極端子241,251は金製のワイヤ53によって各端子43と接続されている。ワイヤ53のうち電極端子241に接続されているものは、本発明における第2のワイヤに相当する。また、25個の端子43のうち、電極端子241に接続されている8個の端子43は本発明における第2の端子に相当している。
次に、半導体装置A5の製造方法の一例について、図21〜図26を参照しつつ以下に説明する。
半導体装置A5を製造する際にも、半導体装置A1〜A4の場合と同様に基台6を用いる。
半導体装置A5を製造する際には、まず基台6を用意し、基台6の表面に端子43を形成する工程を行う。図21には、端子43が形成された状態を示している。この工程は、半導体装置A1の端子4を形成する場合と同様に無電解メッキ処理によって行われる。
次に、半導体チップ23を基台6に設置する工程を行う。図22および図23には基台6に半導体チップ23を設置した状態を示している。この工程は、常用されているはんだバンプ形成方法を用いて行うことができる。この方法では、中央の9つの端子43にはんだバンプを形成して電極端子231と位置あわせを行う。導電接続部材33はこの際に形成されるはんだバンプである。
次に、半導体チップ24を半導体チップ23に設置する工程を行う。図24には半導体チップ23に半導体チップ24を設置した状態を示している。この工程では、まず、半導体チップ24の底面24aにDAFテープを貼り付ける工程を行う。次に、図24に示すように、半導体チップ23の表面23bに半導体チップ25を設置する。上記DAFテープが固定部材34となる。
次に、半導体チップ25を半導体チップ24に設置する工程を行う。図25には半導体チップ24に半導体チップ25を設置した状態を示している。この工程では、まず、半導体チップ25の底面25aにDAFテープを貼り付ける工程を行う。次に、図25に示すように、半導体チップ24の表面24bに半導体チップ24を設置する。上記DAFテープが固定部材35となる。
次に、各半導体チップ24,25と複数の端子43とをワイヤ53で接続する工程を行う。図26にはワイヤ53を接続した後の状態を示している。この工程では、各電極端子241,251と、半導体チップ23を囲むように配置された各端子43との間をワイヤ53で接続する。この工程は、たとえば市販されているワイヤボンディング用キャピラリを用いて行うことができる。
次に、封止樹脂1を形成する工程を行う。この工程は、半導体装置A1の製造方法で説明した方法と同様にたとえばトランスファモールド法により行うことができる。
次に、基台6を除去する工程を行う。この工程は、半導体装置A1の製造方法で説明した方法と同様に基台6を底面側からエッチングすることにより行われる。基台6を除去した後に封止樹脂1を切断することにより、図18に示す半導体装置A5を得ることができる。
次に、半導体装置A5およびその製造方法の作用について説明する。
半導体装置A5は、各種電子機器の回路基板に組み込まれて使用される。回路基板の小型化を図るには、同一面積内により多くの半導体チップを組み込むことが有効である。半導体装置A5は、z方向に積層された3個の半導体チップ23,24,25を内蔵している。このような構成によれば、3つの半導体チップ23,24,25を別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体チップの個数を増やすことが可能である。従って、半導体装置A5は、回路基板の小型化を図る上で有益な構成を備えている。
さらに、半導体装置A5では、一部の端子43がz方向視において半導体チップ23と重なる位置に配置されている。このことは半導体装置A5のz方向視サイズを小さくする上で有利な構成である。
またさらに、半導体装置A5では、z方向視において半導体チップ23と重なる位置に配置された9個の端子43は、導電接続部材33によって半導体チップ23の底面23aに設けられた電極端子231と接合されている。これら9個の端子43は、封止樹脂1から脱落しにくくなっている。
図27および図28は、本発明の第6実施形態に基づく半導体装置を示している。本実施形態の半導体装置A6は、一部の端子43に、たとえば半導体装置A1〜A3で説明したような開口部401が形成されており、その他の構成は半導体装置A5と同様となっている。
図27に示すように、半導体チップ23を囲むように配置され、ワイヤ53に接続された16個の端子43に開口部401が設けられている。開口部401を設けることにより、これらの端子43は封止樹脂1から脱落しにくくなる。
なお、図28に示すように、z方向視において半導体チップ23と重なる位置に配置された9個の端子43には開口部401が設けられていない。これら9個の端子43は、導電接続部材33を介して半導体チップ23の底面23aに接合されているため開口部401を設ける必要性がない。
本発明に係る半導体装置の製造方法および半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の製造方法および半導体装置の具体的な構成は、種々に設計変更自在である。
たとえば、半導体装置A4は2つの半導体チップ21,22を内蔵しているが、半導体チップ22の表面にDAFテープを用いてさらにもう一つ半導体チップを積層設置しても構わない。
また、半導体装置A5は3つの半導体チップ23,24,25を内蔵しているが、半導体チップ25を設けずに2つの半導体チップ23,24を内蔵する構成としても構わない。
A1〜A6 半導体装置
1 封止樹脂
2,21,22,23,24,25 半導体チップ
201,211,221,231,241,251 電極端子
3,31 支持部材
32,34,35 固定部材
33 導電接続部材
4,41,42,43 端子
401 開口部
402 パッド部
5,51,52,53 ワイヤ
6 基台
1 封止樹脂
2,21,22,23,24,25 半導体チップ
201,211,221,231,241,251 電極端子
3,31 支持部材
32,34,35 固定部材
33 導電接続部材
4,41,42,43 端子
401 開口部
402 パッド部
5,51,52,53 ワイヤ
6 基台
Claims (22)
- 複数の端子と、
第1の半導体チップと、
上記第1の半導体チップに設置される第2の半導体チップと、
上記第1の半導体チップ、上記第2の半導体チップ、および上記複数の端子を覆う封止樹脂と、
を備えており、
上記複数の端子は、上記第1の半導体チップと接続された第1の端子と、上記第2の半導体チップと接続された第2の端子とを含んでおり、
上記複数の端子の厚み方向における一方の面は上記封止樹脂から露出していることを特徴とする、半導体装置。 - 上記第1の半導体チップの上記厚み方向における一方の面を支持する支持部材を備えており、
上記支持部材の上記厚み方向における一方の面は上記封止樹脂から露出している、請求項1に記載の半導体装置。 - 上記支持部材は銀製である、請求項2に記載の半導体装置。
- 上記第1の半導体チップは、上記厚み方向における他方の面に第1の電極端子を有しており、
上記第1の電極端子と上記第1の端子とを接続する第1のワイヤを備えている、請求項2または3に記載の半導体装置。 - 上記第1の端子は、上記封止樹脂が充填される開口部を有している、請求項1ないし4のいずれか記載の半導体装置。
- 上記第1の端子は、上記厚み方向視において上記第1の半導体チップと重なる位置に配置されており、
上記第1の半導体チップは、上記厚み方向における一方側の端面に第1の電極端子を有しており、
上記第1の電極端子と上記第1の端子とを接続する導電接続部材を備えている、請求項1に記載の半導体装置。 - 上記導電接続部材は、はんだバンプである、請求項6に記載の半導体装置。
- 上記第2の半導体チップの上記厚み方向における一方の面は、上記第1の半導体チップに固定されており、
上記第2の半導体チップは、上記厚み方向における他方の面に第2の電極端子を備えており、
上記第2の電極端子と上記第2の端子とを接続する第2のワイヤを備えている、請求項1ないし7のいずれか記載の半導体装置。 - 上記第2の半導体チップと、上記第1の半導体チップとを接合する固定部材を備えている、請求項8に記載の半導体装置。
- 上記固定部材は、DAFテープである、請求項9に記載の半導体装置。
- 上記第2の端子は、上記封止樹脂が充填される開口部を有している、請求項8ないし10に記載の半導体装置。
- 基台に複数の端子を形成する工程と、
上記基台に第1の半導体チップを設置する工程と、
上記第1の半導体チップに第2の半導体チップを設置する工程と、
上記第1の半導体チップ、上記第2の半導体チップおよび上記複数の端子を樹脂で封止する工程と、
上記基台を除去する工程と、
を備えていることを特徴とする、半導体装置の製造方法。 - 上記基台に複数の端子を形成する工程は、上記基台に無電解メッキ処理を施す工程を含んでいる、請求項12に記載の半導体装置の製造方法。
- 上記第1の半導体チップは、上記複数の端子の厚み方向において上記基台から遠い方の端面に第1の電極端子を有しており、
上記基台に第1の半導体チップを設置する工程は、上記第1の半導体チップの上記厚み方向における上記基台に近い方の端面を、接着部材を介して上記基台に接着する工程と、上記第1の電極端子と、上記複数の端子のいずれかとを第1のワイヤで接続する工程とを含んでいる、請求項12または13に記載の半導体装置の製造方法。 - 上記接着部材は銀ペーストである、請求項14に記載の半導体装置の製造方法。
- 上記基台に上記複数の端子を形成する工程は、上記複数の端子に上記基台の厚み方向視において上記基台を露出させる開口部を形成する工程を含んでいる、請求項12ないし15のいずれかに記載の半導体装置の製造方法。
- 上記第1の半導体チップは、上記複数の端子の厚み方向において上記基台に近い方の端面に第1の電極端子を有しており、
上記基台に第1の半導体チップを設置する工程は、上記第1の電極端子と上記複数の端子のいずれかを導電接続部材で接続する工程を含んでいる、請求項12または13に記載の半導体装置の製造方法。 - 上記導電性接着部材は、はんだバンプである、請求項17に記載の半導体装置の製造方法。
- 上記基台に複数の端子を形成する工程では、上記複数の端子を格子状に形成する、請求項17または18に記載の半導体装置の製造方法。
- 上記第2の半導体チップは、上記複数の端子の厚み方向において上記基台から遠い方の端面に第2の電極端子を有しており、
上記第2の電極端子と上記複数の端子のいずれかとを第2のワイヤで接続する工程を備えている、請求項12ないし19のいずれかに記載の半導体装置の製造方法。 - 上記第1の半導体チップに上記第2の半導体チップを設置する工程では、上記複数の端子の厚み方向における上記第1の半導体チップの上記基台から遠い方の端面と、上記第2の半導体チップの上記基台に近い方の端面とを固定部材で接合する、請求項12ないし20のいずれかに記載の半導体装置の製造方法。
- 上記固定部材はDAFテープである、請求項21に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024851A JP2012164863A (ja) | 2011-02-08 | 2011-02-08 | 半導体装置および半導体装置の製造方法 |
PCT/JP2012/052870 WO2012108469A1 (ja) | 2011-02-08 | 2012-02-08 | 半導体装置および半導体装置の製造方法 |
US13/961,323 US9331041B2 (en) | 2011-02-08 | 2013-08-07 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011024851A JP2012164863A (ja) | 2011-02-08 | 2011-02-08 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012164863A true JP2012164863A (ja) | 2012-08-30 |
Family
ID=46843953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011024851A Pending JP2012164863A (ja) | 2011-02-08 | 2011-02-08 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012164863A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
JP2008047832A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2009111010A (ja) * | 2007-10-26 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009302209A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 |
-
2011
- 2011-02-08 JP JP2011024851A patent/JP2012164863A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004179622A (ja) * | 2002-11-15 | 2004-06-24 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004214265A (ja) * | 2002-12-27 | 2004-07-29 | Kyushu Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
JP2008047832A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2009111010A (ja) * | 2007-10-26 | 2009-05-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009302209A (ja) * | 2008-06-11 | 2009-12-24 | Nec Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6125332B2 (ja) | 半導体装置 | |
JP5149854B2 (ja) | 半導体装置 | |
WO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009094118A (ja) | リードフレーム、それを備える電子部品及びその製造方法 | |
JP2009105334A (ja) | 半導体装置及びその製造方法 | |
WO2012108469A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI301652B (en) | Semiconductor device and its manufacturing method | |
JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
JP4918391B2 (ja) | 半導体装置 | |
JP5147295B2 (ja) | 半導体装置 | |
JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
JP2017212387A (ja) | リードフレームの製造方法、電子装置の製造方法、および電子装置 | |
JP2012164863A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012164862A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012164861A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5077337B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5385438B2 (ja) | 半導体装置 | |
JP2012164798A (ja) | 半導体装置及びその製造方法 | |
JP3916352B2 (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
JP2009188149A (ja) | 回路装置およびその製造方法 | |
JP2009088418A (ja) | 半導体装置および半導体モジュールならびに半導体装置の製造方法 | |
JP2008041999A (ja) | 半導体装置およびその製造方法 | |
JP6254807B2 (ja) | 半導体装置および電子機器 | |
KR101432487B1 (ko) | 반도체 기판과 반도체 패키지의 접합방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150421 |