JP6650723B2 - リードフレーム及びその製造方法、半導体装置 - Google Patents

リードフレーム及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP6650723B2
JP6650723B2 JP2015205027A JP2015205027A JP6650723B2 JP 6650723 B2 JP6650723 B2 JP 6650723B2 JP 2015205027 A JP2015205027 A JP 2015205027A JP 2015205027 A JP2015205027 A JP 2015205027A JP 6650723 B2 JP6650723 B2 JP 6650723B2
Authority
JP
Japan
Prior art keywords
lead frame
uneven portion
semiconductor device
resin
uneven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015205027A
Other languages
English (en)
Other versions
JP2017076764A (ja
Inventor
真太郎 林
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015205027A priority Critical patent/JP6650723B2/ja
Priority to US15/254,054 priority patent/US9831158B2/en
Priority to TW105128875A priority patent/TWI725051B/zh
Priority to CN201610821830.XA priority patent/CN107068643B/zh
Publication of JP2017076764A publication Critical patent/JP2017076764A/ja
Application granted granted Critical
Publication of JP6650723B2 publication Critical patent/JP6650723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム及びその製造方法、半導体装置に関する。
リードフレームに半導体チップを搭載し、樹脂で封止した半導体装置が知られている。このような半導体装置は、動作時の発熱により膨張や収縮が繰り返されるため、リードフレームと樹脂との界面で剥離が生じるおそれがある。そこで、リードフレームと樹脂との密着性を向上するために、リードフレームの表面に凹凸部を形成する場合がある。例えば、リードフレームの表面を化学的に荒らすことにより凹凸部を形成する。
特開２００４−３４９４９７号公報
しかしながら、リードフレームの表面を化学的に荒らして凹凸部を形成する方法では、凹凸部が微細となり表面積を十分に大きくできないため、期待する密着性が得られない場合がある。又、例えば、銅からなるリードフレームの表面を化学的に荒らして凹凸部を形成し、凹凸部上に銀めっき膜を形成する場合があるが、微細な凹凸部が銀めっき膜で埋まり、銀めっき膜形成前よりも表面積が減少する場合がある。この場合も期待する密着性が得られない。
本発明は、上記の点に鑑みてなされたものであり、リードフレームの表面に形成する凹凸部の表面積を従来よりも大きくし、樹脂との密着性を向上させた半導体装置を提供することを課題とする。
本半導体装置は、リードフレームと、前記リードフレームに搭載された半導体チップと、前記リードフレーム及び前記半導体チップを被覆する封止樹脂と、を有し、前記リードフレームの前記封止樹脂による被覆領域には凹凸部が形成され、前記被覆領域は、前記半導体チップが搭載されるチップ搭載部の上面と、前記チップ搭載部の下面の外周に設けられた段差部の下面と、前記段差部から延在する前記段差部と同一厚さのサポートバーの上面及び下面と、を含み、前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上であり、前記リードフレームと前記半導体チップとは金属線を介して接続され、前記リードフレームの前記金属線との接続領域に、前記凹凸部が形成されていることを要件とする。
開示の技術によれば、リードフレームの表面に形成する凹凸部の表面積を従来よりも大きくし、樹脂との密着性を向上させた半導体装置を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 Ｓレシオについて説明する図である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第２の実施の形態に係るリードフレームを例示する部分平面図である。 カップシェア試験の試験用サンプル等について説明する図である。 実施例１に係るカップシェア試験の結果を例示する図である。 実施例２に係るカップシェア試験の結果を例示する図である。 実施例３に係るカップシェア試験の結果を例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体装置の構造］
まず、第１の実施の形態に係る半導体装置の構造について説明する。図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図、図１（ｃ）は図１（ｂ）のＢの部分拡大断面図、図１（ｄ）は図１（ｂ）のＢの部分拡大平面図である。但し、図１（ａ）では、便宜上、金属線３０及び樹脂部４０の図示は省略されている。又、図１（ｄ）では、便宜上、半導体チップ２０及び樹脂部４０の図示は省略されている。
図１を参照するに、半導体装置１は、大略すると、リードフレーム１０と、半導体チップ２０と、金属線３０（ボンディングワイヤ）と、樹脂部４０（封止樹脂）とを有する。半導体装置１は、所謂ＱＦＮ（Quad Flat Non-leaded package）タイプの半導体装置である。
なお、本実施の形態では、便宜上、半導体装置１の半導体チップ２０側を上側又は一方の側、リードフレーム１０側を下側又は他方の側とする。又、各部位の半導体チップ２０側の面を一方の面又は上面、リードフレーム１０側の面を他方の面又は下面とする。但し、半導体装置１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をリードフレーム１０の一方の面の法線方向から視ることを指し、平面形状とは対象物をリードフレーム１０の一方の面の法線方向から視た形状を指すものとする。
半導体装置１において、リードフレーム１０は、半導体チップ２０が搭載されるダイパッド１１（チップ搭載部）と、複数のリード１２（端子部）と、サポートバー１５３とを備えている。リードフレーム１０の材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができる。
リード１２はダイパッド１１と電気的に独立しており、平面視において、ダイパッド１１の周囲に所定のピッチで複数個設けられている。但し、リード１２は必ずしもダイパッド１１の周囲４方向に設けなくてもよく、例えば、ダイパッド１１の両側のみに設けてもよい。リード１２の幅は、例えば、０．２ｍｍ程度とすることができる。リード１２のピッチは、例えば、０．４ｍｍ程度とすることができる。
ダイパッド１１の下面の外周には段差部１１ｘが設けられている。言い換えれば、ダイパッド１１の下面は上面よりも小面積に形成されている。又、樹脂部４０の側面から露出する側を除くリード１２の下面の外周には段差部１２ｘが設けられている。言い換えれば、リード１２の下面は上面よりも小面積に形成されている。段差部１１ｘ及び１２ｘを設けることにより、段差部１１ｘ及び１２ｘに樹脂部４０を構成する樹脂が回り込むため、ダイパッド１１及びリード１２の樹脂部４０からの脱落を防止できる。
サポートバー１５３は、リードフレーム１０が個片化される前にダイパッド１１を支持していた部材である。なお、サポートバー１５３の裏面はハーフエッチングされており、サポートバー１５３の厚さは段差部１１ｘ及び１２ｘと略同一である。従って、サポートバー１５３の裏面は樹脂部４０に完全に被覆され、樹脂部４０からは露出しない。
半導体チップ２０は、ダイパッド１１上にフェイスアップ状態で搭載されている。半導体チップ２０の上面側に形成された各電極端子は、金線や銅線等である金属線３０を介して、リード１２の上面と電気的に接続（ワイヤボンディング）されている。
樹脂部４０は、リードフレーム１０、半導体チップ２０、及び金属線３０を封止している。但し、ダイパッド１１の下面、リード１２の下面、リード１２の半導体装置１の外周縁部側の側面は、樹脂部４０から露出している。すなわち、樹脂部４０は、ダイパッド１１及びリード１２の一部を露出するように半導体チップ２０等を封止している。リード１２の樹脂部４０から露出する部分は、外部接続端子となる。
ダイパッド１１の下面及びリード１２の下面は、樹脂部４０の下面と略面一とすることができる。又、リード１２の半導体装置１の外周縁部側の側面は、樹脂部４０の側面と略面一とすることができる。樹脂部４０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。
図１（ｃ）及び図１（ｄ）に示すように、リードフレーム１０の上面（ダイパッド１１の上面、リード１２の上面、及びサポートバー１５３の上面）には、高密度凹凸部１３が設けられている。なお、高密度凹凸部１３が設けられている領域は、図１（ａ）では梨地模様、図１（ｂ）では波線で模式的に示している。
ダイパッド１１の下面及び側面、リード１２の下面及び側面、段差部１１ｘ及び１２ｘには、高密度凹凸部１３が設けられていない。つまり、高密度凹凸部１３は、ダイパッド１１及びリード１２の樹脂部４０から露出する部分には形成されていない。リードフレーム１０において、樹脂部４０から露出する面は、高密度凹凸部１３が形成されている面と比較して平坦面に形成されている。
但し、これは必須の要件ではなく、例えば、樹脂部４０から露出するダイパッド１１の下面やリード１２の下面に高密度凹凸部１３を形成してもよい。この場合には、樹脂部４０との密着性には寄与しないが、ダイパッド１１の下面やリード１２の下面には、はんだ等の接合材が設けられるので、ダイパッド１１やリード１２と接合材との密着性を向上する効果がある。
又、段差部１１ｘや段差部１２ｘの下面（リードフレーム１０の裏面のハーフエッチング部分）に高密度凹凸部１３を形成してもよい。この場合には、樹脂部４０との密着性が更に向上する。
高密度凹凸部１３は、例えば、平面形状が略円形の微小な凹部（ディンプル）が縦横に高密度に配列された部分である。高密度凹凸部１３は、例えば、面心格子等、格子状に配列することができる。なお、図１（ｃ）では、高密度凹凸部１３の各凹部の断面を矩形状に示しているが、実際には、凹部底面が下方に向かって湾曲した、曲面状の断面に形成される。
凹部の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。凹部のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。凹部の深さは、リードフレーム１０の板厚の３５〜７０％程度とすることが好ましく、例えば、０．０１０〜０．０５０ｍｍ程度とすることができる。
但し、高密度凹凸部１３において、凹部の平面形状は略円形でなくてもよく、例えば、六角形等の多角形としてもよい。この場合には、多角形の外接円の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。多角形の外接円のピッチは、０．０４０〜０．０８ｍｍとすることが好ましい。
凹部の直径や多角形の外接円の直径が０．０２０ｍｍより小さい場合や、０．０６ｍｍよりも大きい場合、Ｓレシオを増加させることが困難であり、樹脂部４０との密着性が向上しない。
なお、本願において、高密度凹凸部とは、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であって、凹凸部のＳレシオが１．７以上であるものを指す。ここで、Ｓレシオとは、図２に示すように、表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合の、Ｓ０とＳとの比率である。つまり、Ｓレシオ＝Ｓ／Ｓ０である。
このように、高密度凹凸部１３を設けることにより、樹脂部４０と接する部分の表面積が増加するため、アンカー効果が生じ、リードフレーム１０と樹脂部４０との密着性を向上することができる。その結果、リードフレーム１０と樹脂部４０との界面での剥離を防止することができる。なお、従来の凹凸部は、Ｓレシオが１〜１．２程度であるため、十分な密着性を確保することが困難であった。
前述のように、リードフレーム１０の材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ（ＦｅとＮｉとの合金）等を用いることができるが、ワイヤボンディング性向上等のため、リードフレーム１０の上面等に銀（Ａｇ）めっき等のめっきが施される場合がある。銀めっきの厚さは通常２〜６μｍ程度であるが、銀めっきを施した場合にも高密度凹凸部１３が平坦化されることはなく、銀めっきを施す前と同程度のＳレシオが維持される。そのため、リードフレーム１０の上面等に銀（Ａｇ）めっきが施される場合であっても、リードフレーム１０と樹脂部４０との密着性を向上することができる。
又、銀膜に代えて、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっきで形成した場合も、リードフレーム１０と樹脂部４０との密着性を向上することができる。
なお、本実施の形態では、リード１２の上面の金属線３０と接続される領域にも高密度凹凸部１３が形成されている。しかし、金属線３０との接続条件（ワイヤボンディングの条件）によっては高密度凹凸部１３が存在しない方が好ましい場合もあり、その場合には、リード１２の上面の金属線３０と接続される領域に高密度凹凸部１３を形成しなくてもよい。
［第１の実施の形態に係る半導体装置の製造方法］
次に、第１の実施の形態に係る半導体装置の製造方法について説明する。図３〜図８は、第１の実施の形態に係る半導体装置の製造工程を例示する図である。
まず、図３に示す工程では、所定形状の金属製の板材１０Ｂを準備する。板材１０Ｂは、最終的に破線で示す切断ラインに沿って切断されて個片化領域Ｃ毎に個片化され、複数のリードフレーム１０（図１参照）となる部材である。板材１０Ｂの材料としては、例えば、銅（Ｃｕ）や銅合金、４２アロイ等を用いることができる。板材１０Ｂの厚さは、例えば、１００〜２００μｍ程度とすることができる。なお、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＡ−Ａ線に沿う断面図である。図３（ａ）の平面図において、便宜上、図３（ｂ）の断面図に対応するハッチングを施している。
次に、図４に示す工程では、板材１０Ｂの上面に感光性のレジスト３００を形成し、板材１０Ｂの下面に感光性のレジスト３１０を形成する。そして、レジスト３００及び３１０を露光及び現像し、所定の位置に開口部３００ｘ及び３００ｙ、並びに開口部３１０ｘを形成する。
開口部３００ｘ及び３１０ｘは、板材１０Ｂにダイパッド１１、リード１２、及びサポートバー１５３を形成するための開口部である。又、開口部３００ｙは、高密度凹凸部１３を形成するための開口部であり、例えば、多数の円形の開口が縦横に配列されたものである。円形の開口の直径は、０．０２０〜０．０６０ｍｍとすることが好ましく、０．０２０〜０．０４０ｍｍとすることが更に好ましい。円形の開口のピッチは、０．０４０〜０．０８０ｍｍとすることが好ましい。個片化領域Ｃは、半導体チップを搭載後に樹脂部４０に被覆される被覆領域となる。高密度凹凸部１３は、被覆領域の少なくとも一部の領域に形成される。
なお、図４は、図３の個片化領域Ｃの１つを示したものであり、図４（ａ）は平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線に沿う断面図、図４（ｃ）は図４（ｂ）のＢの部分拡大断面図、図４（ｄ）は図４（ｂ）のＢの部分拡大平面図である。又、図４（ａ）及び図４（ｄ）において、便宜上、図４（ｂ）の断面図に対応するハッチングを施している。又、高密度凹凸部１３形成用の開口部３００ｙが設けられている領域は、図４（ａ）では梨地模様、図４（ｂ）では波線で模式的に示している。以降の図５及び図６についても同様である。
次に、図５に示す工程では、レジスト３００及び３１０をエッチングマスクとして板材１０Ｂをエッチング（例えば、ウェットエッチング）する。開口部３００ｘ及び３１０ｘが平面視で重複するように形成されている部分では、板材１０Ｂが貫通する。又、平面視で開口部３１０ｘのみが形成されている部分（開口部３１０ｘの方が開口部３００ｘよりも大きい部分）では、板材１０Ｂの下面側のみがハーフエッチングされ、段差部１１ｘ及び１２ｘが形成される。又、サポートバー１５３となる部分の下面は開口部３１０ｘに露出しており、この部分では板材１０Ｂの下面側のみがハーフエッチングされ、段差部１１ｘ及び１２ｘと略同一厚さのサポートバー１５３が形成される。
又、開口部３００ｙが形成されている部分では、各円形開口の周囲（レジスト３００が形成されている部分）では、エッチング初期にはエッチング液が侵入しないため、板材１０Ｂがエッチングされない。その後、エッチング中期から末期にかけて周囲からエッチング液が侵入し腐食される。その結果、各円形開口の周囲は、各円形開口内に比べてエッチング深さが浅くなるため、各円形開口内が各円形開口の周囲に比べて窪んで平面形状が円形の凹部となり、高密度凹凸部１３が形成される。
これにより、リードフレーム１０Ｓが完成する。リードフレーム１０Ｓは、リードフレーム１０となる複数の個片化領域Ｃを含み、各個片化領域Ｃには、ダイパッド１１、複数のリード１２、及びサポートバー１５３が形成されている。
なお、開口部３００ｙが形成されていた領域では、リードフレーム１０Ｓの厚さがエッチング前よりも薄くなる。開口部３００ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、様々な形状や深さの凹部を有する高密度凹凸部１３を形成することができる。又、開口部３００ｙにおいて、開口の平面形状や大きさ、ピッチを変えることにより、エッチング量が変わるため、リードフレーム１０Ｓの厚さを任意の厚さに薄型化できる。
次に、図６に示す工程では、図５に示すレジスト３００及び３１０を除去する。これにより、図７に示す平面形状のリードフレーム１０Ｓとなる。図７に示すリードフレーム１０Ｓは、リードフレーム１０となる複数の個片化領域Ｃが連結部１５を介して連結された構造である。連結部１５は、リードフレーム１０Ｓの外縁部に額縁状に形成された外枠部１５１と、外枠部１５１の内側において各個片化領域Ｃ間に格子状に配置されたダムバー１５２と、各個片化領域Ｃ内に斜めに配置されたサポートバー１５３とを有する。サポートバー１５３は、一端が外枠部１５１又はダムバー１５２と連結され、他端がダイパッド１１の四隅に連結され、ダイパッド１１を支持している。外枠部１５１又はダムバー１５２の各個片化領域Ｃ側には、ダイパッド１１を囲むように複数のリード１２が設けられている。
図６及び図７の工程の後、リードフレーム１０Ｓの所要部分に、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等をめっき等により形成してもよい。例えば、ワイヤボンディング性向上のため、リード１２の上面に銀めっきを施すことができる。
引き続き半導体装置１を作製する工程について説明する。まず、図８（ａ）に示す工程では、各個片化領域Ｃのダイパッド１１上に半導体チップ２０をフェイスアップ状態で搭載する。半導体チップ２０は、例えば、ダイアタッチフィルムを介してダイパッド１１上に搭載することができる。この場合、所定の温度に加熱してダイアタッチフィルムを硬化させる。
次に、図８（ｂ）に示す工程では、半導体チップ２０の上面側に形成された電極端子を、金属線３０を介して、リード１２と電気的に接続する。金属線３０は、例えば、ワイヤボンディングにより、半導体チップ２０の電極端子及びリード１２と接続できる。
次に、図８（ｃ）に示す工程では、リードフレーム１０Ｓ、半導体チップ２０、及び金属線３０を封止する樹脂部４０を形成する。樹脂部４０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部４０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
なお、樹脂部４０を形成する際に、リードフレーム１０Ｓの下面に樹脂が回り込まないようにするため、リードフレーム１０Ｓの下面に保護テープ等を貼りつける。リードフレーム１０Ｓの下面には高密度凹凸部１３が形成されていないため、リードフレーム１０Ｓの下面に保護テープ等が隙間なく貼り付けられ、樹脂の回り込みを確実に防止できる。
但し、保護テープ等が確実に貼り付けられればよいため、例えば、ダイパッド１１の下面の外周部のみを平坦面とし、その内側に高密度凹凸部１３を形成してもよい。この場合には、半導体装置１が完成して実装される際に、ダイパッド１１の下面と、ダイパッド１１の下面に設けられるはんだ等の接合材との密着性を向上する効果がある。
その後、図８（ｃ）に示す構造体を切断ラインに沿って切断し、個片化領域Ｃ毎に個片化することにより、複数の半導体装置１（図１参照）が完成する。切断は、例えば、スライサー等により実行できる。
なお、半導体装置１を１つの製品として出荷してもよいし、図７に示した個片化前のリードフレーム１０Ｓを１つの製品として出荷してもよい。この場合には、個片化前のリードフレーム１０Ｓを製品として入手した者が図８に示す各工程を実行し、複数の半導体装置１を作製することができる。
このように、リードフレーム１０Ｓの製造工程では、板材をエッチングしてダイパッド１１やリード１２、サポートバー１５３を形成する際に用いるエッチングマスクに高密度凹凸部を形成するための所定のパターンを作製する。これにより、ダイパッド１１やリード１２、サポートバー１５３を形成する工程と同一工程で高密度凹凸部１３を形成できるため、製造工程を効率化することが可能となり、製造コストを低減できる。
又、１つのエッチングマスクでダイパッド１１、リード１２、サポートバー１５３、及び高密度凹凸部１３を同時に形成できるため、これら各部の位置ずれが原理的に発生しない。従って、ダイパッド１１、リード１２、及びサポートバー１５３の所望の位置に、高密度凹凸部１３を形成することができる。
なお、従来のように、ダイパッド１１やリード１２、サポートバー１５３を形成するエッチングとは別に、表面を粗化するためのエッチングを行う方法では、製造工程が複雑化してコスト上昇に繋がると共に、粗化する領域の位置精度が悪くなる。
〈第２の実施の形態〉
第２の実施の形態では、ＱＦＰ（Quad Flat Package）の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９は、第２の実施の形態に係る半導体装置を例示する断面図である。図９を参照するに、半導体装置２は、大略すると、リードフレーム５０と、半導体チップ２０と、金属線３０（ボンディングワイヤ）と、樹脂部４０とを有する。半導体装置２は、所謂ＱＦＰタイプの半導体装置である。
半導体装置２において、リードフレーム５０は、半導体チップ２０が搭載されるダイパッド５１（チップ搭載部）と、複数のリード５２（端子部）と、サポートバー５５３（図１０参照）とを備えている。リードフレーム５０の材料は、例えば、リードフレーム１０と同様とすることができる。
リード５２は、インナーリード５２ｉと、アウターリード５２ｏとを有している。インナーリード５２ｉの上面は、金属線３０を介して、半導体チップ２０の上面側に形成された各電極端子と電気的に接続（ワイヤボンディング）されている。インナーリード５２ｉは、樹脂部４０により封止されている。アウターリード５２ｏは、インナーリード５２ｉから延伸して樹脂部４０から露出している。アウターリード５２ｏは、樹脂部４０の外部で屈曲しており、はんだ等を介して外部配線と接続される。なお、第１の実施の形態とは異なり、ダイパッド５１の下面は樹脂部４０から露出していない。
半導体装置２では、波線で示したダイパッド５１の上面及び下面、インナーリード５２ｉの上面及び下面、並びにサポートバー５５３の上面及び下面に、図１（ｂ）及び図１（ｃ）と同様の高密度凹凸部１３が形成されている。これにより、樹脂部４０と接する部分の表面積が増加するため、アンカー効果が生じ、リードフレーム５０と樹脂部４０との密着性を向上することができる。その結果、リードフレーム５０と樹脂部４０との界面での剥離を防止することができる。
半導体装置２を作製するには、例えば、図１０に示すように、インナーリード５２ｉの外側にダムバー５５２を介してアウターリード５２ｏを設けたリードフレーム５０Ｓを用いればよい。もちろん、図７と同様に、図１０の構造が複数個連結する構造としてもよい。リードフレーム５０Ｓは、リードフレーム１０Ｓと同様な製造工程により作製できる。
半導体装置２を作製する基本的な工程は半導体装置１の場合と同様であるが、アウターリード５２ｏ等の折り曲げ工程が必要となる。又、半導体装置２の場合に樹脂部４０で封止する領域は、個片化領域Ｃ内の領域Ｄとなる。従って、図１０のリードフレーム５０Ｓでは、領域Ｄ内のダイパッド５１の上面、インナーリード５２ｉの上面、及びサポートバー５５３の上面に高密度凹凸部（図１０の梨地模様で示した部分）が設けられている。又、図示はしないが、領域Ｄ内のダイパッド５１の下面、インナーリード５２ｉの下面、及びサポートバー５５３の下面に高密度凹凸部が設けられている。
なお、図９では、ダイパッド５１の下面が樹脂部４０から露出していない例を示したが、半導体装置１（ＱＦＮタイプの半導体装置）と同様に、ダイパッド５１の下面を樹脂部４０から露出させてもよい。その際、ダイパッド５１の下面側に段差部１１ｘに相当する段差部を設けてもよい。又、樹脂部４０から露出するダイパッド５１の下面には高密度凹凸部１３を形成しなくてもよい。
〈実施例１〉
まず、図１１に示す試験用サンプルを作製した。具体的には、銅からなる平坦な金属板であるリードフレーム材１００の上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円である凹凸部を形成した。そして、凹凸部の表面にめっきを施さないで、凹凸部上に表１に示す作製条件で樹脂カップ１４０を形成した。なお、６種類のＳレシオにおいて、各々６個の試験用サンプルを作製し、６回測定を行った。但し、Ｓレシオ＝１は、凹凸部を形成しない試験用サンプル（比較例：従来品）である。又、Ｓレシオを求める際の表面積の測定は、３次元測定レーザ顕微鏡（オリンパス社製 LEXT OLS4100）を用いて行った。
Figure 0006650723
なお、表１に示すように、試験用サンプルに、熱履歴として、窒素雰囲気中で１７５℃１時間、その後大気中で２３０℃１０分の熱を加えている。熱履歴は、リードフレームから半導体装置に至る製造工程中で、半導体チップ等を樹脂部で封止する前に行われる、半導体チップ搭載工程（ダイアタッチ工程）、及びワイヤボンディング工程での加熱を想定したものである。
すなわち、これらの工程での加熱により、少なからずリードフレームが酸化し、樹脂部とリードフレームとの密着力に影響がある。そのため、本試験でも、試験用サンプルのリードフレーム材１００に対し実際のダイアタッチ工程、及びワイヤボンディング工程の加熱に相当する熱履歴を加えた後、樹脂カップ１４０を形成している。これにより、信頼度の高い試験結果が得られる。
次に、ＳＥＭＩ標準規格Ｇ６９−０９９６により規定される手順に従って、カップシェア試験を実施した。具体的には、各試験用サンプルの樹脂カップ１４０にゲージ（図示せず）を押し付けて図１１（ｂ）の矢印方向に移動させ、せん断強さを測定した。試験は、室温（約２５℃）において、ゲージの高さ２０μｍ、速度２００μｍ／秒で行った。
結果を図１２に示す。図１２より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレームと樹脂との密着性が従来品より大幅に向上することがわかった。なお、Ｓレシオが２．５程度になると、せん断強さの上昇が飽和するが、これはリードフレームと樹脂との界面が剥がれる前に、樹脂の一部が剥がれてしまう（破壊してしまう）ためである。
〈実施例２〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面に銀めっきを施し、銀めっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。なお、銀めっき膜の厚さは約６μｍとした。
結果を図１３に示す。図１３より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で１３［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．７以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．７以上で、リードフレーム上に形成した銀めっき膜と樹脂との密着性が従来品より大幅に向上することがわかった。
〈実施例３〉
銅からなるリードフレーム材１００の上面に実施例１と同様の凹凸部を形成し、凹凸部の表面にＮｉ／Ｐｄ／Ａｕめっきを施し、Ｎｉ／Ｐｄ／Ａｕめっきを施した凹凸部上に樹脂カップ１４０を形成した以外は実施例１と同様にしてカップシェア試験を実施した。
なお、Ｎｉ／Ｐｄ／Ａｕめっきとは、リードフレーム材１００の上面にニッケルめっき膜、パラジウムめっき膜、及び金めっき膜をこの順番で積層したものである。本実施例では、ニッケルめっき膜の厚さは約０．８μｍ、パラジウムめっき膜の厚さは約０．０３μｍ、金めっき膜の厚さは約０．００６μｍとした。
結果を図１４に示す。図１４より、比較例に係る試験用サンプル（Ｓレシオ＝１）では、せん断強さが平均値で６［Ｋｇｆ］程度であるのに対し、Ｓレシオが１．８以上の試験用サンプルでは、せん断強さが平均値で１７［Ｋｇｆ］以上となった。つまり、Ｓレシオが１．８以上で、リードフレーム上に形成したＮｉ／Ｐｄ／Ａｕめっき膜と樹脂との密着性が大幅に向上することがわかった。
〈実施例のまとめ〉
銅からなるリードフレームの上面に、凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の円であって、Ｓレシオが１．７以上の凹凸部、すなわち高密度凹凸部を形成することにより、樹脂部と接する部分の表面積が増加する。そのため、アンカー効果が生じ、リードフレームと樹脂部との密着性を向上することができる。
又、高密度凹凸部は、銀めっきやＮｉ／Ｐｄ／Ａｕめっきを施した後も一定以上のＳレシオを維持できるため、めっき後の表面に樹脂部を形成した場合にも、リードフレームと樹脂部との密着性を向上することができる。
又、Ｓレシオは１．７〜２．５程度が好適に使用できる範囲であり、密着力向上効果や密着力向上の飽和を鑑みると、Ｓレシオの更に好適な範囲は１．８〜２．０程度である。
なお、凹凸部における凹部の平面形状が直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形である場合にも、同様の効果が確認されている。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記の実施の形態では、ＱＦＮタイプやＱＦＰタイプのリードフレームを例にして説明したが、本発明は、他のタイプのリードフレームにも適用可能である。他のタイプの一例としては、ＬＯＣ（Lead On Chip）タイプを挙げることができる。
又、上記の実施の形態では、ＱＦＮタイプのリードフレームがダイパッドを有している例を示したが、ＱＦＮタイプのリードフレームではダイパッドを設けない場合がある。本発明は、その場合にも適用可能である。
１、２ 半導体装置
１０、１０Ｓ、５０Ｓ リードフレーム
１３ 高密度凹凸部
１１、５１ ダイパッド
１１ｘ、１２ｘ 段差部
１２、５２ リード
１５ 連結部
２０ 半導体チップ
３０ 金属線
４０ 樹脂部
５２ｉ インナーリード
５２ｏ アウターリード
１５１ 外枠部
１５２、５５２ ダムバー
１５３、５５３ サポートバー

Claims (7)

  1. リードフレームと、
    前記リードフレームに搭載された半導体チップと、
    前記リードフレーム及び前記半導体チップを被覆する封止樹脂と、を有し、
    前記リードフレームの前記封止樹脂による被覆領域には凹凸部が形成され、
    前記被覆領域は、前記半導体チップが搭載されるチップ搭載部の上面と、前記チップ搭載部の下面の外周に設けられた段差部の下面と、前記段差部から延在する前記段差部と同一厚さのサポートバーの上面及び下面と、を含み、
    前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上であり、
    前記リードフレームと前記半導体チップとは金属線を介して接続され、
    前記リードフレームの前記金属線との接続領域に、前記凹凸部が形成されている半導体装置。
  2. 前記リードフレームの前記封止樹脂からの露出部分は、平坦面である請求項１に記載の半導体装置。
  3. 前記凹凸部上にめっき膜が形成され、
    前記めっき膜が形成された前記凹凸部の前記比率Ｓ／Ｓ０が１．７以上である請求項１又は２に記載の半導体装置。
  4. 封止樹脂による被覆領域を有するリードフレームであって、
    前記被覆領域は、半導体チップが搭載されるチップ搭載部の上面と、前記チップ搭載部の下面の外周に設けられた段差部の下面と、前記段差部から延在する前記段差部と同一厚さのサポートバーの上面及び下面と、を含み、
    前記被覆領域には凹凸部が形成され、
    前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上であり、
    前記リードフレームは、金属線の接続領域を備え、
    前記接続領域に、前記凹凸部が形成されているリードフレーム。
  5. 前記凹凸部上にめっき膜が形成され、
    前記めっき膜が形成された前記凹凸部の前記比率Ｓ／Ｓ０が１．７以上である請求項４に記載のリードフレーム。
  6. 金属製の板材をエッチングして、リードフレームを形成する工程と、
    前記リードフレームの封止樹脂による被覆領域に、凹凸部を形成する工程と、を有し、
    前記凹凸部における凹部の平面形状は直径０．０２ｍｍ以上０．０６０ｍｍ以下の円、又は、直径０．０２ｍｍ以上０．０６０ｍｍ以下の外接円に接する多角形であり、
    表面積がＳ０の平坦面に凹凸部を形成し、凹凸部の表面積がＳであった場合のＳ０とＳとの比率Ｓ／Ｓ０が１．７以上であり、
    前記被覆領域は、半導体チップが搭載されるチップ搭載部の上面と、前記チップ搭載部の下面の外周に設けられた段差部の下面と、前記段差部から延在する前記段差部と同一厚さのサポートバーの上面及び下面と、を含み、
    前記リードフレームは、金属線の接続領域を備え、
    前記凹凸部を形成する工程では、前記接続領域に前記凹凸部が形成されるリードフレームの製造方法。
  7. 前記リードフレームを形成する工程と、前記凹凸部を形成する工程と、は同一工程であり、
    前記リードフレーム、及び前記凹凸部は、同一のエッチングマスクを用いてエッチングにより形成される請求項６に記載のリードフレームの製造方法。
JP2015205027A 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置 Active JP6650723B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015205027A JP6650723B2 (ja) 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置
US15/254,054 US9831158B2 (en) 2015-10-16 2016-09-01 Lead frame and semiconductor device
TW105128875A TWI725051B (zh) 2015-10-16 2016-09-07 引線架及其製造方法、半導體裝置
CN201610821830.XA CN107068643B (zh) 2015-10-16 2016-09-13 引线架及其制造方法、半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015205027A JP6650723B2 (ja) 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2017076764A JP2017076764A (ja) 2017-04-20
JP6650723B2 true JP6650723B2 (ja) 2020-02-19

Family

ID=58524242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015205027A Active JP6650723B2 (ja) 2015-10-16 2015-10-16 リードフレーム及びその製造方法、半導体装置

Country Status (4)

Country Link
US (1) US9831158B2 (ja)
JP (1) JP6650723B2 (ja)
CN (1) CN107068643B (ja)
TW (1) TWI725051B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
WO2018074035A1 (ja) * 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
JP6850202B2 (ja) * 2017-06-02 2021-03-31 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
KR101862705B1 (ko) * 2017-09-29 2018-05-30 제엠제코(주) 음각 패턴이 형성된 반도체 패키지용 클립, 리드프레임 및 이를 포함하는 반도체 패키지
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
US20190206770A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit package with lead lock
JP7032239B2 (ja) * 2018-05-28 2022-03-08 古河電気工業株式会社 リードフレーム材およびその製造方法ならびに半導体パッケージ
WO2019229829A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
US10998256B2 (en) 2018-12-31 2021-05-04 Texas Instruments Incorporated High voltage semiconductor device lead frame and method of fabrication
JP7163896B2 (ja) * 2019-10-28 2022-11-01 トヨタ自動車株式会社 半導体装置
JP7494107B2 (ja) 2020-12-28 2024-06-03 新光電気工業株式会社 リードフレーム、リードフレームの製造方法及び半導体装置
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
US11930590B2 (en) * 2020-12-31 2024-03-12 Texas Instruments Incorporated Stress relief for flip-chip packaged devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079961B2 (ja) * 1988-05-25 1995-02-01 三菱電機株式会社 樹脂封止形半導体装置
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH06268142A (ja) * 1993-03-16 1994-09-22 Fujitsu Ltd 半導体装置
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2000133763A (ja) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置用の回路部材およびその製造方法
DE10054081A1 (de) * 2000-10-31 2002-05-08 Heraeus Gmbh W C Verfahren zur Herstellung eines Metallträgerrahmens, Metallrägerrahmen und seine Verwendung
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US7405106B2 (en) * 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
TWI381549B (zh) * 2008-04-28 2013-01-01 Lextar Electronics Corp 發光二極體封裝
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
TWI412884B (zh) * 2008-09-04 2013-10-21 Asahi Kasei E Materials Corp Photosensitive resin composition, photosensitive resin laminate, photoresist pattern forming method and manufacturing method of conductor pattern, printed wiring board, lead frame, substrate and semiconductor package
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8749074B2 (en) * 2009-11-30 2014-06-10 Micron Technology, Inc. Package including an interposer having at least one topological feature
JP5613463B2 (ja) * 2010-06-03 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6028454B2 (ja) * 2012-08-24 2016-11-16 大日本印刷株式会社 半導体装置製造用リードフレーム及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN107068643B (zh) 2021-12-14
US20170110389A1 (en) 2017-04-20
TW201725675A (zh) 2017-07-16
US9831158B2 (en) 2017-11-28
JP2017076764A (ja) 2017-04-20
TWI725051B (zh) 2021-04-21
CN107068643A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
JP6650723B2 (ja) リードフレーム及びその製造方法、半導体装置
JP6603538B2 (ja) リードフレーム及びその製造方法
TWI716477B (zh) 引線架及其製造方法、半導體裝置
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US20220246545A1 (en) Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die
JP3218933U (ja) プリフォームリードフレーム及びリードフレームパッケージデバイス
CN106847782B (zh) 半导体装置及其制造方法、引线框架及其制造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP6774531B2 (ja) リードフレーム及びその製造方法
JP2006066545A (ja) 電子部品パッケージ
US20220208660A1 (en) Electronic package with surface contact wire extensions
JP2018129442A (ja) 半導体装置およびその製造方法
US20210296216A1 (en) Semiconductor device, lead frame, and method for manufacturing semiconductor device
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2019102697A (ja) 半導体装置およびその製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH05136320A (ja) リードフレームの製造方法
JPH05136321A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200121

R150 Certificate of patent or registration of utility model

Ref document number: 6650723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150