JP6695166B2 - リードフレーム、及び半導体パッケージの製造方法 - Google Patents

リードフレーム、及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP6695166B2
JP6695166B2 JP2016032421A JP2016032421A JP6695166B2 JP 6695166 B2 JP6695166 B2 JP 6695166B2 JP 2016032421 A JP2016032421 A JP 2016032421A JP 2016032421 A JP2016032421 A JP 2016032421A JP 6695166 B2 JP6695166 B2 JP 6695166B2
Authority
JP
Japan
Prior art keywords
lead frame
end portion
base end
sealing resin
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016032421A
Other languages
English (en)
Other versions
JP2017152496A (ja
Inventor
石橋 貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2016032421A priority Critical patent/JP6695166B2/ja
Priority to CN201710078265.7A priority patent/CN107104089B/zh
Priority to TW106105459A priority patent/TW201801261A/zh
Publication of JP2017152496A publication Critical patent/JP2017152496A/ja
Application granted granted Critical
Publication of JP6695166B2 publication Critical patent/JP6695166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、リードフレーム、及び半導体パッケージの製造方法に関する。
半導体パッケージは、リードフレームと、その上に搭載された半導体チップと、半導体チップを封止する封止樹脂とを備える。MAP(Molded Array Packaging)タイプのリードフレームの場合、各端子(リード)はタイバーで接続されている。このようなリードフレームを用いて半導体パッケージを製造する場合、リードフレームとその上に搭載された半導体チップとを樹脂で封止して樹脂封止体を得た後、これをダイシングソーで切削して個片化する。このようにして、半導体パッケージが製造される。
特許文献1では、金属のカットバリの発生とダイシングソーの磨耗を抑制するために、ダイシング部をハーフエッチングにより形成した溝部により薄肉とすることが提案されている。そして、この溝部の幅を、ダイシングソーの幅より大きくするか小さくして切断がスムーズに行えるようにすることが提案されている。
特開2001−320007号公報
ダイシングソーの幅よりも大きい溝部を有するリードフレームを用いて半導体パッケージを製造すると、溝部に由来する端子の薄肉部には、厚みの小さい薄肉樹脂部が形成される。このような薄肉樹脂部は、半導体チップの上を覆っている厚みの大きい樹脂部に比べると、リードフレームの表面から剥離し易いことから、密着性に優れる必要がある。近年、リードフレームを薄くして半導体パッケージを小型化する傾向にあるため、薄肉樹脂部は一層密着性を向上することが求められている。
本発明では、一つの側面において、半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームを提供することを目的とする。本発明は、別の側面において、封止樹脂の剥離を抑制することが可能な半導体パッケージの製造方法を提供することを目的とする。
本発明は、一つの側面において、一対の端子と、その間に設けられ、端子が基端部において連結されるタイバーと、を備えるリードフレームであって、端子の基端部は先端部よりも薄く、基端部は、厚さ方向に貫通する貫通孔、及び先端部よりも幅を狭くする切欠部の少なくとも一方を有するリードフレームを提供する。
このリードフレームは、樹脂で封止すると、基端部の一方面上に形成される封止樹脂と、他方面上に設けられる封止樹脂とを、貫通孔内の封止樹脂又は切欠部内における封止樹脂で接続することができる。このため、ダイシングを行って半導体パッケージを作製する際に、基端部の一方面又は他方面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。
上記基端部が貫通孔を有する場合、貫通孔は、タイバーに延在しており、一対の端子のそれぞれの基端部とその間のタイバーとにおいて連通していることが好ましい。このように一対の端子の基端部とその間のタイバーにおいて一体となる貫通孔を設けることによって、ダイシング時における切削部の体積を十分に小さくすることができる。これによって、リードフレームの厚みを大きくしても切削を円滑に行うことができる。また、ダイシングソーの負荷を低減するとともにリードフレームの構成材料を低減することができる。
上記リードフレームは、上面側に半導体チップが搭載されるパッドと、タイバーに連結され、パッドを支持するサポートバーを備えており、端子の先端部の下面よりも、端子の基端部の下面の方が上方に位置していてもよい。このようなリードフレームを樹脂封止すると、端子の基端部の下面側に厚みの薄い封止樹脂(薄肉樹脂部)が形成される。この薄肉樹脂部は、基端部を貫通する貫通孔内の封止樹脂によって、端子の基端部の上面側の封止樹脂と接続される。このため、ダイシングを行って半導体パッケージを作製する際に、薄肉樹脂部における封止樹脂の剥離を抑制することできる。また、得られた半導体パッケージからの封止樹脂の剥離を抑制することができる。
上記基端部が切欠部を有する場合、切欠部は、基端部の幅方向に対向するように対をなして設けられることが好ましい。このようなリードフレームを樹脂で封止すると、隣接する端子間に介在する封止樹脂を大きくすることができる。これによって、基端部の一方面上に形成される封止樹脂と、他方面上に設けられる封止樹脂とを強固に接続することができる。このため、ダイシングを行って半導体パッケージを作製する際に、基端部の一方面又は他方面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。
本発明は、別の側面において、リードフレームの上に半導体チップを搭載する搭載工程と、半導体チップを封止し、リードフレームの一対の主面の少なくとも一部を覆うとともに貫通孔内に封止樹脂を設ける封止工程と、タイバーに沿って、タイバー、並びに貫通孔内及び/又は切欠部内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の封止樹脂と他方の主面上の封止樹脂とを接続している半導体パッケージを得るダイシング工程と、を有する、半導体パッケージの製造方法を提供する。
上記半導体パッケージの製造方法では、貫通孔内及び/又は切欠部内の封止樹脂が、両方の主面上に形成されたそれぞれの封止樹脂を接続している。このため、半導体パッケージを製造する際に、一方(又は他方)の主面上に形成される封止樹脂の厚みが薄くても、当該封止樹脂の剥離を抑制することできる。また、得られた半導体パッケージからの封止樹脂の剥離も抑制することできる。
本発明では、一つの側面において、半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームを提供することができる。本発明は、別の側面において、封止樹脂の剥離を抑制することが可能な半導体パッケージの製造方法を提供することができる。
図1は、一実施形態に係るリードフレームの平面図である。 図2(A)は、図1における領域IIを拡大して示す平面図である。図2(B)は、図2(A)におけるb−b線断面図である。 図3(A)は、一実施形態の変形例に係るリードフレームの一部を拡大して示す平面図である。図3(B)は、図3(A)におけるb−b線断面図である。 図4(A)は、別の実施形態に係るリードフレームの一部を拡大して示す平面図である。図4(B)は、図4(A)におけるb−b線断面図である。 図5は、図1のリードフレームを備える樹脂封止体の断面図である。 図6は、一実施形態に係る半導体パッケージの断面図である。 図7は、図6の半導体パッケージの側面図である。 図8は、別の実施形態に係る半導体パッケージの側面図である。
以下、場合により図面を参照して、本発明の実施形態を説明する。ただし、以下の実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
図1は、リードフレーム200の平面図である。リードフレーム200は、単位フレーム100の集合体である。図1には、9個(3個×3個)の単位フレーム100が示されているが、単位フレーム100の数は特に限定されない。単位フレーム100は、タイバー16を介して隣接する単位フレーム100と連結されている。
リードフレーム200は、それぞれの単位フレーム100において中央部に配置されるパッド10と、パッド10の周囲に配置され、インナーリードともいわれる複数の端子12と、パッド10を支持するサポートバー14とを備える。サポートバー14の先端はパッド10に連結され、サポートバー14の後端は端子12の周囲に配置されるタイバー16に連結されている。サポートバー14は、略矩形状のパッド10の四隅から放射状に延在してタイバー16に連結されることによって、パッド10を支持している。
リードフレーム200は、一方の主面200a側(上面)において、パッド10上に半導体チップが搭載される。パッド10の各辺に対して4本の端子12が並んで配設されており、その先端部12Aは、所定の間隔を介してパッド10の各辺に対向している。端子12の基端部12Bは、タイバー16に連結されている。
図2(A)は、図1における領域IIを拡大して示す平面図である。図2(B)は、図2(A)におけるb−b線断面図である。タイバー16を挟むようにして、一対の端子12が対向するように設けられている。一対の端子12のそれぞれは、図1に示すように互いに隣接する単位フレーム100にそれぞれ含まれる。
図2(A)に戻り、一対の端子12及びタイバー16には、厚さ方向に貫通する貫通孔17が形成されている。貫通孔17は、一対の端子12のそれぞれの基端部12Bとその間に挟まれるタイバー16に延在している。すなわち、貫通孔17は、一対の端子12のそれぞれの基端部12Bとその間に挟まれるタイバー16とにおいて連通し、一体となっている。
図2(A)のような構造にすることによって、貫通孔17のサイズを十分に大きくすることができる。したがって、貫通孔17内に樹脂組成物を充填し易くすることができる。また、貫通孔17のサイズが大きいと、貫通孔17をエッチングによって容易に形成することができる。
図2(B)に示すように、端子12の先端部12Aの厚みよりも、基端部12B及びタイバー16の厚みの方が薄くなっている。図2(B)に示すように、一対の端子12及びタイバー16を通り、一対の端子12が対向する方向に平行で且つ主面200bに垂直な断面において、一対の端子12の基端部12Bとその間のタイバー16には、主面200b側(下面側)に凹部19が形成されている。
基端部12B及びタイバー16の厚みを薄くすることによって、ダイシング時におけるリードフレーム200の切削を円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。端子12の基端部12Bは、例えばハーフエッチングによって先端部12Aよりも薄くすることができる。
端子12の基端部12Bの主面200b側には、半導体パッケージの製造の際、封止工程において、薄肉樹脂部が形成される。この薄肉樹脂部は、貫通孔17内の封止樹脂によって、主面200a側の封止樹脂と接続される。その後、ダイシング工程で切削される切削部40は、図2(B)中、点線で挟まれる領域である。一対の端子12の対向方向に沿う切削部40の長さは、該対向方向に沿う凹部19の長さよりも短くなっている。切削部40に対する凹部19の長さの比は、例えば、1.1〜1.5である。
ダイシング工程で切削された後、端子12の基端部12Bの残存部分の下面(主面200b)側には、薄肉樹脂部が残存する。この薄肉樹脂部は、貫通孔17内の封止樹脂の残存部分によって上面(主面200a)側の封止樹脂と接続される。これによって、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。
貫通孔17のサイズに特に限定はないが、その幅(図2(A)中の上下方向の長さ)は、例えば、端子12の先端部12Aの厚みを基準として80〜120%であることが好ましい。これによって、エッチングによる貫通孔17の形成を十分容易に行うことができる。端子12の基端部12B及びタイバー16の厚みは同一である必要はなく、タイバー16の厚みは、端子12の先端部12Aと同じであってもよい。
図3(A)は、上記実施形態の変形例に係るリードフレームの一部を拡大して示す平面図である。図3(B)は、図3(A)におけるb−b線断面図である。図3(A)及び図3(B)は、図2(A)及び図2(B)と同様の位置を拡大して示している。本変形例では、貫通孔18の形状が上記実施形態と相違している。その他の構成は、上記実施形態と同様である。
本変形例では、タイバー16に貫通孔が形成されていない。そして、一対の端子12の基端部12Bのそれぞれに貫通孔18が隔離して形成されている。したがって、一対の端子12の基端部12Bにおける貫通孔18は連通しておらず、それぞれ独立している。
図3(B)に示すように、端子12の先端部12Aの厚みよりも、基端部12B及びタイバー16の厚みの方が薄くなっている。このように、基端部12B及びタイバー16の厚みを薄くすることによって、リードフレーム200のダイシングを円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。この変形例の場合も、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。
図4(A)は、別の実施形態に係るリードフレームの一部を拡大して示す平面図である。図4(B)は、図4(A)におけるb−b線断面図である。図4(A)及び図4(B)は、図2(A)及び図2(B)と同様の位置を拡大して示している。本実施形態では、端子12の基端部12Bに貫通孔が形成されていない代わりに、端子12の基端部12Dは、先端部12Aの幅よりも基端部12Dの幅の方を狭くする一対の切欠部15をそれぞれ有する。一対の切欠部15は、基端部12Dの側部に設けられ、基端部12Dの幅方向に対向している。基端部12Dは切欠部15を有することによって、基端部12Dの幅(図4(A)中の上下方向に沿う長さ)が、端子12の先端部12Aの幅よりも小さくなっている。
切欠部15の大きさ及び形状は特に限定されない。例えば、切欠部15を対をなすように両側部に設けることに代えて、基端部12Dの一方の側部のみに設けていてもよい。端子12の先端部12Aよりも、基端部12Dの厚みを薄くするとともにその幅を小さくすることによって、リードフレームのダイシングを円滑に行うことができる。また、ダイシングソーの負荷を軽減することができる。
端子12の基端部12Dの主面200b側には、半導体パッケージの製造の際、封止工程において、薄肉樹脂部が形成される。この薄肉樹脂部は、隣り合う端子12,12間に介在する封止樹脂によって、主面200a側の封止樹脂と接続される。ダイシング工程で切削部40が切削された後、端子12の基端部12Dの残存部分の下面(主面200b)側には、薄肉樹脂部が残存する。この薄肉樹脂部は、隣り合う端子12,12間に介在する封止樹脂によって上面(主面200a)側の封止樹脂と接続される。基端部12Dが切欠部15を有することによって、隣り合う端子12,12間に介在する封止樹脂の体積を大きくすることができる。これによって、薄肉樹脂部からの封止樹脂の剥離を抑制することができる。
端子12の基端部12Dにおける幅のサイズに特に限定はないが、例えば、端子12の先端部12Aの厚みを基準として80〜120%であることが好ましい。これによって、エッチングによる基端部12Dの形成を十分容易に行うことができる。端子12の基端部12D及びタイバー16の厚みは同一である必要はなく、タイバー16の厚みは、端子12の先端部12Aと同じであってもよい。
次に、本発明の一実施形態に係る半導体パッケージの製造方法を説明する。本実施形態の製造方法は、リードフレームの上に半導体チップを搭載する搭載工程と、半導体チップを封止し、リードフレームの一対の主面の少なくとも一部を覆うとともに貫通孔内に封止樹脂を設ける封止工程と、タイバーに沿って、タイバー、端子の基端部の一部及び貫通孔内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の封止樹脂と他方の主面上の封止樹脂とを接続している半導体パッケージを得るダイシング工程、を有する。以下、リードフレーム200を用いた場合の半導体パッケージの製造方法を以下に説明する。
図1のリードフレーム200は、例えば次の手順で形成される。まず、母材となる帯状の金属板のエッチング又はスタンピングを行うことによって、パッドと、パッドの周囲に配置される端子と、パッドを支持するサポートバーを有する単位フレームがタイバーで接続されているリードフレームを形成する。このとき、図2又は図3に示すように、貫通孔17(18)を設けるとともに、端子12の基端部12B及びタイバー16の厚みを他の部分よりも薄くする。その後、リードフレームの表面処理を行い、必要に応じて曲げ加工を行う。このようにして、図1に示すようなリードフレーム200が得られる
搭載工程では、リードフレーム200に含まれる単位フレーム100のパッド10に、半導体チップを例えば銀ペースト等の金属ペーストを用いて固定する。次に、半導体チップの電極パッドと端子12とをボンディングワイヤで接続する。このようにして、リードフレーム200の一方の主面200a上に半導体チップを搭載する。
封止工程では、半導体チップが搭載されたリードフレーム200をモールド金型内に配置する。そして、樹脂組成物(例えば、エポキシ樹脂などの熱硬化性樹脂組成物)をモールド金型内に供給する。このとき、樹脂組成物は、半導体チップを有する一方の主面200aの少なくとも一部を覆うとともに、リードフレーム200の他方の主面の少なくとも一部も覆うように注入される。このとき、図2又は図3に示す貫通孔17又は貫通孔18には樹脂組成物が充填される。その後、加熱して、モールド金型内で樹脂組成物を硬化させて封止樹脂を形成し、樹脂封止体を得る。
図5は、リードフレーム200の一方の主面200a上において、封止樹脂80によって半導体チップ70が封止されている樹脂封止体110の断面図である。封止樹脂80は、一方の主面200a側において、半導体チップ70を覆うとともに、パッド10及び端子12を覆っている。図5に示すように、端子12は先端部12Aよりも基端部12B側の方が薄くなっている。すなわち、先端部12Aの下面よりも、基端部12Bの下面の方が上方に位置している。これによって、リードフレームの主面200bに凹部19が形成されている。
凹部19には、封止樹脂80が充填されており、凹部19において薄肉樹脂部82を形成している。リードフレームの主面200bは、凹部19に封止樹脂80すなわち薄肉樹脂部82が設けられている。主面200b上に設けられている薄肉樹脂部82は、図5に示されていない貫通孔内の封止樹脂によって、主面200a上に設けられている封止樹脂80と接続されている。このため、ダイシング工程時に切削部40が切削されても、薄肉樹脂部82が凹部19(端子12)から剥離することを抑制できる。
ダイシング工程では、図5のような樹脂封止体110をタイバー16に沿って切削する。単位フレーム100が縦横方向に連なるリードフレーム200をタイバー16に沿って切削することによって、単位フレーム100に個片化される。このとき、タイバー16、一対の端子12の基端部12Bの一部、及び貫通孔内の封止樹脂の一部が切削される。これによって、図1の単位フレーム100毎に個片化され、半導体パッケージが得られる。
半導体パッケージの製造方法は上述の方法に限定されない。例えば、上記実施形態では、図2の構造を有するリードフレーム100を用いたが、これに代えて図3又は図4の構造を有するリードフレームを用いてもよい。図3の構造を有するリードフレームを用いた場合も、貫通孔18に充填された封止樹脂80によって主面200a側の封止樹脂80と薄肉樹脂部82とが接続される。これによって、薄肉樹脂部82から封止樹脂が剥離することを抑制できる。図4の構造を有するリードフレームを用いた場合、切欠部15に設けられた封止樹脂80によって主面200a側の封止樹脂80と薄肉樹脂部82とが接続される。これによって、薄肉樹脂部82から封止樹脂が剥離することを抑制できる。
上述の製造方法で製造される半導体パッケージの一例を説明する。図6は、半導体パッケージ150の断面図である。半導体パッケージ150は、単位フレームであるリードフレーム100と、リードフレーム100の一方の主面100a上に搭載された半導体チップ70と、半導体チップ70と端子12を接続するボンディングワイヤ72と、半導体チップ70及びボンディングワイヤ72を封止し、リードフレーム100の一対の主面100a,100bの少なくとも一部を覆う封止樹脂80とを備える。
封止樹脂80は、リードフレーム100の主面100a側において、半導体チップ70を覆うとともに、端子12を覆うように設けられている。封止樹脂80は、リードフレーム100の主面100b側において、端子12の基端部12Bを覆うように設けられている。この端子12の基端部12Bの下側に設けられている封止樹脂80は、薄肉樹脂部82をなしている。薄肉樹脂部82は、貫通孔17に充填されていた封止樹脂80によって、主面100a上に設けられている封止樹脂80と接続されている。このため、薄肉樹脂部82が端子12の基端部12Bから剥離することを抑制できる。
図7は、半導体パッケージ150の側面図である。端子12(基端部12B)は、封止樹脂80に囲まれており、半導体パッケージ150の側面において、その端面が露出している。端子12の基端部12Bの下方、すなわち、主面100b側には薄肉樹脂部82が形成されている。薄肉樹脂部82は、貫通孔17内に形成されていた封止樹脂86によって、主面100a側の封止樹脂80と接続されている。これによって、薄肉樹脂部82が端子12から剥離することを抑制できる。
図8は、別の例の半導体パッケージの側面図である。この半導体パッケージは、図4に示すような切欠部15を有する基端部12Dを有するリードフレームを用いて製造される。端子12(基端部12D)は、封止樹脂80に囲まれており、この半導体パッケージの側面において、その端面が露出している。端子12の基端部12Dの下方、つまり、主面100b側には薄肉樹脂部82が形成されている。薄肉樹脂部82は、切欠部15内に形成されていた封止樹脂86によって、主面100a側の封止樹脂80と接続されている。すなわち、基端部12Dが切欠部15を有するため、先端部12Aよりも幅(図8の横方向の長さ)が小さくなっている。このため、隣接する端子12間(基端部12D間)に介在する封止樹脂84のサイズを大きくすることができる。
薄肉樹脂部82は、隣接する端子12間(基端部12D間)に介在する封止樹脂84によって、主面100a側の封止樹脂80と接続されている。これによって、薄肉樹脂部82が端子12から剥離することを抑制できる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、図6において、主面100b側においてパッド10と端子12の先端部12Aが露出しているが、このようなパッド露出タイプのリードフレームに限定されない。例えば、主面100b側においてパッド10を覆うように封止樹脂が設けられていてもよい。端子の基端部に貫通孔を有するリードフレームの実施形態と、端子の基端部に切欠部を有するリードフレームの実施形態を別々に説明したが、これらに限定されない。すなわち、端子の基端部に貫通孔と切欠部の両方を設けてもよい。
上記実施形態では、先端部12A及び基端部12B,12Dのそれぞれの厚みが均一であったが、これに限定されない。すなわち、先端部12Aが基端部12B,12Dよりも厚みの大きい部分を有していれば、先端部12A及び基端部12B,12Dのそれぞれの厚みは均一でなくてもよい。例えば、先端部12Aは、外縁部の少なくとも一部が該外縁部の内側の本体部の厚みよりも薄くなっていてもよい。
半導体パッケージを製造する際に、封止樹脂の剥離を抑制することが可能なリードフレームが提供される。封止樹脂の剥離を抑制することが可能な半導体パッケージ及びその製造方法が提供される。
10…パッド、12…端子、12A…先端部、12B,12D…基端部、14…サポートバー、15…切欠部、16…タイバー、17,18…貫通孔、19…凹部、40…切削部、70…半導体チップ、72…ボンディングワイヤ、80,84,86…封止樹脂、82…薄肉樹脂部、100…単位フレーム(リードフレーム)、100a,100b,200a,200b…主面、110…樹脂封止体、150…半導体パッケージ、200…リードフレーム。

Claims (4)

  1. 一対の端子と、その間に設けられ、前記端子が基端部において連結されるタイバーと、を備えるリードフレームであって、
    前記端子の前記基端部は先端部よりも薄く、
    前記基端部の幅は前記先端部の幅と同一であり、
    前記基端部は、厚さ方向に貫通する貫通孔を有するリードフレーム。
  2. 前記基端部における前記貫通孔は、前記タイバーに延在しており、前記一対の端子のそれぞれの前記基端部とその間の前記タイバーとにおいて連通している、請求項1に記載のリードフレーム。
  3. 上面側に半導体チップが搭載されるパッドと、前記タイバーに連結され、前記パッドを支持するサポートバーと、を備えており、
    前記端子の先端部の下面よりも、前記端子の基端部の下面の方が上方に位置している、請求項1又は2に記載のリードフレーム。
  4. 請求項1〜のいずれか一項に記載のリードフレームの上に半導体チップを搭載する搭載工程と、
    前記半導体チップを封止し、前記リードフレームの一対の主面の少なくとも一部を覆うとともに前記貫通孔内に封止樹脂を設ける封止工程と、
    前記タイバーに沿って、前記タイバー及び前記貫通孔内の封止樹脂の一部を切削し、当該封止樹脂が一方の主面上の前記封止樹脂と他方の主面上の前記封止樹脂とを接続している半導体パッケージを得るダイシング工程と、を有する、半導体パッケージの製造方法。
JP2016032421A 2016-02-23 2016-02-23 リードフレーム、及び半導体パッケージの製造方法 Active JP6695166B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016032421A JP6695166B2 (ja) 2016-02-23 2016-02-23 リードフレーム、及び半導体パッケージの製造方法
CN201710078265.7A CN107104089B (zh) 2016-02-23 2017-02-14 引线框、以及半导体封装的制造方法
TW106105459A TW201801261A (zh) 2016-02-23 2017-02-18 導線架、及半導體封裝之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032421A JP6695166B2 (ja) 2016-02-23 2016-02-23 リードフレーム、及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2017152496A JP2017152496A (ja) 2017-08-31
JP6695166B2 true JP6695166B2 (ja) 2020-05-20

Family

ID=59676457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032421A Active JP6695166B2 (ja) 2016-02-23 2016-02-23 リードフレーム、及び半導体パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP6695166B2 (ja)
CN (1) CN107104089B (ja)
TW (1) TW201801261A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063025A1 (ja) * 2021-10-13 2023-04-20 ローム株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
KR20020093250A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017152496A (ja) 2017-08-31
CN107104089A (zh) 2017-08-29
TW201801261A (zh) 2018-01-01
CN107104089B (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US6617197B1 (en) Multi row leadless leadframe package
US6608366B1 (en) Lead frame with plated end leads
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
TWI431738B (zh) 半導體裝置之製造方法
US7972906B2 (en) Semiconductor die package including exposed connections
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP2001274308A (ja) リードフレームおよび半導体装置の製造方法
US20060088956A1 (en) Method for fabricating semiconductor package with short-prevented lead frame
JP2002076228A (ja) 樹脂封止型半導体装置
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US20180122724A1 (en) Semiconductor Device Having Leadframe With Pressure-Absorbing Pad Straps
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8643156B2 (en) Lead frame for assembling semiconductor device
US20100244209A1 (en) Circuit device and method for manufacturing the same
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200421

R150 Certificate of patent or registration of utility model

Ref document number: 6695166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250