CN107564878B - 凸点增强型封装结构 - Google Patents

凸点增强型封装结构 Download PDF

Info

Publication number
CN107564878B
CN107564878B CN201710694122.9A CN201710694122A CN107564878B CN 107564878 B CN107564878 B CN 107564878B CN 201710694122 A CN201710694122 A CN 201710694122A CN 107564878 B CN107564878 B CN 107564878B
Authority
CN
China
Prior art keywords
layer
bonding pad
opening
solder mask
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710694122.9A
Other languages
English (en)
Other versions
CN107564878A (zh
Inventor
马书英
王腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201710694122.9A priority Critical patent/CN107564878B/zh
Publication of CN107564878A publication Critical patent/CN107564878A/zh
Application granted granted Critical
Publication of CN107564878B publication Critical patent/CN107564878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种凸点增强型封装结构,通过将防焊层上开口尺寸设计成大于焊盘及凸点尺寸的结构,并在凸点及焊盘与开口侧壁之间及防焊层上的凸点外侧面上包覆聚合物支撑环,可使包覆凸点根基部的聚合物支撑材料包裹面积增加,同时可降低凸点处的拉扯应力,从而提高焊点的可靠性。较佳的,在焊盘周围的介质层或绝缘层上形成围绕焊盘的环形槽,使聚合物支撑环延伸填入环形槽内,可进一步增加聚合物包裹面积,提高焊点可靠性且可以改善焊盘处应力,防止冷热冲击试验导致线路断裂。更佳的,同时在防焊层上铺设加强层,并使加强层的开口尺寸设计成大于焊盘及凸点尺寸的结构,能够进一步保证聚合物支撑材料量和包裹高度,进一步提高焊点可靠性。

Description

凸点增强型封装结构
技术领域
本发明涉及半导体封装领域,尤其涉及一种半导体封装芯片的凸点增强型封装结构。
背景技术
晶圆级芯片尺寸封装的芯片,与集成电路板连接时,通常通过芯片凸点贴装到电路板上。目前,WLCSP封装板级可靠性是困扰产品性能的关键问题之一,在SMT后经过跌落测试,bias TCT(通电冷热循环试验)易出现凸点处焊点断裂,无法满足车载、安防、智能穿戴等高可靠性要求。
专利文献CN106653721A公开了一种环绕密封环的凸点结构,包括一芯片,芯片具有第一表面和与其相对的第二表面,芯片第一表面或第二表面设有至少一层金属层,金属层上设有一层防焊层,防焊层上开设有暴露金属层的焊盘,焊盘上布置有聚合物粘合剂和凸点,该聚合物粘合剂在回流后形成具有3-D聚合物网络结构的密封环,密封环在防焊层上包裹凸点根基部。这样,在防焊层上的凸点根部环绕密封环,增强了凸点与焊盘之间的结合力,且凸点的推力强度也大大增加,具有良好的可重工性,优化了凸点的可靠性连接,但对于要求更为苛刻的车载、安防等产品封装,需要提供一种可靠性更好的封装结构。
发明内容
为了解决上述技术问题,本发明提出一种凸点增强型封装结构,增加聚合物包裹面积同时降低凸点处拉扯应力,从而提高凸点处焊点可靠性,满足车载、安防、智能穿戴等高可靠性要求。
本发明的技术方案是这样实现的:
一种凸点增强型封装结构,包括一基底,所述基底上具有作为电性导出点的焊盘,且所述基底上铺设有防焊层,所述防焊层上预留有暴露所述基底上焊盘的第一开口,所述第一开口的径向尺寸大于所述焊盘的径向尺寸,所述第一开口内的焊盘上制作有凸点,所述凸点及所述焊盘与所述第一开口侧壁之间及所述防焊层上的凸点外侧面上包覆有聚合物支撑环。
进一步的,所述基底为芯片衬底,所述芯片衬底正面具有介质层和位于所述介质层内电性连接芯片内部金属线路的若干焊垫,所述介质层上开设有暴露所述焊垫的第二开口,所述防焊层及所述焊盘形成于所述介质层上;所述焊盘直接设于暴露出的焊垫上或所述防焊层与所述介质层之间设有电性连接所述焊垫的金属重布线层,所述焊盘设于所述金属重布线层上;所述介质层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内。
进一步的,所述基底为芯片衬底,所述芯片衬底背面上形成有绝缘层和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上,所述绝缘层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内。
进一步的,所述基底为封装体,所述封装体上具有绝缘层和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上,所述绝缘层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内。
进一步的,所述第一开口周围的防焊层上铺设有加强层,所述加强层上预留有容置所述凸点的第三开口,所述聚合物支撑环填充所述第三开口与所述凸点之间的间隙,并包覆所述加强层上凸点的外侧面。
进一步的,所述加强层厚度为10-50μm,其材料为光刻胶或干膜。
进一步的,所述凸点为实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种,且所述凸点设于所述焊盘上,并包裹所述焊盘。
进一步的,所述聚合物支撑环由聚合物粘合剂回流焊后形成。
进一步的,所述第一开口的直径比所述焊盘直径大10-100μm。
本发明的有益效果是:本发明提供一种凸点增强型封装结构,通过将防焊层上开口尺寸设计成大于焊盘及凸点尺寸的结构,并在凸点及焊盘与第一开口侧壁之间及防焊层上的凸点外侧面上包覆聚合物支撑环,可使包覆凸点根基部的聚合物支撑材料包裹面积(高度)增加,同时可降低凸点处的拉扯应力,从而提高凸点与焊盘之间焊点的可靠性。较佳的,在焊盘周围的介质层或绝缘层上形成围绕焊盘的环形槽,使聚合物支撑环延伸填入环形槽内,可进一步增加聚合物包裹面积,提高焊点可靠性且可以改善焊盘处应力,进而减缓焊盘处线路连接处应力,防止冷热冲击试验导致线路断裂。较佳的,在防焊层上铺设加强层,并使加强层的开口尺寸设计成大于焊盘及凸点尺寸的结构,使聚合物支撑环填充第三开口与凸点之间的间隙,并包覆加强层上凸点的外侧面,能够进一步保证聚合物支撑材料量和包裹高度,进一步提高焊点可靠性。更佳的,在防焊层上铺设加强层,在焊盘周围的介质层或绝缘层上形成围绕焊盘的环形槽,使聚合物支撑环延伸填入环形槽内。
附图说明
图1为本发明凸点增强型封装结构一实施例结构示意图;
图2为本发明凸点增强型封装结构另一实施例结构示意图;
图3为本发明凸点增强型封装结构另一实施例结构俯视示意图;
图4为本发明凸点增强型封装结构又一实施例结构示意图;
图5为本发明凸点增强型封装结构再一实施例结构示意图。
图6为本发明凸点增强型封装结构中具有环形槽的实施例结构示意图。
图7为本发明凸点增强型封装结构中同时具有环形槽及加强层的实施例结构示意图。
具体实施方式
为使本发明能够更加易懂,下面结合附图对本发明的具体实施方式做详细的说明。为方便说明,实施例附图的结构中各组成部分未按正常比例缩放,故不代表实施例中各结构的实际相对大小。其中所说的结构或面的上面或上侧,包含中间还有其他层的情况。
实施例1
如图1所示,一种凸点增强型封装结构,包括一基底,所述基底为芯片衬底101,所述芯片衬底正面具有介质层102和位于所述介质层内电性连接芯片内部金属线路的若干焊垫103,所述介质层上开设有暴露所述焊垫的第二开口,所述介质层上第二开口内的焊垫上形成有作为电性导出点的焊盘104,所述介质层上铺设有防焊层105,所述防焊层上预留有暴露所述焊盘的第一开口,所述第一开口的径向尺寸大于所述焊盘的径向尺寸,所述第一开口内的焊盘上制作有凸点106(即在焊盘上长凸点,比如植焊球),所述凸点及所述焊盘与所述第一开口侧壁之间及所述防焊层上的凸点外侧面上包覆有聚合物支撑环107。这样,通过将防焊层上第一开口尺寸设计成大于焊盘及凸点尺寸的结构,并在凸点及焊盘与第一开口侧壁之间及防焊层上的凸点外侧面上包覆聚合物支撑环,可使包覆凸点根基部的聚合物支撑材料包裹面积(高度)增加,同时可降低凸点处的拉扯应力,从而提高凸点与焊盘之间焊点的可靠性。
实施例2
如图2所示,本实施例2具有实施例1的大部分技术特征,其区别在于,在防焊层与介质层之间设有电性连接焊垫的金属重布线层(参见图3,E-E’剖切面不在金属重布线层的线路上),所述焊盘设于所述金属重布线层上;即焊盘不是直接设于暴露出的焊垫上,而是设置在金属重布线层上,芯片的焊垫的电性通过金属布线层引出至焊盘及凸点。
实施例3
如图4所示,本实施例2具有实施例1的大部分技术特征,其区别在于,防焊层及焊盘形成于芯片衬底的背面,即在芯片衬底背面上形成有绝缘层202和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上。本实施例常见在芯片背面进行金属重布线的情况,比如将芯片电性通过硅通孔或开槽引至芯片背面,然后在芯片背面形成绝缘层、金属重布线层及防焊层,凸点作为电性导出点,形成于防焊层上预设的开口位置,开口内设有对应金属重布线层的焊盘。
实施例4
本实施例2具有实施例1的大部分技术特征,其区别在于,本实施例中基底为封装体,所述封装体上具有绝缘层和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上,所述绝缘层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内。本实施例常见在芯片转接板、堆叠芯片封装、芯片正面或背面进行了多层重布线的情况,封装体最外层RDL上的凸点与其他芯片或电路板进行堆叠或连接。这里,介质层同样由绝缘层替代,可在绝缘层上形成有围绕焊盘的环形槽,并使聚合物支撑环延伸填入所述环形槽内。
作为上述各实施例的进一步改进,以下提供了其他优选实施方式。
优选的,如图5所示,所述介质层或绝缘层上形成有围绕所述焊盘的环形槽108,所述聚合物支撑环延伸填入所述环形槽内。这样,通过在焊盘周围的介质层或绝缘层上形成围绕焊盘的环形槽,使聚合物支撑环延伸填入环形槽内,可进一步增加聚合物包裹面积,提高焊点可靠性且可以改善焊盘处应力,进而减缓焊盘处线路连接处应力,防止冷热冲击试验导致线路断裂。环形槽深度可以5-30μm,环形槽外圈优选的略小于第一开口尺寸。环形槽在不破坏介质层或绝缘层预设的芯片金属线路的情况下,可以进入延伸进入芯片衬底中,芯片衬底可采用硅衬底等。
优选的,如图6所示,所述第一开口周围的防焊层上铺设有加强层109,所述加强层上预留有容置所述凸点的第三开口,所述聚合物支撑环填充所述第三开口与所述凸点之间的间隙,并包覆所述加强层上凸点的外侧面。这样,通过在防焊层上铺设加强层,并使加强层的开口尺寸设计成大于焊盘及凸点尺寸的结构,使聚合物支撑环填充第三开口与凸点之间的间隙,并包覆加强层上凸点的外侧面,能够进一步保证聚合物支撑材料量和包裹高度,进一步提高焊点可靠性。
优选的,所述加强层厚度为10-50μm,其材料为光刻胶或干膜。比如,在铺设防焊层后,可在其上面再涂一层胶,以增加聚合物支撑环用量,保证包裹高度。
更优选的,如图7所示,所述介质层或绝缘层上形成有围绕所述焊盘的环形槽108,所述聚合物支撑环延伸填入所述环形槽内,同时,所述第一开口周围的防焊层上铺设有加强层109,所述加强层上预留有容置所述凸点的第三开口,所述聚合物支撑环填充所述第三开口与所述凸点之间的间隙,并包覆所述加强层上凸点的外侧面;能够更好的保证聚合物支撑材料量和包裹高度,更好的提高焊点可靠性。
优选的,所述凸点为实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种,且所述凸点设于所述焊盘上,并包裹所述焊盘。这样,焊球形成于焊盘上时,使其包裹住焊盘,可降低凸点处的拉扯应力。
优选的,所述聚合物支撑环由聚合物粘合剂回流焊后形成。具体实现方式可采用在焊盘上布置有聚合物粘合剂和凸点,聚合物粘合剂回流后形成包裹凸点***的聚合物支撑环。这里,聚合物粘合剂在回流过程中去除凸点或/和导电焊盘上的金属氧化层,还可以起到助焊的作用。优选的,所述聚合物粘合剂材料的黏度为60CP至40000CP。所述聚合物粘合剂为一种无铅的凸点粘合剂。
优选的,所述第一开口的直径比所述焊盘直径大10-100μm。即防焊层开口直径大于焊盘直径10-100μm。具体尺寸可根据芯片布线空间进行选择。第三开口的尺寸优选与第一开口尺寸相同,但不限于此,也可以大于第一开口尺寸或小于第一开口尺寸。
本发明中基底可以为芯片衬底或芯片封装体,防焊层及焊盘可以制作在芯片衬底或芯片封装体正面,也可以制作在背对正面的背面,具体可以是有源元件(activeelement)或无源元件(passive element)、数字电路或模拟电路等集成电路的电子元件(electronic components)、微机电***(Micro Electro Mechanical Systems,MEMS)、微流体***(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(physical sensor)、表面声波元件、压力感测器(pressure sensors),但不以此为限。
以上实施例是参照附图,对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更,但不背离本发明的实质的情况下,都落在本发明的保护范围之内。

Claims (6)

1.一种凸点增强型封装结构,其特征在于,包括一基底,所述基底上具有作为电性导出点的焊盘,且所述基底上铺设有防焊层,所述防焊层上预留有暴露所述基底上焊盘的第一开口,所述第一开口的径向尺寸大于所述焊盘的径向尺寸,所述第一开口内的焊盘上制作有凸点,所述凸点及所述焊盘与所述第一开口侧壁之间及所述防焊层上的凸点外侧面上包覆有聚合物支撑环;所述基底为芯片衬底,所述芯片衬底正面具有介质层和位于所述介质层内电性连接芯片内部金属线路的若干焊垫,所述介质层上开设有暴露所述焊垫的第二开口,所述防焊层及所述焊盘形成于所述介质层上;所述焊盘直接设于暴露出的焊垫上或所述防焊层与所述介质层之间设有电性连接所述焊垫的金属重布线层,所述焊盘设于所述金属重布线层上;所述介质层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内;或所述基底为芯片衬底,所述芯片衬底背面上形成有绝缘层和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上,所述绝缘层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内;或所述基底为封装体,所述封装体上具有绝缘层和金属重布线层,所述防焊层及所述焊盘形成于所述金属重布线层上,所述绝缘层上形成有围绕所述焊盘的环形槽,所述聚合物支撑环延伸填入所述环形槽内。
2.根据权利要求1所述的凸点增强型封装结构,其特征在于:所述第一开口周围的防焊层上铺设有加强层,所述加强层上预留有容置所述凸点的第三开口,所述聚合物支撑环填充所述第三开口与所述凸点之间的间隙,并包覆所述加强层上凸点的外侧面。
3.根据权利要求2所述的凸点增强型封装结构,其特征在于:所述加强层厚度为10-50μm,其材料为光刻胶或干膜。
4.根据权利要求1所述的凸点增强型封装结构,其特征在于:所述凸点为实心焊球、空心焊球、塑料核焊球、铜核焊球中的一种,且所述凸点设于所述焊盘上,并包裹所述焊盘。
5.根据权利要求1所述的凸点增强型封装结构,其特征在于:所述聚合物支撑环由聚合物粘合剂回流焊后形成。
6.根据权利要求1所述的凸点增强型封装结构,其特征在于:所述第一开口的直径比所述焊盘直径大10-100μm。
CN201710694122.9A 2017-08-15 2017-08-15 凸点增强型封装结构 Active CN107564878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710694122.9A CN107564878B (zh) 2017-08-15 2017-08-15 凸点增强型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710694122.9A CN107564878B (zh) 2017-08-15 2017-08-15 凸点增强型封装结构

Publications (2)

Publication Number Publication Date
CN107564878A CN107564878A (zh) 2018-01-09
CN107564878B true CN107564878B (zh) 2020-01-14

Family

ID=60974514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710694122.9A Active CN107564878B (zh) 2017-08-15 2017-08-15 凸点增强型封装结构

Country Status (1)

Country Link
CN (1) CN107564878B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021237714A1 (zh) * 2020-05-29 2021-12-02 深圳市汇顶科技股份有限公司 一种芯片封装结构、方法及芯片模组
CN115135020A (zh) * 2021-03-25 2022-09-30 庆鼎精密电子(淮安)有限公司 曝光***、电路板及其制备方法、背光板及显示装置
CN118016536A (zh) * 2022-11-09 2024-05-10 矽磐微电子(重庆)有限公司 芯片封装方法及封装结构
CN115881675B (zh) * 2023-02-08 2024-04-02 荣耀终端有限公司 封装基板、其制备方法、封装结构及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
CN102543940A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化结构
CN104952735A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 具有金属柱的芯片封装结构及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019851B1 (ja) * 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
CN100452377C (zh) * 2005-12-01 2009-01-14 联华电子股份有限公司 芯片与封装结构
US9508622B2 (en) * 2011-04-28 2016-11-29 Freescale Semiconductor, Inc. Method for protecting copper wire bonds on aluminum pads of a semiconductor device from corrosion
JP2013055272A (ja) * 2011-09-06 2013-03-21 Panasonic Corp 半導体装置
US9082776B2 (en) * 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
KR101353392B1 (ko) * 2013-02-07 2014-01-21 (주)포인트엔지니어링 광 디바이스 및 그 제조방법
CN205355041U (zh) * 2016-01-11 2016-06-29 华天科技(昆山)电子有限公司 带应力释放环的金属凸块结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604679A (zh) * 2008-06-11 2009-12-16 恩益禧电子股份有限公司 引线框、半导体器件以及引线框和半导体器件的制造方法
CN102543940A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化结构
CN104952735A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 具有金属柱的芯片封装结构及其形成方法

Also Published As

Publication number Publication date
CN107564878A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
US20220375985A1 (en) Electronic device package and fabricating method thereof
CN107564878B (zh) 凸点增强型封装结构
TWI692030B (zh) 半導體封裝件及其製造方法
US7663250B2 (en) Wafer level package and manufacturing method thereof
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
CN113140519A (zh) 采用模制中介层的晶圆级封装
KR101255335B1 (ko) 반도체 패키지 및 그 제조 방법
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
CN104685622A (zh) Bva中介结构
JP2001320014A (ja) 半導体装置及びその製造方法
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN106469712A (zh) 电子封装结构及其制法
KR101059629B1 (ko) 반도체 패키지 제조방법
JP2007243196A (ja) 複数のチップ構成を有する集積デバイス及びその製造方法
US9334156B2 (en) Chip package and method thereof
TWI237370B (en) Chip package structure and process for fabricating the same
KR20130016566A (ko) 반도체 패키지 및 그 제조 방법
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
JP2010161419A (ja) 半導体装置の製造方法
TWI311354B (en) Multi-chip package structure
TW200536074A (en) Chip package structure and process for fabricating the same
JP2017028155A (ja) 半導体装置及びその製造方法
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
KR20080061969A (ko) 반도체 패키지 및 이의 제조 방법
CN110838477A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant