JP2006210489A - 半導体装置用リードフレームとその製造方法 - Google Patents

半導体装置用リードフレームとその製造方法 Download PDF

Info

Publication number
JP2006210489A
JP2006210489A JP2005018082A JP2005018082A JP2006210489A JP 2006210489 A JP2006210489 A JP 2006210489A JP 2005018082 A JP2005018082 A JP 2005018082A JP 2005018082 A JP2005018082 A JP 2005018082A JP 2006210489 A JP2006210489 A JP 2006210489A
Authority
JP
Japan
Prior art keywords
plating layer
lead frame
semiconductor device
plating
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005018082A
Other languages
English (en)
Other versions
JP4543943B2 (ja
Inventor
Takahiro Fukunaga
隆博 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005018082A priority Critical patent/JP4543943B2/ja
Publication of JP2006210489A publication Critical patent/JP2006210489A/ja
Application granted granted Critical
Publication of JP4543943B2 publication Critical patent/JP4543943B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】めっきを施したリードフレームでありながら、封止樹脂との密着性の高いリードフレームを提供することを目的とする。
【解決手段】銅もしくは銅合金を基材とした半導体装置用リードフレームにめっきを施し、該めっき膜表面にエッチング剤により複数の凹凸部を形成することにより基材のエッチングによる寸法精度および銅合金の金属特性の低下を抑制しつつ、半導体装置用リードフレームと封止樹脂との密着性を強固にすることができる。
【選択図】図1

Description

本発明は封止樹脂との密着性を必要とした半導体装置用リードフレームに関するものである。
従来の半導体装置用リードフレームとしては、封止樹脂との密着性を向上させる為に、基材101にエッチング処理を施し、基材101表面に凹凸部104を形成し、アンカー効果により封止樹脂との密着性を向上しているものがあった(例えば、特許文献1参照)。
図3は、前記特許文献1に記載された従来の半導体用リードフレームの断面図を示すものである。
図3において、銅または銅合金からなる基材101を、プレスまたはエッチングなどの成型技術を用いてリードフレーム102を形成し、リードフレーム102に封止樹脂(図示せず)との密着度を向上させるためのエッチング処理により粗面化処理を施し凹凸部104を形成する。
リードフレーム102の表面に第一めっき層103として高純度の銅めっきを施し、第一めっき層103の表面に第二めっき層105としてニッケルまたはニッケル合金めっきを0.2〜1.5μm施し、第二めっき層105の表面に第三めっき層106としてパラジウムまたはパラジウム合金めっきを0.02〜0.15μm施し、第三めっき層106の表面に第四めっき層107として金めっきを0.003〜0.02μm施し、最上層に化学的安定性の高い貴金属である第四めっき層107が存在しても、凹凸部104によるアンカー効果により、封止樹脂との密着性を向上させていた。
特開2002−83917号公報
しかしながら、前記従来の構成では、リードフレームに直接エッチングにより粗面化処理を行う為に、微細な多ピンのリードフレームの場合、エッチングに大きく影響を受け、寸法精度が損なわれることや、銅合金の表面組成の変化により金属特性を低下させる。また、粗面化処理を施した後に銅めっきおよびニッケルめっき(厚さ計約0.4μm〜3.0μm)を施す為に、粗化部が平滑化され封止樹脂との密着性を向上させるアンカー効果が低下するという課題を有していた。
本発明は、前記従来の課題を解決するもので、銅もしくは銅合金の基材にめっきを施した半導体装置用リードフレームでありながら、樹脂との密着性の高い半導体装置用リードフレームを提供することを目的とする。
前記従来の課題を解決するために、本発明の半導体装置用リードフレームは、金属薄板材の基材に打抜きまたはエッチング加工が施されたリードフレームであって、リードフレームに表面が粗面化された凹凸部を備えた第一めっき層が鍍着され、第1めっき層表面に第二めっき層が鍍着され、第一めっき層表面と略同一形状の凹凸部が形成されたものであり、また、第二めっき層表面に第三めっき層が鍍着され、積層された第二めっき層および第三めっき層の表面に第一めっき層表面と略同一形状の凹凸部が形成されたものである。さらにその製造方法は、金属薄板材の基材に打抜きまたはエッチング加工を行いリードフレームを形成する工程と、リードフレーム表面に第一めっき層を鍍着する第一めっき層形成工程と、第一めっき層表面を粗面化して凹凸部を形成する第一めっき層粗面化工程と、第一めっき層表面に薄膜の第二めっき層を鍍着する第二めっき層形成工程とを備えたものであり、さらに、金属薄板材の基材に打抜きまたはエッチング加工を行いリードフレームを形成する工程と、リードフレーム表面に第一めっき層を鍍着する第一めっき層形成工程と、第一めっき層表面を粗面化して凹凸部を形成する第一めっき層粗面化工程と、第一めっき層表面に薄膜の第二めっき層を鍍着する第二めっき層形成工程と、第二めっき層表面に薄膜の第三めっき層を鍍着する第三めっき層形成工程とを備えたものである。
本構成によって、半導体装置用リードフレームと封止樹脂との密着性を強固にすることができる。
以上のように、本発明の半導体装置用リードフレームによれば、基材ではなくめっき膜にエッチング処理を施す為に、前記基材の寸法精度の低下を抑制し、前記基材の表面組成の変化による金属特性の低下を抑制することができる。また、粗化部のめっきによる平滑化を抑え、リードフレームと封止樹脂との密着性を向上させることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置用リードフレームの断面図である。
図1において、1は銅または銅合金からなる基材であり、2は基材1にプレスまたはエッチングなどの成型技術により形成された半導体装置用リードフレームである。
基材1の表面に第一めっき層3としてニッケルめっきまたはニッケル合金めっきが施されている。第一めっき層3は1.0μm〜5.0μmの厚さで形成され、第一めっき層3の表面には粗面化処理が施されている。
第一めっき層3の表面粗さは算術平均粗さ(Ra)で0.05μm〜1.0μmが好適である。
これによれば、後に施されるめっき層の影響を受けることなく後工程で実施される樹脂封止工程での封止樹脂との密着性に優れる。さらに、基材1ではなく第一めっき層3に粗面化処理が施されるため、基材1の寸法精度に影響することがない。
第一めっき層3の表面には第二めっき層5としてパラジウムめっきまたはパラジウム合金めっきが施されている。第二めっき層5は0.005〜0.08μmの厚さで形成されている。
これによれば、パラジウムまたはパラジウム合金は良好な半田付け性を示すので、樹脂封止後において半田付け性を向上させる為の外装めっきを施すことが不要になり、製造工程の低減を図ることができる。
第二めっき層5の表面に第三めっき層6として金めっきが施されている。第三めっき層6は0.001〜0.02μmの厚さで形成されている。
第二めっき層5および第三めっき層6は第一めっき層3の表面に沿うように形成され、凹凸部4の形状は、第三めっき層6の表面にまで及んでいる。
これによれば、粗面化処理された第一めっき層3には、第二めっき層5および第三めっき層6を合わせて0.006〜0.1μm程度の厚みでしかめっきが施されていないため、粗面化部が平滑化されることはない。
そのため、凹凸部4は、リードフレーム2の封止樹脂(図示せず)との接合面積を増大させ、アンカー効果により封止樹脂(図示せず)との密着性が向上する。
なお、第一めっき層3の表面には、第四めっき層として金めっき層のみを施してもよい。第四めっき層は0.05〜0.5μmの厚さで形成されている。
(実施の形態2)
図2(a)〜(d)は、本発明の実施の形態2における半導体装置用リードフレームの製造方法の工程フローに沿った断面図である。
図2において、図1と同じ構成要素については同じ符号を用い、説明を省略する。
図2において、銅または銅合金からなる基材1を、プレスまたはエッチングなどの成型技術を用いてリードフレーム2を形成する(図2(a))。
リードフレーム2表面に第一めっき層3としてニッケルまたはニッケル合金めっきを施し、第一めっき層3の表面にエッチングにより粗面化処理を施し凹凸部4を形成する(図2(b))。このとき、第一めっき層3の厚みは0.5〜1.5μmが好適である。
また、凹凸部4を形成する領域はリードフレーム2全面に形成しても良いが、封止樹脂(図示せず)と接触する箇所にのみ施すだけでも良い。
エッチング液としては、ニッケルを溶解する酸性またはアルカリ性の溶解液に、テトラゾール等のアゾール化合物などを含んだ界面活性剤および金属イオンの両方または何れかを添加したものを用いる。
添加剤は第一めっき層3の表面に部分的に吸着するため、吸着した部分ではエッチングが妨げられ、凹凸部4を形成することが出来る。
これによれば、添加剤が吸着していない部分を選択的にエッチングすることができ、第一めっき層3表面を容易に粗面化することができる。
また、金属イオンは第一めっき層3よりもイオン化傾向が低いが必須である。
凹凸部4は算術平均粗さで0.05〜1.0μmで後に施されるめっき層の影響を受けることなく、封止樹脂の密着性が向上するという効果を奏する。
つぎに、第一めっき層3表面に第二めっき層5としてパラジウムまたはパラジウム合金めっきを0.005〜0.08μm施し、第二めっき層5表面に第三めっき層6として金めっきを0.001〜0.02μm施す(図2(c))。
かかる構成によれば、図2(d)に示した図2(c)のA部拡大図の通り、リードフレーム上の第一めっき層3を全面粗化することが可能であり、凹凸部4と封止樹脂(図示せず)とのアンカー効果により密着性を向上させることができる。
なお、本実施の形態2の説明では第一めっき層3表面を粗面化する方法として界面活性剤を含有したアルカリ性の溶解液によるエッチング方法を説明したが、これに限ることはなく、第一めっき層3表面にエッチングを妨げる金属のめっき皮膜を0.5〜10Å程度に極薄く施した後エッチング処理を行い、極薄く形成しためっき皮膜を除去することでも同様の作用効果を得ることが出来る。
また、第一めっき層3、第二めっき層5、第三めっき層6、の何れも無電解めっき法、電解めっき法などで形成することが可能である。
封止樹脂と金属素材からなる薄板材との密着性向上として有用であり、特に半導体装置用リードフレームに適している。
本発明の実施の形態1における半導体装置用リードフレームの部分断面図 本発明の実施の形態2における半導体装置用リードフレームの製造工程図 従来の粗化方法での半導体装置用リードフレームの部分断面図
符号の説明
1 基材
2 リードフレーム
3 第一めっき層
4 凹凸部
5 第二めっき層
6 第三めっき層
101 基材
102 リードフレーム
103 第一めっき層
104 凹凸部
105 第二めっき層
106 第三めっき層
107 第四めっき層

Claims (8)

  1. 金属薄板材の基材に打抜きまたはエッチング加工が施されたリードフレームであって、前記リードフレームに表面が粗面化された凹凸部を備えた第一めっき層が鍍着され、前記第一めっき層表面に第二めっき層が鍍着され、前記第一めっき層表面と略同一形状の凹凸部が形成された半導体装置用リードフレーム。
  2. 前記第二めっき層表面に第三めっき層が鍍着され、積層された前記第二めっき層および前記第三めっき層の表面に前記第一めっき層表面と略同一形状の凹凸部が形成された請求項1記載の半導体装置用リードフレーム。
  3. 前記第二めっき層が貴金属からなることを特徴とする請求項1記載の半導体装置用リードフレーム。
  4. 前記第二めっき層および前記第三めっき層が貴金属からなることを特徴とする請求項2記載の半導体装置用リードフレーム。
  5. 前記凹凸部の表面粗さが算術平均粗さで0.05〜1.0μmであることを特徴とする請求項1、2、3、4の何れかに記載の半導体装置用リードフレーム。
  6. 金属薄板材の基材に打抜きまたはエッチング加工を行いリードフレームを形成する工程と、
    前記リードフレーム表面に第一めっき層を鍍着する第一めっき層形成工程と、
    前記第一めっき層表面を粗面化して凹凸部を形成する第一めっき層粗面化工程と、
    前記第一めっき層表面に薄膜の第二めっき層を鍍着する第二めっき層形成工程とを備えた半導体装置用リードフレームの製造方法。
  7. 金属薄板材の基材に打抜きまたはエッチング加工を行いリードフレームを形成する工程と、
    前記リードフレーム表面に第一めっき層を鍍着する第一めっき層形成工程と、
    前記第一めっき層表面を粗面化して凹凸部を形成する第一めっき層粗面化工程と、
    前記第一めっき層表面に薄膜の第二めっき層を鍍着する第二めっき層形成工程と、
    前記第二めっき層表面に薄膜の第三めっき層を鍍着する第三めっき層形成工程とを備えた半導体装置用リードフレームの製造方法。
  8. 前記第一めっき層粗面化工程は、前記第一めっき層を構成する金属を溶解する酸性またはアルカリ性の溶解液に界面活性剤および金属イオンの両方または何れか一方を添加したエッチング液に浸漬し凹凸部を形成するエッチング工程であることを特徴とする請求項6または7記載の半導体装置用リードフレームの製造方法。
JP2005018082A 2005-01-26 2005-01-26 半導体装置用リードフレームの製造方法 Expired - Fee Related JP4543943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005018082A JP4543943B2 (ja) 2005-01-26 2005-01-26 半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005018082A JP4543943B2 (ja) 2005-01-26 2005-01-26 半導体装置用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2006210489A true JP2006210489A (ja) 2006-08-10
JP4543943B2 JP4543943B2 (ja) 2010-09-15

Family

ID=36967013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018082A Expired - Fee Related JP4543943B2 (ja) 2005-01-26 2005-01-26 半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4543943B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147336A (ja) * 2007-12-12 2009-07-02 Rohm & Haas Electronic Materials Llc 密着性の促進
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法
JP2020202405A (ja) * 2020-09-23 2020-12-17 Shプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147336A (ja) * 2007-12-12 2009-07-02 Rohm & Haas Electronic Materials Llc 密着性の促進
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法
JP2020202405A (ja) * 2020-09-23 2020-12-17 Shプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法
JP7029504B2 (ja) 2020-09-23 2022-03-03 Shプレシジョン株式会社 リードフレームおよびパワー系半導体装置の製造方法

Also Published As

Publication number Publication date
JP4543943B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
JP5932705B2 (ja) 印刷回路用銅箔
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
US20110300401A1 (en) Rolled Copper Foil or Electrolytic Copper Foil for Electronic Circuit, and Method of Forming Electronic Circuit using same
JP2014099637A (ja) リードフレーム及びその製造方法
US20060016694A1 (en) Tin-plated film and method for producing the same
JP2009006557A5 (ja)
JP2012502462A (ja) リードフレーム及びその製造方法
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
JP6044936B2 (ja) 半導体素子搭載用基板の製造方法
JP2006070340A (ja) 錫めっき皮膜及びそれを備えた電子部品並びにその製造方法
TWI649193B (zh) 陶瓷元件及其製造方法
JP2011174132A (ja) プリント配線板用銅箔
JP2008205302A (ja) プリント配線板及びその製造方法
JP2015162656A (ja) Led用リードフレーム
JP2007189177A (ja) フレキシブル配線基板及びその製造方法。
TWI555449B (zh) Printed circuit board copper foil and its manufacturing method and the use of the copper foil printed circuit board
JP2007329325A (ja) 配線基板の製造方法
JP2017208461A (ja) リードフレームおよびリードフレームの製造方法
JP2008263026A (ja) Cof配線基板およびその製造方法
JP2007173300A (ja) 配線基板及びその製造方法
JP2007224411A (ja) 微細回路用銅箔
JP2009231309A (ja) プリント配線板用銅箔
TW201238752A (en) Copper foil with copper carrier, method for producing said copper foil, copper foil for electronic circuit, method for producing said copper foil, and method for forming electronic circuit
WO2016194241A1 (ja) 配線用基板の製造方法
TW201307054A (zh) 複合銅箔及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070116

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070214

A977 Report on retrieval

Effective date: 20090129

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A02 Decision of refusal

Effective date: 20091027

Free format text: JAPANESE INTERMEDIATE CODE: A02

A521 Written amendment

Effective date: 20100125

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Effective date: 20100419

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20100608

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100621

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130709

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130709

LAPS Cancellation because of no payment of annual fees