JP7215110B2 - リードフレームおよび半導体装置 - Google Patents
リードフレームおよび半導体装置 Download PDFInfo
- Publication number
- JP7215110B2 JP7215110B2 JP2018221694A JP2018221694A JP7215110B2 JP 7215110 B2 JP7215110 B2 JP 7215110B2 JP 2018221694 A JP2018221694 A JP 2018221694A JP 2018221694 A JP2018221694 A JP 2018221694A JP 7215110 B2 JP7215110 B2 JP 7215110B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- connecting portion
- external terminal
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図であり、図5(a)(b)は、連結部を示す断面図である。
次に、図6乃至図8により、本実施の形態による半導体装置について説明する。図6乃至図8は、本実施の形態による半導体装置(フリップチップタイプ)を示す図である。
次に、図1乃至図5に示すリードフレーム10の製造方法について、図9(a)-(e)を用いて説明する。図9(a)-(e)は、リードフレーム10の製造方法を示す断面図(図4に対応する図)である。
次に、図6乃至図8に示す半導体装置20の製造方法について、図10(a)-(d)を用いて説明する。図10(a)-(d)は、半導体装置20の製造方法を示す断面図(図8に対応する図)である。
10a パッケージ領域
11 ダイパッド
11a~11c ダイパッド部分領域
12 インナーリード
13 コネクティングバー
14 連結部
15 突状部
16 内側外部端子
17 外部端子部
18 外側連結部
19 交差部
20 半導体装置
21 半導体素子
23 封止樹脂
26 バンプ
Claims (9)
- 半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
前記突状部は、前記外部端子部から前記ダイパッドまで連続的に延びている、リードフレーム。 - 前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有している、請求項1記載のリードフレーム。
- 半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有し、
2つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜している、リードフレーム。 - 前記突状部は、前記連結部の側縁に沿って延びている、請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記突状部は、前記連結部の側縁から20μm以上100μm以下だけ離れている、請求項1乃至4のいずれか一項記載のリードフレーム。
- 前記ダイパッドの裏面には、内側外部端子が形成され、前記突状部は、前記外部端子部と前記内側外部端子とを繋ぐように延びている、請求項1乃至5のいずれか一項記載のリードフレーム。
- 前記ダイパッドの周囲において、前記ダイパッドから離間して配置されたインナーリードを更に備え、
前記インナーリードは、裏面側から薄肉化され、前記インナーリードの裏面に、前記インナーリードの長手方向に沿って突状部が形成されている、請求項1乃至6のいずれか一項記載のリードフレーム。 - 半導体装置において、
ダイパッドと、
前記ダイパッド上に搭載された半導体素子と、
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、
前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、
前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
前記突状部は、前記外部端子部から前記ダイパッドまで連続的に延びている、半導体装置。 - 半導体装置において、
ダイパッドと、
前記ダイパッド上に搭載された半導体素子と、
前記ダイパッドの周囲に配置された外部端子部と、
前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、
前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、
前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、
前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有し、
2つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜している、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018221694A JP7215110B2 (ja) | 2018-11-27 | 2018-11-27 | リードフレームおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018221694A JP7215110B2 (ja) | 2018-11-27 | 2018-11-27 | リードフレームおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088210A JP2020088210A (ja) | 2020-06-04 |
JP7215110B2 true JP7215110B2 (ja) | 2023-01-31 |
Family
ID=70908903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018221694A Active JP7215110B2 (ja) | 2018-11-27 | 2018-11-27 | リードフレームおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7215110B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188331A (ja) | 2001-12-19 | 2003-07-04 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
JP2014033061A (ja) | 2012-08-03 | 2014-02-20 | Mitsui High Tec Inc | リードフレーム |
JP2014212207A (ja) | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2016034011A (ja) | 2014-02-21 | 2016-03-10 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2016048784A (ja) | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
2018
- 2018-11-27 JP JP2018221694A patent/JP7215110B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188331A (ja) | 2001-12-19 | 2003-07-04 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
JP2014033061A (ja) | 2012-08-03 | 2014-02-20 | Mitsui High Tec Inc | リードフレーム |
JP2014212207A (ja) | 2013-04-18 | 2014-11-13 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2016034011A (ja) | 2014-02-21 | 2016-03-10 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2016048784A (ja) | 2014-08-27 | 2016-04-07 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020088210A (ja) | 2020-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005057067A (ja) | 半導体装置およびその製造方法 | |
JP7044142B2 (ja) | リードフレームおよびその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP6936963B2 (ja) | リードフレーム | |
JP6917010B2 (ja) | 半導体装置およびその製造方法 | |
JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
JP6617955B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
JP6946870B2 (ja) | リードフレーム、半導体装置、および半導体装置の製造方法 | |
JP6911377B2 (ja) | リードフレームおよび半導体装置 | |
JP6807050B2 (ja) | リードフレームおよび半導体装置 | |
JP2018093093A (ja) | リードフレームおよび半導体装置 | |
JP2021150462A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 | |
JP7064721B2 (ja) | リードフレームおよび半導体装置 | |
JP7380750B2 (ja) | リードフレームおよび半導体装置 | |
JP7081702B2 (ja) | リードフレームおよび半導体装置 | |
JP6967190B2 (ja) | リードフレーム | |
JP7180735B2 (ja) | リードフレームおよび半導体装置 | |
JP7365588B2 (ja) | リードフレームおよび半導体装置 | |
JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
WO2024106469A1 (ja) | リードフレーム及びその製造方法 | |
JP7112663B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP6788825B2 (ja) | リードフレームおよび半導体装置 | |
JP6842649B2 (ja) | リードフレームおよび半導体装置 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7215110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |