JP7215110B2 - リードフレームおよび半導体装置 - Google Patents

リードフレームおよび半導体装置 Download PDF

Info

Publication number
JP7215110B2
JP7215110B2 JP2018221694A JP2018221694A JP7215110B2 JP 7215110 B2 JP7215110 B2 JP 7215110B2 JP 2018221694 A JP2018221694 A JP 2018221694A JP 2018221694 A JP2018221694 A JP 2018221694A JP 7215110 B2 JP7215110 B2 JP 7215110B2
Authority
JP
Japan
Prior art keywords
die pad
connecting portion
external terminal
lead frame
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018221694A
Other languages
English (en)
Other versions
JP2020088210A (ja
Inventor
昌博 永田
雅樹 矢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2018221694A priority Critical patent/JP7215110B2/ja
Publication of JP2020088210A publication Critical patent/JP2020088210A/ja
Application granted granted Critical
Publication of JP7215110B2 publication Critical patent/JP7215110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、リードフレームおよび半導体装置に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。
また従来、実装基板上に半導体素子を実装する際、半導体素子と実装基板とをバンプによって互いに接続するフリップチップタイプの半導体装置が知られている(例えば特許文献1参照)。
特開2002-110849号公報
一般にフリップチップタイプの半導体装置は、封止樹脂の充填性が必ずしも良好でなく、また放熱性が低いという課題がある。このような課題を解決するために、リードフレームを用いてフリップチップタイプの半導体装置を作製することが考えられる。この場合、リードフレームを用いるため、低抵抗かつ放熱性の高い半導体装置が得られる。
一方、このようなリードフレームを用いたフリップチップタイプの半導体装置においては、半導体素子とパッケージ外周に位置する外部端子とが、ハーフエッチングが施されたリード部によって互いに接続される場合がある。この場合、リード部が薄肉化されているため、仮に半導体素子をリードフレームに搭載する時にリードフレームに歪み変形等が発生すると、半導体装置の組み立て精度が低下するおそれがある。
本実施の形態は、半導体装置の組み立て精度を向上することが可能な、リードフレームおよび半導体装置を提供する。
本実施の形態によるリードフレームは、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に配置された外部端子部と、前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている。
本実施の形態によるリードフレームにおいて、前記突状部は、前記連結部の側縁に沿って延びていても良い。
本実施の形態によるリードフレームにおいて、前記突状部は、前記連結部の側縁から20μm以上100μm以下だけ離れていても良い。
本実施の形態によるリードフレームにおいて、前記ダイパッドの裏面には、内側外部端子が形成され、前記突状部は、前記外部端子部と前記内側外部端子とを繋ぐように延びていても良い。
本実施の形態によるリードフレームにおいて、前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有していても良い。
本実施の形態によるリードフレームにおいて、2つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜していても良い。
本実施の形態によるリードフレームにおいて、前記ダイパッドの周囲において、前記ダイパッドから離間して配置されたインナーリードを更に備え、前記インナーリードは、裏面側から薄肉化され、前記インナーリードの裏面に、前記インナーリードの長手方向に沿って突状部が形成されていても良い。
本実施の形態による半導体装置は、半導体装置において、ダイパッドと、前記ダイパッド上に搭載された半導体素子と、前記ダイパッドの周囲に配置された外部端子部と、前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成されている。
本実施の形態によれば、半導体装置の組み立て精度を向上することができる。
図1は、一実施の形態によるリードフレームを示す平面図。 図2は、一実施の形態によるリードフレームを示す底面図。 図3は、一実施の形態によるリードフレームを示す断面図(図1のIII-III線断面図)。 図4は、一実施の形態によるリードフレームを示す断面図(図1のIV-IV線断面図)。 図5(a)(b)は、それぞれ連結部の幅方向に沿う断面図(それぞれ図1のVA-VA線断面図、VB-VB線断面図)。 図6は、一実施の形態による半導体装置を示す平面図。 図7は、一実施の形態による半導体装置を示す断面図(図6のVII-VII線断面図)。 図8は、一実施の形態による半導体装置を示す断面図(図6のVIII-VIII線断面図)。 図9(a)-(e)は、一実施の形態によるリードフレームの製造方法を示す断面図。 図10(a)-(d)は、一実施の形態による半導体装置の製造方法を示す断面図。
以下、一実施の形態について、図1乃至図10を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図1乃至図5により、本実施の形態によるリードフレームの概略について説明する。図1乃至図4は、本実施の形態によるリードフレームを示す図であり、図5(a)(b)は、連結部を示す断面図である。
図1乃至図4に示すリードフレーム10は、フリップチップ型の半導体装置20(図6乃至図8)を作製する際に用いられるものである。このようなリードフレーム10は、多列および多段に(マトリックス状に)配置された、複数のパッケージ領域10aを備えている。なお、図1および図2においては、1つのパッケージ領域10aを中心としたリードフレーム10の一部のみを示している。
本明細書中、「内」、「内側」とは、各パッケージ領域10aの中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域10aの中心から離れる側(コネクティングバー13側)をいう。また、「表面」とは、半導体素子21が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
また、本明細書中、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば30%以上70%以下、好ましくは40%以上60%以下となる。なお、図2において、ハーフエッチングにより裏面側から薄肉化された領域を網掛けで示している。
図1および図2に示すように、リードフレーム10の各パッケージ領域10aは、ダイパッド11と、ダイパッド11の周囲に配置された外部端子部17と、ダイパッド11と外部端子部17とを互いに連結する連結部14と、を備えている。
パッケージ領域10aは、半導体装置20(後述)に対応する領域であり、図1および図2において外側の矩形状の仮想線(二点鎖線)によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム10は、複数のパッケージ領域10aを含んでいるが、これに限らず、1つのリードフレーム10に1つのパッケージ領域10aのみが形成されていても良い。
各パッケージ領域10a同士は、コネクティングバー(支持部材)13を介して互いに連結されている。このコネクティングバー13は、ダイパッド11、インナーリード12(後述)、外部端子部17及び連結部14を支持するものであり、X方向およびY方向に沿ってそれぞれ延びている。ここで、X方向、Y方向とは、リードフレーム10の面内において、パッケージ領域10aの各辺に平行な二方向であり、X方向とY方向とは互いに直交している。また、Z方向は、X方向及びY方向の両方に対して垂直な方向である。
各コネクティングバー13は、パッケージ領域10aの周囲であってパッケージ領域10aよりも外側に配置されている。各コネクティングバー13は、平面視で細長い棒形状を有しており、その幅(コネクティングバー13の長手方向に直交する方向の距離)は、95μm以上200μm以下としても良い。各コネクティングバー13には、それぞれ複数の外部端子部17がコネクティングバー13の長手方向に沿って間隔を空けて連結されている。コネクティングバー13は、裏面側から薄肉化(ハーフエッチング)されている。なおコネクティングバー13の厚みは、半導体装置20の構成にもよるが、50μm以上150μm以下とすることができる。
また、互いに直交する2つのコネクティングバー13は、パッケージ領域10aの周囲において互いに連結されている。このコネクティングバー13を互いに連結する部分には、交差部19(図2参照)が設けられている。この交差部19は、リードフレーム10内で格子点となる位置に配置されている。各交差部19は、平面視略十字状であり、この十字を構成する各線はコネクティングバー13に平行に延びている。交差部19は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。このように交差部19を設けたことにより、各コネクティングバー13の連結部分の強度を高め、コネクティングバー13に歪み変形が生じることを抑制することができる。
ダイパッド11は、半導体素子21(後述)を搭載する領域である。この場合、ダイパッド11は、複数のダイパッド部分領域11a~11cから構成されている。各ダイパッド部分領域11a~11cは、図1において内側の矩形状の仮想線(二点鎖線)によってそれぞれ取り囲まれる領域である。各ダイパッド部分領域11a~11cの平面形状は、それぞれ半導体素子21の一辺(この場合はY方向)に平行な細長い長方形形状となっている。また、各ダイパッド部分領域11a~11cは、X方向に対して互いに離間して配置されている。各ダイパッド部分領域11a~11cは、それぞれ外側連結部18、外部端子部17および連結部14を介してコネクティングバー13に連結支持されている。
ダイパッド11の各ダイパッド部分領域11a~11cの裏面には、それぞれ平面矩形形状の内側外部端子16が形成されている。この内側外部端子16は、それぞれ図示しない実装基板に電気的に接続されるものである。各内側外部端子16は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。各内側外部端子16は、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出する。一方、ダイパッド11のうち、内側外部端子16を除く領域は裏面側から薄肉化(ハーフエッチング)されている。このため、各内側外部端子16は、各ダイパッド部分領域11a~11cの薄肉化された部分から裏面側に突出するように形成されている。なお、本実施の形態において、各ダイパッド部分領域11a~11cには、それぞれ2つの内側外部端子16が形成されているが、これに限らず、1つ又は3つ以上の内側外部端子16が形成されていても良い。
各ダイパッド部分領域11a~11cの表面は、後述するようにバンプ26を介して半導体素子21に電気的に接続される領域(内部端子)となっている。各ダイパッド部分領域11a~11cの表面には、バンプ26との密着性を向上させるめっき層が設けられていても良い。
複数の外部端子部17は、コネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。各外部端子部17は、薄肉化(ハーフエッチング)されることなく、加工前の金属基板(後述する金属基板31)と同一の厚みを有している。また各外部端子部17は、裏面側に位置するとともに、図示しない実装基板に電気的に接続される外部端子面17aを有している。各外部端子面17aは、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出する。複数の外部端子面17aは平面視で略レーストラック形状(2つの半円と長方形とを組み合わせた形状)を有している。また、複数の外部端子面17aの平面形状は、互いに同一となっている。この場合、外部端子部17は、各コネクティングバー13に沿って平面視で1列に配置されている。しかしながら、これに限らず、外部端子部17は、コネクティングバー13に沿って交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。
各外部端子部17は、外側連結部18を介して、コネクティングバー13に連結されている。外側連結部18は、裏面側から薄肉化(ハーフエッチング)されている。各外側連結部18は、当該外部端子部17が連結されるコネクティングバー13の長手方向に対して垂直に延び出している。なお、外側連結部18は、必ずしも薄肉化されていなくても良い。また、外部端子部17が直接コネクティングバー13に連結されていても良い。
複数の連結部14は、X方向に延びるコネクティングバー13の長手方向に沿って互いに間隔を空けて配置されている。この連結部14は、ダイパッド11と外部端子部17とを互いに連結するものである。この場合、ダイパッド11の各ダイパッド部分領域11a~11cには、Y方向プラス側に位置する連結部14と、Y方向マイナス側に位置する連結部14とがそれぞれ連結されている。連結部14は、裏面側から薄肉化(ハーフエッチング)されている。また連結部14の先端側(ダイパッド11側)の表面には、半導体素子21が搭載されても良い。この場合、連結部14の先端側の表面は、後述するバンプ26を介して半導体素子21に電気的に接続される領域(内部端子)となっていても良い。ダイパッド部分領域11a~11cのうち、ダイパッド部分領域11a、11cには、それぞれ4つの連結部14が連結されており、ダイパッド部分領域11bには、2つの連結部14が連結されている。しかしながら、これに限らず、ダイパッド部分領域11a~11cには、1つ又は複数の連結部14が連結されていても良い。
また、連結部14は、平面視で略台形形状を有し、基端側(コネクティングバー13側)から先端側(ダイパッド11側)に向けて徐々に細くなっていても良い(例えばダイパッド部分領域11a、11cに連結される連結部14)。あるいは、連結部14は、平面視で略平行四辺形形状を有し、基端側(コネクティングバー13側)から先端側(ダイパッド11側)に向けて略同一の幅を有していても良い(例えばダイパッド部分領域11bに連結される連結部14)。
また、1つの連結部14に1つの外部端子部17が連結されていても良く(例えばダイパッド部分領域11aに連結される連結部14のうちダイパッド部分領域11b側の2つ)、1つの連結部14に2つ(複数)の外部端子部17が連結されていても良い(例えばダイパッド部分領域11aに連結される連結部14のうちダイパッド部分領域11bの反対側に位置する2つの連結部14、ダイパッド部分領域11b、11cに連結される連結部14)。さらに、一部の連結部14は、連結片14aを介してコネクティングバー13に直接連結されていてもよい(例えばダイパッド部分領域11aに連結される連結部14のうちダイパッド部分領域11bの反対側に位置する2つの連結部14、ダイパッド部分領域11cに連結される連結部14のうちダイパッド部分領域11bの反対側に位置する2つの連結部14)。なお、連結片14aは、裏面側から薄肉化(ハーフエッチング)されている。
本実施の形態において、連結部14の裏面には、連結部14の長手方向に沿って突状部15が形成されている。この突状部15は、裏面側に向けて突出している。図4に示すように、突状部15の下端は、外部端子面17aよりも表面側(Z方向プラス側)に位置し、かつ、コネクティングバー13の裏面よりも裏面側(Z方向マイナス側)に位置している。
また突状部15は、平面視で線状に延びており、一直線状、屈曲する線状、又は曲線状に延びていても良い。各突状部15は、連結部14の側縁14bに沿って延びている。具体的には、2つの外部端子部17に連結される連結部14(例えばダイパッド部分領域11aに連結される連結部14のうちダイパッド部分領域11bの反対側に位置する2つの連結部14、ダイパッド部分領域11b、11cに連結される連結部14)の場合、各連結部14に2つの突状部15が形成される。これら2つの突状部15は、連結部14の幅方向(X方向)両側に位置する側縁14bに沿ってそれぞれ形成されている。例えば、連結部14の側縁14bが平面視で屈曲している場合には、突状部15も平面視で屈曲していても良い。また、突状部15は、連結部14の側縁14bから例えば20μm以上100μm以下だけ離れている。この場合、突状部15が連結部14の側縁14bに近い箇所に位置しているので、連結部14に歪み変形か生じることをより効果的に抑制することができる。
一方、1つの外部端子部17に連結される連結部14(例えばダイパッド部分領域11aに連結される連結部14のうちダイパッド部分領域11b側に位置する2つの連結部14)の場合、各連結部14に1つの突状部15が形成される。この突状部15は、連結部14の幅方向(X方向)略中央に沿って形成されている。なお、突状部15は、連結部14の側縁14bに沿って延びていれば、必ずしも連結部14の側縁14bに対して厳密に平行でなくても良い。
図2に示すように、突状部15は、外部端子部17と内側外部端子16とを繋ぐように延びている。これにより、外部端子部17と内側外部端子16との間に延びる連結部14の強度を、連結部14の長手方向全体にわたって高めることができる。しかしながら、これに限らず、突状部15は、外部端子部17および/または内側外部端子16から離間して形成されていても良い。
図5(a)(b)は、連結部14の幅方向に沿う断面図である。図5(a)(b)において、P1は、連結部14の表面が位置する平面を示し、P2は、薄肉化された領域(例えばコネクティングバー13)の裏面が位置する平面を示している。また、P3は、薄肉化されていない領域の裏面(例えば外部端子面17a)が位置する平面を示している。
図5(a)は、連結部14の基端側(コネクティングバー13側)における断面を示している。図5(a)に示すように、連結部14には、裏面側に向けて突出する2つの突状部15が形成されている。各突状部15は、断面において、鋭角状の頂部15aを有している。この鋭角状の頂部15aによって、連結部14の断面二次モーメントを大きくし、連結部14の歪み変形を防止することができる。頂部15aの幅方向(X方向)両側には、それぞれ湾曲した側面15bが形成されている。また2つの突状部15の間には、谷部15cが形成されている。谷部15cは、平面P2と略同一の平面上に位置している。
図5(b)は、連結部14の先端側(ダイパッド11側)における断面を示している。図5(b)に示すように、連結部14は、裏面側に向けて突出する2つの突状部15を有している。2つの突状部15の頂部15aの間隔は、連結部14の基端側(図5(a))の場合よりも狭い。また2つの突状部15の間に形成された谷部15cは、平面P2よりも裏面側(Z方向マイナス側)に位置している。このように、谷部15cは、連結部14の基端側から先端側に向かうにつれて裏面側に向けて傾斜している。これにより、連結部14の基端側から先端側まで連結部14に歪み変形が生じることを抑制することができる。
再度図1および図2を参照すると、Y方向に延びるコネクティングバー13に沿って配置された複数の外部端子部17には、それぞれインナーリード12が連結されている。インナーリード12は、半導体素子21と実装基板(図示せず)とを電気的に接続するものである。各インナーリード12は、ダイパッド11の周囲において、ダイパッド11に連結されることなく、ダイパッド11から離間して配置されている。また隣接するインナーリード12同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。このインナーリード12は、それぞれ裏面側から薄肉化(ハーフエッチング)されている。
各インナーリード12の先端側(ダイパッド11側)の表面は、後述するバンプ26を介して半導体素子21に電気的に接続される領域(内部端子)となっている。各インナーリード12の表面には、バンプ26との密着性を向上させるめっき層が設けられていても良い。
この場合、複数のインナーリード12は、それぞれ細長い平面形状を有し、基端側(コネクティングバー13側)よりも先端側(ダイパッド11側)の幅が狭くなっている。また、一部のインナーリード12は、X方向及びY方向に対して斜めに延びている。さらに一部又は全部のインナーリード12の裏面側には、連結部14と同様に、インナーリード12の長手方向に沿って突状部12aが形成されている。これにより、薄肉化されたインナーリード12に歪み変形か生じることを抑制し、半導体装置20の組み立て精度を向上することができる。なお、インナーリード12の突状部12aの構成は、ダイパッド部分領域11aに連結された連結部14のうちダイパッド部分領域11b側に位置する連結部14の突状部15の構成と略同様である。
以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10のエッチングされていない部分における厚みは、製造する半導体装置20の構成にもよるが、80μm以上300μm以下とすることができる。
なお、本実施の形態において、外部端子部17は、パッケージ領域10aの4辺全てに沿って配置されているが、これに限られるものではなく、例えばパッケージ領域10aの対向する2辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図6乃至図8により、本実施の形態による半導体装置について説明する。図6乃至図8は、本実施の形態による半導体装置(フリップチップタイプ)を示す図である。
図6乃至図8に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11上に搭載された半導体素子21と、ダイパッド11の周囲に配置された複数の外部端子部17と、ダイパッド11と外部端子部17とを互いに連結する連結部14と、半導体素子21とダイパッド11とを電気的に接続する複数のバンプ(ピラー)26とを備えている。また、Y方向に沿って配置された複数の外部端子部17には、それぞれインナーリード12が連結されている。さらに、ダイパッド11、半導体素子21、連結部14、バンプ26およびインナーリード12は、封止樹脂23によって樹脂封止されている。
ダイパッド11、外部端子部17、連結部14及びインナーリード12は、上述したリードフレーム10から作製されたものである。この場合、連結部14は裏面側から薄肉化され、連結部14の裏面側に、長手方向に沿って突状部15が形成されている。また内側外部端子16及び外部端子面17aは、それぞれ封止樹脂23から外方に露出している。また、ダイパッド11、連結部14及びインナーリード12上には、それぞれバンプ26が設けられている。このバンプ26を介して、半導体素子21と、ダイパッド11、連結部14及びインナーリード12とが互いに電気的に接続されている。
半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々バンプ26が取り付けられる複数の電極21aを有している。
各バンプ(接続部)26は、例えば銅等の導電性の良い金属材料からなり、中実の略球形状を有している。各バンプ26は、それぞれその上端が半導体素子21の電極21aに接続されるとともに、その下端がダイパッド11、外部端子部17、連結部14又はインナーリード12にそれぞれ接続されている。
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、300μm以上1200μm以下程度とすることができる。また、封止樹脂23の一辺(半導体装置20の一辺)は、例えば1mm以上16mm以下することができる。なお、図6において、封止樹脂23のうち、ダイパッド11、外部端子部17、連結部14及びインナーリード12よりも表面側に位置する部分の表示を省略している。
このほか、ダイパッド11、外部端子部17、連結部14及びインナーリード12の構成は、半導体装置20に含まれない領域を除き、上述した図1乃至図5に示すものと同様であるため、ここでは詳細な説明を省略する。
リードフレームの製造方法
次に、図1乃至図5に示すリードフレーム10の製造方法について、図9(a)-(e)を用いて説明する。図9(a)-(e)は、リードフレーム10の製造方法を示す断面図(図4に対応する図)である。
まず図9(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図9(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部33bを有するエッチング用レジスト層32、33を形成する(図9(c))。なお、図9(c)には示されていないが、表面側のエッチング用レジスト層32にも開口部が形成され、この開口部は、金属基板31を厚み方向に貫通エッチングする箇所に対応する。また、裏面側のエッチング用レジスト層33の開口部33bは、金属基板31を貫通エッチングする箇所と、裏面側からハーフエッチングする箇所に対応する。
次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図9(d))。なお、腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングを行うことができる。これにより、ダイパッド11、外部端子部17、連結部14、インナーリード12及びコネクティングバー13の外形が形成される。とりわけ、連結部14のうち突状部15に対応する位置には、連結部14の長手方向に沿って細長い線状のレジスト層33cが形成される。この線状のレジスト層33cに対して、幅方向両側からエッチングが施されることにより、裏面側に突出する突状部15が形成される。
その後、エッチング用レジスト層32、33を剥離して除去することにより、図1乃至図5に示すリードフレーム10が得られる(図9(e))。
半導体装置の製造方法
次に、図6乃至図8に示す半導体装置20の製造方法について、図10(a)-(d)を用いて説明する。図10(a)-(d)は、半導体装置20の製造方法を示す断面図(図8に対応する図)である。
まず、例えば図9(a)-(e)に示す方法により、リードフレーム10を作製する(図10(a))。
次に、リードフレーム10のダイパッド11、連結部14及びインナーリード12上に、半導体素子21を搭載する。この場合、予め半導体素子21の電極21aにそれぞれバンプ26を形成しておき、このバンプ26をダイパッド11、連結部14及びインナーリード12にそれぞれ接続して固定する(図10(b))。このとき、半導体素子21の各電極21aと、ダイパッド11、連結部14及びインナーリード12とが、それぞれバンプ26を介して互いに電気的に接続される。
本実施の形態において、連結部14の裏面側に、連結部14の長手方向に沿って突状部15が形成されている。これにより、連結部14が裏面側から薄肉化されている場合でも、突状部15によって連結部14の強度が高められ、半導体素子21を搭載する際に連結部14にゆがみ変形が生じることを抑制することができる。
なお、リードフレーム10のダイパッド11、連結部14及びインナーリード12上に予めバンプ26を突設形成しておき、その後、このバンプ26に対して半導体素子21の各電極21aをそれぞれ接続するようにしても良い。
次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(樹脂封止工程)(図10(c))。これにより、リードフレーム10(ダイパッド11、外部端子部17、連結部14及びインナーリード12)、半導体素子21及びバンプ26を封止する。
その後、パッケージ領域10a毎に、リードフレーム10及び封止樹脂23を切断する。これにより、リードフレーム10が半導体装置20毎に分離され、図6乃至図8に示す半導体装置20が得られる(図10(d))。
以上説明したように、本実施の形態によれば、連結部14の裏面側に、連結部14の長手方向に沿って突状部15が形成されている。これにより、半導体素子21をダイパッド11、連結部14及びインナーリード12に搭載する際、薄肉化された連結部14に歪み変形か生じることを抑制し、半導体装置20の組み立て精度を向上することができる。
また、本実施の形態によれば、突状部15によって連結部14の裏面の面積が広げられているので、連結部14と封止樹脂23との接触面積を広げ、連結部14と封止樹脂23とが剥離することを抑制することができる。
また、本実施の形態によれば、突状部15は、連結部14の側縁14bに沿って延びているので、とりわけ、連結部14の側縁14bが平面視で屈曲している場合でも、突状部15によってその屈曲した部分の強度を高めることができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
10 リードフレーム
10a パッケージ領域
11 ダイパッド
11a~11c ダイパッド部分領域
12 インナーリード
13 コネクティングバー
14 連結部
15 突状部
16 内側外部端子
17 外部端子部
18 外側連結部
19 交差部
20 半導体装置
21 半導体素子
23 封止樹脂
26 バンプ

Claims (9)

  1. 半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に配置された外部端子部と、
    前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、
    前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され
    前記突状部は、前記外部端子部から前記ダイパッドまで連続的に延びている、リードフレーム。
  2. 前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有している、請求項1記載のリードフレーム。
  3. 半導体素子が搭載されるダイパッドと、
    前記ダイパッドの周囲に配置された外部端子部と、
    前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、を備え、
    前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
    前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有し、
    2つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜している、リードフレーム。
  4. 前記突状部は、前記連結部の側縁に沿って延びている、請求項1乃至3のいずれか一項記載のリードフレーム。
  5. 前記突状部は、前記連結部の側縁から20μm以上100μm以下だけ離れている、請求項1乃至4のいずれか一項記載のリードフレーム。
  6. 前記ダイパッドの裏面には、内側外部端子が形成され、前記突状部は、前記外部端子部と前記内側外部端子とを繋ぐように延びている、請求項1乃至のいずれか一項記載のリードフレーム。
  7. 前記ダイパッドの周囲において、前記ダイパッドから離間して配置されたインナーリードを更に備え、
    前記インナーリードは、裏面側から薄肉化され、前記インナーリードの裏面に、前記インナーリードの長手方向に沿って突状部が形成されている、請求項1乃至6のいずれか一項記載のリードフレーム。
  8. 半導体装置において、
    ダイパッドと、
    前記ダイパッド上に搭載された半導体素子と、
    前記ダイパッドの周囲に配置された外部端子部と、
    前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、
    前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、
    前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、
    前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され
    前記突状部は、前記外部端子部から前記ダイパッドまで連続的に延びている、半導体装置。
  9. 半導体装置において、
    ダイパッドと、
    前記ダイパッド上に搭載された半導体素子と、
    前記ダイパッドの周囲に配置された外部端子部と、
    前記ダイパッドと前記外部端子部とを互いに連結するとともに、裏面側から薄肉化された連結部と、
    前記半導体素子と前記ダイパッドとを電気的に接続する接続部と、
    前記ダイパッドと、前記半導体素子と、前記連結部と、前記接続部とを封止する封止樹脂とを備え、
    前記連結部の裏面に、前記連結部の長手方向に沿って突状部が形成され、
    前記連結部には、裏面側に向けて突出する2つの前記突状部が形成され、各突状部は、断面において鋭角状の頂部を有し、
    2つの前記突状部の間には谷部が形成され、前記谷部は、前記連結部の基端側から先端側に向かうにつれて裏面側に向けて傾斜している、半導体装置。
JP2018221694A 2018-11-27 2018-11-27 リードフレームおよび半導体装置 Active JP7215110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018221694A JP7215110B2 (ja) 2018-11-27 2018-11-27 リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018221694A JP7215110B2 (ja) 2018-11-27 2018-11-27 リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2020088210A JP2020088210A (ja) 2020-06-04
JP7215110B2 true JP7215110B2 (ja) 2023-01-31

Family

ID=70908903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018221694A Active JP7215110B2 (ja) 2018-11-27 2018-11-27 リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP7215110B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (ja) 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2014033061A (ja) 2012-08-03 2014-02-20 Mitsui High Tec Inc リードフレーム
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016034011A (ja) 2014-02-21 2016-03-10 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016048784A (ja) 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (ja) 2001-12-19 2003-07-04 Mitsui High Tec Inc リードフレームおよびこれを用いた半導体装置
JP2014033061A (ja) 2012-08-03 2014-02-20 Mitsui High Tec Inc リードフレーム
JP2014212207A (ja) 2013-04-18 2014-11-13 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016034011A (ja) 2014-02-21 2016-03-10 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016048784A (ja) 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2020088210A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
JP2005057067A (ja) 半導体装置およびその製造方法
JP7044142B2 (ja) リードフレームおよびその製造方法
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6936963B2 (ja) リードフレーム
JP6917010B2 (ja) 半導体装置およびその製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6911377B2 (ja) リードフレームおよび半導体装置
JP6807050B2 (ja) リードフレームおよび半導体装置
JP2018093093A (ja) リードフレームおよび半導体装置
JP2021150462A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7064721B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7081702B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP7180735B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
WO2024106469A1 (ja) リードフレーム及びその製造方法
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP6842649B2 (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150