JPH0710939U - 回路基板を有する半導体装置 - Google Patents

回路基板を有する半導体装置

Info

Publication number
JPH0710939U
JPH0710939U JP4098493U JP4098493U JPH0710939U JP H0710939 U JPH0710939 U JP H0710939U JP 4098493 U JP4098493 U JP 4098493U JP 4098493 U JP4098493 U JP 4098493U JP H0710939 U JPH0710939 U JP H0710939U
Authority
JP
Japan
Prior art keywords
circuit board
support plate
recess
semiconductor device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4098493U
Other languages
English (en)
Other versions
JP2577639Y2 (ja
Inventor
和美 高畠
智行 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1993040984U priority Critical patent/JP2577639Y2/ja
Publication of JPH0710939U publication Critical patent/JPH0710939U/ja
Application granted granted Critical
Publication of JP2577639Y2 publication Critical patent/JP2577639Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の回路基板を支持板に固定するた
めの接着性樹脂を支持板に強固に固着する。 【構成】 複数の凹部を回路基板（2）と対向する支持
板（1）の主面（1a）に形成する。凹部の側面（10）に
は内側に突出する突起（11）を形成し、突起（11）間の
間隔は側面（10）の幅より小さく、接着剤（6）は凹部
内に充填され且つ支持板（1）の主面（1a）と回路基板
（2）とを接着する。支持板（1）の凹部内に充填され且
つ固化される接着剤（6）は、凹部内の突起（11）に係
止するから、支持板（1）に対して強固に接着され、回
路基板（2）を支持板（1）に固定する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は樹脂封止体のクラックの発生を防止できる回路基板を有する半導体装 置に関連する。
【０００２】
【従来の技術】
アルミナ等のセラミック材から成る回路基板を固着した金属製の支持板を絶縁 性樹脂で一体に樹脂封止した半導体装置が公知である。回路基板及び支持板のい ずれに対しても接着性が比較的良好なエポキシ系接着性樹脂によって回路基板が 支持板に固着される。
【０００３】
【考案が解決しようとする課題】
ところで、多数回のヒートサイクルを反復する厳しい耐環境試験を受けると、 前記半導体装置では接着性樹脂と支持板の界面で剥離が生じるため、前記界面の 延長上近傍で樹脂封止体にクラックが生じることがあった。
【０００４】 そこで、本考案は回路基板を支持板に固定する接着性樹脂を支持板に強固に固 着できる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
接着剤により回路基板を金属製の支持板に固着した本考案による半導体装置で は、複数の凹部が回路基板と対向する支持板の主面に形成される。凹部の側面に は内側に突出する突起が形成される。突起間の間隔は側面の幅より小さい。接着 剤は凹部内に充填され且つ支持板の主面と回路基板とを接着する。凹部は支持板 の主面に点在して円筒状に形成されるか又は溝状に形成され、溝状に形成される 場合、凹部は回路基板の端部側で相対的に密に形成され、中央側で粗に形成され る。
【０００６】
【作用】
支持板の凹部内に充填され且つ固化される接着剤は、剥離を生ずることなく凹 部内の突起に係止して、支持板に対して強固に接着され、回路基板を支持板に固 定する。また、支持板の表面上で規則的に点在して凹部を形成すると、回路基板 に反りや割れが生じない。また、溝状の凹部を回路基板の端部側で密に、中央側 で粗に形成するので、クラックの発生を有効に防止できるとともに、放熱性の点 でも有利である。
【０００７】
【実施例】
次に、本考案による半導体装置の実施例を図１〜図８について説明する。
【０００８】 図１〜図４は本考案による半導体装置の第１の実施例を示す。本実施例の半導 体装置は、回路基板（2）及び半導体素子（3）を上面に固着した放熱板を兼ねる 金属製の支持板（1）を樹脂封止体（4）によって一体に樹脂封止した構造を備え ている。図１は、説明の便宜上、回路基板（2）及び半導体素子（3）を除去した 支持板（1）を示す。実際の半導体装置では、回路基板（2）と半導体素子（3） と外部リード（5）とを図示しないリード細線によって電気的に接続する。図２ に示すように、回路基板（2）はエポキシ系樹脂等の接着剤（6）によって支持板 （1）に固着されている。
【０００９】 図１及び図２に示すように、本実施例は、回路基板（2）を固着すべき支持板 （1）の接着領域（7）に多数の円筒状の凹部（8）を形成した点で従来技術と異 なる。回路基板（2）と対向する支持板（1）の主面（1a）に形成された各凹部（ 8）は、支持板（1）の主面（1a）とほぼ並行な底面（9）と、底面（9）に対して ほぼ直角な側面（10）とを有する。平面円形状の凹部（8）の側面（10）には、 図４に示すように、底面（9）とほぼ並行に且つ内側で環状に突出する突起（11 ）が形成される。側面（10）は突起（11）の内側に形成された小径部（10a）と 、突起（11）の外側に形成された大径部（10b）とを備え、小径部（10a）は「あ り型断面」の内側室（12）を形成し、大径部（10b）は「溝型断面」の外側室（1 3）を形成する。いずれにしても、突起（11）間の間隔は側面（10）の幅より小 さく、内側室（12）と外側室（13）との間でネック部を形成する。
【００１０】 凹部（8）を形成する場合、図３及び図４に示すよう、支持板（1）の上面に円 柱状の小径金型（14）をポンチングして内側室（12）を形成する。次に、内側室 （12）を含む支持板（1）上面に円柱状の大径金型（15）をポンチングして外側 室（13）及び突出部分（11）を形成する。大径金型（15）で形成される外側室（ 13）は、内側室（12）よりも径が大きい。
【００１１】 接着剤（6）は凹部（8）内に充填され且つ支持板（1）の主面（1a）と回路基 板（2）とを接着する。支持板（1）の凹部（8）内に充填され且つ固化される接 着剤（6）は、剥離を生ずることなく凹部（8）内のネック部で突起（11）に係止 するから、支持板（1）に対して強固に接着される。支持板（1）に対する密着性 が向上した接着剤（6）によって回路基板（2）を支持板（1）に固定することが できる。また、支持板（1）の表面上で規則的に独立して点在する凹部（8）を形 成すると、接着剤（6）に亀裂が生じてもそれが成長し難く、樹脂封止体（4）に クラックが生じない。この点において凹部（8）を図５及び図６のように溝状に 形成した場合よりも有利である。
【００１２】 凹部（8）の形状は種々の変更が可能であり、例えば、回路基板（2）の短辺方 向に延伸する細長い溝状に凹部（8）を形成した本考案の第２の実施例を図５及 び図６に示す。複数本の溝凹部（8）は回路基板（2）の端部側で相対的に密に配 置され、中央側で相対的に粗に配置される。
【００１３】 本考案の実施態様は前記の実施例に限定されず、変更が可能である。凹部（8 ）の形状は、種々の変更が可能である。例えば、図７のように、凹部（8）の開 口部分に突出部分（11）を設けても良い。図７の凹部（8）は、図３の凹部（8） の近傍の支持板（1）上面を軽くたたいて、凹部（9）形成によって盛り上がった 山状部分を凹部（8）の内側に押し込んで形成される。支持板（1）の上面に点在 させる凹部（8）は、クラックが生じ易い回路基板（2）の周縁側に密、中央側に 粗に設けてもよい。図８に示すように内側室（12）の側面を形成する小径部（10 a）及び外側室（13）の側面を形成する大径部（10b）を同一角度又は異なる角度 で傾斜状態に形成してもよい。
【００１４】
【考案の効果】
前記のように、接着剤は凹部内の突起に係止して剥離を生ずることなく支持板 に対して強固に接着される。このため、樹脂封止体でのクラックの発生を防止し 且つ回路基板の反り及び割れを防止して、半導体装置の信頼性を向上することが できる。
【図面の簡単な説明】
【図１】 回路基板及び半導体素子を除去した本考案に
よる半導体装置の平面図
【図２】 図１のＩ−Ｉ線に沿うの部分断面図
【図３】 凹部の内側室を形成する状態を示す部分断面
図
【図４】 凹部の外側室を形成する状態を示す部分断面
図
【図５】 本考案の他の実施例を示す平面図
【図６】 図５のＩＩ−ＩＩ線に沿う断面図
【図７】 凹部の他の実施例を示す部分断面図
【図８】 凹部の更に別の実施例を示す部分断面図
【符号の説明】
（1）・・支持板、（1a）・・主面、（2）・・回路基
板、（6）・・接着剤、（8）・・凹部、（9）・・底
面、（10）・・側面、（11）・・突起、

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】 接着剤により回路基板を金属製の支持板
    に固着した半導体装置において、 複数の凹部を前記回路基板と対向する前記支持板の主面
    に形成し、前記凹部の側面には内側に突出する突起を形
    成し、該突起間の間隔は前記側面の幅より小さく、前記
    接着剤は前記凹部内に充填され且つ前記支持板の主面と
    前記回路基板とを接着することを特徴とする回路基板を
    有する半導体装置。
  2. 【請求項２】 前記凹部は前記支持板の主面に点在して
    円筒状に形成される「請求項１」に記載の回路基板を有
    する半導体装置。
  3. 【請求項３】 前記凹部は溝状に形成され、前記凹部は
    前記回路基板の端部側で相対的に密に形成され、中央側
    で粗に形成された「請求項１」に記載の回路基板を有す
    る半導体装置。
JP1993040984U 1993-07-28 1993-07-28 回路基板を有する半導体装置 Expired - Fee Related JP2577639Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1993040984U JP2577639Y2 (ja) 1993-07-28 1993-07-28 回路基板を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1993040984U JP2577639Y2 (ja) 1993-07-28 1993-07-28 回路基板を有する半導体装置

Publications (2)

Publication Number Publication Date
JPH0710939U true JPH0710939U (ja) 1995-02-14
JP2577639Y2 JP2577639Y2 (ja) 1998-07-30

Family

ID=12595697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1993040984U Expired - Fee Related JP2577639Y2 (ja) 1993-07-28 1993-07-28 回路基板を有する半導体装置

Country Status (1)

Country Link
JP (1) JP2577639Y2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274315U (ja) * 1988-11-18 1990-06-06
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010066514A (ja) * 2008-09-10 2010-03-25 Ricoh Co Ltd 光学素子固定機構、光走査装置、及び画像形成装置
JP2014029909A (ja) * 2012-07-31 2014-02-13 Kyocera Corp 電子装置
JP2020194911A (ja) * 2019-05-29 2020-12-03 株式会社 日立パワーデバイス 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
JPH04312932A (ja) * 1991-01-30 1992-11-04 Hitachi Ltd 半導体装置およびそのろう付け方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63178342U (ja) * 1987-05-12 1988-11-18
JPH02246359A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置
JPH04312932A (ja) * 1991-01-30 1992-11-04 Hitachi Ltd 半導体装置およびそのろう付け方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274315U (ja) * 1988-11-18 1990-06-06
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010066514A (ja) * 2008-09-10 2010-03-25 Ricoh Co Ltd 光学素子固定機構、光走査装置、及び画像形成装置
JP2014029909A (ja) * 2012-07-31 2014-02-13 Kyocera Corp 電子装置
JP2020194911A (ja) * 2019-05-29 2020-12-03 株式会社 日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
JP2577639Y2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
JP6305302B2 (ja) 半導体装置およびその製造方法
KR19980058198A (ko) 버텀리드 반도체 패키지
JP3173006U (ja) センサ素子
JP7247574B2 (ja) 半導体装置
JP6479099B2 (ja) センサパッケージ構造
JPH03136355A (ja) ヒートシンク付半導体装置
EP0645812A1 (en) Resin-sealed semiconductor device
US9455208B2 (en) Semiconductor device
JPH0710939U (ja) 回路基板を有する半導体装置
JP2004228286A (ja) 電力用半導体装置
JP3205147U (ja) 発光ダイオード基底構造
JP2604810Y2 (ja) 回路基板を有する半導体装置
JPH0230597A (ja) 半導体カード用モジュール
JP2000049271A (ja) 半導体装置
JP3000976B2 (ja) 有機基板を用いた半導体装置
JPH08115993A (ja) 半導体装置
JP2506938Y2 (ja) 樹脂封止型電子回路装置
JPH0662550U (ja) 複合半導体装置
JPH0710938U (ja) 回路基板を有する半導体装置
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
KR200239429Y1 (ko) 반도체패키지용히트싱크구조
JP3956530B2 (ja) 集積回路の製造方法
US5905300A (en) Reinforced leadframe to substrate attachment
JPS61199052U (ja)
JPH0722550U (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees