JP2012195497A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012195497A
JP2012195497A JP2011059339A JP2011059339A JP2012195497A JP 2012195497 A JP2012195497 A JP 2012195497A JP 2011059339 A JP2011059339 A JP 2011059339A JP 2011059339 A JP2011059339 A JP 2011059339A JP 2012195497 A JP2012195497 A JP 2012195497A
Authority
JP
Japan
Prior art keywords
die pad
thermosetting resin
semiconductor device
lead
resin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011059339A
Other languages
English (en)
Inventor
Jiro Shinkai
次郎 新開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011059339A priority Critical patent/JP2012195497A/ja
Priority to PCT/JP2011/080328 priority patent/WO2012124239A1/ja
Priority to CN2011800685910A priority patent/CN103392230A/zh
Priority to EP11860828.0A priority patent/EP2688098B1/en
Priority to TW101103406A priority patent/TW201241977A/zh
Priority to US13/420,331 priority patent/US8659129B2/en
Publication of JP2012195497A publication Critical patent/JP2012195497A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】リードに熱が印加されてもリードがより抜け落ちにくい半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０は、半導体チップ１４と、半導体チップが搭載されるチップ搭載面１２ａを有するダイパッド１２と、半導体チップ１４に電気的に接続される第１のリード１８と、第１のリード１８の上記端部をダイパッド１２に固定する熱硬化性樹脂部２２と、半導体チップ１４、ダイパッド１２及び熱硬化性樹脂部２２を封止する熱可塑性樹脂部２４とを備える。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置の一例として樹脂封止型の半導体装置が知られている。樹脂封止型の半導体装置は、リードフレームのダイパッドに半導体チップが搭載されており、半導体チップ及びダイパッドが樹脂によってモールドされている。リードフレームは、半導体チップにワイヤーボンディングされるリードを備えており、このようなリードの半導体チップとの接続側の端部は、樹脂により半導体チップと一緒にモールドされる。上記モールドに使用される樹脂は、特許文献１，２に示されているように、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）といった熱可塑性樹脂である。
特開平５−２２６３９６号公報 特開２０００−１２５８３号公報
従来の技術では、ワイヤーボンディングによって半導体チップに電気的に接続されるリードは、熱可塑性樹脂によってダイパッドに固定されている。そのため、半導体装置を回路基板といった他の部材に固定する場合、半田こて等で局所的な加熱がリードに加えられると、熱可塑性樹脂が軟化して、リードが熱可塑性樹脂で構成される封止部から抜け落ちる場合があった。
本発明は、リードに熱が印加されてもリードがより抜け落ちにくい半導体装置及びその製造方法を提供することを目的とする。
本発明の一側面に係る半導体装置は、半導体チップと、半導体チップが搭載されるチップ搭載面を有するダイパッドと、半導体チップに電気的に接続される端部を有する第１のリードと、第１のリードの端部をダイパッドに対して固定する熱硬化性樹脂部と、半導体チップ、ダイパッド及び熱硬化性樹脂部を封止する熱可塑性樹脂部とを備える。
このような形態によれば、第１のリードは、熱硬化性樹脂部によってダイパッドに固定されているので、第１のリードに熱が印加されても、熱可塑性樹脂部から第１のリードが抜け落ちにくい。
一実施形態においては、熱硬化性樹脂部は、ダイパッドのチップ搭載面及び側面の少なくとも一方の第１のリード側の領域の一部に被さっていてもよい。この場合、熱硬化性樹脂部がダイパッドにより確実に固定され得る。
一実施形態においては、熱可塑性樹脂部は、熱硬化性樹脂部を覆っていてもよい。この場合、熱可塑性樹脂部と熱硬化性樹脂部との密着性が向上するので、熱硬化性樹脂部が熱可塑性樹脂部から抜けにくい。
一実施形態においては、ダイパッドのうち熱硬化性樹脂部が被さる領域の一部には、凹部及び凸部の少なくとも一方が形成されていてもよい。このような凹部及び凸部の少なくとも一方により熱硬化性樹脂部がダイパッドにより強固に固定され得る。
一実施形態においては、半導体装置は、ダイパッドに一体的に連結される第２のリードを備えてもよい。
一実施形態においては、ダイパッドにおけるチップ搭載面と反対側の面は、熱硬化性樹脂部及び熱可塑性樹脂部によって覆われていなくてもよい。この場合、チップ搭載面と対向するダイパッドの面は、放熱面として機能し得る。
本発明の他の側面は半導体装置の製造方法に関する。半導体装置の製造方法は、 半導体チップをダイパッドのチップ搭載面に搭載する工程と、半導体チップと、第１のリードの端部とを電気的に接続する工程と、第１のリードの端部をダイパッドに熱硬化性樹脂によって固定する工程と、熱硬化性樹脂、半導体チップ及びダイパッドを、熱可塑性樹脂によって封止する工程と、を備える。
かかる方法によれば、第１のリードは、熱硬化性樹脂によってダイパッドに固定される。そのため、第１のリードに熱が印加されても、熱可塑性樹脂によって封止された部分から第１のリードがより抜け落ちにくい。
本発明によれば、リードに熱が印加されてもより抜け落ちにくい半導体装置及びその製造方法が提供され得る。
本発明の一実施形態に係る半導体装置の斜視図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 図１に示した半導体装置の製造方法の一工程を示す図面である。 図１に示した半導体装置の製造方法の一工程を示す図面である。 図１に示した半導体装置の製造方法の一工程を示す図面である。 図１の半導体装置が備えるダイパッドの他の例の斜視図である。 本発明の他の実施形態に係る半導体装置の斜視図である。 図４に示した半導体装置において、熱可塑性樹脂部の形成前の状態を示す図面である。
以下、図面を参照して本発明の実施形態について説明する。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
図１及び図２を利用して、一実施形態に係る半導体装置について説明する。図１は、一実施形態に係る半導体装置の斜視図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。説明のために、図１では、半導体装置の一部を切り欠いて示している。
半導体装置１０は、樹脂封止型の半導体装置である。半導体装置１０は、図１及び図２に示すように、ダイパッド１２と、半導体チップ１４と、３本のリード１６，１８，２０と、熱硬化性樹脂部２２と、熱可塑性樹脂部２４とを備える。樹脂封止型の半導体装置１０のパッケージ形態の例は一般的なＴＯシリーズである。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
ダイパッド１２は板状を呈している。ダイパッド１２の平面視形状の一例は、図１及び図２に示すように、長方形である。ダイパッド１２を構成する材料の例は銅を含む。ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成されている。貫通孔２６は、半導体装置１０を他の部材などに、例えば螺子止めなどによって固定される際に、螺子を通すための孔である。ダイパッド１２は、半導体チップ１４が搭載されるチップ搭載面１２ａを有する。
半導体チップ１４は、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４の例は、ＭＯＳ−ＦＥＴ、ダイオードを含む。半導体チップ１４は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂を利用してチップ搭載面１２ａに接着されることによって、チップ搭載面１２ａに実装され得る。
３本のリード１６，１８，２０は、ダイパッド１２と共にリードフレームを構成する。３本のリード１６，１８，２０のうち中央のリード(第２のリード）１６は、ダイパッド１２の端部に機械的に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されている。そして、導電性を有するダイパッド１２のチップ搭載面１２ａに、半導体チップ１４が例示した金属半田等によって接着されていることから、リード１６と半導体チップ１４とが電気的に接続されることになる。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。リード１６が連結されたダイパッド１２は、リード１６がダイパッド１２に直接機械的に連結されているように作製されていればよく、例えば、金属板といった導電性を有する板材を、プレス加工などを利用して一体的に成形することによって作製され得る。
リード１６の両側のリード(第１のリード）１８，２０は、それぞれ半導体チップ１４に、接続用ラインとしてのワイヤー２８Ａ，２８Ｂによって電気的に接続されている。ワイヤー２８Ａ，２８Ｂの例はアルミ線、アルミリボン、金線、金リボン、銅線を含む。リード１８，２０の材料の例は銅（Ｃｕ）及びＣｕ合金を含む。半導体チップ１４がＭＯＳ−ＦＥＴである場合、リード１６は、ドレイン端子に対応し、リード１８，２０の一方はソース端子に対応し、リード１８，２０の他方はゲート端子に対応する。リード１８，２０は、熱硬化性樹脂部２２によってダイパッド１２に固定されている。
熱硬化性樹脂部２２は、ワイヤー２８Ａ，２８Ｂの一端が接続されるリード１８，２０の端部１８ａ，２０ａ（図２参照）を内側に含む。熱硬化性樹脂部２２は、例えば、トランスファーモールドなどによって形成され得る。熱硬化性樹脂部２２を構成する熱硬化性樹脂の例はエポキシ樹脂を含む。熱硬化性樹脂部２２の外形形状の一例は図１に示すように略直方体である。図２に示した熱硬化性樹脂部２２の短辺方向の長さｔ１の例は２．５ｍｍ〜３．０ｍｍであり、長辺方向の長さｔ２（図２参照）の例は１７．５ｍｍ〜１８．０ｍｍである。
一実施形態において、熱硬化性樹脂部２２はダイパッド１２の端部を覆い得る。換言すれば、ダイパッド１２のリード１６，１８，２０側のうち、側面１２ｂから側面１２ｃ側に向かう方向において側面１２ｂから所定距離ｔ３の部分が熱硬化性樹脂部２２に食い込んでいる。この場合、熱硬化性樹脂部２２は、ダイパッド１２の側面１２ｂ並びに側面１２ｄ及びチップ搭載面１２ａの側面１２ｂ側の一部の領域に被さっている。上記所定距離ｔ３の例は０．５ｍｍ〜１．５ｍｍであり、より具体的な例は０．５ｍｍである。
熱可塑性樹脂部２４は、半導体チップ１４、ダイパッド１２及び熱硬化性樹脂部２２を封止する。リード１６，１８，２０のうち熱可塑性樹脂部２４の内側の部分は、いわゆるインナーリード部であり、リード１６，１８，２０のうち熱可塑性樹脂部２４の外側の部分は、アウターリード部である。熱可塑性樹脂部２４の外形形状の一例は、図１に示すように、略直方体である。この場合、熱可塑性樹脂部２４の外形寸法の例は２０．０ｍｍ(図１のｔａの長さ）×２４．０ｍｍ（図１のｔｂの長さ）×４．８０ｍｍ（図１のｔｃの長さ）である。熱可塑性樹脂部２４を構成する熱硬化性樹脂の例はポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマーを含む。熱可塑性樹脂部２４は、半導体チップ１４、ダイパッド１２及び熱硬化性樹脂部２２を熱可塑性樹脂でモールドすることによって形成され得る。熱可塑性樹脂部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔２８が形成されている。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
一実施形態において、熱可塑性樹脂部２４の外形寸法は、ダイパッド１２の板厚方向及び幅方向において熱硬化性樹脂部２２の外形寸法より大きい。この場合、熱可塑性樹脂部２４が熱硬化性樹脂部２２を覆っている。この構成では、熱硬化性樹脂部２２の面２２ａ及び面２２ｂ等が熱可塑性樹脂とより確実に接するため、熱可塑性樹脂部２４と熱硬化性樹脂部２２との密着性がより向上する。チップ搭載面１２ａの法線方向（板厚方向）において、熱可塑性樹脂部２４の表面２４ａと、熱硬化性樹脂部２２の面２２ａとの間の距離ｔ４の例は０．５ｍｍ〜１．５ｍｍであり、より具体的な例は０．５ｍｍである。同様に、側面１２ｄの法線方向（幅方向）において、熱可塑性樹脂部２４の側面２４ｂと、熱硬化性樹脂部２２の面２２ｂとの間の距離ｔ５の例は、０．５ｍｍ〜１．５ｍｍであり、より具体的な例は０．５ｍｍである。ここでは、側面１２ｃ側について説明したが、側面１２ｅの法線方向においても同様である。
一実施形態において、ダイパッド１２のチップ搭載面１２ａと反対側の面である底面１２ｆは開放され得る。換言すれば、底面１２ｆは熱硬化性樹脂部２２及び熱可塑性樹脂によって覆われていない面であり得る。この場合、底面１２ｆは放熱面として機能し得る。
図３〜図５を利用して半導体装置１０の製造方法の一例について説明する。図３〜図５は、図１に示した半導体装置１０の製造方法の一例を説明するための図面である。
まず、図３に示すように、リード１６が一端部に一体的に連結されたダイパッド１２のチップ搭載面１２ａに半導体チップ１４を搭載する。半導体チップ１４は、例えば鉛入り金属ハンダ等を利用してチップ搭載面１２ａに接着されることによってチップ搭載面１２ａに搭載され得る。
次の工程において、図４に示すように、リード１８，２０をリード１６の両側に配置し、リード１８，２０の端部１８ａ，２０ａと半導体チップ１４とをワイヤー２８Ａ，２８によって接続する。すなわち、リード１８，２０の端部１８ａ，２０ａを半導体チップ１４に、いわゆるワイヤーボンディングする。その後の工程において、図４に示すように、リード１８，２０の端部１８ａ，２０ａを、エポキシ樹脂といった熱硬化性樹脂によってダイパッド１２に固定する。これにより、熱硬化性樹脂部２２が形成される。熱硬化性樹脂部２２は、リード１８，２０の端部１８ａ，２０ａとダイパッド１２の一端部とが熱硬化性樹脂によって例えばトランスファーモールドされて形成され得る。熱硬化性樹脂部２２は、図１及び図２を利用して説明したように、ダイパッド１２の端部に被されるように形成され得る。
続く工程において、半導体チップ１４、ダイパッド１２及び熱硬化性樹脂部２２を、ＰＰＳ樹脂又は液晶ポリマーといった熱可塑性樹脂によって封止する。これにより、図５に示す熱可塑性樹脂部２４を有する半導体装置１０が完成する。熱可塑性樹脂による封止は、図４に示した成型体を、例えば射出成型機によってモールドすることによって為され得る。この際、熱可塑性樹脂部２４は、図１及び図２を利用して説明したように、熱可塑性樹脂部２４の外面と熱硬化性樹脂部２２の外面との間に所定の幅を有するように形成され得る。
上記に例示した製造方法では、ダイパッド１２の底面１２ｆは、熱硬化性樹脂及び熱可塑性樹脂によって覆われないとすることできる。
以上説明した、熱可塑性樹脂部２４によってパッケージされた半導体装置１０では、リード１８，２０が熱可塑性樹脂ではなく熱硬化性樹脂部２２によってダイパッド１２に固定されている。そのため、回路基板などといった他の部材に半導体装置１０を接続する場合等において、リード１８，２０が半田こて等によって局所的に熱せられたとしても、リード１８，２０が、封止部としての熱可塑性樹脂部２４からより抜け落にくい。換言すれば、リード１８，２０がダイパッド１２に対して安定的に固定され得る。
また、半導体チップ１４がＭＯＳ−ＦＥＴ、特にＳｉＣ又はＧａＮを利用したパワーＭＯＳ−ＦＥＴ等であると、ＭＯＳ−ＦＥＴ等が駆動されてより高い熱が生じる場合がある。このような場合であっても、半導体装置１０では、熱硬化性樹脂部２２によってリード１８，２０をダイパッド１２に固定していることから、リード１８，２０が熱可塑性樹脂部２４から抜け落ち難い。その結果、リード１８，２０がダイパッド１２に対して安定的に固定され得る。従って、半導体装置１０の構成は、ＭＯＳ―ＦＥＴ、特にＳｉＣ又はＧａＮを利用したパワーＭＯＳ−ＦＥＴ等といった発熱量が多い半導体チップ１４を備える装置において、有効な構成である。
一実施形態においては、熱硬化性樹脂部２２がダイパッド１２の端部に被さっているので、熱硬化性樹脂部２２がより強固にダイパッド１２に接合される。そのため、リード１８，２０が、樹脂封止領域から更に抜け落ちにくい。
更に、一実施形態においては、熱硬化性樹脂部２２の外形寸法は、熱可塑性樹脂部２４の外形寸法より、小さいので、熱硬化性樹脂部２２の外面と熱可塑性樹脂部２４の外面との間には、熱可塑性樹脂が充填されている。この場合、熱硬化性樹脂部２２と熱可塑性樹脂部２４とがより密着するので、熱可塑性樹脂部２４から熱硬化性樹脂部２２がより抜け落ちにくい。
これまでの説明では、ダイパッド１２の表面はほぼ平坦である。しかしながら、一実施形態において、ダイパッドの端面側の端部のうち熱硬化性樹脂部によって覆われる領域に、凹部または凸部が形成されていてもよい。
図６は、ダイパッドの他の実施形態の斜視図である。図６では、説明のために、熱硬化性樹脂部２２の外形を二点鎖線で示している。また、図６では、リード１６も一緒に示している。図６に示したダイパッド３０では、側面１２ｄ，１２ｅにそれぞれ凹部３２Ａ，３２Ｂが形成されると共に、側面１２ｄ側から側面１２ｅ側に延在する凹部３２Ｃがチップ搭載面１２ａに形成されている。凹部３２Ａ，３２Ｂ，３２Ｃの形状の例はくさび状を含む。
このように凹部３２Ａ，３２Ｂ，３２Ｃが形成されることによって、熱硬化性樹脂部２２がダイパッド３０の側面１２ｂ側の端部に噛み合いやすく、熱硬化性樹脂部２２がダイパッド３０の端部に、より安定的に固定され得る。その結果、熱硬化性樹脂部２２とダイパッド３０との接合はより強固である。
更に、図６に示した凹部３２Ａ，３２Ｂ，３２Ｃの代わりに、凸部が形成されてもよい。凸部の例は凸部の断面形状が三角形状のものを含む。或いは、凹部３２Ａ，３２Ｂ，３２Ｃの代わりに、凹部及び凸部からなる凹凸形状が形成されていてもよい。凹凸形状の例は鋸波状も含む。更にまた、図６では、側面１２ｄ，１２ｅ及びチップ搭載面１２ａに凹部３２Ａ，３２Ｂ，３２Ｃがそれぞれ形成されている形態を例示している。しかしながら、凹部は、ダイパッド３０の端部において熱硬化性樹脂部２２によって覆われる領域の一部に形成されていればよい。例えば、側面１２ｄ，１２ｅ及びチップ搭載面１２ａの何れかのみに形成されていてもよい。これは、凹部に代えて、前述したように凸部が形成されている場合や、凹部及び凸部からなる凹凸形状が形成されている場合も同様である。
半導体装置１０の構成では、熱硬化性樹脂部２２は、側面１２ｄから側面１２ｅにかけてダイパッド１２の端部全体を覆っている。しかしながら、図７及び図８に示すように、熱硬化性樹脂部２２は、各リード１８，２０の端部１８ａ，２０ａに対応してそれぞれ設けられていればよい。図７は、本発明に係る半導体装置の他の実施形態の斜視図である。図８は、図７に示した半導体装置において、熱可塑性樹脂によるモールド成形前の状態を示す図面である。
図７及び図８に示すように、半導体装置３４は、熱硬化性樹脂部２２が、ダイパッド１２とリード１６との連結部分を覆っていない点で、半導体装置１０の構成と相違する。しかしながら、その他の構成において、半導体装置３４の構成は、半導体装置１０の構成と同様である。半導体装置３４は、図８に示されている半導体チップ１４、ダイパッド１２及び熱硬化性樹脂部２２，２２を熱可塑性樹脂によってモールドすることによって製造され得る。
半導体装置３４においても、熱硬化性樹脂を利用してリード１８，２０の端部１８ａ，２０ａがダイパッド１２に固定されているので、半導体装置１０と同様の作用効果を有する。また、半導体装置３４においても、ダイパッド１２の代わりに、図６を利用して説明したように、凹部、凸部、または、凹部及び凸部からなる凹凸形状が形成されているダイパッド３０が採用されてもよい。
以上、本発明の種々の実施形態について説明したが、本発明は、上記に例示した種々の実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。
例えば、ダイパッド１２，３０に対して、第１のリードとしてのリード１８，２０及び第２のリードとしてのリード１６が設けられているとして説明した。しかしながら、半導体チップ１４の構成によっては、第２のリードを備えない構成であってもよい。更に、第１のリードは、２本に限定されず、１本でもよいし、３本以上でもよい。また、本発明は、アナログＩＣ、ディジタルＩＣ、ＣＰＵ、メモリなどといった半導体装置にも適用可能である。
１０，３４…半導体装置、１２，３０…ダイパッド、１２ａ…チップ搭載面、１２ｆ…底面（チップ搭載面と反対側の面）、１４…半導体チップ、１６…リード（第２のリード）、１８，２０…リード（第１のリード）、１８ａ，２０ａ…端部（第１のリードの端部）、２２…熱硬化性樹脂部、２２ａ，２２ｂ…熱硬化性樹脂部の面、２４…熱可塑性樹脂部、２４ａ，２４ｂ…熱可塑性樹脂部の面、３２Ａ，３２Ｂ，３２Ｃ…凹部。

Claims (7)

  1. 半導体チップと、
    前記半導体チップが搭載されるチップ搭載面を有するダイパッドと、
    前記半導体チップに電気的に接続される端部を有する第１のリードと、
    前記第１のリードの前記端部を前記ダイパッドに対して固定する熱硬化性樹脂部と、
    前記半導体チップ、前記ダイパッド及び前記熱硬化性樹脂部を封止する熱可塑性樹脂部と
    を備える、
    半導体装置。
  2. 前記熱硬化性樹脂部は、前記ダイパッドの前記チップ搭載面及び側面の少なくとも一方の前記第１のリード側の領域の一部に被さっている、
    請求項１記載に半導体装置。
  3. 前記熱可塑性樹脂部は、前記熱硬化性樹脂部を覆っている、請求項１又は２記載の半導体装置。
  4. 前記ダイパッドのうち前記熱硬化性樹脂部が被さる領域の一部には、凹部及び凸部の少なくとも一方が形成されている、請求項２又は３記載の半導体装置。
  5. 前記ダイパッドに一体的に連結される第２のリードを備える、
    請求項１〜４の何れか一項記載の半導体装置。
  6. 前記ダイパッドにおける前記チップ搭載面と反対側の面は、前記熱硬化性樹脂部及び前記熱可塑性樹脂部によって覆われていない、
    請求項１〜５の何れか一項記載の半導体装置。
  7. 半導体チップをダイパッドのチップ搭載面に搭載する工程と、
    前記半導体チップと、第１のリードの端部とを電気的に接続する工程と、
    前記第１のリードの端部を前記ダイパッドに熱硬化性樹脂によって固定する工程と、
    前記熱硬化性樹脂、前記半導体チップ及び前記ダイパッドを、熱可塑性樹脂によって封止する工程と、
    を備える、
    半導体装置の製造方法。
JP2011059339A 2011-03-17 2011-03-17 半導体装置及び半導体装置の製造方法 Pending JP2012195497A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011059339A JP2012195497A (ja) 2011-03-17 2011-03-17 半導体装置及び半導体装置の製造方法
PCT/JP2011/080328 WO2012124239A1 (ja) 2011-03-17 2011-12-27 半導体装置及び半導体装置の製造方法
CN2011800685910A CN103392230A (zh) 2011-03-17 2011-12-27 半导体装置及半导体装置的制造方法
EP11860828.0A EP2688098B1 (en) 2011-03-17 2011-12-27 Semiconductor device and method for manufacturing semiconductor device
TW101103406A TW201241977A (en) 2011-03-17 2012-02-02 Semiconductor device and method of manufacturing the same
US13/420,331 US8659129B2 (en) 2011-03-17 2012-03-14 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059339A JP2012195497A (ja) 2011-03-17 2011-03-17 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012195497A true JP2012195497A (ja) 2012-10-11

Family

ID=46827817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059339A Pending JP2012195497A (ja) 2011-03-17 2011-03-17 半導体装置及び半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8659129B2 (ja)
EP (1) EP2688098B1 (ja)
JP (1) JP2012195497A (ja)
CN (1) CN103392230A (ja)
TW (1) TW201241977A (ja)
WO (1) WO2012124239A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6602402B2 (ja) * 2016-02-08 2019-11-06 三菱電機株式会社 半導体装置
US10720379B2 (en) * 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
EP3872848A1 (en) * 2020-02-27 2021-09-01 Littelfuse, Inc. Metal tab for chip assembly
KR102499825B1 (ko) * 2021-02-05 2023-02-14 파워마스터반도체 주식회사 패키지형 전력 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229961A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 樹脂封止型半導体装置
JP2001320006A (ja) * 2000-05-09 2001-11-16 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2004133516A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp Ｉｃカードおよびその製造方法
US20040084758A1 (en) * 2002-11-04 2004-05-06 Siliconware Precision Industries, Ltd. Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147260A (en) * 1981-03-05 1982-09-11 Matsushita Electronics Corp Manufacture of resin-sealed semiconductor device and lead frame used therefor
DE3684184D1 (de) * 1985-06-20 1992-04-16 Toshiba Kawasaki Kk Verkapselte halbleiteranordnung.
JP2778608B2 (ja) 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
US5358905A (en) * 1993-04-02 1994-10-25 Texas Instruments Incorporated Semiconductor device having die pad locking to substantially reduce package cracking
JPH09116045A (ja) * 1995-10-13 1997-05-02 Dainippon Printing Co Ltd リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JPH09275178A (ja) * 1996-04-03 1997-10-21 Matsushita Electric Ind Co Ltd 半導体パッケージとその製造方法
JP2000012583A (ja) 1998-06-25 2000-01-14 Matsushita Electric Works Ltd 半導体の封止成形方法
US20020117740A1 (en) * 2001-02-28 2002-08-29 Advanced Semiconductor Engineering Inc. Lead frame for plastic molded type semiconductor package
JP4053962B2 (ja) * 2003-10-15 2008-02-27 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229961A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 樹脂封止型半導体装置
JP2001320006A (ja) * 2000-05-09 2001-11-16 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2004133516A (ja) * 2002-10-08 2004-04-30 Renesas Technology Corp Ｉｃカードおよびその製造方法
US20040084758A1 (en) * 2002-11-04 2004-05-06 Siliconware Precision Industries, Ltd. Semiconductor package with lead frame as chip carrier and method for fabricating the same
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
EP2688098B1 (en) 2016-05-25
EP2688098A4 (en) 2014-07-30
EP2688098A1 (en) 2014-01-22
US20120235288A1 (en) 2012-09-20
WO2012124239A1 (ja) 2012-09-20
TW201241977A (en) 2012-10-16
US8659129B2 (en) 2014-02-25
CN103392230A (zh) 2013-11-13

Similar Documents

Publication Publication Date Title
US9171761B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP5339800B2 (ja) 半導体装置の製造方法
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2016018931A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
WO2012124239A1 (ja) 半導体装置及び半導体装置の製造方法
US20130249008A1 (en) Semiconductor device
JP5387715B2 (ja) 半導体デバイス
JP4614107B2 (ja) 半導体装置
JP4489791B2 (ja) Ｑｆｎパッケージ
US20130256920A1 (en) Semiconductor device
WO2013172139A1 (ja) 半導体デバイス
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2022143167A (ja) 半導体装置
JP2008294132A (ja) モールドパッケージおよびその製造方法
JP2007150044A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2013239659A (ja) 半導体デバイス
JP4840305B2 (ja) 半導体装置の製造方法
JP2010010568A (ja) 回路装置
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP2009194275A (ja) 実装用組立構造および樹脂封止型半導体装置
JP2006222259A (ja) 半導体装置およびその製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2006294740A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317