JP2007073701A - アモルファス酸化物層を用いた薄膜トランジスタ - Google Patents

アモルファス酸化物層を用いた薄膜トランジスタ Download PDF

Info

Publication number
JP2007073701A
JP2007073701A JP2005258270A JP2005258270A JP2007073701A JP 2007073701 A JP2007073701 A JP 2007073701A JP 2005258270 A JP2005258270 A JP 2005258270A JP 2005258270 A JP2005258270 A JP 2005258270A JP 2007073701 A JP2007073701 A JP 2007073701A
Authority
JP
Japan
Prior art keywords
layer
insulating film
semiconductor layer
amorphous
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005258270A
Other languages
English (en)
Other versions
JP2007073701A5 (ja
JP4981283B2 (ja
Inventor
Susumu Hayashi
享 林
Hisato Yabuta
久人 薮田
Ayanori Endo
文徳 遠藤
Katsumi Abe
勝美 安部
Masafumi Sano
政史 佐野
Hideya Kumomi
日出也 雲見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005258270A priority Critical patent/JP4981283B2/ja
Publication of JP2007073701A publication Critical patent/JP2007073701A/ja
Publication of JP2007073701A5 publication Critical patent/JP2007073701A5/ja
Application granted granted Critical
Publication of JP4981283B2 publication Critical patent/JP4981283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ゲート絶縁膜を低コストで大面積に成膜することが困難である。高誘電率絶縁膜を結晶方位や、多結晶粒径を均一にし、安定性や信頼性を向上することは困難である。
【解決手段】 In-M-Znを含み(MはＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Si，Geのうち少なくとも１種)を主たる構成元素とし、その抵抗値が1011Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を、ゲート絶縁膜３として用いる、もしくは抵抗層として半導体層とゲート絶縁膜との間に用いる。チャネルを構成する半導体層としてＩｎ−Ｍ−Ｚｎを含み（ＭはＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種）を主たる構成元素とし、その抵抗値が１０１０Ω・ｃｍ未満であり、アモルファス酸化物絶縁膜のバンドギャップが半導体層のバンドギャップよりも大きい。
【選択図】 図２

Description

本発明は、ゲート絶縁膜としてアモルファス酸化物絶縁層を用いた、又はアモルファス酸化物抵抗層を有する薄膜トランジスタに関する。
近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている（特許文献１）。
上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
また、非特許文献１には、インジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いる技術が開示されている。さらに室温でポリエチレン・テレフタレート（ＰＥＴ）フィルムなどの基板上に良好な電界効果移動度６−９cm2V-1s-1を示すフレキシブルで透明なＴＦＴを形成することが可能であると示されている。
特開２００２−７６３５６号公報 K.Nomura et.al, Nature, Vol. 432（2004-11）（英）,p.488-492
ＺｎＯを主成分とした伝導性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。このために、ゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現することが困難である。また、トランジスタのオン・オフ比を大きくすることも難しい。その主な原因として、伝導性透明酸化物チャネル層とゲート絶縁膜の界面における欠陥の生成が挙げられる。また、室温で形成することのできるゲート絶縁膜はプラズマＣＶＤではアモルファスＳｉＮｘ、ＳｉＯｘなどが挙げられるが比較的低コストで大面積に成膜できるスパッタ法により形成可能なアモルファス絶縁膜としては適当な材料が見つかっていない。
また、非特許文献１に記載されているようなインジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いた場合も、以下の問題がある。即ち、ＴＦＴの電気特性にヒステリシスの発生や経時変化といった安定性や信頼性に関して、改善が望まれる点があった。その主な原因として、ＺｎＯを主成分とした伝導性透明酸化物と同様にa-IGZOチャネル層とゲート絶縁膜の界面における欠陥の生成が挙げられる。
Ａｌ２Ｏ３，Ｙ２Ｏ３、ＨｆＯ２などの高誘電率絶縁膜を300℃以下の低温、さらには室温で形成する際、これらの高誘電率絶縁膜は多結晶体となりその結晶方位や、多結晶粒径を均一にし、安定性や信頼性を向上することは困難を伴うものである。また、その多結晶構造は初期に膜厚方向に粒径が変化する部分が存在し、不均一になりやすい。その絶縁膜表面は粒径に応じた表面モルフォロジーを持つもことになり、チャネル層とゲート絶縁膜の界面、もしくはゲート絶縁膜とゲート電極金属との界面が平坦ではなくなるという課題があった。
そこで、本発明の目的は、良好な界面を有するアモルファス絶縁層、もしくは高抵抗層を用いた薄膜トランジスタを提供することにある。
本発明者らは、Ｉｎ-Ｇａ-Ｚｎ-Ｏ膜及びこれに関する膜の成長条件に関する研究開発を精力的に進めた結果、アモルファス酸化物膜を用いることにより前記課題を解決できるという知見を得た。
具体的には、In-M-Znを含み(MはＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種)を主たる構成元素とし、その抵抗値が１０１１Ω・ｃｍ以上であるアモルファス酸化物膜を、ゲート絶縁膜として用いる。もしくは抵抗層としてゲート絶縁膜と半導体層との間に用いるものである。
本発明において上記抵抗層とは、主にキャリア輸送層としての機能を有する層である。
このような特定のアモルファス酸化物膜を使用することにより、界面特性の良好な薄膜ＴＦＴを安定して作製することが可能となる。
以下、具体的に本発明について説明する。
本発明は、（1）少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、前記ゲート絶縁膜が、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、その抵抗値が１０１１Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を有することを特徴とする薄膜トランジスタである。
また、本発明は、前記半導体層が、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種とを含み、その抵抗値が１０１０Ω・ｃｍ未満であるアモルファス酸化物絶縁膜を有し、該半導体層のバンドギャップが前記ゲート絶縁膜のバンドギャップよりも小さいことを特徴とする上記（１）に記載の薄膜トランジスタである。
また、本発明は、（３）少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、前記半導体層と前記ゲート絶縁膜との間に抵抗層を有し、前記抵抗層は、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、その抵抗値が１０１１Ω・ｃｍ以上、膜厚が１ｎｍ以上２００ｎｍ以下であるアモルファス酸化物を有し、かつ、該抵抗層のバンドギャップは前記ゲート絶縁膜のバンドギャップよりも小さいことを特徴とする薄膜トランジスタである。
また、本発明は、前記半導体層が前記抵抗層の酸素以外の少なくとも１種の組成を含む酸化物半導体であり、且つ該半導体層のバンドギャップが前記抵抗層のバンドギャップよりも小さいことを特徴とする上記（３）に記載の薄膜トランジスタである。
また、本発明は、前記半導体層が主にキャリア発生層としての機能を有し、前記抵抗層が主にキャリア輸送層としての機能を有することを特徴とする上記（３）に記載の薄膜トランジスタである。
また、本発明は、前記半導体層がＩｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含むアモルファス酸化物膜であり、その抵抗値が１０１０Ω・ｃｍ未満であることを特徴とする上記（３）に記載の薄膜トランジスタである。
本発明によれば、ＴＦＴのゲート絶縁膜に好適に用いられるアモルファス酸化物絶縁膜を提供できる。また、良好な界面を有するアモルファス絶縁層もしくは高抵抗層を用いた薄膜トランジスタの提供が可能となる。
（１） まず、少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、前記ゲート絶縁膜が、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、その抵抗値が１０１１Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を有する薄膜トランジスタについて述べる。
薄膜トランジスタに用いるゲート絶縁膜は、比誘電率が高く、絶縁性が高い、また平滑であることが求められる。よく知られているようにゲート絶縁層として用いる際、キャパシタとして作用させるため、その電気容量が比誘電率に比例し膜厚に反比例するからである。つまり抵抗値が高ければ高いほど望ましい。ただし、実用上その抵抗値は1011Ω・ｃｍ以上であることが好ましい。
薄膜トランジスタ（ＴＦＴ）においてゲート絶縁膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。例えば、ゲート絶縁膜が多結晶構造をとればその表面性は荒れたものになりやすく、アモルファス構造による平坦な表面に比べゲート絶縁膜とチャネル層界面の相対面積は大きくなる。その結果、界面での欠陥生成メカニズムが同じであれば欠陥数は相対面積に応じて大きくなる。
スパッタ法により室温で形成されるIn-M-Zn-Ｏ(MはＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種)を主たる構成元素とし、その抵抗値が1011Ω・ｃｍ以上である酸化物ゲート絶縁膜はアモルファス構造となる。そして、その表面性は非常に平坦なものとなる。ゲート絶縁膜は下地の表面平坦性を引き継ぎ、図１に示す逆スタガ構造における絶縁層は基板の平坦性を維持する。また、図２に示すスタガ構造において平坦に形成されたチャネル層上でも絶縁層はその平坦性を維持する。つまり、ゲート絶縁膜とチャネル層（半導体層）との界面は、その相対面積を最小に保ち、その界面の欠陥数を抑制することができる。また、アモルファス構造のため、多結晶構造における粒界が存在しない。一般に粒界には欠陥が生成されやすく、キャリアトラップとなり易い。また、ゲート絶縁膜における粒界はゲートリーク電流の起源となり易いがアモルファス構造の絶縁層を用いることでその抑制も可能である。これらの効果により、電子移動度の低下及びトランジスタ特性にヒステリシスを持つ課題を抑制することができる。
（アモルファス構造について）
結晶状態における組成がInGaO3(ZnO)m(mは６未満の自然数)で表されるアモルファス酸化物膜は、ｍの値が６未満の場合は、８００℃以上の高温まで、アモルファス状態が安定に保たれる。しかし、ｍの値が大きくなるにつれ、すなわち、InGaO3に対するZnOの比が増大して、ＺｎＯ組成に近づくにつれ、結晶化しやすくなる。
したがって、アモルファス酸化物絶縁膜としては、ｍの値が６未満であることが好ましい。このことは、アモルファス酸化物半導体層についても同様であった。
３００℃以下の低温で形成されるゲート絶縁膜はアモルファス構造で且つ酸化物としては比較的高い比誘電率を示す。例えばインジウム，ガリウム，亜鉛の組成比が１：１：１の絶縁膜を、酸素ガスを含むアルゴンガス雰囲気でのスパッタ法成膜により室温で形成することができる。その比誘電率は８以上を示した。そのため、絶縁層の設計膜厚をＳｉＯ2などに比べて厚く設計することができる。この場合、一般的なＳｉＯ2の比誘電率３．９に比べ２倍以上の膜厚に設計することが可能となり、ＴＦＴを構成する際の実質的な絶縁耐圧を大きく採ることができ信頼性を増すことができる。また、一般に、高誘電率材料は結晶構造を採る酸化物が多く、その比誘電率は結晶配向性に依存する場合が多い。本発明によるゲート絶縁膜はアモルファス構造でかつ高い比誘電率を示すため、結晶性による不均一性で誘電率が変化することが少なく、低温形成においても均一で安定した高誘電率絶縁膜を供給することが可能となる。
また、アモルファス酸化物絶縁層の比誘電率は４以上が好ましい。さらに好ましくは８以上である。既存のアモルファスＳｉＮｘの比誘電率７程度、ＳｉＯｘの比誘電率４程度に対して膜厚の設計上限値が緩和できるからである。
なお、ここで、室温とは０℃から４０℃程度の温度をいう。アモルファスとは、X線回折スペクトルにおいて、ハローパターンのみが観測され、特定の回折線を示さない化合物をいう。
（アモルファス酸化物絶縁層とアモルファス酸化物半導体を積層する場合）
図１もしくは図２の構成で半導体層としてIn-M-Zn-Ｏ(MはＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種)を主たる構成元素とするアモルファス酸化物を用いる場合は以下の構成とすることが好ましい。即ち、アモルファス酸化物絶縁層のMで表されるＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇのうち少なくとも１種の組成比を半導体層に比べ大きくすることによりバンドギャップを大きくすることが好ましい。例えばインジウム，ガリウム，亜鉛の組成比が１：１：１のアモルファス酸化物半導体膜ではバンドギャップが約３ｅＶ程度であるのでＧａ組成比を十分に大きくすることによりアモルファス酸化物絶縁膜のバンドギャップを約５ｅＶにすることができる。
また、半導体層はTFTのチャネル層を構成するため、その抵抗値が1010Ω・ｃｍ未満であることが好ましい。これ以上の抵抗値が大きくなるとTFTとして機能させることが難しい。またさらに好ましくは103Ω・ｃｍ以上109Ω・ｃｍ未満である。アモルファス酸化物半導体層としてこの範囲の抵抗値を用いることで電界効果移動度１ｃｍ２／（Ｖ・秒）超の高い値を得られ、オン・オフ比を１０３超にすることができる。
上記アモルファス酸化物絶縁膜を用いて、図１に示す半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造のフレキシブルなＴＦＴを作成することができる。さらに図２に示すゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造のフレキシブルなＴＦＴを作成することができる。
なお、上記絶縁膜を用いたＴＦＴを形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
（２） 次に、少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、前記半導体層と前記ゲート絶縁膜との間に抵抗層を有し、前記抵抗層は、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、
その抵抗値が１０１１Ω・ｃｍ以上、膜厚が１ｎｍ以上２００ｎｍ以下であるアモルファス酸化物を有し、かつ、該抵抗層のバンドギャップは前記ゲート絶縁膜のバンドギャップよりも小さい薄膜トランジスタについて述べる。
（ゲートリーク電流の抑制）
図３に示すアモルファス酸化物抵抗層をゲート絶縁膜と半導体層の間に設ける構造を採ることにより、リーク電流を抑制することができる。即ち、図２の構造ではゲート電極から半導体層へのキャリア注入によりゲートリーク電流が大きくなってしまうこと（半導体層のバンドギャップとゲート絶縁膜のバンドギャップに大きな差が無い場合）を防止することが出来る。
この際、アモルファス酸化物抵抗層と半導体層の界面は上述の平坦な界面を構成することができる。その際のアモルファス酸化物抵抗層の膜厚は、ゲート絶縁膜の特性値も依存するが１nm以上２００nm以下であることが望ましい。１nm未満では高抵抗層を挿入した効果が見られなかった。また、２００nmを超える膜厚ではゲート電極に印加するゲート電圧を大きくする必要があり現実的ではなかった。膜厚が１nm以上２００nm以下であるアモルファス酸化物抵抗層を用いた際にＴＦＴにおけるゲートリーク電流の抑制が可能となる。
（半導体層と絶縁膜界面の欠陥生成抑制）
図３に示す構造において、半導体層２が少なくとも抵抗層７であるアモルファス酸化物膜の組成を含む場合、界面における主に酸素欠損にかかわる欠陥生成が抑制される。完全な異種材料の接合に対して、同じ成分が含まれる分、結合状態の違いによる欠陥生成の確率が下がるものと考えられる。また、半導体層と抵抗層が共に酸化物であり抵抗層の酸素欠損が少ないため、半導体層と抵抗層の界面において酸素欠損に係わるキャリア密度の増加を抑え、ＴＦＴにおけるオフ電流の増加現象を抑制できる。また、抵抗層のバンドギャップを半導体層のバンドギャップよりも広くすることで、その抵抗値1011Ω・ｃｍ以上が容易に実現できる。
これらのゲートリーク電流の抑制および半導体層と絶縁膜界面の欠陥生成抑制により信頼性が高くノーマリーオフのＴＦＴを実現できる。
（機能分離効果：半導体層がキャリア発生層であり、抵抗層がキャリア輸送層）
図３の構造を用い半導体層と抵抗層にほぼ同等のバンドギャップもしくは抵抗層のバンドギャップが半導体層のバンドギャップと同等もしくは小さくなる様に組み合わせを選ぶことにより、以下の機能を得ることができる。即ち、抵抗層を主にキャリア輸送層として機能させることができる。そして、チャネル層を主にキャリア発生層として機能させることができる。
ここで上記『主に』とは抵抗層が若干のキャリア発生機能を有し、半導体層が若干のキャリア輸送機能を有する場合を含む意味である。即ち、キャリア輸送機能とキャリア発生機能のうちの支配的である機能を表している。
また上記説明においては、便宜的に『半導体層』と『抵抗層』との機能分離された２層構成で説明したが、これらの積層された２層で、チャネル層の機能を有するものである。
また、上記各層は必ずしも単独の層に分離されている必要は無く、例えば、１つのチャネル層の中で、層厚方向に半導体材料の組成を連続的または段階的に制御することで、電荷発生機能と、電荷輸送機能とを持たせることができる。
非特許文献１には、インジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いる構成が開示されている。そして、室温でポリエチレン・テレフタレート（ＰＥＴ）フィルムなどの基板上に良好な電界効果移動度６−９cm2V-1s-1を示すフレキシブルで透明なＴＦＴを形成することが可能であると示されている。このアモルファス酸化物半導体膜に同じ組成の絶縁膜である抵抗層を積層することにより、理想的な半導体と抵抗層の界面を得ることができる。さらには酸素欠損の少ない、すなわち酸素に係わる欠陥密度が小さいと考えられる抵抗層にキャリアを注入することでキャリア輸送層として機能し良好な電界効果移動度を得ることができる。また、キャリア輸送層は酸素欠損の少ない化学量論比（ストイキオメトリー）に近いアモルファス酸化物膜とすることができるため化学的に安定であり均一性、安定性および信頼性に優れたＴＦＴの供給が可能となる。
このために、例えば、インジウム，ガリウム，亜鉛の組成比が1：1：1のアモルファス酸化物半導体層と、この半導体層と同じ金属組成のアモルファス酸化物抵抗層の積層構造を持つ図３に示すＴＦＴを作成する。このような構成とすることにより、ノーマリーオフ動作を確実に実現でき、トランジスタのオン・オフ比を１０5超にすることも可能となる。その際、電界効果移動度は10cm2V-1s-1以上を示し、トランジスタ特性におけるヒステリシスの発生にも抑制効果をもつ。
これらの効果により本発明によれば良好な界面を有するアモルファス抵抗層を用いた薄膜トランジスタを提供することができる。また、アモルファス酸化物半導体と抵抗層を用いることで半導体層をキャリア発生層に、抵抗層をキャリア輸送層にする機能分離を実現可能となり、安定、且つ均一な薄膜トランジスタが供給可能となる。
以上では、半導体層（チャネル層）としてIn−Ga−Zn-Ｏを含み構成されるアモルファス酸化物を用いた例を説明しているが、以下に説明するように、In−Ga−Zn-Ｏを含み構成されるアモルファス酸化物に限定されるものではない。
半導体層は、Sn、In、Znの少なくとも１種類の元素を含み構成されるアモルファス酸化物を用いることが可能である。
更に、アモルファス酸化物の構成元素の少なくとも一部にSnを選択する場合、Snを、Sn1-xM4x（0<x<1、M4は、Snより原子番号の小さい４族元素のSi、GeあるいはZrから選ばれる。）に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にInを選択する場合、Inを、In1-yM3y（0<y<1、M3は、Lu、またはInより原子番号の小さい３族元素のB、Al、Ga、あるいはYから選ばれる。）に置換することもできる。
また、アモルファス酸化物の構成元素の少なくとも一部にZnを選択する場合、Znを、Zn1-zM2z（0<z<1、M2は、Znより原子番号の小さい２族元素のMgあるいはCaから選ばれる。）に置換することもできる。
具体的に本発明に適用できるアモルファス材料は、Sn−In−Zn酸化物、In−Zn−Ga−Mg酸化物、In酸化物、In−Sn酸化物、In−Ga酸化物、In−Zn酸化物、Zn−Ga酸化物、Sn−In−Zn酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要は無い。なお、ZnやSnは、単独ではアモルファスを形成し難い場合があるが、Inを含ませることによりアモルファス相が形成され易くなる。例えば、In−Zn系の場合は、酸素を除く原子数割合が、Inが約２０原子％以上含まれる組成にするのがよい。Sn−In系の場合は、酸素を除く原子数割合が、Inが約８０原子％以上含まれる組成にするのがよい。Sn−In−Zn系の場合は、酸素を除く原子数割合が、Inが約１５原子％以上含まれる組成にするのがよい。
また、アモルファスは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。なお、本発明において、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
本実施例では、スパッタ法によるアモルファスIn-Ga-Zn-O絶縁膜の形成を行った。
酸素とアルゴンの混合ガスを雰囲気とした高周波スパッタ法により、ガラス基板（コーニング社製1737）上にアモルファスIn-Ga-Zn-O絶縁膜を堆積させた。基板温度は25℃である。得られた膜に関し、膜面に対して入射角 0.5度でＸ線を入射させ、（薄膜法）Ｘ線回折を行った。その結果、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ膜はいずれもアモルファス膜であることが確認された。
さらに、Ｘ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約0.5 nmであり、膜厚は約150 nmであることが分かった。蛍光Ｘ線（XRF）分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.98 : 3.02 : 1.00であった。光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は、約4eVと求まった。
また、ガラス基板（コーニング社製1737）にＰｔ電極を100nm蒸着し、下部電極とした上にアモルファスIn-Ga-Zn-O絶縁膜を150nm堆積した。さらに上部電極としてφ0.5ｍｍのＰｔ電極を50nmマスク蒸着した構造でＩ-Ｖ特性およびＣ-Ｖ特性評価を行なった。上下２端子間での測定結果、アモルファスIn-Ga-Zn-O絶縁膜の抵抗値は5×1011Ω・ｃｍであり、比誘電率は12であった。
ガラス基板の代わりに厚さ２００μｍのポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いた場合にも、得られたアモルファス酸化物絶縁膜は、同様の特性を示した。
（MISFET素子の作製）
図１に示す逆スタガ（ボトムゲート）型MISFET素子を作製した。まず、ガラス基板１上にCrを蒸着しフォトリソグラフィー法とリフトオフ法により、ゲート端子４を形成した。その上にゲート絶縁膜３として用いるアモルファスIn-Ga-Zn-O絶縁膜をスパッタ法により150nm形成した。さらにその上に、半導体層２として用いる厚さ300nmのアモルファスシリコン膜をプラズマＣＶＤ法により、基板温度250℃で形成した。Cr/Al積層膜を300nm蒸着し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子５及びソース端子６を形成した。
このMISFET素子のＩ-Ｖ特性評価の結果、電界効果移動度0.3 cm2/Vs、オン・オフ比105超であった。
以上より、大面積成膜に好適なスパッタ法により室温においてTFTに好適なアモルファス構造の酸化物絶縁膜を作製可能であることが判った。
本実施例では、アモルファスIn-Ga-Zn-O絶縁膜とアモルファスIn-Ga-Zn-O半導体層の積層構造を持つMISFET素子の作製を行った。
図２に示すスタガ（トップゲート）型MISFET素子を作製した。まず、ガラス基板１上にスパッタ法で、チャンネル層（半導体層）２として用いる厚さ30nmの金属組成比がIn : Ga : Zn = 0.98 : 1.02 : 1.00アモルファスIn-Ga-Zn-O膜を形成した。さらにその上に、金膜を30nm積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子５及びソース端子６を形成した。最後にゲート絶縁膜３として用いる金属組成比がIn : Ga : Zn = 0.98 : 3.02 : 1.00のアモルファスIn-Ga-Zn-O絶縁膜をスパッタ法により150nm形成した。さらにその上に金を成膜、フォトリソグラフィー法とリフトオフ法により、ゲート端子４を形成した。
このMISFET素子のＩ-Ｖ特性特性評価の結果、電界効果移動度3 cm2/Vs、オン・オフ比103超であった。
以上より、半導体層と絶縁層にアモルファスIn-Ga-Zn-O膜を用いたTFTを作製可能なことが判った。
本実施例では、ゲート絶縁膜/アモルファスIn-Ga-Zn-O抵抗層/アモルファスIn-Ga-Zn-O半導体層の積層構造を持つMISFET素子の作製を行った。
図３に示すスタガ（トップゲート）型MISFET素子を作製した。まず、ガラス基板１上にスパッタ法で、チャンネル層２として用いる厚さ30nmの金属組成比がIn : Ga : Zn = 0.98 : 1.02 : 1.00アモルファスIn-Ga-Zn-O膜を形成した。さらにその上に、金膜を30nm積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子５及びソース端子６を形成した。その上に高抵抗層７として用いる金属組成比がIn : Ga : Zn = 0.98 : 3.02 : 1.00のアモルファスIn-Ga-Zn-O絶縁薄膜をスパッタ法により150nm形成した。最後にゲート絶縁膜３としてアモルファスＳｉＮｘ絶縁薄膜をCVD法により100nm形成した。さらにその上に金を成膜、フォトリソグラフィー法とリフトオフ法により、ゲート端子４を形成した。
このMISFET素子のＩ-Ｖ特性特性評価の結果、電界効果移動度5 cm2/Vs、オン・オフ比104超であった。
以上より、高抵抗層にアモルファスIn-Ga-Zn-O膜を用いたTFTを作製可能なことが判った。また、高抵抗層がオフ電流およびゲートリーク電流の低減効果を有することが確認された。
本実施例では、ゲート絶縁膜/アモルファスIn-Ga-Zn-O抵抗層（キャリア輸送層）/アモルファスIn-Ga-Zn-O半導体層（キャリア発生層）のMISFET素子の作製を行った。
図３に示すスタガ（トップゲート）型MISFET素子を作製した。
抵抗層７として金属組成比がIn : Ga : Zn = 0.98 : 1.02 : 1.00のアモルファスIn-Ga-Zn-O絶縁薄膜をスパッタ法により100nm形成した以外、実施例３と同様の構成とした。
図４に、室温下で測定したＴＦＴ素子の電流−電圧特性を示す。ドレイン電圧VDSの増加に伴い、ドレイン電流IDSが増加したことからチャネルがn型伝導であることが分かる。IDSはVDS= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、VDS = 6 V印加時におけるゲート電圧VGSの閾値は約0.35 Vであった。また、VG=6 V時には、IDS=2.0 × 10-4Aの電流が流れた。これはゲートバイアスにより絶縁体のIn-Ga-Zn-O系アモルファス酸化物膜内にキャリアを誘起できたことに対応する。
トランジスタのオン・オフ比は、5×１０6程度であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約11.8cm2(Vs)-1の電界効果移動度が得られた。
（比較例1）
抵抗層７が無いこと以外、実施例４と同様の構成のスタガ（トップゲート）型MISFET素子を作製した。
このMISFET素子のＩ-Ｖ特性評価の結果、電界効果移動度5 cm2/Vs、オン・オフ比104超であった。
実施例４のMISFET素子のトランジスタオフ電流は比較例1のMISFET素子のトランジスタオフ電流よりも約2桁小さかったことから実施例4の抵抗層はゲート電圧が負に印加されているときは絶縁体として機能する。一方、ゲート電圧が正に印加されているときに半導体層からのキャリア注入が起こりチャネルとして機能していると考えられる。また、電界効果移動度が2倍程度大きくなっていることから抵抗層が良好なキャリア輸送層として機能していることが判る。
本発明に係る薄膜トランジスタ（ＴＦＴ）は、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温でＴＦＴの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
アモルファス酸化物をゲート絶縁膜とした逆スタガ型TFTの構造図である。 アモルファス酸化物をゲート絶縁膜としたスタガ型TFTの構造図である。 アモルファス酸化物抵抗層をゲート絶縁膜と半導体層の間に設けたスタガ型TFTの構造図である。 実施例４で作製したトップゲート型MISFET素子の電流−電圧特性を示すグラフである。
符号の説明
１ 基板
２ 半導体層
３ ゲート絶縁膜
４ ゲート電極（ゲート端子）
５ ドレイン電極（ドレイン端子）
６ ソース電極（ソース端子）
７ 抵抗層

Claims (6)

  1. 少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
    前記ゲート絶縁膜が、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、
    その抵抗値が１０１１Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を有することを特徴とする薄膜トランジスタ。
  2. 前記半導体層が、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種とを含み、
    その抵抗値が１０１０Ω・ｃｍ未満であるアモルファス酸化物絶縁膜を有し、
    該半導体層のバンドギャップが前記ゲート絶縁膜のバンドギャップよりも小さいことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 少なくとも、基板と、半導体層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
    前記半導体層と前記ゲート絶縁膜との間に抵抗層を有し、
    前記抵抗層は、Ｉｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含み、
    その抵抗値が１０１１Ω・ｃｍ以上、膜厚が１ｎｍ以上２００ｎｍ以下であるアモルファス酸化物を有し、
    かつ、該抵抗層のバンドギャップは前記ゲート絶縁膜のバンドギャップよりも小さいことを特徴とする薄膜トランジスタ。
  4. 前記半導体層が前記抵抗層の酸素以外の少なくとも１種の組成を含む酸化物半導体であり、
    且つ該半導体層のバンドギャップが前記抵抗層のバンドギャップよりも小さいことを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 前記半導体層が主にキャリア発生層としての機能を有し、前記抵抗層が主にキャリア輸送層としての機能を有することを特徴とする請求項３に記載の薄膜トランジスタ。
  6. 前記半導体層がＩｎと、Ｚｎと、Ｏと、Ｇａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうち少なくとも１種と、を含むアモルファス酸化物膜であり、
    その抵抗値が１０１０Ω・ｃｍ未満であることを特徴とする請求項３に記載の薄膜トランジスタ。
JP2005258270A 2005-09-06 2005-09-06 アモルファス酸化物層を用いた薄膜トランジスタ Active JP4981283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005258270A JP4981283B2 (ja) 2005-09-06 2005-09-06 アモルファス酸化物層を用いた薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258270A JP4981283B2 (ja) 2005-09-06 2005-09-06 アモルファス酸化物層を用いた薄膜トランジスタ

Publications (3)

Publication Number Publication Date
JP2007073701A true JP2007073701A (ja) 2007-03-22
JP2007073701A5 JP2007073701A5 (ja) 2008-10-23
JP4981283B2 JP4981283B2 (ja) 2012-07-18

Family

ID=37934902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258270A Active JP4981283B2 (ja) 2005-09-06 2005-09-06 アモルファス酸化物層を用いた薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP4981283B2 (ja)

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
JP2007073312A (ja) * 2005-09-06 2007-03-22 Canon Inc スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007305658A (ja) * 2006-05-09 2007-11-22 Bridgestone Corp 酸化物トランジスタ及びその製造方法
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009188213A (ja) * 2008-02-06 2009-08-20 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009218562A (ja) * 2008-03-07 2009-09-24 Samsung Electronics Co Ltd トランジスタ及びその製造方法
EP2105967A1 (en) 2008-03-24 2009-09-30 FUJIFILM Corporation Thin film field effect transistor and display
JP2010028021A (ja) * 2008-07-24 2010-02-04 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010067849A (ja) * 2008-09-11 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
KR100990217B1 (ko) * 2008-04-16 2010-10-29 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP2010287735A (ja) * 2009-06-11 2010-12-24 Fujifilm Corp 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2011146692A (ja) * 2009-12-17 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、測定装置、比誘電率の測定方法
US8017045B2 (en) 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP2011181803A (ja) * 2010-03-03 2011-09-15 Fujifilm Corp Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP2011181800A (ja) * 2010-03-03 2011-09-15 Fujifilm Corp Ｉｇｚｏ系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
US20110227064A1 (en) * 2010-03-22 2011-09-22 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
JP2011222989A (ja) * 2010-03-26 2011-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011228693A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228692A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228690A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
CN102315229A (zh) * 2010-06-29 2012-01-11 株式会社神户制钢所 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
US8143678B2 (en) 2007-02-09 2012-03-27 Samsung Electronics Co., Ltd Thin film transistors having multi-layer channel
KR101148829B1 (ko) 2008-10-23 2012-05-29 삼성전자주식회사 박막 트랜지스터
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
WO2012124434A1 (ja) * 2011-03-14 2012-09-20 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP2012238763A (ja) * 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013110427A (ja) * 2010-04-23 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
JP2013191856A (ja) * 2010-02-05 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR101325573B1 (ko) * 2011-12-15 2013-11-05 삼성코닝정밀소재 주식회사 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP2013541226A (ja) * 2010-10-29 2013-11-07 シーブライト・インコーポレイテッド 改善された安定性を有する金属酸化物薄膜トランジスタ
WO2013183726A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
US8680526B2 (en) 2009-04-08 2014-03-25 Fujifilm Corporation Electronic device, method of producing the same, and display device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014199930A (ja) * 2009-01-23 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014188893A1 (en) * 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101477593B1 (ko) * 2008-11-07 2014-12-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2015019094A (ja) * 2008-11-28 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
JP2015035610A (ja) * 2009-09-16 2015-02-19 株式会社半導体エネルギー研究所 半導体装置
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9184298B2 (en) 2010-12-02 2015-11-10 Kobe Steel, Ltd. Interconnect structure and sputtering target
JP2016136629A (ja) * 2011-01-20 2016-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017050553A (ja) * 2010-12-03 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP2017050559A (ja) * 2010-06-16 2017-03-09 株式会社半導体エネルギー研究所 電界効果トランジスタ
JP2017055136A (ja) * 2010-04-23 2017-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017069578A (ja) * 2010-08-27 2017-04-06 株式会社半導体エネルギー研究所 半導体装置
JP2017085080A (ja) * 2015-10-23 2017-05-18 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017103465A (ja) * 2008-11-13 2017-06-08 株式会社半導体エネルギー研究所 半導体装置
JP2017107949A (ja) * 2015-12-08 2017-06-15 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR101805190B1 (ko) * 2010-05-14 2017-12-05 후지필름 가부시키가이샤 전자 디바이스의 제조 방법, 박막 트랜지스터, 전기 광학 장치 및 센서
US9842937B2 (en) 2010-04-02 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film and a metal oxide film
JP2018011077A (ja) * 2012-08-03 2018-01-18 株式会社半導体エネルギー研究所 半導体装置
JP2018050068A (ja) * 2012-09-14 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20190012974A (ko) * 2017-07-31 2019-02-11 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
JP2019024136A (ja) * 2010-12-28 2019-02-14 株式会社半導体エネルギー研究所 半導体装置
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
JP2019140421A (ja) * 2010-04-02 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
KR20200038324A (ko) * 2010-03-08 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
JP2020174183A (ja) * 2011-07-08 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
JP2021005091A (ja) * 2007-06-29 2021-01-14 株式会社半導体エネルギー研究所 表示装置
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
JP2021114618A (ja) * 2009-12-18 2021-08-05 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230027057A1 (en) * 2021-07-09 2023-01-26 Tdk Corporation Amorphous dielectric, capacitor element, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318123A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置の製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005101529A (ja) * 2003-08-29 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318123A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置の製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2005101529A (ja) * 2003-08-29 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および半導体装置

Cited By (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
JP2007073312A (ja) * 2005-09-06 2007-03-22 Canon Inc スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP2007305658A (ja) * 2006-05-09 2007-11-22 Bridgestone Corp 酸化物トランジスタ及びその製造方法
US8143678B2 (en) 2007-02-09 2012-03-27 Samsung Electronics Co., Ltd Thin film transistors having multi-layer channel
US8558323B2 (en) 2007-02-09 2013-10-15 Samsung Electronics Co., Ltd Thin film transistors having multi-layer channel
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ
JP2022171680A (ja) * 2007-06-29 2022-11-11 株式会社半導体エネルギー研究所 表示装置
JP2021005091A (ja) * 2007-06-29 2021-01-14 株式会社半導体エネルギー研究所 表示装置
JP2021165839A (ja) * 2007-06-29 2021-10-14 株式会社半導体エネルギー研究所 表示装置
JP7293473B2 (ja) 2007-06-29 2023-06-19 株式会社半導体エネルギー研究所 表示装置
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2009141341A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2009141342A (ja) * 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US8723175B2 (en) 2007-12-08 2014-05-13 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
US8791457B2 (en) 2007-12-25 2014-07-29 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP2009188213A (ja) * 2008-02-06 2009-08-20 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8669551B2 (en) 2008-03-07 2014-03-11 Samsung Electronics Co., Ltd. Transistor including insertion layer and channel layer with different work functions and method of manufacturing the same
JP2009218562A (ja) * 2008-03-07 2009-09-24 Samsung Electronics Co Ltd トランジスタ及びその製造方法
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
US8188480B2 (en) 2008-03-24 2012-05-29 Fujifilm Corporation Thin film field effect transistor and display
EP2105967A1 (en) 2008-03-24 2009-09-30 FUJIFILM Corporation Thin film field effect transistor and display
KR100990217B1 (ko) * 2008-04-16 2010-10-29 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
US8017045B2 (en) 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
JP2010028021A (ja) * 2008-07-24 2010-02-04 Fujifilm Corp 薄膜電界効果型トランジスタ
US8203143B2 (en) 2008-08-14 2012-06-19 Fujifilm Corporation Thin film field effect transistor
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010067849A (ja) * 2008-09-11 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010074061A (ja) * 2008-09-22 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ
KR101148829B1 (ko) 2008-10-23 2012-05-29 삼성전자주식회사 박막 트랜지스터
KR101477593B1 (ko) * 2008-11-07 2014-12-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2017103465A (ja) * 2008-11-13 2017-06-08 株式会社半導体エネルギー研究所 半導体装置
US9722054B2 (en) 2008-11-28 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019057719A (ja) * 2008-11-28 2019-04-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015019094A (ja) * 2008-11-28 2015-01-29 株式会社半導体エネルギー研究所 半導体装置
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9136390B2 (en) 2008-12-26 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014199930A (ja) * 2009-01-23 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9997638B2 (en) 2009-02-27 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2022008359A (ja) * 2009-02-27 2022-01-13 株式会社半導体エネルギー研究所 半導体装置
US9660102B2 (en) 2009-02-27 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9064899B2 (en) 2009-02-27 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8680526B2 (en) 2009-04-08 2014-03-25 Fujifilm Corporation Electronic device, method of producing the same, and display device
JP2010287735A (ja) * 2009-06-11 2010-12-24 Fujifilm Corp 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
US8299461B2 (en) 2009-06-11 2012-10-30 Fujifilm Corporation Thin film transistor, method of producing the same, electrooptic apparatus, and sensor
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2015035610A (ja) * 2009-09-16 2015-02-19 株式会社半導体エネルギー研究所 半導体装置
JP2018198339A (ja) * 2009-12-17 2018-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9530893B2 (en) 2009-12-17 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP2011146692A (ja) * 2009-12-17 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、測定装置、比誘電率の測定方法
US8853683B2 (en) 2009-12-17 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
JP2021114618A (ja) * 2009-12-18 2021-08-05 株式会社半導体エネルギー研究所 半導体装置
JP7057850B2 (ja) 2009-12-18 2022-04-20 株式会社半導体エネルギー研究所 半導体装置
JP2013191856A (ja) * 2010-02-05 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置
US8791529B2 (en) 2010-02-05 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including gate and conductor electrodes
JP2011181803A (ja) * 2010-03-03 2011-09-15 Fujifilm Corp Ｉｇｚｏ系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP2011181800A (ja) * 2010-03-03 2011-09-15 Fujifilm Corp Ｉｇｚｏ系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
US10749033B2 (en) 2010-03-08 2020-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20200038324A (ko) * 2010-03-08 2020-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
JP2011199291A (ja) * 2010-03-22 2011-10-06 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法並びにそれを含む表示装置
US20110227064A1 (en) * 2010-03-22 2011-09-22 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
JP2011222989A (ja) * 2010-03-26 2011-11-04 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014195079A (ja) * 2010-03-26 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9425295B2 (en) 2010-03-26 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9941414B2 (en) 2010-03-26 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Metal oxide semiconductor device
US9012908B2 (en) 2010-03-26 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal oxide film
JP2011228692A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228693A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US9842937B2 (en) 2010-04-02 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor film and a metal oxide film
JP2011228690A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9793412B2 (en) 2010-04-02 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019153793A (ja) * 2010-04-02 2019-09-12 株式会社半導体エネルギー研究所 半導体装置
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015228515A (ja) * 2010-04-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置
JP2019149584A (ja) * 2010-04-02 2019-09-05 株式会社半導体エネルギー研究所 半導体装置
US10608116B2 (en) 2010-04-02 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2021010009A (ja) * 2010-04-02 2021-01-28 株式会社半導体エネルギー研究所 半導体装置
JP2017085150A (ja) * 2010-04-02 2017-05-18 株式会社半導体エネルギー研究所 半導体装置
JP2018037694A (ja) * 2010-04-02 2018-03-08 株式会社半導体エネルギー研究所 半導体装置
JP2020174192A (ja) * 2010-04-02 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
JP2019140421A (ja) * 2010-04-02 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
KR20180031065A (ko) * 2010-04-02 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200093701A (ko) * 2010-04-02 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101977152B1 (ko) * 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102141064B1 (ko) * 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190049949A (ko) * 2010-04-02 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11411121B2 (en) 2010-04-02 2022-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11380800B2 (en) 2010-04-02 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714626B2 (en) 2010-04-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059047B2 (en) 2010-04-09 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10510777B2 (en) 2010-04-09 2019-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9431429B2 (en) 2010-04-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180041263A (ko) * 2010-04-09 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10879274B2 (en) 2010-04-09 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10008515B2 (en) 2010-04-09 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013110427A (ja) * 2010-04-23 2013-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9202877B2 (en) 2010-04-23 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9812533B2 (en) 2010-04-23 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102167416B1 (ko) * 2010-04-23 2020-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013140989A (ja) * 2010-04-23 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2017055136A (ja) * 2010-04-23 2017-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20190034362A (ko) * 2010-04-23 2019-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101805190B1 (ko) * 2010-05-14 2017-12-05 후지필름 가부시키가이샤 전자 디바이스의 제조 방법, 박막 트랜지스터, 전기 광학 장치 및 센서
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP2017050559A (ja) * 2010-06-16 2017-03-09 株式会社半導体エネルギー研究所 電界効果トランジスタ
US9911866B2 (en) 2010-06-16 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR102257045B1 (ko) * 2010-06-25 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR20190065996A (ko) * 2010-06-25 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
CN102315229A (zh) * 2010-06-29 2012-01-11 株式会社神户制钢所 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
JP2013531383A (ja) * 2010-07-02 2013-08-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 薄膜トランジスタ
JP2017069578A (ja) * 2010-08-27 2017-04-06 株式会社半導体エネルギー研究所 半導体装置
JP2013541226A (ja) * 2010-10-29 2013-11-07 シーブライト・インコーポレイテッド 改善された安定性を有する金属酸化物薄膜トランジスタ
US9184298B2 (en) 2010-12-02 2015-11-10 Kobe Steel, Ltd. Interconnect structure and sputtering target
US10103277B2 (en) 2010-12-03 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film
JP2017050553A (ja) * 2010-12-03 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
JP2018182343A (ja) * 2010-12-03 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
US10916663B2 (en) 2010-12-03 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2019024136A (ja) * 2010-12-28 2019-02-14 株式会社半導体エネルギー研究所 半導体装置
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP2016040845A (ja) * 2010-12-28 2016-03-24 株式会社半導体エネルギー研究所 半導体装置
US9287294B2 (en) 2010-12-28 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Capacitor and semiconductor device having oxide semiconductor
US9917206B2 (en) 2011-01-20 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP2016154251A (ja) * 2011-01-20 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
JP2016136629A (ja) * 2011-01-20 2016-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018014530A (ja) * 2011-01-20 2018-01-25 株式会社半導体エネルギー研究所 半導体装置
JP2018186295A (ja) * 2011-01-20 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
JP2012191131A (ja) * 2011-03-14 2012-10-04 Fujifilm Corp 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
WO2012124434A1 (ja) * 2011-03-14 2012-09-20 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9236491B2 (en) 2011-03-14 2016-01-12 Fujifilm Corporation High mobility field effect transistor with ZN containing active layer, display device, sensor, and method of manufacturing field effect transistor
JP2012238763A (ja) * 2011-05-12 2012-12-06 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2021101485A (ja) * 2011-06-17 2021-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US11588058B2 (en) 2011-07-08 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2020174183A (ja) * 2011-07-08 2020-10-22 株式会社半導体エネルギー研究所 半導体装置
JP6995936B2 (ja) 2011-07-08 2022-01-17 株式会社半導体エネルギー研究所 半導体装置
KR101325573B1 (ko) * 2011-12-15 2013-11-05 삼성코닝정밀소재 주식회사 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR101648661B1 (ko) 2012-06-06 2016-08-16 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
US9202926B2 (en) 2012-06-06 2015-12-01 Kobe Steel, Ltd. Thin film transistor
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
CN104335353A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
KR20150027164A (ko) * 2012-06-06 2015-03-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
US9343586B2 (en) 2012-06-06 2016-05-17 Kobe Steel, Ltd. Thin film transistor
US9324882B2 (en) 2012-06-06 2016-04-26 Kobe Steel, Ltd. Thin film transistor
KR20150029035A (ko) * 2012-06-06 2015-03-17 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR101648684B1 (ko) 2012-06-06 2016-08-17 삼성디스플레이 주식회사 박막 트랜지스터
WO2013183726A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP2018011077A (ja) * 2012-08-03 2018-01-18 株式会社半導体エネルギー研究所 半導体装置
US11935944B2 (en) 2012-09-14 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US10923580B2 (en) 2012-09-14 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US10134879B2 (en) 2012-09-14 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
CN108962998A (zh) * 2012-09-14 2018-12-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP2018050068A (ja) * 2012-09-14 2018-03-29 株式会社半導体エネルギー研究所 半導体装置
US10468506B2 (en) 2012-09-14 2019-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US11437500B2 (en) 2012-09-14 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JP2020141143A (ja) * 2012-09-14 2020-09-03 株式会社半導体エネルギー研究所 半導体装置
TWI611583B (zh) * 2013-05-20 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
WO2014188893A1 (en) * 2013-05-20 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209307B2 (en) 2013-05-20 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105264668A (zh) * 2013-05-20 2016-01-20 株式会社半导体能源研究所 半导体装置
US9666724B2 (en) 2013-05-20 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991397B2 (en) 2013-05-20 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105264668B (zh) * 2013-05-20 2019-04-02 株式会社半导体能源研究所 半导体装置
JP2017085080A (ja) * 2015-10-23 2017-05-18 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2017107949A (ja) * 2015-12-08 2017-06-15 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR20190012974A (ko) * 2017-07-31 2019-02-11 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
KR101973269B1 (ko) * 2017-07-31 2019-04-26 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법

Also Published As

Publication number Publication date
JP4981283B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5241143B2 (ja) 電界効果型トランジスタ
US7906780B2 (en) Field effect transistor
JP5006598B2 (ja) 電界効果型トランジスタ
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
US9660098B2 (en) Semiconductor device and method for manufacturing the same
KR20240056711A (ko) 반도체 장치 및 그 제작 방법
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR102033292B1 (ko) 반도체 장치
KR101621644B1 (ko) 박막 트랜지스터 및 표시 장치
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
US10566457B2 (en) Thin film transistor and display device
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
TW201202452A (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP2013030682A (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP2011035376A (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP2012238763A (ja) 半導体装置及び半導体装置の製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ
Jang et al. Transparent thin film transistors of polycrystalline SnO

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4981283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151