JP2010028021A - 薄膜電界効果型トランジスタ - Google Patents
薄膜電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2010028021A JP2010028021A JP2008190906A JP2008190906A JP2010028021A JP 2010028021 A JP2010028021 A JP 2010028021A JP 2008190906 A JP2008190906 A JP 2008190906A JP 2008190906 A JP2008190906 A JP 2008190906A JP 2010028021 A JP2010028021 A JP 2010028021A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- thin film
- tft
- barrier layer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Dram (AREA)
Abstract
【課題】本発明の目的は、電界効果移動度が高く、高ＯＮ／ＯＦＦ比を有し、かつノーマリーオフ型に改良されたＴＦＴを提供することにある。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有することを特徴とする薄膜電界効果型トランジスタ。
【選択図】なし
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有することを特徴とする薄膜電界効果型トランジスタ。
【選択図】なし
Description
本発明は、薄膜電界効果型トランジスタに関する。特に活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタに関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力の効果などが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
例えば、シリコン薄膜を用いたトランジスタの駆動電圧を低減したＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示され、活性層の半導体材料として酸化インジウム錫（ＩＴＯ）、酸化錫、或いは酸化亜鉛などが用いられ、ゲート絶縁膜に比誘電率の大きな誘電体材料を用いた構成が知られている。ＩＴＯ、酸化錫、或いは酸化亜鉛などは結晶性金属酸化物であり、キャリア濃度が１×１０１９／ｃｍ３程度有することが開示されている。結晶性金属酸化物よりなる活性層の場合、所望の半導体特性を発現するためには、スパッタリングによる膜形成の後、例えば３００℃で１５分間ポストアニールするなどの結晶化制御のための高温加熱処理工程が必要になる。従って、このような活性層を耐熱性の低い樹脂基板上に直接形成することは困難である。
アモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物は低温での成膜が可能であり、プラスチックフィルム上に室温成膜可能な材料として注目されている。しかしながら、アモルファス酸化物半導体をＴＦＴの活性層に用いると、ＯＦＦ電流が高くＯＮ／ＯＦＦ比が低い上、ゲート電圧が印加されていない時でも電流が流れてしまうノーマリーオン型のＴＦＴが形成されるという問題を有していた。これらを用いて、ゲート電圧が印加されていない時は電流が流れない、ノーマリーオフ型のＴＦＴの形成は困難であった。例えば、Ｎ型の半導体活性層であればＴＦＴ特性の閾値電圧が正であれば、ノーマリーオフ型ＴＦＴということになるが、ノーマリーオフ型ＴＦＴの方が、消費電力や耐久性の点で有利である。
この問題を改良する手段として、複数種類のＴＦＴを備えた半導体装置が開示されている（例えば、特許文献１参照）。該構成における各ＴＦＴのチャネル層を形成するアモルファス酸化物は、それぞれ元素組成比が異なり、その結果、互いに閾値電圧が異なる構成となっていて、それらの複数のＴＦＴの組合せにより閾値電圧を制御することが開示されている。しかしながら、該構成ではそれぞれのＴＦＴ特性が異なり、またそのエッチング特性も異なってくるので、その製造工程が複雑で煩雑になる。また、活性層上に何らかの成膜を行う場合、その工程の影響を受けてチャネル部の特性が変化してしまう問題も懸念される。
一方、酸化物半導体層と貴金属電極との間に、それらの間の密着性を改良するための密着向上層を配置した構成が開示されている（例えば、特許文献２参照）。該構成では、密着向上層には、Ｔｉ，Ｎｉ，Ｃｒ，Ｖ，Ｈｆ，Ｚｒ，Ｎｂ，Ｔａ，Ｍｏ又はＷ等の金属が用いられる。該密着改良層は、貴金属と酸化物半導体との物理的密着力を強固にするため補助層であり、アモルファス酸化物半導体を活性層に用いたときの閾値電圧とは何ら無関係の層である。
特開２００８−８５０４８号公報
特開２００７−７３７０２号公報
本発明の目的は、アモルファス酸化物半導体を用いたＴＦＴを提供することにあり、特に、ＯＦＦ電流が低く、ノーマリーオフ型のＴＦＴを提供することにある。
本発明の上記課題は下記の手段によって解決された。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有することを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記障壁層が、Ｇａ、Ｍｇ、及びＡｌの少なくとも一つの元素を含む酸化物を含有することを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記障壁層のバンドギャップが前記活性層のバンドギャップより大きいことを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記障壁層のバンドギャップが４．０ｅＶ以上１５．０ｅＶ未満である＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記活性層のバンドギャップが２．０ｅＶ以上４．０ｅＶ未満である＜３＞又は＜４＞に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記活性層のバンドギャップと前記障壁層のバンドギャップの差が０．１ｅＶ以上１３．０ｅＶ未満であることを特徴とする＜３＞〜＜５＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜７＞ 前記ソース電極と接する領域及び前記ドレイン電極と接する領域にのみ障壁層を有することを特徴とする＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記活性層が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物を含有することを特徴とする＜１＞〜＜７＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜９＞ 前記基板がフレキシブル基板であることを特徴とする＜１＞〜＜８＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１＞ 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有することを特徴とする薄膜電界効果型トランジスタ。
＜２＞ 前記障壁層が、Ｇａ、Ｍｇ、及びＡｌの少なくとも一つの元素を含む酸化物を含有することを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞ 前記障壁層のバンドギャップが前記活性層のバンドギャップより大きいことを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞ 前記障壁層のバンドギャップが４．０ｅＶ以上１５．０ｅＶ未満である＜３＞に記載の薄膜電界効果型トランジスタ。
＜５＞ 前記活性層のバンドギャップが２．０ｅＶ以上４．０ｅＶ未満である＜３＞又は＜４＞に記載の薄膜電界効果型トランジスタ。
＜６＞ 前記活性層のバンドギャップと前記障壁層のバンドギャップの差が０．１ｅＶ以上１３．０ｅＶ未満であることを特徴とする＜３＞〜＜５＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜７＞ 前記ソース電極と接する領域及び前記ドレイン電極と接する領域にのみ障壁層を有することを特徴とする＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞ 前記活性層が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物を含有することを特徴とする＜１＞〜＜７＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜９＞ 前記基板がフレキシブル基板であることを特徴とする＜１＞〜＜８＞のいずれかに記載の薄膜電界効果型トランジスタ。
本発明によると、ＯＦＦ電流が低く、ノーマリーオフ特性を示すＴＦＴが提供される。特に、可撓性基板を用いたフイルム（フレキシブル）ＴＦＴとして有用な薄膜電界効果型トランジスタが提供される。また、本願の構成に拠れば、ソース電極とドレイン電極間のチャネル部には成膜を行わないため、成膜工程が活性層の特性に影響を与えることなく、安定した性能のＴＦＴが提供される。
また、本願の構成のＴＦＴは、閾値電圧の制御のためにアモルファス酸化物の組成を変更した複数のＴＦＴを配置するなどの必要がなく、製造適性に富む。
また、本願の構成のＴＦＴは、閾値電圧の制御のためにアモルファス酸化物の組成を変更した複数のＴＦＴを配置するなどの必要がなく、製造適性に富む。
１．薄膜電界効果型トランジスタ（ＴＦＴ）
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造（トップゲート型）及び逆スタガ構造（ボトムゲート型）のいずれをも形成することができる。好ましくは、逆スタガ構造（ボトムゲート型）である。
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造（トップゲート型）及び逆スタガ構造（ボトムゲート型）のいずれをも形成することができる。好ましくは、逆スタガ構造（ボトムゲート型）である。
本発明のＴＦＴは、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有し、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有する。本発明の構成によれば、アモルファス酸化物を含む活性層が高いキャリア濃度であってもノーマリーオフ特性を有し、優れたＯＮ／ＯＦＦ特性が得られる。
好ましくは、ゲート絶縁膜と、ソース電極又はドレイン電極の間は、実質的に活性層と障壁層の２層のみからなる。障壁層は、ソース電極又はドレイン電極の少なくとも一方と活性層との間の領域にのみ配置され、それ以外の活性層表面には障壁層が配置されない。好ましくは、ソース電極と活性層との間、及びドレイン電極と活性層との間の領域の両方に障壁層が配置される。
好ましくは、障壁層が、Ｇａ、Ｍｇ、及びＡｌの少なくとも一つの元素を含む酸化物を含有する。
好ましくは、障壁層が、Ｇａ、Ｍｇ、及びＡｌの少なくとも一つの元素を含む酸化物を含有する。
従来、アモルファス酸化物を含有する層はスパッタリング法などの成膜を行うダメージにより特性が変化し易いという問題があり、その上に層設置することが困難であった。本発明の層配置の構成により、ソース電極とドレイン電極間のチャネル部に対する成膜の影響が無くなり、安定した性能のＴＦＴが提供される。
本発明におけるバンドギャップは、電子が占める最も高いエネルギーバンドである価電子帯と、電子のない最も低いバンドである伝導帯とのエネルギー差と定義され、光学的方法（光吸収スペクトル）により決定される値である。光吸収スペクトルは可視・紫外分光光度計に積分球を取り付け、拡散反射スペクトルを測定して行う。バンドギャップ以上のエネルギーを持つ光を照射すると吸収されるので、吸収が始まる吸収端の光のエネルギーをバンドギャップとして測定した。
好ましくは、障壁層のバンドギャップが前記活性層のバンドギャップより大きい。好ましくは、活性層のバンドギャップと障壁層のバンドギャップの差（ΔＥ）は、０．１ｅＶ〜１３．０ｅＶが好ましく、より好ましくは、０．５ｅＶ〜２．０ｅＶであり、さらに好ましくは、１．０ｅＶ以上１．５ｅＶ以下である。
好ましくは、障壁層のバンドギャップ（Ｅ２）が４．０ｅＶ以上１５．０ｅＶ未満であり、好ましくは４．２ｅＶ以上１２．０ｅＶ以下、より好ましくは４．５ｅＶ以上１０．０ｅＶ以下である。
好ましくは、活性層のバンドギャップ（Ｅ１）が２．０ｅＶ以上４．０ｅＶ未満であり、好ましくは２．２ｅＶ以上３．８ｅＶ以下、より好ましくは３．０ｅＶ以上３．５ｅＶ以下である。
好ましくは、障壁層のバンドギャップ（Ｅ２）が４．０ｅＶ以上１５．０ｅＶ未満であり、好ましくは４．２ｅＶ以上１２．０ｅＶ以下、より好ましくは４．５ｅＶ以上１０．０ｅＶ以下である。
好ましくは、活性層のバンドギャップ（Ｅ１）が２．０ｅＶ以上４．０ｅＶ未満であり、好ましくは２．２ｅＶ以上３．８ｅＶ以下、より好ましくは３．０ｅＶ以上３．５ｅＶ以下である。
Ｅ１が２．０ｅＶ未満では、可視光の大部分が吸収されて伝導帯に励起されるため可視の発光体を表示部とした場合、誤作動を起こしやすい問題があり、４．０ｅＶ以上ではギャップが大きすぎるため、キャリアを注入してもギャップの間に安定化した準位を作ってしまい活性層として働きにくい問題があり、好ましくない。
Ｅ２が４．０ｅＶ未満では、活性層として動作してしまい好ましくなく、また、１５．０ｅＶ以上の条件を満たす物質を得ることは現実的ではない。
Ｅ２が４．０ｅＶ未満では、活性層として動作してしまい好ましくなく、また、１５．０ｅＶ以上の条件を満たす物質を得ることは現実的ではない。
△Ｅが０．１ｅＶ未満では、活性層と障壁層との間のバンドギャップの差が小さすぎるためデバイスとしての動作に差がなくなってしまい、本発明の効果がえられない。また、１３．０ｅＶを超えると活性層と障壁層との間のバンドギャップの差が大きすぎるため、電子のソース電極から活性層内へ、あるいは、活性層からドレイン電極へ障壁もそれに伴って非常に高くなる場合が多く、ＯＮ電流が小さくなるので、好ましくない。
好ましくは、活性層が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物を含有する。
好ましくは、基板がフレキシブル基板である。
本発明のＴＦＴについて以下においてさらに詳細に説明する。
好ましくは、基板がフレキシブル基板である。
本発明のＴＦＴについて以下においてさらに詳細に説明する。
１）活性層
本発明の活性層に用いられるアモルファス酸化物は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
本発明の活性層に用いられるアモルファス酸化物は、好ましくはＩｎ、Ｓｎ、Ｚｎ、又はＣｄを含む酸化物であり、より好ましくは、Ｉｎ、Ｓｎ、Ｚｎを含む酸化物、さらに好ましくは、Ｉｎ、Ｚｎを含む酸化物である。本発明における活性層の電気伝導度は、特に限定されないが、電気伝導度１０−１０Ｓ／ｃｍ以上１０＋１Ｓ／ｃｍ以下であり、より好ましくは、１０−７Ｓ／ｃｍ以上１０−３Ｓ／ｃｍ以下である。
本発明の活性層に用いられるアモルファス酸化物は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。
本発明の活性層に用いられるアモルファス酸化物は、好ましくはＩｎ、Ｓｎ、Ｚｎ、又はＣｄを含む酸化物であり、より好ましくは、Ｉｎ、Ｓｎ、Ｚｎを含む酸化物、さらに好ましくは、Ｉｎ、Ｚｎを含む酸化物である。本発明における活性層の電気伝導度は、特に限定されないが、電気伝導度１０−１０Ｓ／ｃｍ以上１０＋１Ｓ／ｃｍ以下であり、より好ましくは、１０−７Ｓ／ｃｍ以上１０−３Ｓ／ｃｍ以下である。
具体的に本発明の活性層に係るアモルファス酸化物は、Ｉｎ２Ｏ３、ＺｎＯ，ＳｎＯ２、ＣｄＯ，Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＺＯ）、Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ（ＩＴＯ）、Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＧＺＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｏｘｉｄｅ（ＩＧＯ）、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）である。
＜バンドギャップ＞
本発明の活性層は、バンドギャップが２．０ｅＶ以上４．０ｅＶ未満であり、好ましくは２．２ｅＶ以上３．８ｅＶ以下、より好ましくは３．０ｅＶ以上３．５ｅＶ以下である。
本発明の活性層のバンドギャップは、下記により調製（調整）される。たとえばＩｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）であれば、Ｉｎ２Ｏ３（２．５ｅＶ）とＺｎＯ（３．３ｅＶ）とＧａ２Ｏ３（４．６ｅＶ）による共スパッタにより可能となる。バンドギャップの大きいＧａ２Ｏ３（４．６ｅＶ）の比率を大きくすれば、それに伴って活性層のバンドギャップも大きくなり、Ｉｎ２Ｏ３（２．５ｅＶ）の比率を大きくすると、それに伴って活性層のバンドギャップも小さくなる。
本発明の活性層は、バンドギャップが２．０ｅＶ以上４．０ｅＶ未満であり、好ましくは２．２ｅＶ以上３．８ｅＶ以下、より好ましくは３．０ｅＶ以上３．５ｅＶ以下である。
本発明の活性層のバンドギャップは、下記により調製（調整）される。たとえばＩｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）であれば、Ｉｎ２Ｏ３（２．５ｅＶ）とＺｎＯ（３．３ｅＶ）とＧａ２Ｏ３（４．６ｅＶ）による共スパッタにより可能となる。バンドギャップの大きいＧａ２Ｏ３（４．６ｅＶ）の比率を大きくすれば、それに伴って活性層のバンドギャップも大きくなり、Ｉｎ２Ｏ３（２．５ｅＶ）の比率を大きくすると、それに伴って活性層のバンドギャップも小さくなる。
＜キャリア濃度＞
本発明における活性層のキャリア濃度は、種々の手段により所望の数値に調整することができる。
本発明における活性層のキャリア濃度は、特に限定されないが、好ましくは１×１０１５／ｃｍ３以上の高い領域である。より好ましくは、１×１０１５／ｃｍ３以上１×１０２１／ｃｍ３以下である。
本発明における活性層のキャリア濃度は、種々の手段により所望の数値に調整することができる。
本発明における活性層のキャリア濃度は、特に限定されないが、好ましくは１×１０１５／ｃｍ３以上の高い領域である。より好ましくは、１×１０１５／ｃｍ３以上１×１０２１／ｃｍ３以下である。
キャリア濃度の調整手段としては、下記の手段を挙げることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、例えば、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）であれば、Ｉｎの比率を大きくすれば、それに伴って活性層のキャリア濃度も大きくなり、Ｇａの比率を大きくすると、それに伴って活性層のキャリア濃度も小さくなる。
これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、例えば、Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ（ＩＧＺＯ）であれば、Ｉｎの比率を大きくすれば、それに伴って活性層のキャリア濃度も大きくなり、Ｇａの比率を大きくすると、それに伴って活性層のキャリア濃度も小さくなる。
これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系でのキャリア濃度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
キャリア濃度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
上記（１）〜（３）においては、同一酸化物半導体系でのキャリア濃度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
キャリア濃度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
＜活性層の形成方法＞
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
＜活性層の膜厚＞
本発明に於ける活性層の厚みは、好ましくは、０．１ｎｍ以上１００ｎｍ以下である。
より好ましくは、１．０ｎｍ以上５０ｎｍ以下、さらに好ましくは、２ｎｍ以上１０ｎｍ以下である。
本発明に於ける活性層の膜厚は、作製した素子断面のＨＲＴＥＭ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ ＴＥＭ）写真撮影により測定することができる。
本発明に於ける活性層の厚みは、好ましくは、０．１ｎｍ以上１００ｎｍ以下である。
より好ましくは、１．０ｎｍ以上５０ｎｍ以下、さらに好ましくは、２ｎｍ以上１０ｎｍ以下である。
本発明に於ける活性層の膜厚は、作製した素子断面のＨＲＴＥＭ（Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ ＴＥＭ）写真撮影により測定することができる。
２）障壁層
本発明に用いられる障壁層のバンドギャップが４．０ｅＶ以上１５．０ｅＶ未満である。
好ましくは、障壁層が、Ｇａ、Ｍｇ、及びＡｌより選ばれる少なくとも一つの元素を含む酸化物を含有する。
本発明に用いられる障壁層のバンドギャップが４．０ｅＶ以上１５．０ｅＶ未満である。
好ましくは、障壁層が、Ｇａ、Ｍｇ、及びＡｌより選ばれる少なくとも一つの元素を含む酸化物を含有する。
具体的に本発明の障壁層に係るアモルファス酸化物は、Ｇａ２Ｏ３、ＭｇＯ、Ａｌ２Ｏ３、または、以上の酸化物を２種以上混合した酸化物である。
＜バンドギャップ＞
本発明の障壁層は、バンドギャップが４．０ｅＶ以上１５．０ｅＶ未満であり、好ましくは４．２ｅＶ以上１２．０ｅＶ以下、より好ましくは４．５ｅＶ以上１０．０ｅＶ以下である。
本発明の障壁層のバンドギャップは、下記により調製（調整）される。
例えば、Ｇａ２Ｏ３（４．６ｅＶ）とＭｇＯ（８．０ｅＶ）の二種の混合物であれば、Ｇａの比率が高い場合バンドギャップは小さくなり、Ｍｇの比率が高い場合バンドギャップは大きくなる。
本発明の障壁層は、バンドギャップが４．０ｅＶ以上１５．０ｅＶ未満であり、好ましくは４．２ｅＶ以上１２．０ｅＶ以下、より好ましくは４．５ｅＶ以上１０．０ｅＶ以下である。
本発明の障壁層のバンドギャップは、下記により調製（調整）される。
例えば、Ｇａ２Ｏ３（４．６ｅＶ）とＭｇＯ（８．０ｅＶ）の二種の混合物であれば、Ｇａの比率が高い場合バンドギャップは小さくなり、Ｍｇの比率が高い場合バンドギャップは大きくなる。
本発明における障壁層のキャリア濃度は、特に限定されないが、好ましくは１０１２／ｃｍ３以下である。より好ましくは、１０１０／ｃｍ３以下１０４／ｃｍ３以上である。
本発明の障壁層は、好ましくは、電気伝導度１０−１０Ｓｃｍ以上１０＋１Ｓｃｍ以下であり、より好ましくは、１０−７Ｓｃｍ以上１０−３Ｓｃｍ以下である。電気抵抗率は、前述の活性層のバンドギャップの調製（調整）手段について説明したと同様の手段により調整することができる。
本発明に於ける障壁層は、ゲート電極またはソース電極の少なくとも一方にのみ隣接して配される。好ましくは、ゲート電極及びソース電極の両方に隣接して配される。
本発明に於ける障壁層の厚みは、好ましくは、１ｎｍ以上５０ｎｍ以下である。より好ましくは、２ｎｍ以上２０ｎｍ以下、さらに好ましくは、５ｎｍ以上１０ｎｍ以下である。
本発明に於ける障壁層の厚みは、好ましくは、１ｎｍ以上５０ｎｍ以下である。より好ましくは、２ｎｍ以上２０ｎｍ以下、さらに好ましくは、５ｎｍ以上１０ｎｍ以下である。
３）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
４）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、又はＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、又はＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、５０ｎｍ以上５００ｎｍ以下、さらに好ましくは、１００ｎｍ以上２００ｎｍ以下である。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。
特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
５）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。特に好ましくは、ＩＺＯである。
ソース電極及びドレイン電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、又はＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。特に好ましくは、ＩＺＯである。
ソース電極及びドレイン電極の厚みは、好ましくは、１０ｎｍ以上１０００ｎｍ以下である。より好ましくは、２０ｎｍ以上５００ｎｍ以下、さらに好ましくは、４０ｎｍ以上１００ｎｍ以下である。
本発明におけるソース電極またはドレイン電極の少なくとも一方は、障壁層に隣接して配される。好ましくは、ソース電極及びドレイン電極の両方が、障壁層に隣接して配される。
本発明におけるソース電極またはドレイン電極は、例えば、以下の工程により作製することができる。活性層の上にパターニングされた障壁層を形成した後、フォトレジスト・エッチング法により該障壁層の存在しない活性層表面領域をレジストで保護した後、ソース電極及びドレイン電極層を蒸着により成膜して、その後、レジストを除去してソース電極及びドレイン電極層もパターニングする。
本発明におけるソース電極またはドレイン電極は、例えば、以下の工程により作製することができる。活性層の上にパターニングされた障壁層を形成した後、フォトレジスト・エッチング法により該障壁層の存在しない活性層表面領域をレジストで保護した後、ソース電極及びドレイン電極層を蒸着により成膜して、その後、レジストを除去してソース電極及びドレイン電極層もパターニングする。
ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
６）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、及びポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、及びポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、又はポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。
これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
７）構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明のＴＦＴの一例を示す断面模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、アモルファス酸化物よりなる活性層４、障壁層７を積層して有し、障壁層７の上にソース電極５−１とドレイン電極５−２が設置される。
本構成は、下記の工程によって形成することができる。
活性層の上にパターニングされた障壁層を形成した後、フォトレジストを全面に塗布した後、現像して障壁層の存在する部分のレジストを除去し、障壁層面を露出させる。続いて、ソース電極及びドレイン電極層を蒸着により成膜し、その後、レジストを除去し、レジスト上の膜を剥離してパターニングされたソース電極及びドレイン電極が形成される、いわゆるリフトオフで形成する。あるいは、ゲート電極２、ゲート絶縁膜３、活性層４、障壁層７、ソース電極５−１及びドレイン電極５−２層全てをシャドーマスクでパターニングしても構わない。
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明のＴＦＴの一例を示す断面模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、アモルファス酸化物よりなる活性層４、障壁層７を積層して有し、障壁層７の上にソース電極５−１とドレイン電極５−２が設置される。
本構成は、下記の工程によって形成することができる。
活性層の上にパターニングされた障壁層を形成した後、フォトレジストを全面に塗布した後、現像して障壁層の存在する部分のレジストを除去し、障壁層面を露出させる。続いて、ソース電極及びドレイン電極層を蒸着により成膜し、その後、レジストを除去し、レジスト上の膜を剥離してパターニングされたソース電極及びドレイン電極が形成される、いわゆるリフトオフで形成する。あるいは、ゲート電極２、ゲート絶縁膜３、活性層４、障壁層７、ソース電極５−１及びドレイン電極５−２層全てをシャドーマスクでパターニングしても構わない。
図２は、従来のＴＦＴの例を示す断面模式図である。基板１がプラスチックフィルムなどの可撓性基板の場合、基板１の少なくとも一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、及び活性層２４を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。ソース電極５−１又はドレイン電極５−２の設置はリフトオフ法で行う。あるいは、ゲート電極２、ゲート絶縁膜３、活性層４、障壁層７、ソース電極５−１及びドレイン電極５−２層全てをシャドーマスクでパターニングしても構わない。
図３は、比較のＴＦＴの例を示す断面模式図である。図１の本発明のＴＦＴに比較して、障壁層１７が活性層の全面に渡って被覆されている。即ち、該構成では、障壁層がソース電極、ドレイン電極の存在する領域だけでなく、ソース電極とドレイン電極の間のチャネル部にも障壁層が配されている。
図４は、本発明のＴＦＴの一例を示す断面模式図であって、トップゲート型ＴＦＴの例である。基板１１がプラスチックフィルムなどの可撓性基板の場合、基板１１の少なくとも一方の面に絶縁層１６を配し、その上にソース電極１５−１とドレイン電極１５−２、アモルファス酸化物よりなる障壁層２７、活性層３４、ゲート絶縁膜１３、ゲート電極１２が積層して設置される。
図５は、従来のＴＦＴの例を示す断面模式図である。基板１１がプラスチックフィルムなどの可撓性基板の場合、基板１１の少なくとも一方の面に絶縁層１６を配し、その上にソース電極１５−１とドレイン電極１５−２、活性層３４、ゲート絶縁膜１３、ゲート電極１２が積層して設置される。
２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
（応用）
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
本発明のＴＦＴは、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明のＴＦＴは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例１
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
図１に示す構成のＴＦＴを下記により作製した。
厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）を伝導型Ｎ型基板として用い、これをそのまま基板兼ゲート電極として用いた。
１．ＴＦＴ素子の作製
１）本発明のＴＦＴ素子１の作製
図１に示す構成のＴＦＴを下記により作製した。
厚さ０．５ｍｍのＮ型Ｓｉ基板（（株）ジェムコ製，抵抗率１Ωｃｍ〜３．５Ωｃｍ）を伝導型Ｎ型基板として用い、これをそのまま基板兼ゲート電極として用いた。
該基板の上に下記層を順に設置した。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法にて厚み１００ｎｍに設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
活性層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、５０ｎｍのＩＧＺＯ膜を形成した。
活性層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
障壁層：この上に、酸化ガリウム（Ｇａ２Ｏ３）をスパッタ法により設けた。厚みは１０ｎｍであった。障壁層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法にて厚み１００ｎｍに設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
活性層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタ真空蒸着法により、５０ｎｍのＩＧＺＯ膜を形成した。
活性層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
障壁層：この上に、酸化ガリウム（Ｇａ２Ｏ３）をスパッタ法により設けた。厚みは１０ｎｍであった。障壁層のパターニングは、スパッタ時にシャドウマスクを用いることにより行った。
次いで、上記障壁層の上にパターニングされたソース電極及びドレイン電極としてアルミニウム（Ａｌ）を４００ｎｍの厚みに抵抗加熱蒸着（成膜温度：２５℃）にて、蒸着した。
ソース電極及びドレイン電極のパターニングはフォトリソグラフィー法により、障壁層の存在する部分以外をレジストで保護して、ソース電極及びドレイン電極を蒸着後、ソース電極及びドレイン電極をレジスト除去によって形成する、リフトオフ法によって行った。
形成されたチャネル長Ｌ＝２００μｍ、チャネル幅Ｗ＝１０００μｍであった。
ソース電極及びドレイン電極のパターニングはフォトリソグラフィー法により、障壁層の存在する部分以外をレジストで保護して、ソース電極及びドレイン電極を蒸着後、ソース電極及びドレイン電極をレジスト除去によって形成する、リフトオフ法によって行った。
形成されたチャネル長Ｌ＝２００μｍ、チャネル幅Ｗ＝１０００μｍであった。
２）本発明のＴＦＴ素子２の作製
本発明のＴＦＴ素子１の作製において、障壁層の酸化ガリウム（Ｇａ２Ｏ３）を酸化アルミニウム（Ａｌ２Ｏ３）に変更し、その他はＴＦＴ素子１の作製と全く同様にして、本発明のＴＦＴ素子２を作製した。
本発明のＴＦＴ素子１の作製において、障壁層の酸化ガリウム（Ｇａ２Ｏ３）を酸化アルミニウム（Ａｌ２Ｏ３）に変更し、その他はＴＦＴ素子１の作製と全く同様にして、本発明のＴＦＴ素子２を作製した。
３）比較のＴＦＴ素子１の作製
本発明のＴＦＴ素子１の作製において、障壁層を除いた以外は同様にして、比較のＴＦＴ素子１を作製した。
本発明のＴＦＴ素子１の作製において、障壁層を除いた以外は同様にして、比較のＴＦＴ素子１を作製した。
４）比較のＴＦＴ素子２の作製
本発明のＴＦＴ素子１の作製において、障壁層を活性層の全面に渡って有すること以外は、ＴＦＴ素子１と同様の構成の比較のＴＦＴ素子２を作製した。図３に示される構成である。
本発明のＴＦＴ素子１の作製において、障壁層を活性層の全面に渡って有すること以外は、ＴＦＴ素子１と同様の構成の比較のＴＦＴ素子２を作製した。図３に示される構成である。
２．性能評価
得られた各ＴＦＴ素子について、ソース電極を０（ゼロ）Ｖとして、飽和領域ドレイン電圧Ｖｄ＝＋１０Ｖ、ゲート電圧（Ｖｇ）：−１０Ｖ≦Ｖｇ≦＋１５ＶでのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。各パラメータと本発明に於けるその定義は下記の通りである。
・ＴＦＴの閾値電圧（Ｖｔｈ）：Ｖｇを横軸にし、Ｉｓｄ（ソース・ドレイン間電流）の１／２乗を縦軸とするグラフを作製し、直線で外挿して、Ｉｓｄ＝０となるＶｇをＴＦＴの閾値電圧（Ｖｔｈ）として求めた（図６参照）。これは飽和領域でのＩｓｄ、Ｖｇ及びＶｔｈとが下記の式１に従うことによるものである。単位は［Ｖ］である。
Ｉｓｄ１／２ ∝（Ｗμ／２Ｌ）１／２（Ｖｇ−Ｖｔｈ） （式１）
式中、Ｗはチャネル幅、Ｌはチャネル長、μは活性層の移動度を表す。
・ＯＮ電流（Ｉｏｎ）：Ｖｇ＝＋１５Ｖにおけるドレイン電流である。単位は［Ａ］である。
得られた各ＴＦＴ素子について、ソース電極を０（ゼロ）Ｖとして、飽和領域ドレイン電圧Ｖｄ＝＋１０Ｖ、ゲート電圧（Ｖｇ）：−１０Ｖ≦Ｖｇ≦＋１５ＶでのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。各パラメータと本発明に於けるその定義は下記の通りである。
・ＴＦＴの閾値電圧（Ｖｔｈ）：Ｖｇを横軸にし、Ｉｓｄ（ソース・ドレイン間電流）の１／２乗を縦軸とするグラフを作製し、直線で外挿して、Ｉｓｄ＝０となるＶｇをＴＦＴの閾値電圧（Ｖｔｈ）として求めた（図６参照）。これは飽和領域でのＩｓｄ、Ｖｇ及びＶｔｈとが下記の式１に従うことによるものである。単位は［Ｖ］である。
Ｉｓｄ１／２ ∝（Ｗμ／２Ｌ）１／２（Ｖｇ−Ｖｔｈ） （式１）
式中、Ｗはチャネル幅、Ｌはチャネル長、μは活性層の移動度を表す。
・ＯＮ電流（Ｉｏｎ）：Ｖｇ＝＋１５Ｖにおけるドレイン電流である。単位は［Ａ］である。
以上の測定結果から得られたＴＦＴ特性を表１に示した。
表１の結果より、本発明のＴＦＴはＶｔｈが正の値を示し、ノーマリーオフを有するＴＦＴ特性を示した（図６ａ参照）。
一方、比較例のＴＦＴ素子１では、本発明のＴＦＴと比較して、Ｖｔｈが負でありノーマリーオンである（図６ｂ参照）。
また、比較例のＴＦＴ素子２では、本発明のＴＦＴと比較して、活性層のチャネル部が障壁層の成膜時のダメージにより閾値が負方向に大きく変化し、ノーマリーオンの動作を示した。
表１の結果より、本発明のＴＦＴはＶｔｈが正の値を示し、ノーマリーオフを有するＴＦＴ特性を示した（図６ａ参照）。
一方、比較例のＴＦＴ素子１では、本発明のＴＦＴと比較して、Ｖｔｈが負でありノーマリーオンである（図６ｂ参照）。
また、比較例のＴＦＴ素子２では、本発明のＴＦＴと比較して、活性層のチャネル部が障壁層の成膜時のダメージにより閾値が負方向に大きく変化し、ノーマリーオンの動作を示した。
実施例２
実施例１における無アルカリガラス基板の代わりに、ポリエチレンナフタレートフィルム（厚み１００μｍ）の両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いて、その他は実施例１と同様にしてＴＦＴ素子を作製した。
実施例１における無アルカリガラス基板の代わりに、ポリエチレンナフタレートフィルム（厚み１００μｍ）の両面に下記バリア機能を持つ絶縁層を有するバリア付きフイルムを用いて、その他は実施例１と同様にしてＴＦＴ素子を作製した。
絶縁層：ＳｉＯＮを５００ｎｍの厚みに蒸着した。ＳｉＯＮの蒸着にはＲＦマグネトロンスパッタリング蒸着法（スパッタリング条件：ターゲットＳｉ３Ｎ４、ＲＦパワー４００Ｗ、ガス流量Ａｒ／Ｏ２＝１２／５ｓｃｃｍ、成膜圧力０．４５Ｐａ）を用いた。
得られた素子について実施例１と同様に性能を評価した結果、実施例１と同様に閾値が正であるため、ノーマリーオフのＴＦＴ性能を示した。
１、１１：基板
２、１２：ゲート電極
３、１３：ゲート絶縁膜
４、２４、３４：活性層
７、１７、２７：障壁層
５−１、１５−１：ソース電極
５−２、１５−２：ドレイン電極
６、１６：絶縁層
２、１２：ゲート電極
３、１３：ゲート絶縁膜
４、２４、３４：活性層
７、１７、２７：障壁層
５−１、１５−１：ソース電極
５−２、１５−２：ドレイン電極
６、１６：絶縁層
Claims (9)
- 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、アモルファス酸化物を含む活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極又はドレイン電極の少なくとも一方との間にあって、且つ、前記ソース電極又はドレイン電極の少なくとも一方と接する領域にのみ障壁層を有することを特徴とする薄膜電界効果型トランジスタ。
- 前記障壁層が、Ｇａ、Ｍｇ、及びＡｌの少なくとも一つの元素を含む酸化物を含有することを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
- 前記障壁層のバンドギャップが前記活性層のバンドギャップより大きいことを特徴とする請求項１又は請求項２に記載の薄膜電界効果型トランジスタ。
- 前記障壁層のバンドギャップが４．０ｅＶ以上１５．０ｅＶ未満である請求項３に記載の薄膜電界効果型トランジスタ。
- 前記活性層のバンドギャップが２．０ｅＶ以上４．０ｅＶ未満である請求項３又は請求項４に記載の薄膜電界効果型トランジスタ。
- 前記活性層のバンドギャップと前記障壁層のバンドギャップの差が０．１ｅＶ以上１３．０ｅＶ未満であることを特徴とする請求項３〜請求項５のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記ソース電極と接する領域及び前記ドレイン電極と接する領域に障壁層を有することを特徴とする請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記活性層が、Ｉｎ、Ｓｎ、Ｚｎ、及びＣｄより選ばれる少なくとも一つの元素を含む酸化物を含有することを特徴とする請求項１〜請求項７のいずれか１項に記載の薄膜電界効果型トランジスタ。
- 前記基板がフレキシブル基板であることを特徴とする請求項１〜請求項８のいずれか１項に記載の薄膜電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190906A JP5345349B2 (ja) | 2008-07-24 | 2008-07-24 | 薄膜電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008190906A JP5345349B2 (ja) | 2008-07-24 | 2008-07-24 | 薄膜電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010028021A true JP2010028021A (ja) | 2010-02-04 |
| JP5345349B2 JP5345349B2 (ja) | 2013-11-20 |
Family
ID=41733531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008190906A Active JP5345349B2 (ja) | 2008-07-24 | 2008-07-24 | 薄膜電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5345349B2 (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096286A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and semiconductor device |
| WO2011105268A1 (en) * | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011135920A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板、表示装置および回路基板の製造方法 |
| JP2012164978A (ja) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 酸化物半導体素子及び半導体装置 |
| WO2013128577A1 (ja) * | 2012-02-28 | 2013-09-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| WO2013168774A1 (ja) * | 2012-05-10 | 2013-11-14 | 富士フイルム株式会社 | 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
| JP2014157893A (ja) * | 2013-02-15 | 2014-08-28 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP2014239244A (ja) * | 2008-12-25 | 2014-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015122510A (ja) * | 2010-02-26 | 2015-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015128189A (ja) * | 2010-02-10 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 電界効果トランジスタ |
| JP2016026367A (ja) * | 2010-02-18 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2017024882A1 (en) * | 2015-08-13 | 2017-02-16 | Boe Technology Group Co., Ltd. | Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof |
| JP2017050553A (ja) * | 2010-12-03 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017055134A (ja) * | 2010-04-02 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017123474A (ja) * | 2010-04-23 | 2017-07-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017201711A (ja) * | 2010-10-20 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018207106A (ja) * | 2017-05-31 | 2018-12-27 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、それを含むゲート駆動部、およびそれを含む表示装置 |
| JP2019054289A (ja) * | 2012-12-28 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2018061969A1 (ja) * | 2016-09-27 | 2019-07-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US11201248B2 (en) | 2017-06-27 | 2021-12-14 | Lg Display Co., Ltd. | Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same |
| EP4286339A1 (en) * | 2022-05-31 | 2023-12-06 | Imec VZW | Mixed metal oxides |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
-
2008
- 2008-07-24 JP JP2008190906A patent/JP5345349B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2008042088A (ja) * | 2006-08-09 | 2008-02-21 | Nec Corp | 薄膜デバイス及びその製造方法 |
| JP2008219008A (ja) * | 2007-02-28 | 2008-09-18 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014239244A (ja) * | 2008-12-25 | 2014-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8436431B2 (en) | 2010-02-05 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including gate and three conductor electrodes |
| WO2011096286A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and semiconductor device |
| US8791529B2 (en) | 2010-02-05 | 2014-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including gate and conductor electrodes |
| JP2015128189A (ja) * | 2010-02-10 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 電界効果トランジスタ |
| JP2016026367A (ja) * | 2010-02-18 | 2016-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11769462B2 (en) | 2010-02-18 | 2023-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11455969B2 (en) | 2010-02-18 | 2022-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10153303B2 (en) | 2010-02-18 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US11170728B2 (en) | 2010-02-18 | 2021-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10586505B2 (en) | 2010-02-18 | 2020-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| JP2013016814A (ja) * | 2010-02-26 | 2013-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2015122510A (ja) * | 2010-02-26 | 2015-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8518755B2 (en) | 2010-02-26 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9269571B2 (en) | 2010-02-26 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10128247B2 (en) | 2010-02-26 | 2018-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having memory cell utilizing oxide semiconductor material |
| US9613964B2 (en) | 2010-02-26 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory cell |
| WO2011105268A1 (en) * | 2010-02-26 | 2011-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10608116B2 (en) | 2010-04-02 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11411121B2 (en) | 2010-04-02 | 2022-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018164106A (ja) * | 2010-04-02 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017055134A (ja) * | 2010-04-02 | 2017-03-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017123474A (ja) * | 2010-04-23 | 2017-07-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9111810B2 (en) | 2010-04-30 | 2015-08-18 | Sharp Kabushiki Kaisha | Circuit board and display device including first and second channel layers made of different semiconductor materials |
| WO2011135920A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板、表示装置および回路基板の製造方法 |
| JP2017201711A (ja) * | 2010-10-20 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10103277B2 (en) | 2010-12-03 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing oxide semiconductor film |
| JP2017050553A (ja) * | 2010-12-03 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10916663B2 (en) | 2010-12-03 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US9917206B2 (en) | 2011-01-20 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| JP2012164978A (ja) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 酸化物半導体素子及び半導体装置 |
| US9337347B2 (en) | 2011-01-20 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| WO2013128577A1 (ja) * | 2012-02-28 | 2013-09-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPWO2013128577A1 (ja) * | 2012-02-28 | 2015-07-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
| WO2013168774A1 (ja) * | 2012-05-10 | 2013-11-14 | 富士フイルム株式会社 | 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
| KR101851428B1 (ko) * | 2012-05-10 | 2018-04-23 | 후지필름 가부시키가이샤 | 박막 트랜지스터, 표시 장치, 이미지 센서 및 x 선 센서 |
| JPWO2013168774A1 (ja) * | 2012-05-10 | 2016-01-07 | 富士フイルム株式会社 | 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ |
| JP2019054289A (ja) * | 2012-12-28 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11139322B2 (en) | 2012-12-28 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014157893A (ja) * | 2013-02-15 | 2014-08-28 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US10141451B2 (en) | 2015-08-13 | 2018-11-27 | Boe Technology Group Co., Ltd. | Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof |
| WO2017024882A1 (en) * | 2015-08-13 | 2017-02-16 | Boe Technology Group Co., Ltd. | Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof |
| JPWO2018061969A1 (ja) * | 2016-09-27 | 2019-07-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US10741696B2 (en) | 2016-09-27 | 2020-08-11 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP2018207106A (ja) * | 2017-05-31 | 2018-12-27 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、それを含むゲート駆動部、およびそれを含む表示装置 |
| US11417774B2 (en) | 2017-05-31 | 2022-08-16 | Lg Display Co., Ltd. | Thin film transistor, gate driver including the same, and display device including the gate driver |
| US10930790B2 (en) | 2017-05-31 | 2021-02-23 | Lg Display Co., Ltd. | Thin film transistor, gate driver including the same, and display device including the gate driver |
| US11791418B2 (en) | 2017-05-31 | 2023-10-17 | Lg Display Co., Ltd. | Method for manufacturing thin film transistor, and electronic device |
| US11201248B2 (en) | 2017-06-27 | 2021-12-14 | Lg Display Co., Ltd. | Thin-film transistor including oxide semiconductor layer, method of manufacturing the same, and display apparatus including the same |
| EP4286339A1 (en) * | 2022-05-31 | 2023-12-06 | Imec VZW | Mixed metal oxides |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5345349B2 (ja) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5345456B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5191409B2 (ja) | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| JP5467728B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| US8884272B2 (en) | Amorphous oxide semiconductor material, field-effect transistor, and display device | |
| JP5258475B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| US8513661B2 (en) | Thin film transistor having specified transmittance to light | |
| JP2009212497A5 (ja) | ||
| JP2010103451A (ja) | 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 | |
| JP2009231664A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2011071476A (ja) | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 | |
| JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP5995504B2 (ja) | 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| JP2010045159A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP2010205932A (ja) | 電界効果型トランジスタ | |
| JP5489435B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP5489429B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP2010045243A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130814 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5345349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |