JP2014199930A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014199930A
JP2014199930A JP2014104059A JP2014104059A JP2014199930A JP 2014199930 A JP2014199930 A JP 2014199930A JP 2014104059 A JP2014104059 A JP 2014104059A JP 2014104059 A JP2014104059 A JP 2014104059A JP 2014199930 A JP2014199930 A JP 2014199930A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014104059A
Other languages
English (en)
Other versions
JP5816331B2 (ja
Inventor
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
貴志 島津
Takashi Shimazu
貴志 島津
大原　宏樹
Hiroki Ohara
宏樹 大原
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014104059A priority Critical patent/JP5816331B2/ja
Publication of JP2014199930A publication Critical patent/JP2014199930A/ja
Application granted granted Critical
Publication of JP5816331B2 publication Critical patent/JP5816331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。【解決手段】チャネル形成領域にＳｉＯｘを含む酸化物半導体層を用い、電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含む酸化物半導体層との間にソース領域またはドレイン領域を設ける。ソース領域またはドレイン領域は、ＳｉＯｘを含まない酸化物半導体層または酸窒化物膜を用いる。【選択図】図１

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素
子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物
半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である
。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わ
せによっては、半導体となることが知られている。
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛など
は半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体
層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非
特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非
特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタのチャネル層として
適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応
用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング
素子などに用いる技術が特許文献６及び特許文献７で開示されている。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報 特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
本発明の一態様は、酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた
半導体装置を提供することを課題の一つとする。
非晶質の酸化物半導体層を実現するため、酸化シリコン若しくは酸窒化シリコンを含む酸
化物半導体層を用いた薄膜トランジスタとする。代表的にはＳｉＯ２を０．１重量％以上
２０重量％以下、好ましくは１重量％以上６重量％以下含む酸化物半導体ターゲットを用
いて成膜を行い、酸化物半導体層に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませること
で、薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネル
が形成される薄膜トランジスタを実現する。
ＳｉＯｘを含む酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−
Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体、またはＺｎ−Ｏ系酸化物半導体を用いる。
また、電気抵抗値の低い金属材料からなるソース電極層及びドレイン電極層とのコンタク
ト抵抗を低減するため、ソース電極層及びドレイン電極層と上記ＳｉＯｘを含む酸化物半
導体層との間にソース領域またはドレイン領域を形成する。
ソース領域またはドレイン領域は、ＳｉＯｘを含まない酸化物半導体層、例えばＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇａ−Ｚｎ−Ｏ系酸化物半導体、またはＺｎ−
Ｏ系酸化物半導体を用いる。また、ソース領域またはドレイン領域は、窒素を含ませたＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、即ちＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＩＧＺ
ＯＮ膜とも呼ぶ）を用いてもよい。このＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜は、窒素
ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲ
ットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理
することで得られる。また、ソース領域またはドレイン領域は、窒素を含ませたＧａ−Ｚ
ｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）や、
窒素を含ませたＺｎ−Ｏ系非単結晶膜、即ちＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませ
たＳｎ−Ｚｎ−Ｏ系非単結晶膜、即ちＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。
ソース電極層又はドレイン電極層は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用
いる。
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極と、ＳｉＯｘを含む酸化
物半導体層と、ゲート電極と酸化物半導体層の間に絶縁層と、ＳｉＯｘを含む酸化物半導
体層とソース電極層またはドレイン電極層との間にソース領域またはドレイン領域とを有
し、ソース領域またはドレイン領域は、酸化物半導体材料または酸窒化物材料である半導
体装置である。
なお、ＳｉＯｘを含む酸化物半導体層は、ＳｉＯ２を０．１重量％以上２０重量％以下含
む酸化物半導体ターゲットを用いたスパッタ法で形成される。
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極を形成し
、ゲート電極上に絶縁層を形成し、絶縁層上にＳｉＯ２を０．１重量％以上２０重量％以
下含む第１の酸化物半導体ターゲットを用いたスパッタ法でＳｉＯｘを含む酸化物半導体
層を成膜し、ＳｉＯｘを含む酸化物半導体層上に窒素を含む雰囲気下で第２の酸化物半導
体ターゲットを用いたスパッタ法で酸窒化物層を形成する半導体装置の作製方法である。
また、上記作製方法において、酸窒化物層の形成後、さらにゲート電極と重なる酸窒化
物層の一部を除去して、ＳｉＯｘを含む酸化物半導体層の一部を露呈させてチャネルエッ
チ型の薄膜トランジスタを作製する。
また、チャネルエッチ型の薄膜トランジスタに限定されず、ボトムゲート型の薄膜トラン
ジスタ、ボトムコンタクト型の薄膜トランジスタ、またはトップゲート型の薄膜トランジ
スタを作製することができる。
本発明の一態様は、トップゲート型の薄膜トランジスタの作製方法であり、絶縁表面上に
ＳｉＯ２を０．１重量％以上２０重量％以下含む第１の酸化物半導体ターゲットを用いた
スパッタ法で成膜した後、ＳｉＯｘを含む酸化物半導体層上に窒素を含む雰囲気下で第２
の酸化物半導体ターゲットを用いたスパッタ法で酸窒化物層を形成し、酸窒化物層を覆う
絶縁層を形成し、絶縁層上にゲート電極を形成することを特徴とする半導体装置の作製方
法である。
上記各作製方法において、酸窒化物層は、電気抵抗値の低い金属材料からなるソース電極
層及びドレイン電極層とのコンタクト抵抗を低減するため、ソース電極層及びドレイン電
極層と上記ＳｉＯｘを含む酸化物半導体層との間に設けられるソース領域またはドレイン
領域である。
ＳｉＯｘを含む酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導
体装置を実現する。
本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す上面図である。 ＩｎＧａＺｎＯ４の単結晶構造を示すモデル図である。 Ｓｉ置換モデルを示す図である。 単結晶モデルの最終構造を示す図である。 Ｓｉ置換モデルの最終構造を示す図である。 各モデルの動径分布関数ｇ（ｒ）を示すグラフである。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す半導体装置のブロック図である。 本発明の一態様を示す信号線駆動回路の構成を説明する図。 本発明の一態様を示す信号線駆動回路の動作を説明するタイミングチャートである。 本発明の一態様を示す信号線駆動回路の動作を説明するタイミングチャートである。 本発明の一態様を示すシフトレジスタの構成の一例を説明する図である。 図２１に示すフリップフロップの接続構成を説明する図である。 本発明の一態様を示す半導体装置の画素等価回路を説明する図である。 本発明の一態様を示す半導体装置を説明する断面図である。 本発明の一態様を示す半導体装置を説明する上面図及び断面図である。 本発明の一態様を示す半導体装置を説明する上面図及び断面図である。 本発明の一態様を示す半導体装置を説明する断面図である。 本発明の一態様を示す半導体装置を説明する断面図及び電子機器の外観図である。 本発明の一態様を示す電子機器を示す図である。 本発明の一態様を示す電子機器を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、ＳｉＯｘを含む酸化物半導体層を用いた薄膜トランジスタの一例につ
いて図１（Ａ）及び図１（Ｂ）に説明する。
図１（Ａ）に示す薄膜トランジスタ１６０は、ボトムゲート型の一種であり、チャネルエ
ッチ型と呼ばれる構造の断面図の一例である。また、図１（Ｂ）は薄膜トランジスタの上
面図の一例であり、図中Ｂ１―Ｂ２の鎖線で切断した断面図が図１（Ａ）に相当する。
図１（Ａ）に示す薄膜トランジスタ１６０には、基板１００上にゲート電極層１０１が設
けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上
にゲート電極層１０１と重なるＳｉＯｘを含む酸化物半導体層１０３が設けられている。
また、ＳｉＯｘを含む酸化物半導体層１０３の一部と重なるソース電極層又はドレイン電
極層１０５ａ、１０５ｂが設けられ、ＳｉＯｘを含む酸化物半導体層１０３の一部とソー
ス電極層又はドレイン電極層１０５ａ、１０５ｂの間にソース領域又はドレイン領域１０
４ａ、１０４ｂを有する。また、ＳｉＯｘを含む酸化物半導体層１０３及びソース電極層
及びドレイン電極層１０５ａ、１０５ｂを接して覆う保護絶縁層１０６を有する。
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で
形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望まし
いが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組
み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロ
ム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積
層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層
上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデ
ン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステ
ン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウム
とチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好まし
い。
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶
縁層１０２は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコ
ン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することが
できる。また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化
シリコン層を形成することも可能である。
ＳｉＯｘを含む酸化物半導体層１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓ
ｎ−Ｚｎ−Ｏ系、Ｇａ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ
−Ｓｎ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系、またはＺｎ−Ｏ系の酸化物半導体を用いる。
本実施の形態では、ＳｉＯｘを含む酸化物半導体層１０３として、ＳｉＯ２を５重量％含
む酸化物半導体ターゲット（ＳｎＯ２：ＺｎＯ＝１：１）を用いるスパッタ法により成膜
する。この場合、ＳｉＯｘを含む酸化物半導体層１０３は、Ｓｎを０．０１重量％以上６
０重量％以下、好ましくは３重量％以上５０重量％以下含む膜となる。
また、ソース領域またはドレイン領域１０４ａ、１０４ｂは、ＳｉＯｘを含まない酸化物
半導体層、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、またはＺｎ−Ｏ系酸化物半導体を用いる。また、ソース領域またはドレイン
領域１０４ａ、１０４ｂは、窒素を含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、即ちＩ
ｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＩＧＺＯＮ膜とも呼ぶ）を用いてもよい。また、
ソース領域またはドレイン領域１０４ａ、１０４ｂは、窒素を含ませたＧａ−Ｚｎ−Ｏ系
非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）や、窒素を含
ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を
用いてもよい。
本実施の形態では、ソース領域またはドレイン領域１０４ａ、１０４ｂとして、窒素ガス
を含む雰囲気中でスパッタ法によりＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（
亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）
を用いて得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜の成膜後に加熱処理する
ことで得られる酸窒化物材料を用いる。
ソース領域またはドレイン領域１０４ａ、１０４ｂは、Ｓｉを含まない点でＳｉＯｘを含
む酸化物半導体層１０３と大きく異なっている。また、ソース領域またはドレイン領域１
０４ａ、１０４ｂは、成膜後に加熱処理を行った場合または成膜直後に結晶粒を含む場合
もある。一方、ＳｉＯｘを含む酸化物半導体層１０３は、ＳｉＯｘを含ませることにより
膜の結晶化温度が高くなるため、例えばソース領域またはドレイン領域１０４ａ、１０４
ｂの一部が結晶化する温度で加熱処理を行っても、ＳｉＯｘを含む酸化物半導体層１０３
は非晶質状態を維持することができる。
ソース電極層又はドレイン電極層１０５ａ、１０５ｂの材料としては、Ａｌ、Ｃｒ、Ｔａ
、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した
元素を組み合わせた合金膜等を用いる。
ソース領域またはドレイン領域１０４ａ、１０４ｂを設けることにより、電気抵抗値の低
い金属材料からなるソース電極層及びドレイン電極層１０５ａ、１０５ｂとのコンタクト
抵抗を低減する。従って、ソース領域またはドレイン領域１０４ａ、１０４ｂを設けるこ
とにより、電気特性の優れた薄膜トランジスタ１６０を実現する。
また、保護絶縁層１０６は、スパッタ法などを用いて得られる窒化シリコン膜、酸化シリ
コン膜、または酸化窒化シリコン膜などの単層またはこれらの積層を用いることができる
。
（実施の形態２）
本実施の形態では、ゲート電極の幅が実施の形態１とは異なる薄膜トランジスタの一例に
ついて図２（Ａ）及び図２（Ｂ）に説明する。
図２（Ａ）に示す薄膜トランジスタ１７０は、ボトムゲート型の一種であり、チャネルエ
ッチ型と呼ばれる構造の断面図の一例である。また、図２（Ｂ）は薄膜トランジスタの上
面図の一例であり、図中Ｃ１―Ｃ２の鎖線で切断した断面図が図２（Ａ）に相当する。
図２（Ａ）に示す薄膜トランジスタ１７０には、基板１００上にゲート電極層１０１が設
けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上
に酸化物半導体層が設けられ、酸化物半導体層上にソース電極層又はドレイン電極層１０
５ａ、１０５ｂが設けられている。また、酸化物半導体層の積層及びソース電極層及びド
レイン電極層１０５ａ、１０５ｂ覆う保護絶縁層１０６を有する。
本実施の形態では、ゲート絶縁層１０２上にＳｉＯｘを含む酸化物半導体層１０３（第１
の酸化物半導体層とも呼ぶ）と、その上に第２の酸化物半導体層（または酸窒化物層）と
が積層される。ただし、ＳｉＯｘを含む酸化物半導体層１０３においてチャネルとして機
能する領域上にはエッチングにより除去されるため第２の酸化物半導体層は形成されない
。なお、第２の酸化物半導体層（または酸窒化物層）は、バッファ層、ｎ＋層、ソース領
域またはドレイン領域として機能する。図２（Ａ）ではソース領域またはドレイン領域１
０４ａ、１０４ｂとして図示する。
また、本実施の形態において、ＳｉＯｘを含む酸化物半導体層１０３は、ＳｉＯ２を０．
１重量％以上２０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませたＩ
ｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット
を用いて成膜する。酸化物半導体にＳｉＯｘを含ませることにより、成膜される酸化物半
導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に
、結晶化してしまうのを抑制することができる。
Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体、所謂Ｉ
ＧＺＯにＳｉＯ２を含ませるとどのような構造変化が起こるか、古典分子動力学シミュレ
ーションにより調べた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテ
ンシャルを定義することで、各原子に働く力を評価し、ニュートンの運動方程式を数値的
に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
以下に計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ
−Ｈｕｇｇｉｎｓポテンシャルを用いた。
１６８０原子のＩｎＧａＺｎＯ４の単結晶構造（図７参照）と、１６８０原子のＩｎＧａ
ＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをＳｉ原子で置換した構造（図８参
照）を作製した。Ｓｉ置換モデルにおいて、Ｓｉは３．５７ａｔｏｍ％（２．３４重量％
）である。また、単結晶モデルの密度は６．３６ｇ／ｃｍ３、Ｓｉ置換モデルの密度は６
．０８ｇ／ｃｍ３である。
ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学シミュレーションによる見積もりでは
約２０００℃）以下である１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅ
ｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学シミュレーション
により、構造緩和を行った。これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。
なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が
存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１
に近づく。
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学シミュレーションを行う
ことにより得られた最終構造をそれぞれ図９、図１０に示す。また、それぞれの構造にお
ける動径分布関数ｇ（ｒ）を図１１に示す。
図９に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１０
に示すＳｉ置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファ
ス構造へと変化することが確認できる。図１１において、各構造モデルの動径分布関数ｇ
（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があるこ
とがわかる。一方、Ｓｉ置換モデルでは、０．６ｎｍ程度でピークが消え、長距離秩序が
ないことがわかる。
これらの計算結果により、ＳｉＯ２を含有させた場合、ＩＧＺＯ薄膜は、結晶構造より、
アモルファス構造のほうが安定であり、ＩＧＺＯ薄膜にＳｉＯ２を含有することにより、
ＩＧＺＯのアモルファス化が起こりやすくなることが示唆された。実際にスパッタ法で得
られるＳｉＯ２を含有させたＩＧＺＯ薄膜は、成膜直後において非晶質半導体膜であるた
め、これらの計算結果から、ＳｉＯ２を含有させることによって高温加熱を行っても結晶
化を阻害し、非晶質（アモルファス）構造を維持することができると導き出される。
また、ＳｉＯｘを含む酸化物半導体層１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の他
にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｇａ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系、またはＺｎ−Ｏ系の酸化物半導体を用
いることができる。
また、ソース領域またはドレイン領域１０４ａ、１０４ｂは、ＳｉＯｘを含まない酸化物
半導体層、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、またはＺｎ−Ｏ系酸化物半導体を用いる。また、ソース領域またはドレイン
領域１０４ａ、１０４ｂとしては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜、Ｇａ−Ｚｎ
−Ｏ−Ｎ系非単結晶膜、Ｚｎ−Ｏ−Ｎ系非単結晶膜や、Ｓｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜
を用いてもよい。
本実施の形態では、ソース領域またはドレイン領域１０４ａ、１０４ｂとして、窒素ガス
を含む雰囲気中でスパッタ法によりＳｎ（錫）、及びＺｎ（亜鉛）を含む酸化物半導体タ
ーゲット（ＳｎＯ２：ＺｎＯ＝１：１）を用いて得たＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の
成膜後に加熱処理することで得られる酸窒化物材料を用いる。
また、上述した薄膜トランジスタ１７０を画素部のスイッチング素子として表示装置を作
製する例を以下に説明する。
まず、絶縁表面を有する基板１００上にゲート電極層１０１を設ける。絶縁表面を有する
基板１００はガラス基板を用いる。ゲート電極層１０１の材料は、モリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属
材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することがで
きる。なお、ゲート電極層１０１の形成の際、画素部の容量配線１０８、及び端子部の第
１の端子１２１も形成する。
例えば、ゲート電極層１０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモ
リブデン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリ
ア層となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む
酸化銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タン
グステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と
、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
次いで、ゲート電極層１０１上を覆うゲート絶縁層１０２を形成する。ゲート絶縁層１０
２はスパッタ法、ＰＣＶＤ法などを用い、膜厚を５０〜４００ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニ
ウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材
料から成る単層または積層構造として形成しても良い。積層する場合、例えば、ＰＣＶＤ
法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよ
い。また、ゲート絶縁層１０２として酸化窒化シリコン膜、または窒化シリコン膜などを
用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後にゲート絶縁
層１０２の上方に形成する酸化物半導体に侵入することをブロックすることができる。
次に、ゲート絶縁層１０２上にＳｉＯｘを含む酸化物半導体膜を形成する。ＳｉＯ２を２
重量％の割合で含ませたＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含
む酸化物半導体ターゲットを用いて成膜を行う。酸化物半導体にＳｉＯｘを含ませること
により、成膜される酸化物半導体をアモルファス化することが容易となる。また、ＳｉＯ
ｘを含ませることにより、酸化物半導体膜の成膜後のプロセスにおいて熱処理した場合に
、酸化物半導体膜の結晶化を防止することができる。
次いで、ＳｉＯｘを含む酸化物半導体膜上に、ＳｉＯｘを含まない酸窒化物膜をスパッタ
法で成膜する。窒素ガスを含む雰囲気中でスパッタ法によりＳｎ（錫）、及びＺｎ（亜鉛
）を含む酸化物半導体ターゲット（ＳｎＯ２：ＺｎＯ＝１：１）を用いて得たＳｎ−Ｚｎ
−Ｏ−Ｎ系非単結晶膜を成膜する。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、Ｓｎ−Ｚｎ−Ｏ−Ｎ
系非単結晶膜を選択的にエッチングし、さらに同じマスクを用いてＳｉＯｘを含むＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を選択的にエッチングする。エッチング後にレジストマスク
は除去する。
次いで、フォトリソグラフィー工程を行い、新たにレジストマスクを形成し、エッチング
により不要な部分（ゲート絶縁層の一部）を除去してゲート電極層と同じ材料の配線や電
極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜
と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極
層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的
に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリ
ソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホール
を形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホ
ールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料
で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマス
ク数を１枚削減することができる。
次に、Ｓｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜上に金属材料からなる導電膜をスパッタ法や真空
蒸着法で形成する。
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ま
た、後の工程で２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性
を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の
問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性
導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた
元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、ま
たは上述した元素を成分とする窒化物で形成する。
本実施の形態では、導電膜としてチタン膜の単層構造とする。また、導電膜は、２層構造
としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてＴｉ
膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらに
その上にＴｉ膜を成膜する３層構造としてもよい。導電膜は、シリコンを含むアルミニウ
ム膜の単層構造としてもよい。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して画素部にソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソー
ス領域又はドレイン領域１０４ａ、１０４ｂを形成し、駆動回路部にソース電極層又はド
レイン電極層、ソース領域又はドレイン領域をそれぞれ形成する。この際のエッチング方
法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアル
ミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を
用いたウェットエッチングを行うことができる。ここでは、ウェットエッチングにより、
Ｔｉ膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、Ｓｎ−
Ｚｎ−Ｏ−Ｎ系非単結晶膜をエッチングしてソース領域又はドレイン領域１０４ａ、１０
４ｂを形成する。このエッチング工程において、ＳｉＯｘを含む酸化物半導体膜の露出領
域も一部エッチングされ、ＳｉＯｘを含む酸化物半導体層１０３となる。
また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層１０５
ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２
２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線
）と電気的に接続されている。
以上の工程で画素部には、ＳｉＯｘを含む酸化物半導体層１０３をチャネル形成領域とす
る薄膜トランジスタ１７０が作製できる。
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホール
を介して端子部の第１の端子１２１と直接接続される。なお、本実施の形態では図示しな
いが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいは
ドレイン配線とゲート電極が直接接続される。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理（光アニールも含
む）を行う。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この
熱処理によりＳｉＯｘを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が
行われる。また、ＳｉＯｘを含む酸化物半導体層１０３はＳｉＯｘを含んでいるため、こ
の熱処理での結晶化を妨げることができ、非晶質構造を保つことができる。なお、熱処理
を行うタイミングは、Ｓｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の成膜後であれば特に限定されず
、例えば画素電極形成後に行ってもよい。
次いで、レジストマスクを除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０６を形
成する。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１０６の
エッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホールを
形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール
、接続電極１２０に達するコンタクトホールも形成する。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発
生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ
２Ｏ３−ＺｎＯ）を用いても良い。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して画素電極層１１０を形成する。また、このフォトリソグラフィー工程
において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容
量配線１０８と画素電極層１１０とで保持容量が形成される。また、このフォトリソグラ
フィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成さ
れた透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用
いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に
形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極
となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子と
して機能する接続用の端子電極である。
なお、本実施の形態では、ゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容
量配線１０８と画素電極層１１０とで保持容量を形成する例を示したが、特に限定されず
、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、そ
の電極と、容量配線と、それらの間にゲート絶縁層１０２を誘電体として構成する保持容
量を形成し、その電極と画素電極層とを電気的に接続する構成としてもよい。
次いで、レジストマスクを除去し、この段階での断面図を図３に示す。なお、この段階で
の画素部における薄膜トランジスタ１７０の上面図が図４に相当する。
また、図４中のＡ１−Ａ２線に沿った断面図及び図４中のＢ１−Ｂ２線に沿った断面図に
相当する断面図が図３に相当する。図３は、画素部における薄膜トランジスタ１７０の断
面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
また、図５（Ａ）、及び図５（Ｂ）は、ソース配線端子部の上面図及び断面図をそれぞれ
図示している。また、図５（Ａ）は図５（Ｂ）中のＤ１−Ｄ２線に沿った断面図に相当す
る。図５（Ａ）において、保護絶縁層１０６上に形成される透明導電膜１５５は、入力端
子として機能する接続用の端子電極である。また、図５（Ａ）において、端子部では、ゲ
ート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の
端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０
とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフロ
ーティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策
のための容量を形成することができる。また、第２の端子１５０は、保護絶縁層１０６を
介して透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして、ＳｉＯｘを含む酸化物半導体層を有する薄膜トランジスタ１７０と保持容量を
有する画素部、及び端子部を完成させることができる。また、同一基板上に駆動回路も形
成することもできる。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設
ける。この端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子
である。
また、本実施の形態は、図４の画素構成に限定されず、図４とは異なる上面図の例を図６
に示す。図６では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第３の端子は省略することができる。なお、図６において、図４と同
じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直同期周波数を通常の１．５倍、好ましくは２倍以上にすることで動画特性を改
善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供する
ことができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、マスク数を低減するため、多階調マスクを用いた露光を行う例を示す
。
また、酸化物半導体層の組成として、生産量が限られている希少金属のインジウムを用い
ない例を示す。加えて、希少金属の一種であるガリウムも酸化物半導体層の組成元素とし
て用いない例を示す。
なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベル
を行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一
度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジスト
マスクを形成することが可能である。このため、多階調マスクを用いることで、露光マス
クの枚数を削減することが可能である。
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成
される。遮光部においては、光の透過率が０％である。一方、回折格子はスリット、ドッ
ト、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすること
により、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ド
ット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることがで
きる。
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成
される。半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなど
を用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用い
て形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部において
は、光透過率は０％であり、遮光部及び半透過部が設けられていない領域では光透過率は
１００％である。また、半透過部においては、１０〜７０％の範囲で調整可能である。半
透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
図１２（Ａ）乃至図１２（Ｅ）は薄膜トランジスタ３６０の作製工程を示す断面図に相当
する。
図１２（Ａ）において、絶縁膜３５７が設けられた基板３５０上にゲート電極層３５１を
設ける。本実施の形態では、絶縁膜３５７として酸化珪素膜（膜厚１００ｎｍ）を用いる
。ゲート電極層３５１上にゲート絶縁層３５２、ＳｉＯｘを含む酸化物半導体膜３８０、
酸窒化物膜３８１及び導電膜３８３を順に積層する。本実施の形態では、ＳｉＯｘを含む
酸化物半導体膜３８０として、インジウム、及びガリウムを含まない酸化物半導体、代表
的には、Ｓｎ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、Ｓ
ｉＯｘを含む酸化物半導体膜３８０としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物
半導体を用いる。また、酸窒化物膜３８１としてＳｉＯｘを含まないＳｎ−Ｚｎ−Ｏ−Ｎ
系の酸窒化物材料を用いる。
次いで、ゲート絶縁層３５２、ＳｉＯｘを含む酸化物半導体膜３８０、酸窒化物膜３８１
、導電膜３８３上にマスク３８４を形成する。
本実施の形態では、マスク３８４を形成するために多階調（高階調）マスクを用いた露光
を行う例を示す。
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図１
２（Ｂ）に示すように膜厚の異なる領域を有するマスク３８４を形成することができる。
多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
次に、マスク３８４を用いて第１のエッチング工程を行い、ＳｉＯｘを含む酸化物半導体
膜３８０、酸窒化物膜３８１、導電膜３８３をエッチングし島状に加工する。この結果、
パターニングされたＳｉＯｘを含む酸化物半導体層３９０、酸窒化物層３８５、導電層３
８７を形成することができる（図１２（Ｂ）参照。）。
次に、マスク３８４をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くな
る。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層３５１の一部と重畳す
る領域）は除去され、分離されたマスク３８８を形成することができる（図１２（Ｃ）参
照。）。
マスク３８８を用いて酸窒化物層３８５、導電層３８７を第２のエッチング工程によりエ
ッチングし、ＳｉＯｘを含む半導体層３５３、ソース領域またはドレイン領域３５４ａ、
３５４ｂ、ソース電極層又はドレイン電極層３５５ａ、３５５ｂを形成する。（図１２（
Ｄ）参照。）。なお、ＳｉＯｘを含む半導体層３５３は一部のみがエッチングされ、溝部
（凹部）を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形
状となる。
酸窒化物膜３８１、導電膜３８３を第１のエッチング工程でドライエッチングすると、酸
窒化物膜３８１、及び導電膜３８３は異方的にエッチングされるため、マスク３８４の端
部と、酸窒化物層３８５、導電層３８７の端部は一致し、連続的な形状となる。
同様に酸窒化物層３８５、導電層３８７を第２のエッチング工程でドライエッチングする
と、酸窒化物層３８５、及び導電層３８７は異方的にエッチングされるため、マスク３８
８の端部と、ＳｉＯｘを含む半導体層３５３の凹部及び端部、ソース領域またはドレイン
領域３５４ａ、３５４ｂの端部、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの
端部は一致し、連続的な形状となる。
また、本実施の形態では、ＳｉＯｘを含む半導体層３５３、及びソース電極層又はドレイ
ン電極層３５５ａ、３５５ｂの端部は同じテーパー角で連続的に積層されている形状を示
すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレート
が異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
この後、マスク３８８を除去する。
次いで、酸素を含む雰囲気で２００℃〜６００℃の加熱を行う（図１２（Ｅ）参照。）。
ＳｉＯｘを含む半導体層３５３は、結晶化を阻害するＳｉＯｘを含んでおり、２００℃〜
６００℃の加熱を行っても非晶質状態を保持できる。
以上の工程で、ＳｉＯｘを含む半導体層３５３を有するチャネルエッチ型の薄膜トランジ
スタ３６０を作製することができる。
本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの
領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため
、工程簡略化、低コスト化が計れる。
さらに、本実施の形態に示したように、ＳｉＯｘを含む酸化物半導体層または酸窒化物層
にインジウム及びガリウムを用いないことによって酸化物半導体ターゲットの価格を低減
することができるため、低コスト化が図れる。
よって、半導体装置を低コストで生産性よく作製することができる。
（実施の形態４）
本実施の形態では、チャネルストップ型の薄膜トランジスタ４３０の一例について図１３
（Ａ）及び図１３（Ｂ）に説明する。また、図１３（Ｂ）は薄膜トランジスタの上面図の
一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１３（Ａ）に相当する。また、
薄膜トランジスタ４３０の酸化物半導体層にインジウムを含まない酸化物半導体材料を用
いる例を示す。
図１３（Ａ）において、基板４００上にゲート電極４０１を設ける。次いで、ゲート電極
４０１を覆うゲート絶縁層４０２上には、ＳｉＯｘを含む酸化物半導体層４０３を設ける
。
本実施の形態では、ＳｉＯｘを含む酸化物半導体層４０３としてスパッタ法を用いたＧａ
−Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、ＳｉＯｘを含む酸化物半導体
層４０３として、インジウムを含まない酸化物半導体、代表的には、Ｇａ−Ｓｎ−Ｚｎ−
Ｏ系、Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ｇａ−Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半
導体を用いる。
次いで、ＳｉＯｘを含む酸化物半導体層４０３上にはチャネル保護層４１８を接して設け
る。チャネル保護層４１８を設けることによって、ＳｉＯｘを含む酸化物半導体層４０３
のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチ
ング剤による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ４３０
の信頼性を向上させることができる。
チャネル保護層４１８としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸
化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法な
どの気相成長法やスパッタリング法を用いることができる。チャネル保護層４１８は成膜
後にエッチングにより形状を加工して形成する。ここでは、スパッタ法により酸化シリコ
ン膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチ
ャネル保護層４１８を形成する。
次いで、チャネル保護層４１８及びＳｉＯｘを含む酸化物半導体層４０３上にソース領域
又はドレイン領域４０６ａ、４０６ｂを形成する。本実施の形態では、ソース領域又はド
レイン領域４０６ａ、４０６ｂは、Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いる。また、ソ
ース領域又はドレイン領域４０６ａ、４０６ｂは、窒素を含ませたＺｎ−Ｏ系非単結晶膜
、即ちＺｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。
次いで、ソース領域又はドレイン領域４０６ａ上に第１配線４０９、ソース領域又はドレ
イン領域４０６ｂ上に第２配線４１０をそれぞれ形成する。第１配線４０９及び第２配線
４１０は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
ソース領域又はドレイン領域４０６ａ、４０６ｂを設けることにより、金属層である第１
配線４０９、第２配線４１０と、ＳｉＯｘを含む酸化物半導体層４０３との間を良好な接
合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキ
ャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイ
ン側）、または抵抗成分を配線）との界面に作らないためにも積極的にソース領域又はド
レイン領域４０６ａ、４０６ｂを設けると効果的である。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＳｉＯｘを含む酸化物半導体層４０３の原子レベルの再配列が行われる。この熱処
理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも
含む）は重要である。また、ここでの熱処理でＳｉＯｘを含む酸化物半導体層４０３の結
晶化はＳｉＯｘを含む酸化物半導体層４０３に含まれるＳｉＯｘにより阻害され、大部分
が非晶質状態を維持することができる。なお、熱処理を行うタイミングは、ＳｉＯｘを含
む酸化物半導体層４０３の成膜後であれば特に限定されず、例えば画素電極形成後に行っ
てもよい。
さらに、本実施の形態のように、酸化物半導体層にインジウムを用いないことによって、
材料として枯渇する恐れのあるインジウムを用いずに済む。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、２つのｎチャネル型の薄膜トランジスタ７６０、７６１を用いてイン
バータ回路を構成する例を説明する。また、薄膜トランジスタ７６０、７６１の酸化物半
導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置した
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える
。
駆動回路のインバータ回路の断面構造を図１４（Ａ）に示す。図１４（Ａ）において、基
板７４０上に第１のゲート電極７４１及び第２のゲート電極７４２を設ける。第１のゲー
ト電極７４１及び第２のゲート電極７４２の材料は、モリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれ
らを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
また、第１のゲート電極７４１及び第２のゲート電極７４２を覆うゲート絶縁層７４３上
には、第１配線７４９、第２配線７５０、及び第３配線７５１を設け、第２の配線７５０
は、ゲート絶縁層７４３に形成されたコンタクトホール７４４を介して第２のゲート電極
７４２と直接接続する。
また、第１配線７４９、第２配線７５０、及び第３配線７５１上にはソース領域又はドレ
イン領域７５５ａ、７５５ｂ、７５６ａ、７５６ｂを形成する。本実施の形態では、ソー
ス領域又はドレイン領域７５５ａ、７５５ｂ、７５６ａ、７５６ｂは、ＳｉＯｘを含まな
いＺｎ−Ｏ−Ｎ系非単結晶膜である。また、ソース領域又はドレイン領域７５５ａ、７５
５ｂ、７５６ａ、７５６ｂは、窒素を含ませた即ちＩｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用
いてもよい。
また、第１のゲート電極７４１と重なる位置に第１配線７４９及び第２配線７５０上にソ
ース領域又はドレイン領域７５５ａ、７５５ｂを介してＳｉＯｘを含む第１の酸化物半導
体層７４５と、第２のゲート電極７４２と重なる位置に第２配線７５０及び第３配線７５
１上にソース領域又はドレイン領域７５６ａ、７５６ｂを介してＳｉＯｘを含む第２の酸
化物半導体層７４７とを設ける。
本実施の形態では、ＳｉＯｘを含む第１の酸化物半導体層７４５、及びＳｉＯｘを含む第
２の酸化物半導体層７４７としてスパッタ法を用いたＩｎ−Ｚｎ−Ｏ系の酸化物半導体を
用いる。ＳｉＯｘを含む第１の酸化物半導体層７４５、及びＳｉＯｘを含む第２の酸化物
半導体層７４７としてガリウムを含まない酸化物半導体、代表的には、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物
半導体を用いる。
第１の薄膜トランジスタ７６０は、第１のゲート電極７４１と、ゲート絶縁層７４３を介
して第１のゲート電極７４１と重なるＳｉＯｘを含む第１の酸化物半導体層７４５とを有
し、第１配線７４９は、接地電位の電源線（接地電源線）である。この接地電位の電源線
は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ７６１は、第２のゲート電極７４２と、ゲート絶縁層７４
３を介して第２のゲート電極７４２と重なるＳｉＯｘを含む第２の酸化物半導体層７４７
とを有し、第３配線７５１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
図１４（Ａ）に示すように、ＳｉＯｘを含む第１の酸化物半導体層７４５とＳｉＯｘを含
む第２の酸化物半導体層７４７の両方に電気的に接続する第２の配線７５０は、ゲート絶
縁層７４３に形成されたコンタクトホール７４４を介して第２の薄膜トランジスタ７６１
の第２のゲート電極７４２と直接接続する。第２の配線７５０と第２のゲート電極７４２
とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減す
ることができる。第２のゲート電極７４２と第２配線７５０を他の導電膜、例えば透明導
電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの
数の低減による占有面積の縮小を図ることができる。
また、駆動回路のインバータ回路の上面図を図１４（Ｂ）に示す。図１４（Ｂ）において
、鎖線Ｙ１−Ｙ２で切断した断面が図１４（Ａ）に相当する。
本実施の形態のように、酸化物半導体層にガリウムを用いないことによって、材料として
製造コストのかかるガリウムを含むターゲットを用いずに済む。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、トップゲート型の薄膜トランジスタ３３０の一例について図１５（Ａ
）及び図１５（Ｂ）に説明する。また、図１５（Ｂ）は薄膜トランジスタの上面図の一例
であり、図中Ｐ１―Ｐ２の鎖線で切断した断面図が図１５（Ａ）に相当する。
図１５（Ａ）において、基板３００上に導電膜と酸窒化膜を積層し、エッチングを行うこ
とで、第１配線３０９と第２配線３１０を形成し、その上に酸窒化物層３０４ａ、３０４
ｂを形成する。なお、第１配線３０９と第２配線３１０は、ソース電極又はドレイン電極
として機能する。また、ソース領域又はドレイン領域として機能する酸窒化物層３０４ａ
、３０４ｂとしてＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系の非単結晶膜を用いる。
次いで、基板３００の露呈している領域及び酸窒化物層３０４ａ、３０４ｂを覆って、Ｓ
ｉＯｘを含む酸化物半導体層３０５を形成する。本実施の形態では、ＳｉＯｘを含む酸化
物半導体層３０５としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。
次いで、酸化物半導体層３０５、第１配線３０９、及び第２配線３１０を覆うゲート絶縁
層３０３を形成する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＳｉＯｘを含む酸化物半導体層３０５の原子レベルの再配列が行われる。この熱処
理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも
含む）は重要である。
次いで、ゲート絶縁層３０３上に、ＳｉＯｘを含む酸化物半導体層３０５が基板３００と
接する領域と重なる位置にゲート電極３０１を設ける。
以上の工程でトップゲート構造の薄膜トランジスタ３３０を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、トップゲート型の薄膜トランジスタ６３０の一例について図１６（Ａ
）及び図１６（Ｂ）に説明する。また、図１６（Ｂ）は薄膜トランジスタの上面図の一例
であり、図中Ｒ１―Ｒ２の鎖線で切断した断面図が図１６（Ａ）に相当する。
図１６（Ａ）において、基板６００上にＳｉＯｘを含む酸化物半導体層６０５を形成する
。本実施の形態では、酸化物半導体層６０５としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸
化物半導体を用いる。
次いで、酸化物半導体層６０５上にソース領域又はドレイン領域６０６ａ、６０６ｂを形
成する。本実施の形態では、ソース領域又はドレイン領域６０６ａ、６０６ｂは、Ｇａ−
Ｚｎ−Ｏ系非単結晶膜である。また、ソース領域又はドレイン領域６０６ａ、６０６ｂは
、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（
ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
次いで、ソース領域又はドレイン領域６０６ａ、６０６ｂ上に第１配線６０９と第２配線
６１０を形成する。なお、第１配線６０９と第２配線６１０は、ソース電極又はドレイン
電極として機能する。
次いで、第１配線６０９と第２配線６１０上にゲート絶縁層６０３を形成する。
次いで、酸化物半導体層６０５がゲート絶縁層６０３と接する領域と重なる位置にゲート
電極６０１をゲート絶縁層６０３上に設ける。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により酸化物半導体層６０５の原子レベルの再配列が行われる。この熱処理によりキャリ
アの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要で
ある。
以上の工程でトップゲート構造の薄膜トランジスタ６３０を作製することができる。
（実施の形態８）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、
画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態２に従って形成し、ＳｉＯｘを含む酸
化物半導体層をチャネル形成領域に用い、ソース領域またはドレイン領域として窒素を含
ませた酸化物半導体を用いる。また、薄膜トランジスタはｎチャネル型ＴＦＴであるため
、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部
の薄膜トランジスタと同一基板上に形成する。
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１
７（Ａ）に示す。図１７（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画
素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
また、実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル
型ＴＦＴで構成する信号線駆動回路について図１８を用いて説明する。
図１８に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１８に示した信号線駆動回路の動作について、図１９のタイミングチャートを参
照して説明する。なお、図１９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１８の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１９と同様の動作をする。
なお、図１９のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１９に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１８の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１８の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１８の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１８のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図２０のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図２０のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図２０に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図２０のタイミングチャートを適用した図１８の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図２０において
、図１９と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図２１及び図２２を用い
て説明する。
図２１にシフトレジスタの回路構成を示す。図２１に示すシフトレジスタは、複数のフリ
ップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
図２１のシフトレジスタの接続関係について説明する。図２１のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図２２に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図２２に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図２２に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図２２に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図２２に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図２２に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図２２に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図２２に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図２１に示すフリップフロップの詳細について、図２２に示す。図２２に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
図２２において、第３の薄膜トランジスタ５５７３のゲート電極は、電源線と電気的に接
続されている。また、第３の薄膜トランジスタ５５７３と第４の薄膜トランジスタ５５７
４の接続させた回路（図２２中鎖線で囲んだ回路）は、図１４（Ａ）に示す構成に相当す
ると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型ト
ランジスタとする例を示すが、特に限定されず、例えば、第３の薄膜トランジスタ５５７
３は、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させるこ
ともできる。
次に、図２１に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆
動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる
。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回
路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置
することにより、フレーム周波数を高くすることを実現することができる。また、複数の
走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である
。
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１
７（Ｂ）に示す。
図１７（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１７（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１７（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート
配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成してい
る例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号
とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画
素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに
用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線
に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆
動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態２の薄膜トランジ
スタ（ＳｉＯｘを含む酸化物半導体層をチャネル形成領域に用い、ソース領域またはドレ
イン領域として窒素を含ませた酸化物半導体を用いる）によって得られるアクティブマト
リクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示
素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エ
レクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化
合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれてい
る。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２３は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
はＳｉＯｘを含む酸化物半導体層（代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を
チャネル形成領域に用い、ソース領域またはドレイン領域として窒素を含ませたＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いるｎチャネル型のトランジスタを１つの画素に２つ用
いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすれば
よい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２３と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２４を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態２で示す薄膜トランジスタ１７０と同様に作製でき、ＳｉＯｘを含む酸化物半導
体層をチャネル形成領域に用い、ソース領域またはドレイン領域として窒素を含ませた酸
化物半導体を用いた薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
図２４（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。ＴＦＴ７００１は、
半導体層として、酸化シリコンを添加したＩｎ−Ｓｎ−Ｏ系酸化物半導体を用い、ソース
領域またはドレイン領域として窒素を含ませたＩｎ−Ｚｎ−Ｏ系酸化物半導体を用いる。
図２４（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００
１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積
層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば
様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望まし
い。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるよう
に構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に
電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこ
れらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材
料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステン
を含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイ
ンジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化
物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良
い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。ＴＦＴ７０１１は、半導体層として、酸化シリコンを添加したＩ
ｎ−Ｚｎ−Ｏ系酸化物半導体を用い、ソース領域またはドレイン領域として窒素を含ませ
たＩｎ−Ｚｎ−Ｏ系酸化物半導体を用いる。図２４（Ｂ）では、駆動用ＴＦＴ７０１１と
電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１
３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されて
いる。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または
遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２４（Ａ）
の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる
。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。
例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができ
る。そして発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複
数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過す
る必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成するこ
とができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができる
が、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。ＴＦＴ７０２１は、半導体層として、酸化シリコン
を添加したＩｎ−Ｚｎ−Ｏ系酸化物半導体を用い、ソース領域またはドレイン領域として
窒素を含ませたＺｎ−Ｏ系酸化物半導体を用いる。陰極７０２３は、図２４（Ａ）の場合
と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただ
しその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７
０２３として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単
数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良
い。陽極７０２５は、図２４（Ａ）と同様に、光を透過する透光性を有する導電性材料を
用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２５を用いて説明する。図２５（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の上面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、酸化シリコンを添加したＩｎ−Ｚｎ−Ｏ系酸化
物半導体を用い、ソース領域またはドレイン領域として窒素を含ませたＩｎ−Ｚｎ−Ｏ系
酸化物半導体を用いる。本実施の形態において、薄膜トランジスタ４５０９、４５１０は
ｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
ＳｉＯｘを含む酸化物半導体層をチャネル形成領域に用い、ソース領域またはドレイン領
域として窒素を含ませた酸化物半導体を用いた薄膜トランジスタを作製し、該薄膜トラン
ジスタを駆動回路、さらには画素部に用いて表示機能を有する液晶表示装置を作製するこ
とができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同
じ基板上に一体形成し、システムオンパネルを形成することができる。
液晶表示装置は表示素子として液晶素子（液晶表示素子ともいう）を含む。
また、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロ
ーラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該液晶表示装置を
作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素
子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、
具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極とな
る導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても
良いし、あらゆる形態があてはまる。
なお、本明細書中における液晶表示装置とは、画像表示デバイス、表示デバイス、もしく
は光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ
ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂ
ｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が
取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモ
ジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集
積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。
液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図２６を用い
て説明する。図２６（Ａ１）及び図２６（Ａ２）は、液晶素子４０１３を第１の基板４０
０１第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図で
あり、図２６（Ｂ）は、図２６（Ａ１）及び図２６（Ａ２）のＭ−Ｎにおける断面図に相
当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。本実施の形態において液晶層４００
８は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相を示す液晶材料
は、電圧無印加状態から電圧印加状態においては、応答速度が１ｍｓｅｃ以下と短く、高
速応答が可能である。ブルー相を示す液晶材料として液晶及びカイラル剤を含む。カイラ
ル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重
量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。液晶は、サーモト
ロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いる。
また、図２６（Ａ１）は第１の基板４００１上のシール材４００５によって囲まれている
領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形
成された信号線駆動回路４００３が実装されている。なお、図２６（Ａ２）は信号線駆動
回路の一部を第１の基板４００１上に形成する例であり、第１の基板４００１上に信号線
駆動回路４００３ｂが形成され、かつ別途用意された基板上に単結晶半導体膜又は多結晶
半導体膜で形成された信号線駆動回路４００３ａが実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２６（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２６（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２６（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。薄膜トランジスタ４０１０、４０１１は、ＳｉＯｘを含む酸化物半
導体層をチャネル形成領域に用い、ソース領域またはドレイン領域として窒素を含ませた
酸化物半導体を用いた薄膜トランジスタを適用することができる。本実施の形態において
、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、第１の基板４００１上に画素電極層４０３０及び共通電極層４０３１が設けられ、
画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。液晶素子
４０１３は、画素電極層４０３０、共通電極層４０３１、及び液晶層４００８を含む。本
実施の形態では、基板に概略平行（すなわち水平な方向）な電界を生じさせて、基板と平
行な面内で液晶分子を動かして、階調を制御する方式、を用いる。このような方式として
、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成や、ＦＦＳ
（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成が適用でき
る。なお、第１の基板４００１、第２の基板４００６の外側にはそれぞれ偏光板４０３２
、４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、透光性を有するガラス、プラ
スチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
また、図２６の液晶表示装置では、基板の外側（視認側）に偏光板を設けける例を示すが
、偏光板は基板の内側に設けてもよい。偏光板の材料や作製工程条件によって適宜設定す
ればよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。
層間膜である絶縁層４０２１は、透光性樹脂層である。また、層間膜である絶縁層４０２
１の一部を遮光層４０１２とする。遮光層４０１２は、薄膜トランジスタ４０１０、４０
１１を覆う。図２６においては、薄膜トランジスタ４０１０、４０１１上方を覆うように
遮光層４０３４が第２の基板４００６側に設けられている。遮光層４０１２、及び遮光層
４０３４を設けることにより、さらにコントラスト向上や薄膜トランジスタの安定化の効
果を高めることができる。
遮光層４０３４を設けると、薄膜トランジスタの半導体層へ入射する光の強度を減衰させ
ることができ、酸化物半導体の光感度による薄膜トランジスタの電気特性の変動を防止し
安定化する効果を得られる。
薄膜トランジスタの保護膜として機能する絶縁層４０２０で覆う構成としてもよいが、特
に限定されない。
なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防
ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜
、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウ
ム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成す
ればよい。
また、平坦化絶縁膜として透光性の絶縁層をさらに形成する場合、ポリイミド、アクリル
、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系
樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。
なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよ
い。
積層する絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層を材料液を用いて形成する場合、ベークする
工程で同時に、半導体層のアニール（２００℃〜４００℃）を行ってもよい。絶縁層の焼
成工程と半導体層のアニールを兼ねることで効率よく液晶表示装置を作製することが可能
となる。
画素電極層４０３０、共通電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、共通電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
図２６では、接続端子電極４０１５が、画素電極層４０３０と同じ導電膜から形成され、
端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン
電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して
実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成し
て実装しても良い。
図２７は液晶表示装置の断面構造の一例であり、素子基板２６００と対向基板２６０１が
シール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、液晶層２６
０４が設けられる。
カラー表示を行う場合、バックライト部に複数種の発光色を射出する発光ダイオードを配
置する。ＲＧＢ方式の場合は、赤の発光ダイオード２９１０Ｒ、緑の発光ダイオード２９
１０Ｇ、青の発光ダイオード２９１０Ｂを液晶表示装置の表示エリアを複数に分割した分
割領域にそれぞれ配置する。
対向基板２６０１の外側には偏光板２６０６が設けられ、素子基板２６００の外側には偏
光板２６０７、及び光学シート２６１３が配設されている。光源は赤の発光ダイオード２
９１０Ｒ、緑の発光ダイオード２９１０Ｇ、青の発光ダイオード２９１０Ｂと反射板２６
１１により構成され、回路基板２６１２に設けられたＬＥＤ制御回路２９１２は、フレキ
シブル配線基板２６０９により素子基板２６００の配線回路部２６０８と接続され、さら
にコントロール回路や電源回路などの外部回路が組みこまれている。
本実施の形態は、このＬＥＤ制御回路２９１２によって個別にＬＥＤを発光させることに
よって、フィールドシーケンシャル方式の液晶表示装置とする例を示したが特に限定され
ず、バックライトの光源として冷陰極管または白色ＬＥＤを用い、カラーフィルタを設け
てもよい。
また、本実施の形態では、ＩＰＳモードで用いる電極構成の例を示したが特に限定されず
、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒ
ｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏ
ｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅ
ｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
図２８（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装
置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態２で示
すＳｉＯｘを含む酸化物半導体層をチャネル形成領域に用い、ソース領域またはドレイン
領域として窒素を含ませた酸化物半導体を用いる薄膜トランジスタと同様に作製できる。
図２８（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極
層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に
電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している
。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５
９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設
けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２８
（Ａ）参照。）。
本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８
が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に
設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置
される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することが
できる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気
泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、ま
た消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部
に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため
、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導
体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能と
なる。
実施の形態２に示す工程により、ＳｉＯｘを含む酸化物半導体層をチャネル形成領域に用
い、ソース領域またはドレイン領域として窒素を含ませた酸化物半導体を用いる薄膜トラ
ンジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作
製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子
機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック
）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける
表示等に適用することができる。電子機器の一例を図２８（Ｂ）に示す。
図２８（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２８（Ｂ）では表示部２７０５）に文章を表示し、左側の
表示部（図２８（Ｂ）では表示部２７０７）に画像を表示することができる。
また、図２８（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよび
ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備え
る構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構
成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
ＳｉＯｘを含む酸化物半導体層をチャネル形成領域に用い、ソース領域またはドレイン領
域として窒素を含ませた酸化物半導体を用いた薄膜トランジスタを含む半導体装置は、さ
まざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば
、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用な
どのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電
話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装
置、パチンコ機などの大型ゲーム機などが挙げられる。
図２９（Ａ）は、テレビジョン装置９６０１の一例を示している。テレビジョン装置９６
０１は、筐体に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、壁９６００に固定して筐体の裏側を支持した構
成を示している。
テレビジョン装置９６０１の操作は、筐体が備える操作スイッチや、別体のリモコン操作
機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９
により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を
操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０
から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６０１は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２９（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２９（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図２９（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図２９（Ｂ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図３０（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図３０（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図３０（Ｂ）も携帯電話機の一例である。図３０（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００：基板
１０１：ゲート電極層
１０２：ゲート絶縁層
１０３：ＳｉＯｘを含む酸化物半導体層
１０４ａ、１０４ｂ：ソース領域又はドレイン領域
１０５ａ、１０５ｂ：ソース電極層及びドレイン電極層
１０６：保護絶縁層
１６０：薄膜トランジスタ
１７０：薄膜トランジスタ

Claims (3)

  1. ゲート電極と、
    酸化物半導体層と、
    前記ゲート電極と、前記酸化物半導体層との間の、絶縁層と、
    ソース電極と、
    ドレイン電極とを有し、
    前記酸化物半導体層は、ガリウムと、亜鉛と、シリコンとを含み、
    前記酸化物半導体層は、インジウムを含まず、
    前記酸化物半導体層と、前記ソース電極との間には、シリコンを含まない第１の領域を有し、
    前記第１の領域は、ガリウムと、亜鉛とを含み、
    前記酸化物半導体層と、前記ドレイン電極との間には、シリコンを含まない第２の領域を有し、
    前記第２の領域は、ガリウムと、亜鉛とを含むことを特徴とする半導体装置。
  2. ゲート電極と、
    酸化物半導体層と、
    前記ゲート電極と、前記酸化物半導体層との間の、絶縁層と、
    ソース電極と、
    ドレイン電極とを有し、
    前記酸化物半導体層は、ガリウムと、亜鉛と、シリコンとを含み、
    前記酸化物半導体層は、インジウムを含まず、
    前記酸化物半導体層と、前記ソース電極との間には、シリコンと、インジウムとを含まない第１の領域を有し、
    前記第１の領域は、ガリウムと、亜鉛とを含み、
    前記酸化物半導体層と、前記ドレイン電極との間には、シリコンと、インジウムとを含まない第２の領域を有し、
    前記第２の領域は、ガリウムと、亜鉛とを含む領域を有することを特徴とする半導体装置。
  3. ゲート電極と、
    酸化物半導体層と、
    前記ゲート電極と、前記酸化物半導体層との間の、絶縁層と、
    ソース電極と、
    ドレイン電極とを有し、
    前記酸化物半導体層は、シリコンを含み、
    前記酸化物半導体層は、インジウムを含まず、
    前記酸化物半導体層と、前記ソース電極との間には、シリコンと、インジウムとを含まない第１の領域を有し、
    前記酸化物半導体層と、前記ドレイン電極との間には、シリコンと、インジウムとを含まない第２の領域を有することを特徴とする半導体装置。
JP2014104059A 2009-01-23 2014-05-20 半導体装置 Active JP5816331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014104059A JP5816331B2 (ja) 2009-01-23 2014-05-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009013532 2009-01-23
JP2009013532 2009-01-23
JP2014104059A JP5816331B2 (ja) 2009-01-23 2014-05-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010004770A Division JP5550356B2 (ja) 2009-01-23 2010-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2014199930A true JP2014199930A (ja) 2014-10-23
JP5816331B2 JP5816331B2 (ja) 2015-11-18

Family

ID=42353436

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010004770A Active JP5550356B2 (ja) 2009-01-23 2010-01-13 半導体装置
JP2014104059A Active JP5816331B2 (ja) 2009-01-23 2014-05-20 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010004770A Active JP5550356B2 (ja) 2009-01-23 2010-01-13 半導体装置

Country Status (5)

Country Link
US (3) US8492756B2 (ja)
JP (2) JP5550356B2 (ja)
KR (3) KR101680849B1 (ja)
CN (1) CN101789451B (ja)
TW (1) TWI489633B (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN106340542A (zh) * 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
WO2012053374A1 (en) * 2010-10-20 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI572009B (zh) * 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
TWI614747B (zh) 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP5743064B2 (ja) * 2011-02-17 2015-07-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5490314B2 (ja) * 2011-04-18 2014-05-14 シャープ株式会社 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
TWI451176B (zh) * 2011-05-23 2014-09-01 Au Optronics Corp 液晶顯示器及用來對液晶顯示器的像素充放電的方法
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702741B (zh) 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130046357A (ko) 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
US9362313B2 (en) 2012-05-09 2016-06-07 Kobe Steel, Ltd. Thin film transistor and display device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103021942B (zh) * 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9865725B2 (en) * 2015-04-14 2018-01-09 Hrl Laboratories, Llc III-nitride transistor with trench gate
WO2017071658A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管构成的电路结构及制造方法和显示器面板
CN105448247A (zh) * 2016-01-04 2016-03-30 京东方科技集团股份有限公司 调制背光源的方法及装置、灯条、背光模组、显示装置
JP6802653B2 (ja) 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
JP6581057B2 (ja) * 2016-09-14 2019-09-25 株式会社東芝 半導体装置、半導体記憶装置及び固体撮像装置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106784014A (zh) * 2016-12-23 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板、显示装置
CN111108541B (zh) * 2017-09-27 2021-10-15 夏普株式会社 可弯曲性显示装置以及可弯曲性显示装置的制造方法
JP2019075928A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 太陽電池モジュールおよび太陽光発電システム
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
KR102092086B1 (ko) 2018-04-27 2020-03-23 이석재 에어 블라스트 머신
KR102184626B1 (ko) 2018-07-16 2020-11-30 이석재 블라스트머신 주행장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173580A (ja) * 2004-11-10 2006-06-29 Canon Inc 電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
WO2008133457A1 (en) * 2007-04-25 2008-11-06 Lg Chem, Ltd. Thin film transistor and method for preparing the same
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2010034534A (ja) * 2008-06-24 2010-02-12 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767434A (en) * 1971-04-08 1973-10-23 Owens Illinois Inc METHOD OF PREPARING P{11 O{11 {13 SiO{11 {11 PRODUCTS
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
ES8705608A1 (es) 1985-04-22 1987-05-01 Click Systems Ltd Una estructura que comprende un bastidor de soporte
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303503B1 (en) * 1999-10-13 2001-10-16 National Semiconductor Corporation Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003026019A1 (fr) * 2001-09-12 2003-03-27 Nec Corporation Dispositif a semi-conducteurs et procede de production correspondant
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173580A (ja) * 2004-11-10 2006-06-29 Canon Inc 電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
WO2008133457A1 (en) * 2007-04-25 2008-11-06 Lg Chem, Ltd. Thin film transistor and method for preparing the same
JP2009081413A (ja) * 2007-09-05 2009-04-16 Canon Inc 電界効果型トランジスタ
JP2010034534A (ja) * 2008-06-24 2010-02-12 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置
JP2010161339A (ja) * 2008-12-12 2010-07-22 Canon Inc 電界効果型トランジスタ及び表示装置

Also Published As

Publication number Publication date
KR20150018611A (ko) 2015-02-23
TWI489633B (zh) 2015-06-21
US20140319520A1 (en) 2014-10-30
CN101789451B (zh) 2014-04-30
JP2010192881A (ja) 2010-09-02
JP5816331B2 (ja) 2015-11-18
US8785929B2 (en) 2014-07-22
US9040985B2 (en) 2015-05-26
CN101789451A (zh) 2010-07-28
KR20100086938A (ko) 2010-08-02
US20100187523A1 (en) 2010-07-29
KR20160114554A (ko) 2016-10-05
JP5550356B2 (ja) 2014-07-16
US8492756B2 (en) 2013-07-23
KR101777843B1 (ko) 2017-09-12
US20130285052A1 (en) 2013-10-31
KR101680849B1 (ko) 2016-11-29
TW201044592A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP6879653B2 (ja) 半導体装置
JP5816331B2 (ja) 半導体装置
JP5539764B2 (ja) 半導体装置の作製方法
JP5552334B2 (ja) 半導体装置
JP5591547B2 (ja) 半導体装置
JP2019204972A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5816331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250