JP2013541226A - 改善された安定性を有する金属酸化物薄膜トランジスタ - Google Patents

改善された安定性を有する金属酸化物薄膜トランジスタ Download PDF

Info

Publication number
JP2013541226A
JP2013541226A JP2013536618A JP2013536618A JP2013541226A JP 2013541226 A JP2013541226 A JP 2013541226A JP 2013536618 A JP2013536618 A JP 2013536618A JP 2013536618 A JP2013536618 A JP 2013536618A JP 2013541226 A JP2013541226 A JP 2013541226A
Authority
JP
Japan
Prior art keywords
metal oxide
layer
trap density
density material
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013536618A
Other languages
English (en)
Other versions
JP5805203B2 (ja
Inventor
シェ,チャンロン
フーン,ファット
ユ,ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBRITE Inc
Original Assignee
CBRITE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CBRITE Inc filed Critical CBRITE Inc
Publication of JP2013541226A publication Critical patent/JP2013541226A/ja
Application granted granted Critical
Publication of JP5805203B2 publication Critical patent/JP5805203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

金属酸化物半導体装置は、金属酸化物活性層、ゲート誘電体層、および低トラップ密度材料層を含む。低トラップ密度材料層は、金属酸化物活性層とゲート誘電体層との間に挟まれる。低トラップ密度材料層は、金属酸化物活性層の主表面に平行でありかつ金属酸化物活性層の主表面に接する主表面を有し、金属酸化物活性層との低トラップ密度のインタフェースを形成する。第2の低トラップ密度材料層は、オプションで金属酸化物活性層の反対側の主表面に接して配置することができ、その結果、低トラップ密度のインタフェースが、金属酸化物活性層の両面に形成される。

Description

本発明は、一般に金属酸化物薄膜装置に関し、より詳しくは、金属酸化物半導体フィルムの安定性に関する。
金属酸化物半導体は、高いキャリヤ移動度、光透過性、および低い堆積温度を有することから、強い関心が持たれている。高いキャリヤ移動度によって、より高い周波数またはより大きい電流が要求されるような、より高い性能領域への応用が広がる。光透過性によって、ディスプレイおよびセンサ・アクティブ・マトリックス内での光遮蔽の必要が無くなる。低い堆積温度によって、プラスチック基板上のフレキシブルなエレクトロニクスへの応用が可能になる。
金属酸化物半導体のユニークな特徴は次のとおりである。(1)キャリヤ移動度は、フィルムの粒子の大きさにそれほど依存しない。すなわち、高い移動度のアモルファス金属酸化物が可能である。(2)表面準位の密度が低く、薄膜トランジスタ(TFT:Thin Film Transistor)のための容易な電界効果を可能にする。これは、表面準位が水素によってパッシベートされなければならない共有結合の半導体(例えば、Siまたはa−Si)とは逆である。(3)移動度は、体積キャリヤ密度(volume carrier density)に強く依存する。高性能な応用のために高い移動度を達成するためには、金属酸化物チャネルの体積キャリヤ密度は高くなければならず、また、金属酸化物フィルムの厚さは薄くされなければならない(例えば、<100nm、好ましくは、<50nm)。
薄膜装置において、ゲート誘電体は、装置のチャネルを形成する金属酸化物半導体層の一部の上に位置する。金属酸化物半導体層は、例えば、酸化亜鉛(ZnO)、インジウム酸化亜鉛(InZnO)、インジウム亜鉛ガリウム酸化物(InZnGaO)などを含む(以下に列挙する追加の例を参照のこと)。ゲート誘電体は、一般に、シリコン酸化物(SiO)、SiN、または同種のもののような材料である。一般に、堆積温度などのために、金属酸化物はアモルファスであるが、加工処理後もアモルファスのままであることが好ましい。使用される特定の材料のために、トラップまたはトラップ状態は、金属酸化物半導体層とゲート誘電体層との間のインタフェース(界面)において形成される。インタフェース・トラップ状態がバンドギャップ内で深い場合、インタフェースの深いトラップ内のキャリヤのトラッピングおよびデトラッピングは、安定性の問題(すなわちスレッショルド電圧シフト)として現れる。この例において、「安定性」は、TFTのスレッショルド電圧という用語で定義される。
したがって、先行技術に内在する前述したような欠陥および他の欠陥を改善することは、非常に有利であろう。
簡潔に述べると、本発明の好適な実施例に従って本発明の所望の目的を達成するために、金属酸化物の活性層、ゲート誘電体の層、および低トラップ密度材料の層を含む、金属酸化物半導体装置が提供される。低トラップ密度材料層は、金属酸化物活性層とゲート誘電体層との間に挟まれる。低トラップ密度材料層は、金属酸化物活性層の主表面に平行でありかつ金属酸化物活性層の主表面に接する主表面を有し、金属酸化物活性層との低トラップ密度のインタフェースを形成する。第2の低トラップ密度材料層は、オプションで金属酸化物活性層の反対側の主表面に接して配置することができ、その結果、低トラップ密度のインタフェースが、金属酸化物活性層の両面に形成される。
さらに、本発明の所望する目的は、本発明の特定の実施例に従って達成される。この実施例において、金属酸化物半導体装置は、金属酸化物活性層、ゲート誘電体層、および、金属酸化物活性層とゲート誘電体層との間に位置する低トラップ密度材料層を含む。低トラップ密度材料層は、金属酸化物活性層に平行でありかつ金属酸化物活性層に接する第1の主表面を有し、金属酸化物活性層との低トラップ密度のインタフェースを形成する。低トラップ密度材料層は、ゲート誘電体層の主表面に平行でありかつゲート誘電体層の主表面と接する第2の主表面を有し、ゲート誘電体層とのインタフェースを形成する。低トラップ密度材料層は、金属酸化物活性層のバンドギャップに近いバンドギャップを有し、かつ、金属酸化物活性層に比べて低い移動度を有する。金属酸化物活性層、ゲート誘電体層、および低トラップ密度材料層は、すべて、一般に、上部ゲート・下部ソース/ドレイン型の装置、上部ゲート・上部ソース/ドレイン型の装置、下部ゲート・下部ソース/ドレイン型の装置、下部ゲート・上部ソース/ドレイン型の装置、およびその他の薄膜装置のうちの1つに含まれる。
本発明の上述された目的および利点、および、さらなる特定の目的および利点は、好適な実施例に関する以下の詳細な記述および図面によって、当業者には容易に明確になるであろう。
上部ゲートおよび下部ソース/ドレインを有するTFTを単純化した図である。 上部ゲートおよび上部ソース/ドレインを有するTFTを単純化した図である。 下部ゲートおよび下部ソース/ドレインを有するTFTを単純化した図である。 下部ゲートおよび上部ソース/ドレインを有するTFTを単純化したである。 TFT内の典型的なポジティブ・スレッショルド電圧シフトを示すグラフである。 上部または隣接するゲート誘電体を有する金属酸化物半導体のバンドギャップ表現であり、インタフェースで形成された典型的な深いバンドギャップ・トラップを示す。 本発明に従ったTFTの一部のバンドギャップの図である。
この記述の全体にわたって、薄膜トランジスタ(一般にはTFT)が例として用いられるが、他の薄膜装置もTFTの定義に含まれると理解されたい。μが移動度である場合、TFTの性能係数は、μV/Lによって定義されるが、ここで、Vは電圧、Lはゲート長である。主な問題は、金属酸化物半導体材料が近年進歩したことによって部分的に改善され、そこでは、80cm/V秒と同じくらいの高い移動度が実証されている。金属酸化物半導体のユニークな特徴の1つは、キャリヤ移動度がフィルムの粒子サイズにそれほど依存しないこと、すなわち、高い移動度のアモルファス金属酸化物が可能であることである。
使用される材料、および装置のサイズ(例えば、層の厚さ、ゲートの長さなど)のために、下部(underlying)および上部(overlying)材料を有する金属酸化物の界面における相互作用は、もはや無視できない。「Metal Oxide TFT with Improved Carrier Mobility(改善されたキャリヤ移動度を有する金属酸化物TFT)」と題する米国特許(2010年10月12日に特許された特許番号第7,812,346号。参照としてここに組込まれる。)に詳細に説明されているように、界面における相互作用の制御は、2つの方法、すなわち、(1)下部構造との相互作用、および(2)上部構造との相互作用、のいずれか、または両方により実施することができる。一般に、相互作用は、金属酸化物中の酸素と反応し、酸素含有量、したがってキャリヤ密度を有益に変更することを目的とする。
一般に、様々な上部および下部インタフェースを形成するために、あるいは、界面における相互作用を制御するための金属酸化物活性層を供給するために、材料のタイプを選択することは、最終的な装置の特性を決定するための1つの方法である。使用可能な金属酸化物の例としては、In(Eg(間接)=2.9eV,Eg(直接)=3.7eV),ZnO(Eg=3.3eV),SnO(Eg=3.4eV),CuO(Eg=2.2eV),CdO(Eg=2.3eV),InZnO,InSiO,InTiO,InTaO,InAlO,ZnAlO,ZnSiO,ZnTiO,ZnTaO,InGaZnO,InAlZnO,InSiZnO,InTiZnO,InTaZnO、および、上記の材料または金属−酸素結合からなる混合酸化物を含む。ゲート誘電材料の例としては、Al,SiO,SiN、およびこれらと同様の材料、あるいは、これらの組合せである。
TFTの動作にとって重要な少なくとも2つの特性には、ゲート漏れ電流、および、ターンオンまたはスレッショルド電圧が含まれる。ゲート漏れ電流は、ゲート誘電体の厚さを増加させることにより減少させることができる。しかしながら、ゲート誘電体の厚さを増加させることによってゲート電圧が増加するので、それは望ましくない。したがって、ターンオン電圧を増加させることなくゲート漏れ電流を減少させるための好適な方法は、金属酸化物半導体または活性層と、ゲート誘電体との間のバンドギャップ内に大きな差(図6中に「d」で示される)を提供することである。さらに、TFTのスレッショルド電圧が一定のままであること、すなわち、スレッショルド電圧が時間および/または複数の動作に連れて変化しないことが望ましい。
図1には、TFT10の一実施例の単純化された層の図が示される。TFT10は、基板またはパッシベーション層12を含むが、それはプラスチックのような可撓性材料、または他の適切な材料である。必要であれば、基板またはパッシベーション層12は、オプションで、バッファ(もし示すとすれば、基板22の一部であると考えられる)を含んでもよい。ソース13およびドレイン14は、周知の方法を用いて、基板またはパッシベーション層12の上部表面内または上部表面上(以下、一般的に「上部表面上」と称する。)に、スペースを空けた位置に形成される。金属酸化物フィルム16は、ソース13およびドレイン14の両方およびそれらの間のスペースの上に、部分的に重なるような関係で形成される。金属酸化物フィルム16は、ソース/ドレインの要素間でキャリヤを導く活性層であることが理解されるであろう。一般に、金属酸化物層16の厚さは、100nmより薄く、好ましくは50nmより薄い。薄いゲート誘電層17は、金属酸化物フィルム16の上に重なるような関係で形成され、そして、ゲート・スタック18は、ソース13とドレイン14との間のスペースの上に重なるような関係で、ゲート誘電層17上に配置される。したがって、TFT10は、上部ゲート・下部ソース/ドレイン型の装置である。
図2には、TFT20の他の実施例における単純化された層の図が示される。TFT20は、基板またはパッシベーション層22を含むが、それはプラスチックのような可撓性材料、または他の適切な材料である。必要であれば、基板またはパッシベーション層22は、オプションで、バッファ(もし示すとすれば、基板22の一部であると考えられる)を含んでもよい。金属酸化物フィルム26は、基板またはパッシベーション層22の上に堆積され、そして、ソース23およびドレイン24は、金属酸化物フィルム26の上部表面上でスペースを空けた配置を形成するように、金属酸化物フィルム26の上部表面上に部分的に重なるような関係で形成される。薄いゲート誘電層27は、ゲート23とドレイン24との間のスペース内の金属酸化物フィルム26、および、そのスペースに隣接するゲート23およびドレイン24の部分の上に重なるような関係で形成される。ゲート・スタック28は、ソース23とドレイン24との間のスペースの上に重なるような関係で、ゲート誘電層27上に配置される。したがって、TFT20は、上部ゲート・上部ソース/ドレイン型の装置である。
図3には、TFT30の他の実施例における単純化された層の図が示される。TFT30は、基板またはパッシベーションの層32を含むが、それはプラスチックのような可撓性材料、または他の適切な材料である。ゲート・スタック38は、任意の適切かつ確立された方法によって、基板またはパッシベーション層32内に形成される。薄いゲート誘電層37は、ゲート・スタック38、および、基板またはパッシベーション層32の周囲領域上に重なるような関係に形成される。ソース33およびドレイン34は、いずれかの周知方法を用いて、ゲート誘電層37の上部表面中または上部表面上(以下、一般に「上部表面上」と称する。)に、スペースを空けた位置に形成される。金属酸化物フィルム36は、ソース33およびドレイン34の両方、およびその間のスペース上に、部分的な重なるような関係で形成される。さらに上部の、または第2のパッシベーション層39は、本発明に従って、金属酸化物フィルム36上に形成される。したがって、TFT30は、下部ゲート・下部ソース/ドレイン型の装置である。
図4には、TFT40の他の実施例における単純化された層の図が示される。TFT40は、基板またはパッシベーション層42を含むが、それはプラスチックのような可撓性材料または他の適切な材料である。ゲート・スタック48は、任意の適切かつ確立された方法によって、基板またはパッシベーション層42内に形成される。薄いゲート誘電層47は、ゲート・スタック48、および、基板またはパッシベーション層42の周辺領域上に重なるような関係に形成される。金属酸化物フィルム46は、ゲート・スタック48および上記周辺領域上に重なるような関係に、ゲート誘電層47上に形成される。ソース43およびドレイン44は、金属酸化物フィルム46の上部表面と部分的に重なるような関係に形成され、その結果、ゲート・スタック48の上方にある当該上部表面上において、ソース43とドレイン44との間にスペースが画定される。さらに上部の、または第2のパッシベーション層49は、本発明に従って、金属酸化物フィルム46の露出した部分、および、ソース43およびドレイン44の周囲部分上に形成される。したがって、TFT40は、下部ゲート・上部ソース/ドレイン型の装置である。
図1〜図4に示されたTFTの4つの実施例は、選択可能な異なる配置の例である。各実施例において、半導体装置は、一般に、上部主表面およびより下部主表面の厚さが100nm未満の金属酸化物活性層を有し、また、上部主表面および下部主表面は、下に重なるインタフェースおよび上に重なるインタフェースを形成するために隣接する係合(engagement)内に材料を有する。TFTの好適な実施例では、金属酸化物活性層はアモルファス材料であり、加工処理の全体にわたって無定形のままである。各実施例または配置において、金属酸化物活性層内の層間相互作用をコントロールするために、組立中に様々な選択および手順を用いることができる。一般に、組立方法は、金属酸化物活性層用の金属酸化物を選択することにより、また、ゲート誘電材料用の特定の誘電体を選択することにより、特性および層間相互作用を制御することを含む。
特に図5には、TFTの典型的なポジティブ・スレッショルド電圧シフトのグラフが示される。TFTの第1または最初のターンオンまたは動作のためのスレッショルド電圧は、単線50によって表わされる。次の動作において、比較的長期間ポジティブ・バイアス下で動作した後、スレッショルド電圧は、一般に連続線52によって示されるように右にシフトする(ポジティブ・バイアス・シフト)。グラフから解るように、最初のシフトは比較的大きく、それに続くシフトは比較的小さくなる傾向があるが、多くの動作のためにさらに生じるかもしれない。スレッショルド電圧のシフトまたは変化は、一般にTFTの不安定性と呼ばれ、非常に望ましくないものである。
さらに図6には、上に重なる、または隣接するゲート誘電体56を有する金属酸化物半導体54のバンドギャップを表わす図が示される。線58は、金属酸化物半導体54とゲート誘電体56との間のインタフェースを表わす。小さい線または凹凸60は、材料内の凹凸のためにインタフェース58において形成されたトラップを表わすために含まれる。一般に、インタフェースにおいて形成された深いバンドギャップ・トラップは、最も厄介なものであり、安定性の問題として明示するのに最も適当なものである。概して言えば、TFTが始動した(ターンオンされた)とき、キャリヤは、最初はトラップ内に蓄積され、そして、TFTの動作中「トラップ」され続け、さらに、TFTがターンオフされた後でさえ、トラップ内に残存するという傾向がある。このキャリヤの「トラッピング」によって、図5のグラフで示されるように、(最初の比較的大きなステップの後)スレッショルド電圧が徐々にシフトする。さらにグラフに示されるように、トラップは、ついにはキャリヤで満たされ、動きが生じたとしても、非常に小さい。シフトの量は、深いトラップ密度と密接な関係がある。ほとんどの例では、一旦キャリヤがトラップされると、それらは、恐らくTFTの全寿命にわたる動作(オフタイムを含む)中トラップされ続ける。
図7には、本発明に従って、TFT70の一部に関するバンドギャップの図が示される。TFT70は、図1〜図4に示された実施例あるいは他のTFTの実施例または装置のいずれか1つを表わすものであると理解すべきである。TFT70は、例えば、酸化亜鉛(ZnO),インジウム酸化亜鉛(InZnO),インジウム亜鉛ガリウム酸化物(InZnGaO),および上記のリストからの任意の金属酸化物のような、半導体アモルファス金属酸化物活性層72を含む。さらに、TFT70は、例えば、Al,SiO,SiN,およびsp3配置内の炭素−炭素結合に従った有機材料のような、ゲート誘電材料74の薄い層を含む。良好なTFT組立技術に従って、ゲート誘電材料74のバンドギャップは、ゲート漏れ電流を最小にするために、半導体金属酸化物72のバンドギャップよりはるかに大きいことに気付くであろう。ゲート金属/ゲート・スタック76は、ゲート誘電材料74上に配置され、周知の方法でゲート接触を形成する。同様に、パッシベーション層80が提供され、全構造を支持するためのベースの役割を果たしてもよい。
伝統的に、半導体金属酸化物チャネルまたは活性層の2つのインタフェースがあるが、その一つはゲート誘電体であり、他の一つはパッシベーション層である。ポジティブ・バイアス下の安定性は、半導体金属酸化物とゲート誘電体との間のインタフェースに最も関係するが、ゲート誘電体とパッシベーション層との間のインタフェースが、いくらかの小さな効果を有するかもしれない。半導体金属酸化物とゲート誘電体との間のインタフェースにおいて、低トラップ密度を作成するほうが、はるかに難しい。
本発明に従って、低トラップ密度または低欠陥絶縁体材料82の非常に薄い層が、半導体金属酸化物72とゲート誘電体74との間に配置される。オプションで、第2の低トラップ密度または低欠陥絶縁体材料84が、半導体金属酸化物72とパッシベーション層80との間に配置されてもよい。欠陥がバンドギャップの深い内部でトラップ状態を生成しない一群の金属酸化物があることが知られている。このタイプの好適な金属酸化物は、酸化チタン(TiO)であり、それは、半導体金属酸化物72に類似するが、わずかに大きいバンドギャップを有する(図7に示されるように)。低トラップ密度絶縁体の追加の例としては、TiO(3.1eV)、Ta(3.4eV)、NbO(Eg=3.7eV)、V(Eg=3.87eV)、ScO(Eg=4.0eV)、Y(5.5eV)、ZrO(Eg=4.7eV)、HfO(Eg=5.8eV)、La(5.5eV)、MoO、CrO、SrTiO、SrNbO、CsTiO、チタン酸ジルコン酸鉛(PZT:lead zirconate titanate)、チタン酸バリウムストロンチウム(BST:barium strontium titanate)、および、上記の材料または金属−酸素結合を含む混合酸化物がある。さらに、半導体金属酸化物72に近いバンドギャップを有するが、低トラップ密度および低移動度を有する、有機/有機金属材料のグループがある。この有機材料のグループのいくつかの例としては、Alq3:トリス(8−ヒドロキシキノリノラト)アルミニウム(III)(tris (8-hydroxyquinolinolato) aluminum (III))、BAlq3:ビス(2−メチル−8−キノリンオラート)−4−(フェニルフェノラト)アルミニウム(Bis(2-methyl-8-quinolineolate)-4-(phenylphenolato) aluminium)、Bepq2:ビス(10−ヒドロキシベンゾ[h]キノリネト)ベリリウム(Bis(10-hydroxybenzo[h]quinolinato) Beryllium)、PBD:2−(4−ビフェニル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾル(2-(4-Biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole)、TAZ:3−(4−ビフェニル)−4−フェニル−5−tert−ブチルフェニル−1,2,4−トリアゾル(3-(4-Biphenyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole)、Bphen:4,7−ジフェニル−1,10−フェナントロリン(4,7-Diphenyl-1,10-phenyanthroline)、および、有機光放射または光起電力装置の分野のエキスパートに知られている他の電子輸送またはホール・ブロッキング材料、C60、C70、ナノチューブ、および他のフラーレン分子、グラフェン分子、ポリメチルグルタルイミド(PMGI:polymethylglutarimide)、ビス−ベンゾシクロブテン(BCB:bis-benzocyclobutene)、SU−8(一般にエポキシベースのネガティブ・フォトレジストに使用される)、およびポリメタクリル酸メチル(PMMA:Poly(methyl methacrylate)がある。
低トラップ密度材料(すなわち、金属酸化物および有機材料)はすべて、低移動度を有し、半導体チャネル材料として使用することができない。さらに、低トラップ密度材料(すなわち、金属酸化物および有機材料)はすべて、半導体金属酸化物72に近いバンドギャップを有し、したがって、ゲート誘電体として使用することができない。
好ましくは、低欠陥層に使用される金属酸化物は、下記の方法またはそれらの組合せのうちの1つによって処理することができる。すなわち、PVD(熱、電子ビーム、またはスパッタのような物理蒸着)、CVD(化学蒸着)、ALD(原子層堆積)である。フィルムは、飽和溶液からゲート絶縁体表面上へ縮合によって形成することができる。フィルムは、キャスティング、スピンコーティング、スロットコーティング、スクリーン印刷、転写印刷、インクジェット印刷、スタンピング、および当該技術分野のエキスパートに知られている他のタイプの処理方法によって処理されたソル・ゲル溶液によって形成することができる。薄い低トラップ金属酸化物フィルムもまた、「加水分解」の手段によって、対応する有機金属前駆体から形成することができる。前駆体段階は、対応する有機金属化合前駆体溶液を準備し、基板上の目標領域上に前駆体溶液をキャスティングまたは印刷することによってフィルムを形成し、次に、加水分解およびポスト・ベーキングにより置換プロセス(Conversion Process)をすることを含む。光電池内の活性層と陰極との間にTiOxフィルムを形成する例は、「Advanced Material」Vo.18,pp572−576(2006)に記述されている。
下記は、TiOおよびCsTiOのフィルムを作成する例である。TiOフィルムは、容積比1:1の2−エトシキエタノールおよびエタノール内で、0.25wt%のTiO溶液から1000rpmでスピンキャストされ、その後、100〜200℃の温度で5〜30分間熱アニーリングされた。CsTiOフィルムは、TiOおよびCsCOの0.5および0.2wt%溶液を適切な容積比で混合することにより準備された溶液からスピンコートされ、その後、100〜200℃の範囲の高温で5〜50分間熱アニーリングされた。高濃度アモルファス金属酸化物フィルムもまた、加水分解およびポスト・ベーキングによる置換プロセスに続くキャスティングまたは印刷によって、対応する有機金属化合前駆体溶液によって形成することができる。このようなプロセスを有するTiOxフィルムを形成する例は、「Advanced Material」Vol.18,pp572−576(2006)に記述されている。
低欠陥層は、PMOD法、すなわち薄いアモルファス金属酸化物フィルムの光化学金属有機沈着法(photochemical metal organic deposition)によって処理することができ、そのようなプロセスによって、パターン化されたフィルムを、追加のフォトレジストおよび対応するエッチング・プロセスなしで作成することが可能になる。PMODによって金属酸化物および金属フィルムを処理する例は、次の参照から見つけることができる。
1.A.A. Avey and R.H. Hill 「Solid State PhotoChemistry of Cu2(OH2)2(O2C(CH2)4CH3)4 in Thin Films: The Photochemical Formation of High Quality Films of Copper and Copper(I) Oxide. Demonstration of a Novel Lithographic Technique for the Patterning of Copper」J. Am. Chem. Soc. 118 1996 237.
2.R.H. Hill and S.L. Blair 「An Inorganic Approach to Photolithography: The photolithographic Deposition of Dielectric Metal Oxide Films」ACS Symposium Series 706.
炭素ベースのフラーレン、ナノチューブ、およびグラフェン・フィルム、有機金属化合物ベースのフィルム、および、有機分子ベースのフィルムは、PVDによって、あるいは、キャスティング、スピンコーティング、スロットコーティング、スクリーン印刷、転写印刷、インクジェット印刷、スタンピングを含む(しかし、これらに制限されない)技術分野のエキスパートに知られている溶液プロセスの1つで形成することができる。
半導体金属酸化物72とゲート誘電体との間に低トラップ密度絶縁体材料82を挟むことによって、装置70内の74の伝導キャリヤが半導体金属酸化物72に閉じ込められることが理解されるに違いない。半導体金属酸化物72と低トラップ密度絶縁体材料82との間のインタフェースにおいて、トラップ密度はほとんどない。たとえ、ゲート誘電体74と低トラップ密度絶縁体材料82との間のインタフェースに深いトラップがあるとしても、伝導キャリヤは、不安定性を引き起こすそのインタフェースに到達することができない。
半導体金属酸化物72とゲート誘電体74との間に配置された低トラップ密度または低欠陥絶縁体材料82の非常に薄い層は、数ナノメータ(例えば5nm〜50nm)と同じくらい薄くすることができる。同様に、オプションの第2の低トラップ密度または低欠陥絶縁体材料84は、材料82または上述した他の例と同じ材料であってもよく、また、用いられる組立方法に依存して、類似または異なる厚さを有してもよい。さらに、TFT70の様々な材料は、堆積される材料と関係する任意の周知の方法で堆積することができる。堆積技術のいくつかの例は、上記の特許出願において提供される。
さらに、本発明に従って構築された最終装置は、組み立てられた構造制御が半導体金属酸化物活性層のインタフェース内のトラップ密度、したがって最終装置の特性および安定性をコントロールするので、斬新である。したがって、新規かつ改善された金属酸化物半導体装置が開示される。そこでは、金属酸化物チャネルのインタフェース内のトラップ密度が非常に低く、したがって、TFT装置の安定性が改善される。さらに、低減されたトラップ密度を有する金属酸化物半導体装置を組み立てるための新規かつ改善された方法が開示される。
例示目的のためにここで選択された実施例に対して、当業者であれば、様々な変更および修正を容易に想起することができるであろう。そのような修正およびバリエーションは、本発明の精神から逸脱しない限り、本発明の範囲内に包含されるとみなされ、以下の請求項の公平な解釈によってのみ評価される。
本発明は、当業者が理解および実施することができるような明瞭かつ簡潔な用語によって、完全に記述された。

Claims (24)

  1. 主表面を有する金属酸化物活性層と、
    主表面を有するゲート誘電体層と、
    前記金属酸化物活性層とゲート誘電体層との間に位置する低トラップ密度材料層であって、前記低トラップ密度材料層は、前記金属酸化物活性層と低トラップ密度のインタフェースを形成するために、前記金属酸化物活性層に平行でありかつ前記金属酸化物活性層と接触する第1主表面を有する、低トラップ密度材料層と、
    から構成されることを特徴とする金属酸化物半導体装置。
  2. 前記金属酸化物活性層は、バンドギャップを有し、前記ゲート誘電体層は、前記金属酸化物活性層の前記バンドギャップよりも遥かに大きいバンドギャップを有し、前記低トラップ密度材料層は、前記金属酸化物層の前記バンドギャップに近いバンドギャップを有することを特徴とする請求項1記載の金属酸化物半導体装置。
  3. 前記低トラップ密度材料層は、前記金属酸化物活性層と比較して低い移動度を有することを特徴とする請求項1記載の金属酸化物半導体装置。
  4. 前記低トラップ密度材料層は、TiO、Ta、NbO、V、ScO、Y、ZrO、HfO、La、MoO、CrO SrTiO、SrNbO、ジルコン酸チタン酸鉛(PZT)、バリウム・チタン酸ストロンチウム(BST)のうちの1つ、および、前記材料または前記金属酸素結合の1つを越えるものを含む混合酸化物であることを特徴とする請求項1記載の金属酸化物半導体装置。
  5. 前記低トラップ密度材料層は、Alq3:トリス(8−ヒドロキシキノリノラト)アルミニウム(III)、BAlq3:ビス(2−メチル−8−キノリンオラート)−4−(フェニルフェノラト)アルミニウム、Bepq2:ビス(10−ヒドロキシベンゾ[h]キノリネト)ベリリウム、PBD:2−(4−ビフェニル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾル、TAZ:3−(4−ビフェニル)−4−フェニル−5−tert−ブチルフェニル−1,2,4−トリアゾル、Bphen:4,7−ジフェニル−1,10−フェナントロリン、C60、C70、ナノチューブ、および他のフラーレン分子、グラフェン分子、PMGI(ポリメチルグルタルイミド)、BCB(ビス−ベンゾシクロブテン)、SU−8、およびPMMA(ポリメタクリル酸メチル)を含む有機物質のグループのうちの1つを含むことを特徴とする請求項1記載の金属酸化物半導体装置。
  6. 前記低トラップ密度材料層は、前記ゲート誘電体層とインタフェースを形成するために、前記ゲート誘電体層の前記主表面に平行でありかつ前記主表面と接触する第2主表面を有することを特徴とする請求項1記載の金属酸化物半導体装置。
  7. 前記金属酸化物活性層は反対側の主表面を有し、かつ、前記装置は、前記前記金属酸化物活性層の前記反対側の主表面とインタフェースを形成するために、前記金属酸化物活性層の前記反対側の主表面に平行でありかつ前記反対側の主表面に接触する主表面を有することを特徴とする請求項1記載の金属酸化物半導体装置。
  8. 前記金属酸化物活性層、前記ゲート誘電体層、および前記低トラップ密度材料層は、すべて、上部ゲート・下部ソース/ドレイン型の装置、上部ゲート・上部ソース/ドレイン型の装置、下部ゲート・下部ソース/ドレイン型の装置、および下部ゲート・上部ソース/ドレイン型の装置のうちの1つに含まれていることを特徴とする請求項1記載の金属酸化物半導体装置。
  9. 前記低トラップ密度材料層は、5nmから50nmの範囲の厚さを有することを特徴とする請求項1記載の金属酸化物半導体装置。
  10. 主表面を有する金属酸化物活性層であって、前記金属酸化物活性層はバンドギャップを有する、金属酸化物活性層と、
    主表面を有するゲート誘電体層であって、前記ゲート誘電体層は、前記金属酸化物活性層のバンドギャップより遥かに大きいバンドギャップを有する、ゲート誘電体層と、
    前記金属酸化物活性層と前記ゲート誘電体層との間に位置する低トラップ密度材料層であって、前記低トラップ密度材料層は、前記金属酸化物活性層とインタフェースを形成するために、前記金属酸化物層に平行でありかつ前記金属酸化物層と接触する第1主表面を有し、前記低トラップ密度材料層は、前記ゲート誘電体層とインタフェースを形成するために、前記ゲート誘電体層に平行でありかつ前記ゲート誘電体層と接触する第2主表面を有し、および、前記低トラップ密度材料層は、前記金属酸化物活性層のバンドギャップに近いバンドギャップを有する、低トラップ密度材料層と、
    から構成されることを特徴とする金属酸化物半導体装置。
  11. 前記低トラップ密度材料層は、前記金属酸化物活性層と比較して低い移動度を有することを特徴とする請求項10記載の金属酸化物半導体装置。
  12. 前記低トラップ密度材料層は、TiO、Ta、NbO、V、ScO、Y、ZrO、HfO、La、MoO、CrO、SrTiO、SrNbO、チタン酸ジルコン酸鉛(PZT)、チタン酸バリウムストロンチウム(BST)、および、上記の材料または上記の金属−酸素結合のうちの1つを越えるものを含む混合酸化物を含むことを特徴とする上記請求項10記載の金属酸化物半導体装置。
  13. 前記低トラップ密度材料層は、Alq3:トリス(8−ヒドロキシキノリノラト)アルミニウム(III)、BAlq3:ビス(2−メチル−8−キノリンオラート)−4−(フェニルフェノラト)アルミニウム、Bepq2:ビス(10−ヒドロキシベンゾ[h]キノリネト)ベリリウム、PBD:2−(4−ビフェニル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾル、TAZ:3−(4−ビフェニル)−4−フェニル−5−tert−ブチルフェニル−1,2,4−トリアゾル、Bphen:4,7−ジフェニル−1,10−フェナントロリン、C60、C70、ナノチューブ、および他のフラーレン分子、グラフェン分子、PMGI(ポリメチルグルタルイミド)、BCB(ビス−ベンゾシクロブテン)、SU−8、およびPMMA(ポリメタクリル酸メチル)を含む有機物質のグループのうちの1つを含むことを特徴とする請求項10記載の金属酸化物半導体装置。
  14. 前記低トラップ密度材料層は、5nmから50nmの範囲の厚さを有することを特徴とする請求項10記載の金属酸化物半導体装置。
  15. 前記金属酸化物活性層は、反対側の主表面を有し、前記装置は、さらに、前記金属酸化物活性層の反対側の主表面に平行でありかつ前記金属酸化物活性層の反対側の主表面と接触する主表面を有し、前記金属酸化物活性層の前記反対側の主表面と低トラップ密度のインタフェースを形成することを特徴とする請求項10記載の金属酸化物半導体装置。
  16. 前記金属酸化物活性層、前記ゲート誘電体層、および前記低トラップ密度材料層は、すべて、上部ゲート・下部ソース/ドレイン型の装置、上部ゲート・上部ソース/ドレイン型の装置、下部ゲート・下部ソース/ドレイン型の装置、および下部ゲート・上部ソース/ドレイン型の装置のうちの1つに含まれることを特徴とする請求項10記載の金属酸化物半導体装置。
  17. 主表面を有する金属酸化物活性層であって、前記金属酸化物活性層は、バンドギャップを有する、金属酸化物活性層と、
    主表面を有するゲート誘電体層であって、前記ゲート誘電体層は、前記金属酸化物活性層のバンドギャップより遥かに大きいバンドギャップを有する、ゲート誘電体層と、
    前記金属酸化物活性層と前記ゲート誘電体層との間に位置する低トラップ密度材料層であって、前記低トラップ密度材料層は、前記金属酸化物活性層とインタフェースを形成するために、前記金属酸化物層に平行でありかつ前記金属酸化物層と接触する第1主表面を有し、前記低トラップ密度材料層は、前記ゲート誘電体層とインタフェースを形成するために、前記ゲート誘電体層に平行でありかつ前記ゲート誘電体層と接触する第2主表面を有し、および、前記低トラップ密度材料層は、前記金属酸化物活性層と比較して低い移動度を有する、低トラップ密度材料層とから構成され、
    前記金属酸化物活性層、前記ゲート誘電体層、および前記低トラップ密度材料層は、すべて、上部ゲート・下部ソース/ドレイン型の装置、上部ゲート・上部ソース/ドレイン型の装置、下部ゲート・下部ソース/ドレイン型の装置、および下部ゲート・上部ソース/ドレイン型の装置のうちの1つに含まれることを特徴とする金属酸化物半導体装置。
  18. 前記低トラップ密度材料層は、TiO、Ta、NbO、V、ScO、Y、ZrO、HfO、La、MoO、CrO、SrTiO、SrNbO、チタン酸ジルコン酸鉛(PZT)、チタン酸バリウムストロンチウム(BST)、および、上記の材料または上記の金属−酸素結合のうちの1つを越えるものを含む混合酸化物を含むことを特徴とする上記請求項17記載の金属酸化物半導体装置。
  19. 前記低トラップ密度材料層は、Alq3:トリス(8−ヒドロキシキノリノラト)アルミニウム(III)、BAlq3:ビス(2−メチル−8−キノリンオラート)−4−(フェニルフェノラト)アルミニウム、Bepq2:ビス(10−ヒドロキシベンゾ[h]キノリネト)ベリリウム、PBD:2−(4−ビフェニル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾル、TAZ:3−(4−ビフェニル)−4−フェニル−5−tert−ブチルフェニル−1,2,4−トリアゾル、Bphen:4,7−ジフェニル−1,10−フェナントロリン、C60、C70、ナノチューブ、および他のフラーレン分子、グラフェン分子、PMGI(ポリメチルグルタルイミド)、BCB(ビス−ベンゾシクロブテン)、SU−8、およびPMMA(ポリメタクリル酸メチル)を含む有機物質のグループのうちの1つを含むことを特徴とする請求項17記載の金属酸化物半導体装置。
  20. 金属酸化物半導体装置を製作する方法において、
    主表面を有する金属酸化物活性層を堆積する段階と、
    前記金属酸化物活性層の前記主表面上に低トラップ密度材料層を堆積する段階であって、前記低トラップ密度材料層は、前記金属酸化物活性層と低トラップ密度のインタフェースを形成するために、前記金属酸化物活性層に平行でありかつ前記金属酸化物活性層と接触する第1主表面を有する、段階と、
    前記低トラップ密度材料層の上にゲート誘電体層を堆積する段階と、
    から構成され、
    前記堆積する段階のシーケンスおよび層の配置は、前記金属酸化物活性層、前記ゲート誘電体層、前記低トラップ密度材料層を、上部ゲート・下部ソース/ドレイン型の装置、上部ゲート・上部ソース/ドレイン型の装置、下部ゲート・下部ソース/ドレイン型の装置、および下部ゲート・上部ソース/ドレイン型の装置のうちの1つに形成することを特徴とする方法。
  21. 前記低トラップ密度材料層を堆積する段階は、TiO、Ta、NbO、V、ScO、Y、ZrO、HfO、La、MoO、CrO、SrTiO、SrNbO、チタン酸ジルコン酸鉛(PZT)、チタン酸バリウムストロンチウム(BST)、および、上記の材料または上記の金属−酸素結合のうちの1つを越えるものを含む混合酸化物を堆積する段階を含むことを特徴とする上記請求項20記載の方法。
  22. 前記低トラップ密度材料層を堆積する段階は、Alq3:トリス(8−ヒドロキシキノリノラト)アルミニウム(III)、BAlq3:ビス(2−メチル−8−キノリンオラート)−4−(フェニルフェノラト)アルミニウム、Bepq2:ビス(10−ヒドロキシベンゾ[h]キノリネト)ベリリウム、PBD:2−(4−ビフェニル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾル、TAZ:3−(4−ビフェニル)−4−フェニル−5−tert−ブチルフェニル−1,2,4−トリアゾル、Bphen:4,7−ジフェニル−1,10−フェナントロリン、C60、C70、ナノチューブ、および他のフラーレン分子、グラフェン分子、PMGI(ポリメチルグルタルイミド)、BCB(ビス−ベンゾシクロブテン)、SU−8、およびPMMA(ポリメタクリル酸メチル)を含む有機物質のグループのうちの1つを堆積する段階を含むことを特徴とする請求項20記載の方法。
  23. 前記低トラップ密度材料層を堆積する段階は、5nmから50nmの範囲の厚さを有する層を堆積する段階を含むことを特徴とする請求項20記載の方法。
  24. 前記低トラップ密度材料層を堆積する段階は、
    PVD(物理蒸着)、CVD(化学蒸着)、ALD(原子層堆積)の1つを使用する段階、
    飽和溶液からの縮合によってフィルムを形成する段階、あるいは、キャスティング、スピンコーティング、スロットコーティング、スクリーン印刷、転写印刷、インクジェット印刷、およびスタンピングの1つによって処理されたゾル・ゲル溶液またはそれに対応する有機金属化合前駆体溶液からフィルムを形成する段階、および、
    それに続くアニーリングまたは加水分解、
    を含むことを特徴とする請求項20記載の方法。
JP2013536618A 2010-10-29 2011-08-15 改善された安定性を有する金属酸化物薄膜トランジスタ Expired - Fee Related JP5805203B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/915,712 US9911857B2 (en) 2010-10-29 2010-10-29 Thin film transistor with low trap-density material abutting a metal oxide active layer and the gate dielectric
US12/915,712 2010-10-29
PCT/US2011/047768 WO2012057903A1 (en) 2010-10-29 2011-08-15 Metal oxide tft with improved stability

Publications (2)

Publication Number Publication Date
JP2013541226A true JP2013541226A (ja) 2013-11-07
JP5805203B2 JP5805203B2 (ja) 2015-11-04

Family

ID=45994299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013536618A Expired - Fee Related JP5805203B2 (ja) 2010-10-29 2011-08-15 改善された安定性を有する金属酸化物薄膜トランジスタ

Country Status (4)

Country Link
US (1) US9911857B2 (ja)
JP (1) JP5805203B2 (ja)
KR (1) KR20130140002A (ja)
WO (1) WO2012057903A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
CN104685633B (zh) * 2012-07-03 2018-08-03 Imec 非营利协会 制作薄膜晶体管的方法
US8836037B2 (en) 2012-08-13 2014-09-16 International Business Machines Corporation Structure and method to form input/output devices
TWI524825B (zh) 2012-10-29 2016-03-01 財團法人工業技術研究院 碳材導電膜的轉印方法
CN103811558B (zh) * 2012-11-06 2018-10-30 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9773918B2 (en) * 2012-12-18 2017-09-26 Cbrite Inc. Metal oxide TFT with improved stability and mobility
CN103904125A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业(深圳)有限公司 薄膜晶体管
CN103268891B (zh) * 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
KR101515543B1 (ko) * 2013-08-12 2015-05-11 동의대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102107537B1 (ko) 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
DE102014202718A1 (de) 2014-02-14 2015-08-20 Evonik Degussa Gmbh Beschichtungszusammensetzung, Verfahren zu ihrer Herstellung und ihre Verwendung
KR20200021030A (ko) 2018-08-17 2020-02-27 삼성디스플레이 주식회사 반도체 소자의 제조 방법 및 그를 이용한 반도체 소자

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
WO2005001940A1 (ja) * 2003-06-27 2005-01-06 Tdk Coroporation 電界効果トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP2009302352A (ja) * 2008-06-13 2009-12-24 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP2010016347A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2118774B (en) * 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
US6911707B2 (en) * 1998-12-09 2005-06-28 Advanced Micro Devices, Inc. Ultrathin high-K gate dielectric with favorable interface properties for improved semiconductor device performance
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
KR100863909B1 (ko) * 2007-04-06 2008-10-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 이를 제조하는 방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
WO2005001940A1 (ja) * 2003-06-27 2005-01-06 Tdk Coroporation 電界効果トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP2009302352A (ja) * 2008-06-13 2009-12-24 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP2010016347A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2011228695A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2012057903A1 (en) 2012-05-03
JP5805203B2 (ja) 2015-11-04
US20120104381A1 (en) 2012-05-03
US9911857B2 (en) 2018-03-06
KR20130140002A (ko) 2013-12-23
CN103229305A (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5805203B2 (ja) 改善された安定性を有する金属酸化物薄膜トランジスタ
JP6306069B2 (ja) 金属酸化物半導体装置および半導体装置を製造する方法
KR101148718B1 (ko) 박막 트랜지스터, 그 제조 방법 및 그것을 사용한 표시 장치
US7691715B2 (en) Method of fabricating oxide semiconductor device
Lee et al. Rapid vapor-phase fabrication of organic− inorganic hybrid superlattices with monolayer precision
TWI335625B (en) Dielectric interface for gruop iii-v semiconductor device
EP2790227B1 (en) Graphene based field effect transistor
JP2009194351A (ja) 薄膜トランジスタおよびその製造方法
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
TW200915577A (en) Manufacturing method of thin film transistor using oxide semiconductor
KR101147262B1 (ko) 유기 박막 트랜지스터 소자 및 그의 제조 방법
Widiapradja et al. 2D MOS2 charge injection memory transistors utilizing hetero‐stack SIO2/HFO2 dielectrics and oxide interface traps
US9070779B2 (en) Metal oxide TFT with improved temperature stability
JP2008053554A (ja) 電子デバイスとその製造方法
WO2010061554A1 (ja) トランジスタ及びその製造方法
TWI362127B (en) Low-voltage organic thin film transistor and fabrication method thereof
JP5814712B2 (ja) 薄膜デバイスの製造方法
KR102426958B1 (ko) 이차원 물질을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 및 그 제조방법
KR20170054161A (ko) 유기물 코팅 채널을 가지는 전계효과 트랜지스터 및 그 제조방법
JP5196215B2 (ja) 半導体装置
KR102509588B1 (ko) 이종접합 igzo 채널층을 구비하는 박막트랜지스터
CN103229305B (zh) 稳定性提高的金属氧化物tft
JP6786100B2 (ja) 半導体装置
TW565885B (en) Method for growing gate dielectrics with a high dielectric constant by liquid phase anode oxidation technique
CN117594449A (zh) 一种垂直自对准双栅晶体管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150901

R150 Certificate of patent or registration of utility model

Ref document number: 5805203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees