JP2003318123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003318123A JP2003318123A JP2002117532A JP2002117532A JP2003318123A JP 2003318123 A JP2003318123 A JP 2003318123A JP 2002117532 A JP2002117532 A JP 2002117532A JP 2002117532 A JP2002117532 A JP 2002117532A JP 2003318123 A JP2003318123 A JP 2003318123A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- thin film
- film
- insulating film
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、高誘電率絶縁
薄膜を成膜した後、簡単な手段を施すことで、熱処理を
行っても非晶質相が結晶相に相転移したり、或いは、相
分離を生じることがないようにして、高誘電率絶縁薄膜
の物理的特性及び電気的特性を均一に維持できるように
する。 【解決手段】 シリコン半導体基板１を覆う極薄絶縁膜
３上に高誘電率非晶質ゲート絶縁膜４を形成し、仮のソ
ース電極１１Ｓ及びドレイン電極１１Ｄを用いて高誘電
率非晶質ゲート絶縁膜４に対して基板面と平行方向の電
場を印加した状態で、ソース領域及びドレイン領域を構
成する為にイオン注入された不純物の安定化熱処理を行
う。
薄膜を成膜した後、簡単な手段を施すことで、熱処理を
行っても非晶質相が結晶相に相転移したり、或いは、相
分離を生じることがないようにして、高誘電率絶縁薄膜
の物理的特性及び電気的特性を均一に維持できるように
する。 【解決手段】 シリコン半導体基板１を覆う極薄絶縁膜
３上に高誘電率非晶質ゲート絶縁膜４を形成し、仮のソ
ース電極１１Ｓ及びドレイン電極１１Ｄを用いて高誘電
率非晶質ゲート絶縁膜４に対して基板面と平行方向の電
場を印加した状態で、ソース領域及びドレイン領域を構
成する為にイオン注入された不純物の安定化熱処理を行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、成膜後に熱処理を
受けても非晶質相から結晶相に相転移したり、或いは、
相分離することがない高誘電率の絶縁薄膜をもつ半導体
装置を製造する方法に関する。
受けても非晶質相から結晶相に相転移したり、或いは、
相分離することがない高誘電率の絶縁薄膜をもつ半導体
装置を製造する方法に関する。
【０００２】現在、電界効果半導体装置を高集積化、高
密度化、高性能化する為、ゲート絶縁膜を高誘電率絶縁
材料を用いて構成し、また、それを薄膜化する研究・開
発が進められている。
密度化、高性能化する為、ゲート絶縁膜を高誘電率絶縁
材料を用いて構成し、また、それを薄膜化する研究・開
発が進められている。
【０００３】一般に、高誘電率絶縁材料には、ＨｆＯ2
やＺｒＯ2 、或いは、これ等のシリケート化材料やアル
ミネート化材料が用いられ、そして、それ等の材料から
なる絶縁薄膜を成膜するには、気相成長法やスパッタリ
ング法が適用されている。
やＺｒＯ2 、或いは、これ等のシリケート化材料やアル
ミネート化材料が用いられ、そして、それ等の材料から
なる絶縁薄膜を成膜するには、気相成長法やスパッタリ
ング法が適用されている。
【０００４】絶縁薄膜が、電界効果半導体装置に於ける
ゲート絶縁膜である場合、その成膜後、ソース領域やド
レイン領域を形成する不純物イオン注入が行われ、その
不純物を活性化する為の１０００〔℃〕程度の温度で時
間１０〔秒〕の熱処理を受けることになる。
ゲート絶縁膜である場合、その成膜後、ソース領域やド
レイン領域を形成する不純物イオン注入が行われ、その
不純物を活性化する為の１０００〔℃〕程度の温度で時
間１０〔秒〕の熱処理を受けることになる。
【０００５】ところで、前記したＨｆＯ2 やＺｒＯ2 、
或いは、これ等のシリケート化材料やアルミネート化材
料が前記熱処理を受けた場合、非晶質相に在ったものが
結晶相に相転移したり、或いは、相分離を生じて、物理
的特性や電気的特性にばらつきを発生する。
或いは、これ等のシリケート化材料やアルミネート化材
料が前記熱処理を受けた場合、非晶質相に在ったものが
結晶相に相転移したり、或いは、相分離を生じて、物理
的特性や電気的特性にばらつきを発生する。
【０００６】
【発明が解決しようとする課題】本発明では、高誘電率
絶縁薄膜を成膜した後、簡単な手段を施すことで、熱処
理を行っても非晶質相が結晶相に相転移したり、或い
は、相分離を生じることがないようにして、高誘電率絶
縁薄膜の物理的特性及び電気的特性を均一に維持できる
ようにする。
絶縁薄膜を成膜した後、簡単な手段を施すことで、熱処
理を行っても非晶質相が結晶相に相転移したり、或い
は、相分離を生じることがないようにして、高誘電率絶
縁薄膜の物理的特性及び電気的特性を均一に維持できる
ようにする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法に於いては、基板（例えばシリコン半導体基板
１）を覆う絶縁薄膜（例えば極薄絶縁膜３）上に高誘電
率非晶質絶縁薄膜（例えば高誘電率非晶質ゲート絶縁膜
４）を形成し、高誘電率非晶質絶縁薄膜に対して基板面
と平行方向の電場を印加（例えば仮のソース電極１１Ｓ
及びドレイン電極１１Ｄに依る印加）した状態で熱処理
（例えばソース領域及びドレイン領域を構成する為にイ
オン注入された不純物の安定化熱処理）を行うことが基
本になっている。
造方法に於いては、基板（例えばシリコン半導体基板
１）を覆う絶縁薄膜（例えば極薄絶縁膜３）上に高誘電
率非晶質絶縁薄膜（例えば高誘電率非晶質ゲート絶縁膜
４）を形成し、高誘電率非晶質絶縁薄膜に対して基板面
と平行方向の電場を印加（例えば仮のソース電極１１Ｓ
及びドレイン電極１１Ｄに依る印加）した状態で熱処理
（例えばソース領域及びドレイン領域を構成する為にイ
オン注入された不純物の安定化熱処理）を行うことが基
本になっている。
【０００８】前記手段を採ることに依り、高誘電率非晶
質絶縁材料からなる薄膜が熱処理を受けた場合にも、非
晶質相から結晶相に相転移したり、或いは、相分離を生
じないようにすることができるので、高誘電率非晶質絶
縁薄膜の物理的特性や電気的特性は均一に維持され、従
って、電界効果半導体装置を製造する場合、高品質の高
誘電率非晶質ゲート絶縁膜を実現することが可能とな
り、電界効果半導体装置の高集積化、高密度化、高性能
化に寄与することができる。
質絶縁材料からなる薄膜が熱処理を受けた場合にも、非
晶質相から結晶相に相転移したり、或いは、相分離を生
じないようにすることができるので、高誘電率非晶質絶
縁薄膜の物理的特性や電気的特性は均一に維持され、従
って、電界効果半導体装置を製造する場合、高品質の高
誘電率非晶質ゲート絶縁膜を実現することが可能とな
り、電界効果半導体装置の高集積化、高密度化、高性能
化に寄与することができる。
【０００９】
【発明の実施の形態】非晶質相の絶縁薄膜が結晶相に相
転移したり、或いは、相分離を生じるのは、組成密度分
布のゆらぎ及び原子拡散に依って結晶核が生成されるこ
とがトリガになっている。
転移したり、或いは、相分離を生じるのは、組成密度分
布のゆらぎ及び原子拡散に依って結晶核が生成されるこ
とがトリガになっている。
【００１０】絶縁薄膜に結晶核が生成されようとしてい
る状態に於いて、電界を加えることは、原子拡散を促進
し、形成されかけている結晶核を無秩序化することがで
きる為、結晶化を抑止するのに有効である。
る状態に於いて、電界を加えることは、原子拡散を促進
し、形成されかけている結晶核を無秩序化することがで
きる為、結晶化を抑止するのに有効である。
【００１１】イオン的結合性が強い物質は、陰イオン原
子と陽イオン原子とが電場に対して逆方向に力を受ける
為、適当な強さの電場を印加することで種結晶核の生成
を抑制することができる。
子と陽イオン原子とが電場に対して逆方向に力を受ける
為、適当な強さの電場を印加することで種結晶核の生成
を抑制することができる。
【００１２】絶縁薄膜が高誘電率非晶質ゲート絶縁膜で
ある場合、下地のシリコン基板や極薄シリコン酸化膜は
既に結晶化しているので、結合の共有的性質が強く、原
子拡散を引き起こす為の臨界電界は、イオン的結合性が
強い高誘電率非晶質ゲート絶縁材料に比較して大きいの
で、電界の強さを適切に調整すれば、高誘電率非晶質ゲ
ート絶縁膜のみに電界印加の効力を及ぼすことができ
る。
ある場合、下地のシリコン基板や極薄シリコン酸化膜は
既に結晶化しているので、結合の共有的性質が強く、原
子拡散を引き起こす為の臨界電界は、イオン的結合性が
強い高誘電率非晶質ゲート絶縁材料に比較して大きいの
で、電界の強さを適切に調整すれば、高誘電率非晶質ゲ
ート絶縁膜のみに電界印加の効力を及ぼすことができ
る。
【００１３】この場合、イオン性原子が基板中へ拡散す
ることを抑止する為には、電場の方向成分を基板と平行
な面内に限定することは有効であり、また、高誘電率非
晶質ゲート絶縁膜材料の構成原子が基板に侵入すること
を抑止する為、基板表面と垂直の方向に電場を印加し、
その電場を極めて短い時間で方向を逆転させることも有
効である。
ることを抑止する為には、電場の方向成分を基板と平行
な面内に限定することは有効であり、また、高誘電率非
晶質ゲート絶縁膜材料の構成原子が基板に侵入すること
を抑止する為、基板表面と垂直の方向に電場を印加し、
その電場を極めて短い時間で方向を逆転させることも有
効である。
【００１４】図１は非晶質ＨｆＯ2 に対する印加電場と
原子移動速度の関係を表す線図であり、また、図２は結
晶ＨｆＯ2 に対する印加電場と原子移動速度の関係を表
す線図であり、横軸には印加電場を、また、縦軸には原
子移動速度をそれぞれ採ってある。
原子移動速度の関係を表す線図であり、また、図２は結
晶ＨｆＯ2 に対する印加電場と原子移動速度の関係を表
す線図であり、横軸には印加電場を、また、縦軸には原
子移動速度をそれぞれ採ってある。
【００１５】図からすると、何れの場合も、印加電場が
１×１０9 〔Ｖ／ｍ〕以下であれば原子平均速度は著し
く小さく、特に、結晶の場合は０であり、従って、原子
の移動は殆ど起こらないことが看取される。
１×１０9 〔Ｖ／ｍ〕以下であれば原子平均速度は著し
く小さく、特に、結晶の場合は０であり、従って、原子
の移動は殆ど起こらないことが看取される。
【００１６】然しながら、２×１０9 〔Ｖ／ｍ〕以上の
電場が印加された場合には、Ｈｆ及びＯは、それぞれ逆
の方向に動くので、高温アニール時に非晶質部分に種結
晶核が生成されることは抑止される。
電場が印加された場合には、Ｈｆ及びＯは、それぞれ逆
の方向に動くので、高温アニール時に非晶質部分に種結
晶核が生成されることは抑止される。
【００１７】図３乃至図５は実施の形態１である電界効
果半導体装置を製造する工程を説明する為の工程要所に
於ける電界効果半導体装置を表す要部切断側面図であっ
て、以下、これ等の図を参照しつつ説明する。
果半導体装置を製造する工程を説明する為の工程要所に
於ける電界効果半導体装置を表す要部切断側面図であっ
て、以下、これ等の図を参照しつつ説明する。
【００１８】図３（Ａ）参照
（１）シリコン半導体基板１にＬＯＣＯＳ（ｌｏｃａｌ
ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法を適
用することに依り、選択的にフィールド絶縁膜２を形成
する。
ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法を適
用することに依り、選択的にフィールド絶縁膜２を形成
する。
【００１９】（２）シリコン半導体基板１上に生成され
た自然酸化膜であるＳｉＯ2 膜をＨＦガスを用いてエッ
チングし、厚さが０．５〔ｎｍ〕である極薄絶縁膜３を
残すようにする。
た自然酸化膜であるＳｉＯ2 膜をＨＦガスを用いてエッ
チングし、厚さが０．５〔ｎｍ〕である極薄絶縁膜３を
残すようにする。
【００２０】（３）スパッタリング法を適用することに
依り、厚さ２．５〔ｎｍ〕のＨｆＯ2 からなる高誘電率
非晶質ゲート絶縁膜４を形成する。
依り、厚さ２．５〔ｎｍ〕のＨｆＯ2 からなる高誘電率
非晶質ゲート絶縁膜４を形成する。
【００２１】（４）ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐ
ｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依
り、厚さ１５０〔ｎｍ〕の多結晶シリコン膜を形成す
る。
ｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依
り、厚さ１５０〔ｎｍ〕の多結晶シリコン膜を形成す
る。
【００２２】（５）リソグラフィ技術に於けるレジスト
・プロセス、及び、ドライ・エッチング法を適用するこ
とに依り、多結晶シリコン膜及びゲート絶縁膜４をエッ
チングし、多結晶シリコンからなるゲート電極５を形成
する。
・プロセス、及び、ドライ・エッチング法を適用するこ
とに依り、多結晶シリコン膜及びゲート絶縁膜４をエッ
チングし、多結晶シリコンからなるゲート電極５を形成
する。
【００２３】（６）イオン注入法を適用することに依
り、ゲート電極５をマスクとしてボロンを打ち込んで低
不純物濃度ソース領域６Ｓ及び低不純物濃度ドレイン領
域６Ｄを形成する。尚、注入するイオンはリン（Ｐ）に
代替しても良い。
り、ゲート電極５をマスクとしてボロンを打ち込んで低
不純物濃度ソース領域６Ｓ及び低不純物濃度ドレイン領
域６Ｄを形成する。尚、注入するイオンはリン（Ｐ）に
代替しても良い。
【００２４】（７）ＣＶＤ法を適用することに依り、厚
さ１００〔ｎｍ〕のＳｉＮx からなる絶縁膜を形成して
から、ＣＨＦ2 ＋Ｏ2 をエッチング・ガスとするドライ
・エッチング法を適用することに依り、ＳｉＮx からな
る絶縁膜を異方性エッチングを行ってゲート電極５の側
面にサイド・ウォール７を形成する。
さ１００〔ｎｍ〕のＳｉＮx からなる絶縁膜を形成して
から、ＣＨＦ2 ＋Ｏ2 をエッチング・ガスとするドライ
・エッチング法を適用することに依り、ＳｉＮx からな
る絶縁膜を異方性エッチングを行ってゲート電極５の側
面にサイド・ウォール７を形成する。
【００２５】（８）イオン注入法を適用することに依
り、ゲート電極５及びサイド・ウォール７をマスクとし
てボロン・イオンを打ち込んで高不純物濃度ソース領域
８Ｓ及び高不純物濃度ドレイン領域８Ｄを形成する。
尚、ボロン・イオンはリン・イオンに代替して良い。
り、ゲート電極５及びサイド・ウォール７をマスクとし
てボロン・イオンを打ち込んで高不純物濃度ソース領域
８Ｓ及び高不純物濃度ドレイン領域８Ｄを形成する。
尚、ボロン・イオンはリン・イオンに代替して良い。
【００２６】図３（Ｂ）参照
（９）ＣＶＤ法、リソグラフィ技術に於けるレジスト・
プロセス、ドライ・エッチング法を適用することに依
り、ソース領域及びドレイン領域の上のみに多結晶シリ
コン層を形成してから、ボロン・イオン或いはリン・イ
オンを打ち込んで電極コンタクト層９Ｓ及び９Ｄを形成
する。尚、ソース領域及びドレイン領域に金属を直付け
してシリサイド化した場合、金属が突き抜けることがな
い場合には、電極コンタクト層９Ｓ及び９Ｄを省略して
良い。
プロセス、ドライ・エッチング法を適用することに依
り、ソース領域及びドレイン領域の上のみに多結晶シリ
コン層を形成してから、ボロン・イオン或いはリン・イ
オンを打ち込んで電極コンタクト層９Ｓ及び９Ｄを形成
する。尚、ソース領域及びドレイン領域に金属を直付け
してシリサイド化した場合、金属が突き抜けることがな
い場合には、電極コンタクト層９Ｓ及び９Ｄを省略して
良い。
【００２７】図４（Ａ）
（１０）ＣＶＤ法を適用することに依り、ＳｉＯ2 から
なる絶縁膜１０を形成する。
なる絶縁膜１０を形成する。
【００２８】（１１）リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣ4 Ｆ8 ＋Ａ
ｒ＋Ｏ2 とするドライ・エッチング法を適用することに
依り、絶縁膜１０のエッチングを行って電極コンタクト
用開口を形成し、その開口内に電極コンタクト層９Ｓ及
び９Ｄの一部を表出させる。
ト・プロセス、及び、エッチング・ガスをＣ4 Ｆ8 ＋Ａ
ｒ＋Ｏ2 とするドライ・エッチング法を適用することに
依り、絶縁膜１０のエッチングを行って電極コンタクト
用開口を形成し、その開口内に電極コンタクト層９Ｓ及
び９Ｄの一部を表出させる。
【００２９】（１２）真空蒸着法を適用することに依
り、絶縁膜１０の電極コンタクト用開口を埋め、表面の
厚さが５０〔ｎｍ〕程度になるようにＷ層を形成してか
ら、リソグラフィ技術に於けるレジスト・プロセス、ド
ライ・エッチング法を適用することに依ってパターニン
グし、仮のソース電極１１Ｓ及びドレイン電極１１Ｄを
形成する。
り、絶縁膜１０の電極コンタクト用開口を埋め、表面の
厚さが５０〔ｎｍ〕程度になるようにＷ層を形成してか
ら、リソグラフィ技術に於けるレジスト・プロセス、ド
ライ・エッチング法を適用することに依ってパターニン
グし、仮のソース電極１１Ｓ及びドレイン電極１１Ｄを
形成する。
【００３０】（１３）ここで、本発明が特徴とするプロ
セスを実施する。即ち、ソース領域及びドレイン領域を
構成する為にイオン注入された不純物の安定化熱処理を
行うのであるが、その熱処理は仮のソース電極１１Ｓ及
びドレイン電極１１Ｄ間に交流電圧を印加した状態で行
う。
セスを実施する。即ち、ソース領域及びドレイン領域を
構成する為にイオン注入された不純物の安定化熱処理を
行うのであるが、その熱処理は仮のソース電極１１Ｓ及
びドレイン電極１１Ｄ間に交流電圧を印加した状態で行
う。
【００３１】この場合の諸条件は、
交流電圧の周波数：１０〔ｎｓｅｃ〕
電圧：ＨｆＯ2 からなる高誘電率非晶質ゲート絶縁膜４
に最大２×１０9 〔Ｖ／ｍ〕の電場を加えることができ
る値とする。 熱処理温度：１０００〔℃〕程度 熱処理時間：１０〔秒〕
に最大２×１０9 〔Ｖ／ｍ〕の電場を加えることができ
る値とする。 熱処理温度：１０００〔℃〕程度 熱処理時間：１０〔秒〕
【００３２】図４（Ｂ）参照
（１５）Ｈ2 ＳＯ4 ＋Ｈ2 Ｏ2 からなるエッチング液中
に浸漬することに依って、仮のソース電極１１Ｓ及びド
レイン電極１１Ｄを除去する。
に浸漬することに依って、仮のソース電極１１Ｓ及びド
レイン電極１１Ｄを除去する。
【００３３】（１６）リソグラフィ技術に於けるレジス
ト・プロセス、及び、エッチング・ガスをＣ4 Ｆ8 ＋Ａ
ｒ＋Ｏ2 とするドライ・エッチング法を適用することに
依り、絶縁膜１０をエッチングしてソース電極コンタク
ト用開口１０Ｓ、ドレイン電極コンタクト用開口１０
Ｄ、ゲート電極コンタクト用開口１０Ｇを形成する。
ト・プロセス、及び、エッチング・ガスをＣ4 Ｆ8 ＋Ａ
ｒ＋Ｏ2 とするドライ・エッチング法を適用することに
依り、絶縁膜１０をエッチングしてソース電極コンタク
ト用開口１０Ｓ、ドレイン電極コンタクト用開口１０
Ｄ、ゲート電極コンタクト用開口１０Ｇを形成する。
【００３４】図５参照
（１７）通常の技法を適用することに依り、ＣｏＳｉ2
からなるソース電極１２Ｓ、ドレイン電極１２Ｄ、ゲー
ト電極１２Ｇを形成する。
からなるソース電極１２Ｓ、ドレイン電極１２Ｄ、ゲー
ト電極１２Ｇを形成する。
【００３５】前記説明した実施の形態に於いては、高誘
電率非晶質ゲート絶縁膜に印加する電場を生成する為の
高周波交流電圧をシリコン半導体基板の基板面と平行な
方向に印加したが、高周波交流電圧は基板面と垂直方向
に印加しても良い。
電率非晶質ゲート絶縁膜に印加する電場を生成する為の
高周波交流電圧をシリコン半導体基板の基板面と平行な
方向に印加したが、高周波交流電圧は基板面と垂直方向
に印加しても良い。
【００３６】その場合、高誘電率非晶質ゲート絶縁膜を
挟んで高周波交流電圧を印加する二つの電極が必要であ
り、一方はゲート電極を用いるとして、他方はシリコン
半導体基板内に予め形成しておく必要がある。
挟んで高周波交流電圧を印加する二つの電極が必要であ
り、一方はゲート電極を用いるとして、他方はシリコン
半導体基板内に予め形成しておく必要がある。
【００３７】図６は実施の形態２である基板面と垂直方
向に高周波交流電圧を印加するのに好適な構造を説明す
る為の工程要所に於ける電界効果半導体装置を表す要部
切断側面図であり、図３乃至図５に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
向に高周波交流電圧を印加するのに好適な構造を説明す
る為の工程要所に於ける電界効果半導体装置を表す要部
切断側面図であり、図３乃至図５に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つものとす
る。
【００３８】図６に見られる実施の形態２に関する電界
効果半導体装置は、基板面と垂直方向に高周波交流電圧
を印加するのに好適な構造をもっていて、実施の形態１
に依って得られる電界効果半導体装置と相違するところ
は、ゲート電極５と対向するシリコン半導体基板１内に
ＣｏＳｉ2 からなる電極１３が埋め込まれている点にあ
る。
効果半導体装置は、基板面と垂直方向に高周波交流電圧
を印加するのに好適な構造をもっていて、実施の形態１
に依って得られる電界効果半導体装置と相違するところ
は、ゲート電極５と対向するシリコン半導体基板１内に
ＣｏＳｉ2 からなる電極１３が埋め込まれている点にあ
る。
【００３９】従って、イオン注入された不純物をアニー
ルする際には、ゲート電極５と電極１３との間にゲート
絶縁膜４を介して高周波交流電圧を印加すれば良い。
ルする際には、ゲート電極５と電極１３との間にゲート
絶縁膜４を介して高周波交流電圧を印加すれば良い。
【００４０】前記説明したプロセスを経て作成した高誘
電率非晶質ゲート絶縁膜を有する微細な電界効果半導体
装置を断面ＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅ
ｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ：透過電子顕微鏡）
で観察したところ、高誘電率非晶質ゲート絶縁膜に結晶
層の生成、或いは、相分離の発生等はないことが確認さ
れた。
電率非晶質ゲート絶縁膜を有する微細な電界効果半導体
装置を断面ＴＥＭ（ｔｒａｎｓｍｉｓｓｉｏｎ ｅｌｅ
ｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｙ：透過電子顕微鏡）
で観察したところ、高誘電率非晶質ゲート絶縁膜に結晶
層の生成、或いは、相分離の発生等はないことが確認さ
れた。
【００４１】
【発明の効果】本発明に依る半導体装置の製造方法に於
いては、基板を覆う絶縁薄膜上に高誘電率非晶質絶縁薄
膜を形成し、高誘電率非晶質絶縁薄膜に対して基板面と
平行方向の電場を印加した状態で熱処理を行うことが基
本になっている。
いては、基板を覆う絶縁薄膜上に高誘電率非晶質絶縁薄
膜を形成し、高誘電率非晶質絶縁薄膜に対して基板面と
平行方向の電場を印加した状態で熱処理を行うことが基
本になっている。
【００４２】前記構成を採ることに依り、高誘電率非晶
質絶縁材料からなる薄膜が熱処理を受けた場合にも、非
晶質相から結晶相に相転移したり、或いは、相分離を生
じないようにすることができるので、高誘電率非晶質絶
縁薄膜の物理的特性や電気的特性は均一に維持され、従
って、電界効果半導体装置を製造する場合、高品質の高
誘電率非晶質ゲート絶縁膜を実現することが可能とな
り、電界効果半導体装置の高集積化、高密度化、高性能
化に寄与することができる。
質絶縁材料からなる薄膜が熱処理を受けた場合にも、非
晶質相から結晶相に相転移したり、或いは、相分離を生
じないようにすることができるので、高誘電率非晶質絶
縁薄膜の物理的特性や電気的特性は均一に維持され、従
って、電界効果半導体装置を製造する場合、高品質の高
誘電率非晶質ゲート絶縁膜を実現することが可能とな
り、電界効果半導体装置の高集積化、高密度化、高性能
化に寄与することができる。
【図１】非晶質ＨｆＯ2 に対する印加電場と原子移動速
度の関係を表す線図である。
度の関係を表す線図である。
【図２】結晶ＨｆＯ2 に対する印加電場と原子移動速度
の関係を表す線図である。
の関係を表す線図である。
【図３】実施の形態１である電界効果半導体装置を製造
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
【図４】実施の形態１である電界効果半導体装置を製造
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
【図５】実施の形態１である電界効果半導体装置を製造
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
する工程を説明する為の工程要所に於ける電界効果半導
体装置を表す要部切断側面図である。
【図６】実施の形態２である基板面と垂直方向に高周波
交流電圧を印加するのに好適な構造を説明する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
交流電圧を印加するのに好適な構造を説明する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
１ 半導体基板
２ フィールド絶縁膜
３ 極薄絶縁膜
４ 高誘電率非晶質ゲート絶縁膜
５ ゲート電極
６Ｓ 低不純物濃度ソース領域
６Ｄ 低不純物濃度ドレイン領域
７ サイド・ウォール
８Ｓ 高不純物濃度ソース領域
８Ｄ 高不純物濃度ドレイン領域
９Ｓ及び９Ｄ 電極コンタクト層
１０ 絶縁膜
１１Ｓ 仮のソース電極
１１Ｄ 仮のドレイン電極
１２Ｓ ソース電極
１２Ｄ ドレイン電極
１２Ｇ ゲート電極
１３ 埋め込み電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金田 千穂子
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 4M104 CC05 EE16 GG09 GG10 GG14
5F140 AA00 AA39 BA01 BD01 BD05
BD11 BE09 BE13 BE16 BF04
BF11 BF18 BG08 BG14 BG28
BG38 BG52 BG53 BH15 BJ04
BJ11 BJ18 BK02 BK13 BK20
BK30 BK32 CB01 CC03
Claims (4)
- 【請求項１】基板を覆う絶縁薄膜上に高誘電率非晶質絶
縁薄膜を形成する工程と、 該高誘電率非晶質絶縁薄膜に対して前記基板面と平行方
向の電場を印加した状態で熱処理を行う工程とが含まれ
てなることを特徴とする半導体装置の製造方法。 - 【請求項２】電場が基板面と垂直方向に高周波交流電圧
を印加することで生成されたものであることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】高誘電率非晶質絶縁薄膜がゲート絶縁膜で
あり、且つ、熱処理がソース領域及びドレイン領域を形
成する為にイオン注入された不純物を安定化させる為に
実施されることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項４】基板面と垂直方向に高周波交流電圧を印加
する為の一方の電極を予め基板内に埋め込む工程が含ま
れてなることを特徴とする請求項２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117532A JP2003318123A (ja) | 2002-04-19 | 2002-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117532A JP2003318123A (ja) | 2002-04-19 | 2002-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318123A true JP2003318123A (ja) | 2003-11-07 |
Family
ID=29534697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117532A Withdrawn JP2003318123A (ja) | 2002-04-19 | 2002-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003318123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
-
2002
- 2002-04-19 JP JP2002117532A patent/JP2003318123A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8536000B2 (en) | Method for producing a semiconductor device have fin-shaped semiconductor regions | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| TWI276181B (en) | Semiconductor device employing an extension spacer and method of forming the same | |
| TW556289B (en) | A vertical replacement-gate junction field effect transistor | |
| TWI337384B (en) | Semiconductor fabrication process with asymmetrical conductive spacers | |
| JP5449247B2 (ja) | 半導体装置 | |
| TWI282141B (en) | Semiconductor device and manufacturing method thereof | |
| TWI300249B (ja) | ||
| JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
| TW200525749A (en) | Methods and structures for planar and multiple-gate transistors formed on SOI | |
| KR20010029900A (ko) | 반도체 칩 상의 패터닝된 ｓｏｉ 영역 | |
| US20030113972A1 (en) | Semiconductor device manufacturing method | |
| TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JP2020047923A (ja) | 電子素子及びその製造方法 | |
| KR100320796B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
| JP2004158487A (ja) | 半導体装置の製造方法 | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| JP4239188B2 (ja) | Ｍｏｓｆｅｔ素子の製造方法 | |
| US20070155118A1 (en) | Method for forming a notched gate insulator for advanced MIS semiconductor devices and devices thus obtained | |
| US20030013313A1 (en) | Process for fabricating semiconductor device | |
| TW201135852A (en) | Structure and method for post oxidation silicon trench bottom shaping | |
| US20230061391A1 (en) | Method for producing a superconducting vanadium silicide on a silicon layer | |
| TW200908156A (en) | Method of manufacturing semiconductor device | |
| JP2003318123A (ja) | 半導体装置の製造方法 | |
| KR20020056261A (ko) | 반도체 소자의 게이트 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050705 |