JP2017107949A - 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム - Google Patents

電界効果型トランジスタ、表示素子、画像表示装置、及びシステム Download PDF

Info

Publication number
JP2017107949A
JP2017107949A JP2015239662A JP2015239662A JP2017107949A JP 2017107949 A JP2017107949 A JP 2017107949A JP 2015239662 A JP2015239662 A JP 2015239662A JP 2015239662 A JP2015239662 A JP 2015239662A JP 2017107949 A JP2017107949 A JP 2017107949A
Authority
JP
Japan
Prior art keywords
insulating layer
gate insulating
effect transistor
field effect
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015239662A
Other languages
English (en)
Other versions
JP6607013B2 (ja
Inventor
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
植田　尚之
Naoyuki Ueda
尚之 植田
中村　有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
定憲 新江
Sadanori Niie
定憲 新江
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2015239662A priority Critical patent/JP6607013B2/ja
Priority to US15/371,500 priority patent/US10235930B2/en
Publication of JP2017107949A publication Critical patent/JP2017107949A/ja
Priority to US16/257,253 priority patent/US10699632B2/en
Application granted granted Critical
Publication of JP6607013B2 publication Critical patent/JP6607013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ゲート絶縁層より後の工程で形成されるゲート電極、半導体層、ソース電極及びドレイン電極の材料の選択肢並びに電界効果型トランジスタの構成・構造・材料の自由度を広げることが可能な電界効果型トランジスタを提供する。【解決手段】ゲート電極２２と、ソース電極２４及びドレイン電極２５と、ソース電極及びドレイン電極に隣接して設けられた酸化半導体層２６と、ゲート電極と半導体層との間に設けられたゲート絶縁層と、を備える電界効果型トランジスタであって、ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層２３ａ及び第一のゲート絶縁層に接して配置され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層２３ｂを有する。【選択図】図３Ｂ

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。
電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）は、ゲート電極に電界をかけ、チャネルの電界により電子又は正孔の流れに関門（ゲート）を設ける原理で、ソース電極とドレイン電極との間の電流を制御するトランジスタである。
前記ＦＥＴは、その特性から、スイッチング素子、増幅素子などとして利用されている。そして、前記ＦＥＴは、ゲート電流が低いことに加え、構造が平面的であるため、バイポーラトランジスタと比較して作製及び集積化が容易である。そのため、前記ＦＥＴは、現在の電子機器で使用される集積回路では必要不可欠な素子となっている。前記ＦＥＴは、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）として、例えば、アクティブマトリックス方式のディスプレイに応用されている。
近年、平面薄型ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）として、液晶ディスプレイ、有機ＥＬ（エレクトロルミネッセンス）ディスプレイ、電子ペーパーなどが実用化されている。
これらＦＰＤは、非晶質シリコン、多結晶シリコンなどを活性層に用いたＴＦＴを含む駆動回路により駆動されている。そして、前記ＦＰＤは、更なる大型化、高精細化、高画質化、高速駆動性が求められており、それに伴って、キャリア移動度が高く、オン／オフ比が高く、特性の経時変化が小さく、素子間のばらつきが小さいＴＦＴが求められている。
しかしながら、非晶質シリコンや多結晶シリコンには一長一短があり、前記すべての要求を満たすことは困難であった。そこで、これらの要求に応えるため、非晶質シリコンを超える移動度が期待できる酸化物半導体を活性層に用いたＴＦＴの開発が活発に行われている。例えば、半導体層にＩｎＧａＺｎＯ４を用いたＴＦＴが開示されている（例えば、非特許文献１参照）。
特許文献１では、活性層（半導体層）の上にエッチングストッパ層が形成されている。これにより、ソース電極、及びドレイン電極のエッチング時に、活性層がエッチングストッパ層で保護されて、活性層がダメージを受けることがない。このように、薄膜トランジスタの構成を設計する上では、各層間でのエッチング選択性を考慮することが必要であるが、特許文献１の薄膜トランジスタでは、活性層、エッチングストッパ層、ソース電極、及びドレイン電極の材料が限定され、薄膜トランジスタの材料の自由度が低い。
特許文献２では、チャネル保護層をパターニングする際にゲート絶縁層がエッチングされるのを防ぐために、酸化物半導体層がエッチングストッパとして使用されている。しかしながら、特許文献２の電界効果型トランジスタでは、ゲート絶縁層がエッチングされるのを防ぐために、酸化物半導体層、ソース電極、ドレイン電極、チャネル保護層の形状や材料が限定されてしまい、電界効果型トランジスタの形状や材料の自由度が低い。
従って、ゲート絶縁層より後の工程で形成されるゲート電極、半導体層、ソース電極、及びドレイン電極の材料の選択肢を広げ、電界効果型トランジスタの構成・構造・材料の自由度を広げることが求められている。
本発明は、ゲート絶縁層より後の工程で形成されるゲート電極、半導体層、ソース電極、及びドレイン電極の材料の選択肢を広げ、電界効果型トランジスタの構成・構造・材料の自由度を広げることが可能な電界効果型トランジスタを提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明の電界効果型トランジスタは、
ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられた半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して配置され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することを特徴とする。
本発明によると、ゲート絶縁層より後の工程で形成されるゲート電極、半導体層、ソース電極、及びドレイン電極の材料の選択肢を広げ、電界効果型トランジスタの構成・構造・材料の自由度を広げることが可能な電界効果型トランジスタを提供することができる。
図１は、画像表示装置を説明するための図である。 図２は、本発明の表示素子の一例を説明するための図である。 図３Ａは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。 図３Ｂは、本発明の電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。 図３Ｃは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。 図３Ｄは、本発明の電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。 図３Ｅは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・トップゲート型）を示す図である。 図３Ｆは、本発明の電界効果型トランジスタの一例（トップコンタクト・トップゲート型）を示す図である。 図３Ｇは、本発明の電界効果型トランジスタの一例（ボトムコンタクト・ボトムゲート型）を示す図である。 図３Ｈは、本発明の電界効果型トランジスタの一例（トップコンタクト・ボトムゲート型）を示す図である。 図４は、有機ＥＬ素子の一例を示す概略構成図である。 図５Ａは、本発明の表示素子の一例を示す概略構成図である。 図５Ｂは、本発明の表示素子の一例を示す概略構成図である。 図５Ｃは、本発明の表示素子の一例を示す概略構成図である。 図５Ｄは、本発明の表示素子の一例を示す概略構成図である。 図５Ｅは、本発明の表示素子の一例を示す概略構成図である。 図５Ｆは、本発明の表示素子の一例を示す概略構成図である。 図５Ｇは、本発明の表示素子の一例を示す概略構成図である。 図５Ｈは、本発明の表示素子の一例を示す概略構成図である。 図６Ａは、本発明の表示素子の他の一例を示す概略構成図である。 図６Ｂは、本発明の表示素子の他の一例を示す概略構成図である。 図６Ｃは、本発明の表示素子の他の一例を示す概略構成図である。 図６Ｄは、本発明の表示素子の他の一例を示す概略構成図である。 図７は、表示制御装置を説明するための図である。 図８は、液晶ディスプレイを説明するための図である。 図９は、図８における表示素子を説明するための図である。 図１０Ａは、比較例３、及び比較例５で作製した電界効果型トランジスタの概略図である。 図１０Ｂは、比較例４、及び比較例６で作製した電界効果型トランジスタの概略図である。 図１０Ｃは、比較例１、及び比較例７で作製した電界効果型トランジスタの概略図である。 図１０Ｄは、比較例２、及び比較例８で作製した電界効果型トランジスタの概略図である。 図１１は、実施例１３で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、トランジスタ特性（Ｖｇｓ−Ｉｄｓ）を評価したグラフである。 図１２は、実施例１３で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、ΔＶｔｈのストレス時間変化を評価したグラフである。 図１３は、実施例１５で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、トランジスタ特性（Ｖｇｓ−Ｉｄｓ）を評価したグラフである。 図１４は、実施例１５で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、ΔＶｔｈのストレス時間変化を評価したグラフである。 図１５は、実施例１６で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、トランジスタ特性（Ｖｇｓ−Ｉｄｓ）を評価したグラフである。 図１６は、実施例１６で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、ΔＶｔｈのストレス時間変化を評価したグラフである。 図１７は、比較例５で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、ΔＶｔｈのストレス時間変化を評価したグラフである。 図１８は、比較例７で得られた電界効果型トランジスタのＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶのＢＴＳ試験における、ΔＶｔｈのストレス時間変化を評価したグラフである。
（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、半導体層と、ゲート絶縁層を少なくとも有し、更に必要に応じて、そのほかの部材を有する。
本発明の電界効果型トランジスタは、以下で詳しく説明するように、前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して配置され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することを特徴とする。
ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して形成され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することで、ゲート絶縁層がエッチングレートの異なる二層構成となり、ゲート絶縁層よりも後の工程で形成されるゲート電極、半導体層、ソース電極、及びドレイン電極の材料の選択肢を大幅に広げることができる。
また、ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して形成され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することで、ＢＴＳ試験に対する閾値電圧の変動量を抑制し、高信頼性を示すトップゲート型の電界効果型トランジスタを提供することができる。
また、ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して形成され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有し、半導体層が前記第二のゲート絶縁層と接して形成されることで、ＢＴＳ試験に対する閾値電圧の変動量を抑制し、高信頼性を示す電界効果型トランジスタを提供することができる。
＜ゲート電極＞
前記ゲート電極としては、前記電界効果型トランジスタにゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ゲート電極は、前記ゲート絶縁層と接し、前記ゲート絶縁層を介して前記半導体層と対向する。
前記ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
−ゲート電極の形成方法−
前記ゲート電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ゲート電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
＜ソース電極、及びドレイン電極＞
前記ソース電極、及び前記ドレイン電極としては、前記電界効果型トランジスタから電流を取り出すための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記ソース電極、及び前記ドレイン電極は、前記ゲート絶縁層と接するように形成される。
前記ソース電極、及び前記ドレイン電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、Ｍｏ、Ａｌ、Ａｕ、Ａｇ、Ｃｕ等の金属及びこれらの合金、酸化インジウムスズ（ＩＴＯ）、アンチモンドープ酸化スズ（ＡＴＯ）等の透明導電性酸化物、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体などが挙げられる。
−ソース電極、及びドレイン電極の形成方法−
前記ソース電極、及び前記ドレイン電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、（ｉ）スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする方法、（ｉｉ）インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する方法などが挙げられる。
前記ソース電極、及び前記ドレイン電極の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、２０ｎｍ〜１μｍが好ましく、５０ｎｍ〜３００ｎｍがより好ましい。
＜半導体層＞
前記半導体層は、少なくとも前記ソース電極、及び前記ドレイン電極の間に形成される。
ここで、「間」とは、前記半導体層が前記ソース電極及び前記ドレイン電極と共に、前記電界効果型トランジスタを機能させるような位置であり、そのような位置であれば、特に制限はなく、目的に応じて適宜選択することができる。
前記半導体層は、前記ゲート絶縁層、前記ソース電極、及び前記ドレイン電極と接する。
前記半導体層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、シリコン半導体、酸化物半導体などが挙げられる。
前記シリコン半導体としては、例えば、非晶質シリコン、多結晶シリコンなどが挙げられる。
前記酸化物半導体としては、例えば、ＩｎＧａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｍｇ−Ｏなどが挙げられる。
これらのなかでも、酸化物半導体が好ましい。
−半導体層の形成方法−
前記半導体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスや、ディップコーティング、スピンコート、ダイコート等の溶液プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。
前記半導体層の平均膜厚としては、特に制限はなく、目的に応じて適宜選択することができるが、５ｎｍ〜１μｍが好ましく、１０ｎｍ〜０．５μｍがより好ましい。
＜ゲート絶縁層＞
前記ゲート絶縁層は、第一のゲート絶縁層と、前記第一のゲート絶縁層に接して形成された第二のゲート絶縁層とを有する。
前記ゲート絶縁層における、前記第一のゲート絶縁層と、前記第二のゲート絶縁層の配置としては、特に制限はなく、目的に応じて適宜選択することができ、前記第一のゲート絶縁層が前記第二のゲート絶縁層よりも前記半導体層側に配置されていてもよいし、前記第二のゲート絶縁層が前記第一のゲート絶縁層よりも前記半導体層側に配置されていてもよい。また、前記第一のゲート絶縁層の上面及び側面を覆うように前記第二のゲート絶縁層が配置されていてもよいし、前記第二のゲート絶縁層の上面及び側面を覆うように前記第一のゲート絶縁層が配置されていてもよい。
−第一のゲート絶縁層−
前記第一のゲート絶縁層は、第一の酸化物を含有する。
前記第一のゲート絶縁層は、前記第一の酸化物それ自体で形成されることが好ましい。
−−第一の酸化物−−
前記第一の酸化物は、Ｓｉ（ケイ素）と、アルカリ土類金属とを含有し、好ましくは、Ａｌ（アルミニウム）及びＢ（ホウ素）の少なくともいずれかを含有し、更に必要に応じて、その他の成分を含有する。
前記第一の酸化物において、前記Ｓｉにより形成されるＳｉＯ２は、アモルファス構造を形成する。また、前記アルカリ土類金属は、Ｓｉ−Ｏ結合を切断する働きを有する。そのため、前記Ｓｉと前記アルカリ土類金属との組成比によって、形成される前記第一の酸化物の比誘電率、及び線膨張係数を制御することが可能である。
前記第一の酸化物は、Ａｌ及びＢの少なくともいずれかを含有することが好ましい。前記Ａｌにより形成されるＡｌ２Ｏ３、及び前記Ｂにより形成されるＢ２Ｏ３は、ＳｉＯ２と同様にアモルファス構造を形成するため、前記第一の酸化物においては、より安定してアモルファス構造が得られ、より均一な絶縁膜を形成することが可能となる。また、前記アルカリ土類金属は、その組成比によってＡｌ及びＢの配位構造を変化させるため、形成される前記第一の酸化物の比誘電率、及び線膨張係数を制御することが可能である。
前記第一の酸化物において、前記アルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記第一の酸化物における前記Ｓｉと、前記アルカリ土類金属との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第一の酸化物において、前記Ｓｉと、前記アルカリ土類金属との組成比（前記Ｓｉ：前記アルカリ土類金属）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：１０．０ｍｏｌ％〜５０．０ｍｏｌ％が好ましい。
前記第一の酸化物における前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第一の酸化物において、前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比（前記Ｓｉ：前記アルカリ土類金属：前記Ａｌ及び前記Ｂの少なくともいずれか）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ２Ｏ３、Ｂ２Ｏ３）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：５．０ｍｏｌ％〜２０．０ｍｏｌ％：５．０ｍｏｌ％〜３０．０ｍｏｌ％が好ましい。
前記第一の酸化物における酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ２Ｏ３、Ｂ２Ｏ３）の割合は、例えば、蛍光Ｘ線分析、電子線マイクロ分析（ＥＰＭＡ）、誘電結合プラズマ発光分光分析（ＩＣＰ−ＡＥＳ）等により酸化物の陽イオン元素を分析することにより算出できる。
前記第一のゲート絶縁層の比誘電率としては、特に制限はなく、目的に応じて適宜選択することができる。
前記比誘電率は、例えば、下部電極、誘電層（前記第一のゲート絶縁層）、及び上部電極を積層したキャパシタを作製して、ＬＣＲメータ等を用いて測定することができる。
前記第一のゲート絶縁層の線膨張係数としては、特に制限はなく、目的に応じて適宜選択することができる。
前記線膨張係数は、例えば、熱機械分析装置を用いて測定することができる。この測定においては、前記電界効果型トランジスタを作製せずとも、前記第一のゲート絶縁層と同じ組成の測定用サンプルを別途作製して測定することで、前記線膨張係数を測定することができる。
−第二のゲート絶縁層−
前記第二のゲート絶縁層は、常誘電体アモルファス酸化物を含有する。
前記第二のゲート絶縁層は、前記常誘電体アモルファス酸化物それ自体で形成されることが好ましい。
−−常誘電体アモルファス酸化物−−
前記常誘電体アモルファス酸化物は、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを少なくとも含有し、好ましくは、Ａｌ（アルミニウム）、Ｔｉ（チタニウム）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、及びＴａ（タンタル）の少なくともいずれかである第Ｃ元素を含有し、更に必要に応じて、その他の成分を含有する。
第二のゲート絶縁層がアモルファス材料で形成されていることは、トランジスタの特性を向上させる点で好ましい形態である。第二のゲート絶縁層が結晶性の材料で形成されていると結晶粒界に起因するリーク電流を低く抑えることができず、トランジスタ特性の悪化につながるためである。
また、第二のゲート絶縁層が常誘電体であることは、トランジスタのトランスファー特性におけるヒステリシスを低減させる点で必要となる。トランジスタをメモリ等の用途で使用する特殊な場合は例外であるが、通常トランジスタのスイッチング特性を利用するデバイスにおいてはヒステリシスが存在することは好ましくない。
常誘電体とは、圧電体、焦電体、強誘電体以外の誘電体であり、すなわち圧力によって分極が発生したり、外部電界のない状態で自発分極を有したりすることがない誘電体を指す。また、圧電体、焦電体及び強誘電体は、その特性を発現させるために結晶である必要がある。すなわち、ゲート絶縁層をアモルファス材料で形成すると、必然的にこのゲート絶縁層は常誘電体となる。
前記常誘電体アモルファス酸化物は、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができる。これは、本発明者らが、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含む酸化物系が、大気中において安定であり、かつ広範な組成範囲で安定的にアモルファス構造を形成することができること、を見出したことによる。
一般的に、アルカリ土類金属の単純酸化物は、大気中の水分や二酸化炭素と反応しやすく、容易に水酸化物や炭酸塩を形成してしまい、単独では電子デバイスへの応用は適さない。また、希土類元素の単純酸化物は、結晶化しやすく、電子デバイスへの応用を考えたときにリーク電流が問題となる。しかしながら、本発明者らは、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有した前記常誘電体アモルファス酸化物が、広範な組成範囲で安定的にアモルファス膜を形成することを見出した。前記常誘電体アモルファス酸化物は、広範な組成範囲で安定的に存在するため、その組成比によって、形成される常誘電体アモルファス酸化物の比誘電率、及び線膨張係数を広範に制御することができる。
前記常誘電体アモルファス酸化物は、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくともいずれかである第Ｃ元素を含有することが好ましい。前記常誘電体アモルファス酸化物が前記Ａｌ、前記Ｔｉ、前記Ｚｒ、前記Ｈｆ、前記Ｎｂ、及び前記Ｔａの少なくともいずれかを含有することにより、熱安定性、耐熱性、及び緻密性をより向上させることができる。
前記常誘電体アモルファス酸化物において、前記アルカリ土類金属である第Ａ元素としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記常誘電体アモルファス酸化物において、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素としては、Ｇａ（ガリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジム）、Ｐｍ（プロメチウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｌｕ（ルテチウム）が挙げられる。
前記常誘電体アモルファス酸化物における前記アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記常誘電体アモルファス酸化物において、前記アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素との組成比（前記第Ａ元素：前記第Ｂ元素）としては、酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｇａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｃｅ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｐｍ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３）換算で、１０．０ｍｏｌ％〜６７．０ｍｏｌ％：３３．０ｍｏｌ％〜９０．０ｍｏｌ％が好ましい。
前記常誘電体アモルファス酸化物における前記アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素と、前記Ａｌ、前記Ｔｉ、前記Ｚｒ、前記Ｈｆ、前記Ｎｂ、及び前記Ｔａの少なくともいずれかである第Ｃ元素との組成比としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記常誘電体アモルファス酸化物において、前記アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素と、前記Ａｌ、前記Ｔｉ、前記Ｚｒ、前記Ｈｆ、前記Ｎｂ、及び前記Ｔａの少なくともいずれかである第Ｃ元素との組成比（前記Ａ元素：前記Ｂ元素：前記Ｃ元素）としては、酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｇａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｃｅ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｐｍ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５）換算で、５．０ｍｏｌ％〜２２．０ｍｏｌ％：３３．０ｍｏｌ％〜９０．０ｍｏｌ：５．０ｍｏｌ％〜４５．０ｍｏｌ％が好ましい。
前記常誘電体アモルファス酸化物における酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｇａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｃｅ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｐｍ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５）の割合は、例えば、蛍光Ｘ線分析、電子線マイクロ分析（ＥＰＭＡ）、誘電結合プラズマ発光分光分析（ＩＣＰ−ＡＥＳ）等により酸化物の陽イオン元素を分析することにより算出できる。
前記第二のゲート絶縁層の比誘電率としては、特に制限はなく、目的に応じて適宜選択することができる。
前記第二のゲート絶縁層の比誘電率は、たとえば、前記第一のゲート絶縁層の比誘電率と同様の手法で測定することができる。
前記第二のゲート絶縁層の線膨張係数としては、特に制限はなく、目的に応じて適宜選択することができる。
前記第二ゲート絶縁層の線膨張係数は、例えば、前記第一のゲート絶縁層の線膨張係数と同様の手法で測定することができる。
本発明において本発明者らは、ゲート絶縁層を、エッチング選択比の異なる前記第一のゲート絶縁層と前記第二のゲート絶縁層の積層構造とすることで、ゲート絶縁層より後の工程で形成されるゲート電極、半導体層、ソース電極、及びドレイン電極の材料の選択肢が大幅に広がることを見出した。
図３Ａと図３Ｂのトップゲート型の電界効果型トランジスタにおいては、前記ゲート絶縁層上の前記ゲート電極をエッチングする際に、前記第一のゲート絶縁層がエッチングされてしまうのを前記第二のゲート絶縁層が防ぐことができる。よって、前記ゲート電極のエッチング時に前記ゲート絶縁層をエッチングしてしまう材料も前記ゲート電極として使用することができる。
図３Ｃと図３Ｄのボトムゲート型の電界効果型トランジスタにおいては、前記ゲート絶縁層上の前記ソース電極、前記ドレイン電極、及び前記半導体層をエッチングする際に、前記第一のゲート絶縁層がエッチングされてしまうのを前記第二のゲート絶縁層が防ぐことができる。よって、前記ソース電極、前記ドレイン電極、及び前記半導体層のエッチング時に前記ゲート絶縁層をエッチングしてしまう材料も前記ソース電極、前記ドレイン電極、及び前記半導体層として使用することができる。
図３Ｅと図３Ｆのトップゲート型の電界効果型トランジスタにおいては、前記ゲート絶縁層上の前記ゲート電極をエッチングする際に、前記第二のゲート絶縁層がエッチングされてしまうのを前記第一のゲート絶縁層が防ぐことができる。よって、前記ゲート電極のエッチング時に前記ゲート絶縁層をエッチングしてしまう材料も前記ゲート電極として使用することができる。
図３Ｇと図３Ｈのボトムゲート型の電界効果型トランジスタにおいては、前記ゲート絶縁層上の前記ソース電極、前記ドレイン電極、及び前記半導体層をエッチングする際に、前記第二のゲート絶縁層がエッチングされてしまうのを前記第一のゲート絶縁層が防ぐことができる。よって、前記ソース電極、前記ドレイン電極、及び前記半導体層のエッチング時に前記ゲート絶縁層をエッチングしてしまう材料も前記ソース電極、前記ドレイン電極、及び前記半導体層として使用することができる。
本発明者らは、ゲート絶縁層を、前記第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して形成される前記第二のゲート絶縁層の積層構造とすることで、大気中の水分、酸素、水素に対して優れたバリア性を示すことを見出した。従って、前記ゲート絶縁層を用いたトップゲート型の電界効果型トランジスタにおいては、前記ゲート絶縁層によって、半導体層から大気中の水分、酸素、水素が隔離され、保護層のない状態でも、ＢＴＳ試験に対する閾値電圧の変動が小さく、高信頼性を示す電界効果型トランジスタを提供することができる。
また、本発明者らは、ゲート絶縁層を、前記第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して形成される前記第二のゲート絶縁層の積層構造とし、前記第二のゲート絶縁層が、半導体層と接するように配置することで、前記ゲート絶縁層と、前記半導体層間での界面の欠陥が少ない構造が作り出せることを見出した。従って、前記ゲート絶縁層と前記半導体層を組み合わせた電界効果型トランジスタは、前記ゲート絶縁層と前記半導体層との間の界面の欠陥が少なく、ＢＴＳ試験に対する閾値電圧の変動量が小さくなり、高信頼性を示す電界効果型トランジスタを提供することができる。また、前記半導体層に酸化物半導体を用いることで、より前記ゲート絶縁層と半導体層の界面の欠陥が少なくなり、ＢＴＳ試験に対する閾値電圧の変動量がより小さくなり、高信頼性を示す電界効果型トランジスタを提供することができる。
−第一のゲート絶縁層、及び第二のゲート絶縁層の形成方法−
前記第一のゲート絶縁層、及び前記第二のゲート絶縁層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション（ＰＬＤ）法、化学気相蒸着（ＣＶＤ）法、原子層蒸着（ＡＬＤ）法等の真空プロセスによる成膜後、フォトリソグラフィーによってパターニングする方法などが挙げられる。
また、前記第一のゲート絶縁層は、前記第一の酸化物の前駆体を含有する塗布液（第一のゲート絶縁層形成用塗布液）を調合し、それを被塗物上に塗布又は印刷し、これを適切な条件で焼成することによっても成膜することができる。同様に、前記第二のゲート絶縁層は、前記常誘電体アモルファス酸化物の前駆体を含有する塗布液（第二のゲート絶縁層形成用塗布液）を調合し、それを被塗物上に塗布又は印刷し、これを適切な条件で焼成することによっても成膜することができる。
前記第一のゲート絶縁層の平均膜厚としては、１０〜１，０００ｎｍが好ましく、２０〜５００ｎｍがより好ましい。前記第二のゲート絶縁層の平均膜厚としては、１０〜１，０００ｎｍが好ましく、２０〜５００ｎｍがより好ましい。
−−第一のゲート絶縁層形成用塗布液−−
前記第一のゲート絶縁層形成用塗布液は、ケイ素含有化合物と、アルカリ土類金属化合物と、溶媒とを少なくとも含有し、好ましくは、アルミニウム含有化合物、及びホウ素含有化合物の少なくともいずれかを含有し、更に必要に応じて、その他の成分を含有する。
−−−ケイ素含有化合物−−−
前記ケイ素含有化合物としては、例えば、無機ケイ素化合物、有機ケイ素化合物などが挙げられる。
前記無機ケイ素化合物としては、例えば、テトラクロロシラン、テトラブロモシラン、テトラヨードシランなどが挙げられる。
前記有機ケイ素化合物としては、ケイ素と、有機基とを有する化合物であれば、特に限定はなく、目的に応じて適宜選択することができる。前記ケイ素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。
前記有機ケイ素化合物としては、例えば、テトラメトキシシラン、テトラエトキシシラン、テトライソプロポキシシラン、テトラブトキシシラン、１，１，１，３，３，３−ヘキサメチルジシラザン（ＨＭＤＳ）、ビス(トリメチルシリル)アセチレン、トリフェニルシラン、２−エチルヘキサン酸ケイ素、テトラアセトキシシランなどが挙げられる。
前記第一のゲート絶縁層形成用塗布液における前記ケイ素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−アルカリ土類金属含有化合物−−−
前記アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。前記アルカリ土類金属含有化合物におけるアルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。
前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
前記アルカリ土類金属硝酸塩としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウムなどが挙げられる。
前記アルカリ土類金属硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
前記アルカリ土類金属塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
前記アルカリ土類金属フッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
前記アルカリ土類金属臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
前記アルカリ土類金属よう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。
前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を２つ以上有するアシルオキシ基などが挙げられる。
前記有機アルカリ土類金属化合物としては、例えば、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、２−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、２−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、２−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、２−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウム、ビス（アセチルアセトナート）ベリリウムなどが挙げられる。
前記第一のゲート絶縁層形成用塗布液における前記アルカリ土類金属含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−アルミニウム含有化合物−−−
前記アルミニウム含有化合物としては、例えば、無機アルミニウム化合物、有機アルミニウム化合物などが挙げられる。
前記無機アルミニウム化合物としては、例えば、塩化アルミニウム、硝酸アルミニウム、臭化アルミニウム、水酸化アルミニウム、ホウ酸アルミニウム、三フッ化アルミニウム、よう化アルミニウム、硫酸アルミニウム、リン酸アルミニウム、硫酸アルミニウムアンモニウムなどが挙げられる。
前記有機アルミニウム化合物としては、アルミニウムと、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルミニウムと前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を２つ以上有するアシルオキシ基などが挙げられる。
前記有機アルミニウム化合物としては、例えば、アルミニウムイソプロポキシド、アルミニウム−ｓｅｃ−ブトキシド、トリエチルアルミニウム、ジエチルアルミニウムエトキシド、酢酸アルミニウム、アセチルアセトンアルミニウム、ヘキサフルオロアセチルアセトン酸アルミニウム、２−エチルヘキサン酸アルミニウム、乳酸アルミニウム、安息香酸アルミニウム、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート、トリフルオロメタンスルホン酸アルミニウムなどが挙げられる。
前記第一のゲート絶縁層形成用塗布液における前記アルミニウム含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−ホウ素含有化合物−−−
前記ホウ素含有化合物としては、例えば、無機ホウ素化合物、有機ホウ素化合物などが挙げられる。
前記無機ホウ素化合物としては、例えば、オルトホウ酸、酸化ホウ素、三臭化ホウ素、テトラフルオロホウ酸、ホウ酸アンモニウム、ホウ酸マグネシウムなどが挙げられる。前記酸化ホウ素としては、例えば、二酸化二ホウ素、三酸化二ホウ素、三酸化四ホウ素、五酸化四ホウ素などが挙げられる。
前記有機ホウ素化合物としては、ホウ素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記ホウ素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいスルホン酸基、置換基を有していてもよいチオフェン基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アルコキシ基には、２つ以上の酸素原子を有し、前記２つ以上の酸素原子のうちの２つの酸素原子が、ホウ素と結合し、かつホウ素と一緒になって環構造を形成する有機基も含まれる。また、前記アルコキシ基に含まれるアルキル基が有機シリル基に置換されたアルコキシ基も含む。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。
前記有機ホウ素化合物としては、例えば、（Ｒ）−５，５−ジフェニル−２−メチル−３，４−プロパノ−１，３，２−オキサザボロリジン、ホウ酸トリイソプロピル、２−イソプロポキシ−４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン、ビス（ヘキシレングリコラト）ジボロン、４−（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）−１Ｈ−ピラゾール、（４，４，５，５−テトラメチル−１，３，２−ジオキサボロラン−２−イル）ベンゼン、ｔｅｒｔ−ブチル−Ｎ−〔４−（４，４，５，５−テトラメチル−１，２，３−ジオキサボロラン−２−イル）フェニル〕カルバメート、フェニルボロン酸、３−アセチルフェニルボロン酸、三フッ化ホウ素酢酸錯体、三フッ化ホウ素スルホラン錯体、２−チオフェンボロン酸、トリス（トリメチルシリル）ボラートなどが挙げられる。
前記第一のゲート絶縁層形成用塗布液における前記ホウ素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−溶媒−−−
前記溶媒としては、前記各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ−ジメチルホルムアミド、炭酸プロピレン、２−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４−ブチロラクトン、２−メトキシエタノール、水などが挙げられる。
前記第一のゲート絶縁層形成用塗布液における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
前記第一のゲート絶縁層形成用塗布液における前記ケイ素含有化合物と、前記アルカリ土類金属含有化合物との組成比（前記ケイ素含有化合物：前記アルカリ土類金属含有化合物）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第一のゲート絶縁層形成用塗布液において、前記Ｓｉと、前記アルカリ土類金属との組成比（前記Ｓｉ：前記アルカリ土類金属）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：１０．０ｍｏｌ％〜５０．０ｍｏｌ％が好ましい。
前記第一のゲート絶縁層形成用塗布液における前記ケイ素含有化合物と、前記アルカリ土類金属含有化合物と、前記アルミニウム含有化合物及び前記ホウ素含有化合物の少なくともいずれかとの組成比（前記ケイ素含有化合物：前記アルカリ土類金属含有化合物：前記アルミニウム含有化合物及び前記ホウ素含有化合物の少なくともいずれか）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第一のゲート絶縁層形成用塗布液において、前記Ｓｉと、前記アルカリ土類金属と、前記Ａｌ及び前記Ｂの少なくともいずれかとの組成比（前記Ｓｉ：前記アルカリ土類金属：前記Ａｌ及び前記Ｂの少なくともいずれか）としては、酸化物（ＳｉＯ２、ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ａｌ２Ｏ３、Ｂ２Ｏ３）換算で、５０．０ｍｏｌ％〜９０．０ｍｏｌ％：５．０ｍｏｌ％〜２０．０ｍｏｌ％：５．０ｍｏｌ％〜３０．０ｍｏｌ％が好ましい。
−−第二のゲート絶縁層形成用塗布液−−
前記第二のゲート絶縁層形成用塗布液は、アルカリ土類金属含有化合物（第Ａ元素含有化合物）と、第Ｂ元素含有化合物と、溶媒とを少なくとも含有し、好ましくは、第Ｃ元素含有化合物の少なくともいずれかを含有し、更に必要に応じて、その他成分を含有する。
−−−アルカリ土類金属含有化合物（第Ａ元素含有化合物）−−−
前記アルカリ土類金属含有化合物としては、例えば、無機アルカリ土類金属化合物、有機アルカリ土類金属化合物などが挙げられる。前記アルカリ土類金属含有化合物におけるアルカリ土類金属としては、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）が挙げられる。
前記無機アルカリ土類金属化合物としては、例えば、アルカリ土類金属硝酸塩、アルカリ土類金属硫酸塩、アルカリ土類金属塩化物、アルカリ土類金属フッ化物、アルカリ土類金属臭化物、アルカリ土類金属よう化物などが挙げられる。
前記アルカリ土類金属硝酸塩としては、例えば、硝酸マグネシウム、硝酸カルシウム、硝酸ストロンチウム、硝酸バリウムなどが挙げられる。
前記アルカリ土類金属硫酸塩としては、例えば、硫酸マグネシウム、硫酸カルシウム、硫酸ストロンチウム、硫酸バリウムなどが挙げられる。
前記アルカリ土類金属塩化物としては、例えば、塩化マグネシウム、塩化カルシウム、塩化ストロンチウム、塩化バリウムなどが挙げられる。
前記アルカリ土類金属フッ化物としては、例えば、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウムなどが挙げられる。
前記アルカリ土類金属臭化物としては、例えば、臭化マグネシウム、臭化カルシウム、臭化ストロンチウム、臭化バリウムなどが挙げられる。
前記アルカリ土類金属よう化物としては、例えば、よう化マグネシウム、よう化カルシウム、よう化ストロンチウム、よう化バリウムなどが挙げられる。
前記有機アルカリ土類金属化合物としては、アルカリ土類金属と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記アルカリ土類金属と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいフェニル基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいスルホン酸基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基、安息香酸のように一部がベンゼン環に置換されたアシルオキシ基、乳酸のように一部がヒドロキシ基に置換されたアシルオキシ基、シュウ酸、及びクエン酸のようにカルボニル基を２つ以上有するアシルオキシ基などが挙げられる。
前記有機アルカリ土類金属化合物としては、例えば、マグネシウムメトキシド、マグネシウムエトキシド、ジエチルマグネシウム、酢酸マグネシウム、ギ酸マグネシウム、アセチルアセトンマグネシウム、２−エチルヘキサン酸マグネシウム、乳酸マグネシウム、ナフテン酸マグネシウム、クエン酸マグネシウム、サリチル酸マグネシウム、安息香酸マグネシウム、シュウ酸マグネシウム、トリフルオロメタンスルホン酸マグネシウム、カルシウムメトキシド、カルシウムエトキシド、酢酸カルシウム、ギ酸カルシウム、アセチルアセトンカルシウム、カルシウムジピバロイルメタナート、２−エチルヘキサン酸カルシウム、乳酸カルシウム、ナフテン酸カルシウム、クエン酸カルシウム、サリチル酸カルシウム、ネオデカン酸カルシウム、安息香酸カルシウム、シュウ酸カルシウム、ストロンチウムイソプロポキシド、酢酸ストロンチウム、ギ酸ストロンチウム、アセチルアセトンストロンチウム、２−エチルヘキサン酸ストロンチウム、乳酸ストロンチウム、ナフテン酸ストロンチウム、サリチル酸ストロンチウム、シュウ酸ストロンチウム、バリウムエトキシド、バリウムイソプロポキシド、酢酸バリウム、ギ酸バリウム、アセチルアセトンバリウム、２−エチルヘキサン酸バリウム、乳酸バリウム、ナフテン酸バリウム、ネオデカン酸バリウム、シュウ酸バリウム、安息香酸バリウム、トリフルオロメタンスルホン酸バリウム、ビス（アセチルアセトナート）ベリリウムなどが挙げられる。
前記第二のゲート絶縁層形成用塗布液における前記アルカリ土類金属含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−第Ｂ元素含有化合物−−−
前記第Ｂ元素含有化合物における希土類元素としては、Ｇａ（ガリウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジム）、Ｐｍ（プロメチウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）、Ｌｕ（ルテチウム）が挙げられる。
前記第Ｂ元素含有化合物としては、例えば、無機第Ｂ元素化合物、有機第Ｂ元素化合物などが挙げられる。
前記無機第Ｂ元素化合物としては、例えば、第Ｂ元素の硝酸塩、第Ｂ元素の硫酸塩、第Ｂ元素のフッ化物、第Ｂ元素の塩化物、第Ｂ元素の臭化物、第Ｂ元素のヨウ化物などが挙げられる。
前記第Ｂ元素の硝酸塩としては、例えば、硝酸ガリウム、硝酸スカンジウム、硝酸イットリウム、硝酸ランタン、硝酸セリウム、硝酸プラセオジム、硝酸ネオジム、硝酸サマリウム、硝酸ユウロピウム、硝酸ガドリニウム、硝酸テルビウム、硝酸ジスプロシウム、硝酸ホルミウム、硝酸エルビウム、硝酸ツリウム、硝酸イッテルビウム、硝酸ルテチウムなどが挙げられる。
前記第Ｂ元素の硫酸塩としては、例えば、硫酸ガリウム、硫酸スカンジウム、硫酸イットリウム、硫酸ランタン、硫酸セリウム、硫酸プラセオジム、硫酸ネオジム、硫酸サマリウム、硫酸ユウロピウム、硫酸ガドリニウム、硫酸テルビウム、硫酸ジスプロシウム、硫酸ホルミウム、硫酸エルビウム、硫酸ツリウム、硫酸イッテルビウム、硫酸ルテチウムなどが挙げられる。
前記第Ｂ元素のフッ化物としては、例えば、フッ化ガリウム、フッ化スカンジウム、フッ化イットリウム、フッ化ランタン、フッ化セリウム、フッ化プラセオジム、フッ化ネオジム、フッ化サマリウム、フッ化ユウロピウム、フッ化ガドリニウム、フッ化テルビウム、フッ化ジスプロシウム、フッ化ホルミウム、フッ化エルビウム、フッ化ツリウム、フッ化イッテルビウム、フッ化ルテチウムなどが挙げられる。
前記第Ｂ元素の塩化物としては、例えば、塩化ガリウム、塩化スカンジウム、塩化イットリウム、塩化ランタン、塩化セリウム、塩化プラセオジム、塩化ネオジム、塩化サマリウム、塩化ユウロピウム、塩化ガドリニウム、塩化テルビウム、塩化ジスプロシウム、塩化ホルミウム、塩化エルビウム、塩化ツリウム、塩化イッテルビウム、塩化ルテチウムなどが挙げられる。
前記第Ｂ元素の臭化物としては、例えば、臭化ガリウム、臭化スカンジウム、臭化イットリウム、臭化ランタン、臭化セリウム、臭化プラセオジム、臭化ネオジム、臭化サマリウム、臭化ユウロピウム、臭化ガドリニウム、臭化テルビウム、臭化ジスプロシウム、臭化ホルミウム、臭化エルビウム、臭化ツリウム、臭化イッテルビウム、臭化ルテチウムなどが挙げられる。
前記第Ｂ元素ヨウ化物としては、例えば、ヨウ化ガリウム、ヨウ化スカンジウム、ヨウ化イットリウム、ヨウ化ランタン、ヨウ化セリウム、ヨウ化プラセオジム、ヨウ化ネオジム、ヨウ化サマリウム、ヨウ化ユウロピウム、ヨウ化ガドリニウム、ヨウ化テルビウム、ヨウ化ジスプロシウム、ヨウ化ホルミウム、ヨウ化エルビウム、ヨウ化ツリウム、ヨウ化イッテルビウム、ヨウ化ルテチウムなどが挙げられる。
前記有機第Ｂ元素化合物としては、第Ｂ元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第Ｂ元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。
前記有機第Ｂ元素化合物としては、例えば、トリス（シクロペンタジエニル）ガリウム、スカンジウムイソプロポキシド、酢酸スカンジウム、トリス（シクロペンタジエニル）スカンジウム、イットリウムイソプロポキシド、２−エチルヘキサン酸イットリウム、トリス（アセチルアセトナート）イットリウム、トリス（シクロペンタジエニル）イットリウム、ランタンイソプロポキシド、２−エチルヘキサン酸ランタン、トリス（アセチルアセトナート）ランタン、トリス（シクロペンタジエニル）ランタン、２−エチルヘキサン酸セリウム、トリス（アセチルアセトナート）セリウム、トリス（シクロペンタジエニル）セリウム、プラセオジムイソプロポキシド、シュウ酸プラセオジム、トリス（アセチルアセトナート）プラセオジム、トリス（シクロペンタジエニル）プラセオジム、ネオジムイソプロポキシド、２−エチルヘキサン酸ネオジム、トリフルオロアセチルアセトナートネオジム、トリス（イソプロピルシクロペンタジエニル）ネオジム、トリス（エチルシクロペンタジエニル）プロメチウム、サマリウムイソプロポキシド、２−エチルヘキサン酸サマリウム、トリス（アセチルアセトナート）サマリウム、トリス（シクロペンタジエニル）サマリウム、２−エチルヘキサン酸ユウロピウム、トリス（アセチルアセトナート）ユウロピウム、トリス（エチルシクロペンタジエニル）ユウロピウム、ガドリニウムイソプロポキシド、２−エチルヘキサン酸ガドリニウム、トリス（アセチルアセトナート）ガドリニウム、トリス（シクロペンタジエニル）ガドリニウム、酢酸テルビウム、トリス（アセチルアセトナート）テルビウム、トリス（シクロペンタジエニル）テルビウム、ジスプロシウムイソプロポキシド、酢酸ジスプロシウム、トリス（アセチルアセトナート）ジスプロシウム、トリス（エチルシクロペンタジエニル）ジスプロシウム、ホルミウムイソプロポキシド、酢酸ホルミウム、トリス（シクロペンタジエニル）ホルミウム、エルビウムイソプロポキシド、酢酸エルビウム、トリス（アセチルアセトナート）エルビウム、トリス（シクロペンタジエニル）エルビウム、酢酸ツリウム、トリス（アセチルアセトナート）ツリウム、トリス（シクロペンタジエニル）ツリウム、イッテルビウムイソプロポキシド、酢酸イッテルビウム、トリス（アセチルアセトナート）イッテルビウム、トリス（シクロペンタジエニル）イッテルビウム、シュウ酸ルテチウム、トリス（エチルシクロペンタジエニル）ルテチウムなどが挙げられる。
前記第二のゲート絶縁層形成用塗布液における前記第Ｂ元素含有化合物の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
−−−第Ｃ元素含有化合物−−−
前記第Ｃ元素としては、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｎｂ（ニオブ）、Ｔａ（タンタル）が挙げられる。
前記第Ｃ元素含有化合物としては、例えば、第Ｃ元素の無機化合物、第Ｃ元素の有機化合物などが挙げられる。
前記第Ｃ元素の無機化合物としては、例えば、第Ｃ元素の硝酸塩、第Ｃ元素の硫酸塩、第Ｃ元素のフッ化物、第Ｃ元素の塩化物、第Ｃ元素の臭化物、第Ｃ元素のヨウ化物などが挙げられる。
前記第Ｃ元素の有機化合物としては、第Ｃ元素と、有機基とを有する化合物であれば、特に制限はなく、目的に応じて適宜選択することができる。前記第Ｃ元素と前記有機基とは、例えば、イオン結合、共有結合、又は配位結合で結合している。
前記有機基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、置換基を有していてもよいアルキル基、置換基を有していてもよいアルコキシ基、置換基を有していてもよいアシルオキシ基、置換基を有していてもよいアセチルアセトナート基、置換基を有していてもよいシクロペンタジエニル基などが挙げられる。前記アルキル基としては、例えば、炭素数１〜６のアルキル基などが挙げられる。前記アルコキシ基としては、例えば、炭素数１〜６のアルコキシ基などが挙げられる。前記アシルオキシ基としては、例えば、炭素数１〜１０のアシルオキシ基などが挙げられる。
−−−溶媒−−−
前記溶媒としては、前記各種化合物を安定に溶解又は分散する溶媒であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、トルエン、キシレン、メシチレン、シメン、ペンチルベンゼン、ドデシルベンゼン、ビシクロヘキシル、シクロヘキシルベンゼン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、テトラリン、デカリン、イソプロパノール、安息香酸エチル、Ｎ，Ｎ−ジメチルホルムアミド、炭酸プロピレン、２−エチルヘキサン酸、ミネラルスピリッツ、ジメチルプロピレンウレア、４−ブチロラクトン、２−メトキシエタノール、水などが挙げられる。
前記第二のゲート絶縁層形成用塗布液における前記溶媒の含有量としては、特に制限はなく、目的に応じて適宜選択することができる。
前記第二のゲート絶縁層形成用塗布液における前記アルカリ土類金属含有化合物（第Ａ元素含有化合物）と、前記第Ｂ元素含有化合物との組成比（前記アルカリ土類金属含有化合物：前記第Ｂ元素含有化合物）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第二のゲート絶縁層形成用塗布液において、前記アルカリ土類金属である第Ａ元素と、前記Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素との組成比（第Ａ元素：第Ｂ元素）としては、酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｇａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｃｅ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｐｍ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３）換算で、１０．０ｍｏｌ％〜６７．０ｍｏｌ％：３３．０ｍｏｌ％〜９０．０ｍｏｌ％が好ましい。
前記第二のゲート絶縁層形成用塗布液における前記アルカリ土類金属含有化合物（第Ａ元素含有化合物）と、前記第Ｂ元素含有化合物と、前記第Ｃ元素の少なくともいずれかとの組成比（前記アルカリ土類金属含有化合物：前記第Ｂ元素含有化合物：前記第Ｃ元素）としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の範囲であることが好ましい。
前記第二のゲート絶縁層形成用塗布液において、前記アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素と、前記Ａｌ、前記Ｔｉ、前記Ｚｒ、前記Ｈｆ、前記Ｎｂ、及び前記Ｔａの少なくともいずれかである第Ｃ元素との組成比（前記第Ａ元素：前記第Ｂ元素：前記第Ｃ元素）としては、酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｇａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｌａ２Ｏ３、Ｃｅ２Ｏ３、Ｐｒ２Ｏ３、Ｎｄ２Ｏ３、Ｐｍ２Ｏ３、Ｓｍ２Ｏ３、Ｅｕ２Ｏ３、Ｇｄ２Ｏ３、Ｔｂ２Ｏ３、Ｄｙ２Ｏ３、Ｈｏ２Ｏ３、Ｅｒ２Ｏ３、Ｔｍ２Ｏ３、Ｙｂ２Ｏ３、Ｌｕ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、Ｔａ２Ｏ５）換算で、５．０ｍｏｌ％〜２２．０ｍｏｌ％：３３．０ｍｏｌ％〜９０．０ｍｏｌ：５．０ｍｏｌ％〜４５．０ｍｏｌ％が好ましい。
−−−第一のゲート絶縁層形成用塗布液を用いた第一のゲート絶縁層の形成方法、及び第二のゲート絶縁層形成用塗布液を用いた第二のゲート絶縁層の形成方法−−−
前記第一のゲート絶縁層形成用塗布液を用いた前記第一のゲート絶縁層の形成方法、及び前記第二のゲート絶縁層形成用塗布液を用いた前記第二のゲート絶縁層の形成方法の一例について説明する。前記第一のゲート絶縁層、及び前記第二のゲート絶縁層の形成方法は、塗布工程と、熱処理工程とを含み、更に必要に応じて、その他の工程を含む。
前記塗布工程としては、被塗物に前記第一のゲート絶縁層層形成用塗布液、又は前記第二のゲート絶縁層形成用塗布液を塗布する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。前記塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶液プロセスによる成膜後、フォトリソグラフィーによってパターンニングする方法、インクジェット、ナノインプリント、グラビア等の印刷法によって、所望の形状を直接成膜する方法などが挙げられる。前記溶液プロセスとしては、例えば、ディップコーティング、スピンコート、ダイコート、ノズルプリンティングなどが挙げられる。
前記熱処理工程としては、前記被塗物に塗布された前記第一のゲート絶縁層形成用塗布液、又は前記第二のゲート絶縁層形成用塗布液を熱処理する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、前記熱処理する際には、前記被塗物に塗布された前記第一のゲート絶縁層形成用塗布液、又は前記第二のゲート絶縁層形成用塗布液は、自然乾燥などにより乾燥していてもよい。前記熱処理により、前記溶媒の乾燥、酸化物（前記第一の酸化物又は前記常誘電体アモルファス酸化物）の生成などが行われる。
前記熱処理工程では、前記溶媒の乾燥（以下、「乾燥処理」と称する。）と、前記第一の酸化物、又は前記常誘電体アモルファス酸化物の生成（以下、「生成処理」と称する。）とを、異なる温度で行うことが好ましい。即ち、前記溶媒の乾燥を行った後に、昇温して前記第一の酸化物、又は前記常誘電体アモルファス酸化物の生成を行うことが好ましい。前記第一の酸化物の生成の際には、例えば、前記ケイ素含有化合物、前記アルカリ土類金属含有化合物、前記アルミニウム含有化合物、及び前記ホウ素含有化合物のすくなくともいずれかの分解が起こる。前記常誘電体アモルファス酸化物の生成の際には、例えば、前記アルカリ土類金属含有化合物、前記希土類元素含有化合物、前記ジルコニウム含有化合物、及び前記ハフニウム含有化合物の少なくともいずれかの分解が起こる。
前記乾燥処理の温度としては、特に制限はなく、含有する溶媒に応じて適宜選択することができ、例えば、８０℃〜１８０℃が挙げられる。前記乾燥においては、低温化のために減圧オーブンなどを使用することが有効である。前記乾燥処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１０分間〜１時間が挙げられる。
前記生成処理の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、１００℃以上５５０℃未満が好ましく、２００℃〜５００℃がより好ましい。前記生成処理の時間としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１時間〜５時間が挙げられる。
なお、前記熱処理工程では、前記乾燥処理及び前記生成処理を連続して実施してもよいし、複数の工程に分割して実施してもよい。
前記熱処理の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記被塗物を加熱する方法などが挙げられる。前記熱処理における雰囲気としては、特に制限はなく、目的に応じて適宜選択することができるが、酸素雰囲気が好ましい。前記酸素雰囲気で熱処理を行うことにより、分解生成物を速やかに系外に排出し、前記第一の酸化物、又は前記常誘電体アモルファス酸化物の生成を促進させることができる。
前記熱処理の際には、波長４００ｎｍ以下の紫外光を前記乾燥処理後の物質に照射することが、前記生成処理の反応を促進する上で有効である。波長４００ｎｍ以下の紫外光を照射することにより、前記乾燥処理後の物質中に含有される有機物などの化学結合を切断し、有機物を分解できるため、効率的に前記第一の酸化物、又は前記常誘電体アモルファス酸化物を形成することができる。前記波長４００ｎｍ以下の紫外光としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エキシマランプを用いた波長２２２ｎｍの紫外光などが挙げられる。また、前記紫外光の照射に代えて、又は併用して、オゾンを付与することも好ましい。前記オゾンを前記乾燥処理後の物質に付与することにより、酸化物の生成が促進される。
前記電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、たとえば、以下のような構造の電界効果型トランジスタなどが挙げられる。
（１）前記基材と、前記基材上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成された前記第二のゲート絶縁層と、前記第二のゲート絶縁層上に形成されたゲート電極とを有する電界効果型トランジスタ。
（２）前記基材と、前記基材上に形成された前記ゲート電極と、前記ゲート電極上に形成された前記第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成された前記第二のゲート絶縁層と、前記第二のゲート絶縁層上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極及び前記ドレイン電極との間に形成された半導体層とを有する電界効果型トランジスタ。
（３）前記基材と、前記基材上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成された前記半導体層と、前記ソース電極、前記ドレイン電極、及び前記半導体層上に形成された前記第二のゲート絶縁層と、前記第二のゲート絶縁層上に形成された前記第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成されたゲート電極とを有する電界効果型トランジスタ。
（４）前記基材と、前記基材上に形成された前記ゲート電極と、前記ゲート電極上に形成された前記第二のゲート絶縁層と、前記第二のゲート絶縁層上に形成された前記第一のゲート絶縁層と、前記第一のゲート絶縁層上に形成された前記ソース電極及び前記ドレイン電極と、前記ソース電極及び前記ドレイン電極との間に形成された半導体層とを有する電界効果型トランジスタ。
前記（１）の構造の電界効果型トランジスタとしては、たとえば、ボトムコンタクト・トップゲート型（図３Ａ）、トップコンタクト・トップゲート型（図３Ｂ）などが挙げられる。
前記（２）の構造の電界効果型トランジスタとしては、たとえば、ボトムコンタクト・ボトムゲート型（図３Ｃ）、トップコンタクト・ボトムゲート型（図３Ｄ）などが挙げられる。
前記（３）の構造の電界効果型トランジスタとしては、たとえば、ボトムコンタクト・トップゲート型（図３Ｅ）、トップコンタクト・トップゲート型（図３Ｆ）などが挙げられる。
前記（４）の構造の電界効果型トランジスタとしては、たとえば、ボトムコンタクト・ボトムゲート型（図３Ｇ）、トップコンタクト・ボトムゲート型（図３Ｈ）などが挙げられる。
ここで、図３Ａ〜図３Ｈにおいて、符号２１は基材、２２はゲート電極、２３ａは第一のゲート絶縁層、２３ｂは第二のゲート絶縁層、２４はソース電極、２５はドレイン電極、２６は半導体層を示す。
前記電界効果型トランジスタは、後述する表示素子に好適に使用できるが、これに限られるものではなく、例えば、ＩＣカード、ＩＤタグなどにも使用することができる。
（表示素子）
本発明の表示素子は、光制御素子と、前記光制御素子を駆動する駆動回路とを少なくとも有し、更に必要に応じて、その他の部材を有する。
＜光制御素子＞
前記光制御素子としては、駆動信号に応じて光出力が制御される素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。
＜駆動回路＞
前記駆動回路としては、本発明の前記電界効果型トランジスタを有し、かつ前記光制御素子を駆動する回路である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記表示素子は、本発明の前記電界効果型トランジスタを有しているため、長寿命化、高速動作が可能となる。
（画像表示装置）
本発明の画像表示装置は、複数の表示素子と、複数の配線と、表示制御装置とを少なくとも有し、更に必要に応じて、その他の部材を有する。
前記画像表示装置は、画像データに応じた画像を表示する装置である。
＜表示素子＞
前記表示素子としては、マトリックス状に配置された本発明の前記表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜配線＞
前記配線は、前記表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための配線である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜表示制御装置＞
前記表示制御装置としては、前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する装置である限り、特に制限はなく、目的に応じて適宜選択することができる。
＜その他の部材＞
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
前記画像表示装置は、本発明の前記表示素子を有しているため、長寿命化、高速動作が可能となる。
前記画像表示装置は、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段にも用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段にも用いることができる。
（システム）
本発明のシステムは、本発明の前記画像表示装置と、画像データ作成装置とを少なくとも有する。
前記画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する装置である。
以下、本発明の表示素子、画像表示装置、及びシステムについて、図を用いて説明する。
まず、本発明のシステムの一例としてのテレビジョン装置について、説明する。
本発明のシステムの一例としてのテレビジョン装置は、例えば、特開２０１０−０７４１４８号公報の段落〔００３８〕〜〔００５８〕及び図１に記載の構成などを採ることができる。
次に、本発明の画像表示装置について説明する。
本発明の画像表示装置としては、例えば、特開２０１０−０７４１４８号公報の段落〔００５９〕〜〔００６０〕、図２、及び図３に記載の構成などを採ることができる。
次に、本発明の表示素子について、図を用いて説明する。
図１は、表示素子がマトリックス上に配置されたディスプレイ３１０を表す図である。
図１に示されるように、ディスプレイ３１０は、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎ−２、Ｘｎ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍ−１）と、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ−１ｉ）とを有する。
よって、走査線とデータ線とによって、表示素子を特定することができる。
図２は、本発明の表示素子の一例を示す概略構成図である。
前記表示素子は、一例として図２に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子３５０と、該有機ＥＬ素子３５０を発光させるためのドライブ回路３２０とを有している。即ち、ディスプレイ３１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。また、ディスプレイ３１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
図２におけるドライブ回路３２０について説明する。
ドライブ回路３２０は、２つの電界効果型トランジスタ１１及び１２と、キャパシタ１３とを有する。
電界効果型トランジスタ１１は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。また、ドレイン電極Ｄは、キャパシタ１３の一方の端子に接続されている。
キャパシタ１３は、電界効果型トランジスタ１１の状態、即ちデータを記憶しておくためのものである。キャパシタ１３の他方の端子は、所定の電流供給線に接続されている。
電界効果型トランジスタ１２は、有機ＥＬ素子３５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ１１のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子３５０の陽極に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ１１が「オン」状態になると、電界効果型トランジスタ１２によって、有機ＥＬ素子３５０は駆動される。
電界効果型トランジスタ１１、１２は、一例として図３Ａに示されるように、基材２１、ゲート電極２２、ゲート絶縁層２３、ソース電極２４、ドレイン電極２５、酸化物半導体層２６を有している。
電界効果型トランジスタ１１、１２は、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。
図４は、有機ＥＬ素子の一例を示す概略構成図である。
図４において、有機ＥＬ素子３５０は、陰極３１２と、陽極３１４と、有機ＥＬ薄膜層３４０とを有する。
陰極３１２の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）−銀（Ａｇ）合金、アルミニウム（Ａｌ）−リチウム（Ｌｉ）合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などが挙げられる。なお、マグネシウム（Ｍｇ）−銀（Ａｇ）合金は、充分厚ければ高反射率電極となり、極薄膜（２０ｎｍ程度未満）では半透明電極となる。図４では陽極側から光を取り出しているが、陰極を透明、又は半透明電極とすることによって陰極側から光を取り出すことができる。
陽極３１４の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、銀（Ａｇ）−ネオジウム（Ｎｄ）合金などが挙げられる。なお、銀合金を用いた場合は、高反射率電極となり、陰極側から光を取り出す場合に好適である。
有機ＥＬ薄膜層３４０は、電子輸送層３４２と、発光層３４４と、正孔輸送層３４６とを有する。電子輸送層３４２は、陰極３１２に接続され、正孔輸送層３４６は、陽極３１４に接続されている。陽極３１４と陰極３１２との間に所定の電圧を印加すると、発光層３４４が発光する。
ここで、電子輸送層３４２と発光層３４４とが１つの層を形成してもよく、また、電子輸送層３４２と陰極３１２との間に電子注入層が設けられてもよく、更に、正孔輸送層３４６と陽極３１４との間に正孔注入層が設けられてもよい。
図４では、前記光制御素子として、基材側から光を取り出すいわゆる「ボトムエミッション」の有機ＥＬ素子の場合について説明したが、前記光制御素子は、基材と反対側から光を取り出す「トップエミッション」の有機ＥＬ素子であってもよい。
図５Ａ〜Ｈに、有機ＥＬ素子３５０と、ドライブ回路３２０とを組み合わせた表示素子の一例を示す。ボトムコンタクト・トップゲート型の電界効果型トランジスタを備える表示素子を図５Ａ、図５Ｅに示す。トップコンタクト・トップゲート型の電界効果型トランジスタを備える表示素子を図５Ｂ、図５Ｆに示す。ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを備える表示素子を図５Ｃ、図５Ｇに示す。トップコンタクト・ボトムゲート型の電界効果型トランジスタを備える表示素子を図５Ｄ、図５Ｈに示す。
表示素子は、基材３１、第Ｉ・第ＩＩのゲート電極３２・３３、第一のゲート絶縁層３４ａ、第二のゲート絶縁層３４ｂ、第Ｉ・第ＩＩのソース電極３５・３６、第Ｉ・第ＩＩのドレイン電極３７・３８、第Ｉ・第ＩＩの酸化物半導体層３９・４０、第Ｉ・第ＩＩの保護層４１・４２、層間絶縁層４３、有機ＥＬ層４４、陰極４５を有している。第Ｉのドレイン電極３７と第ＩＩのゲート電極３３は、第一のゲート絶縁層３４ａ、及び第二のゲート絶縁層３４ｂに形成されたスルーホールを介して接続されている。
図５Ａにおいて、便宜上第ＩＩのゲート電極３３・第ＩＩのドレイン電極３８間にてキャパシタが形成されているように見えるが、実際にはキャパシタ形成箇所は限定されず、適宜必要な容量のキャパシタを必要な箇所に設計することができる。
また、図５Ａの表示素子では、第ＩＩのドレイン電極３８が、有機ＥＬ素子３５０における陽極として機能する。
基材３１、第Ｉ・第ＩＩのゲート電極３２・３３、第一のゲート絶縁層３４ａ、第二のゲート絶縁層３４ｂ、第Ｉ・第ＩＩのソース電極３５・３６、第Ｉ・第ＩＩのドレイン電極３７・３８、第Ｉ・第ＩＩの酸化物半導体層３９・４０については、本発明の前記電界効果型トランジスタの説明に記載の材料、プロセスなどによって形成することができる。
なお、第一のゲート絶縁層３４ａが、本発明の前記電界効果型トランジスタの前記第一のゲート絶縁層に相当し、第二のゲート絶縁層３４ｂが、本発明の前記電界効果型トランジスタの前記第二のゲート絶縁層に相当する。
層間絶縁層４３（平坦化層）の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、有機材料、無機材料、有機無機複合材料などが挙げられる。
前記有機材料としては、例えば、ポリイミド、アクリル樹脂、フッ素系樹脂、非フッ素系樹脂、オレフィン系樹脂、シリコーン樹脂等の樹脂、及びそれらを用いた感光性樹脂などが挙げられる。
前記無機材料としては、例えば、ＡＺエレクトロニックマテリアルズ社製アクアミカなどのＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）材料などが挙げられる。
前記有機無機複合材料としては、例えば、特許文献（特開２００７−１５８１４６号公報）に開示されているシラン化合物からなる有機無機複合化合物などが挙げられる。
前記層間絶縁層は、大気中の水分、酸素、水素に対するバリア性を有していることが好ましい。
前記層間絶縁層の形成プロセスとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート、インクジェットプリンティング、スリットコート、ノズルプリンティング、グラビア印刷、ディップコーティング法などによって、所望の形状を直接成膜する方法、感光性材料であればフォトリソグラフィー法によりパターンニングする方法などが挙げられる。
前記層間絶縁層の形成後に、後工程として、熱処理を行うことで、表示素子を構成する電界効果型トランジスタの特性を安定化させることも有効である。
有機ＥＬ層４４及び陰極４５の作製方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、真空蒸着法、スパッタ法等の真空製膜法、インクジェット、ノズルコート等の溶液プロセスなど挙げられる。
これにより、基材側から発光を取り出すいわゆる「ボトムエミッション」の有機ＥＬ素子である、表示素子を作製することができる。この場合、基材３１、ゲート絶縁層３４、第二のドレイン電極（陽極）３８は透明性が要求される。
更には、図５Ａ〜Ｈでは、ドライブ回路３２０の横に有機ＥＬ素子３５０が配置される構成について説明したが、図６Ａ〜Ｄに示すように、ドライブ回路３２０の上方に有機ＥＬ素子３５０が配置する構成としてもよい。ボトムコンタクト・トップゲート型の電界効果型トランジスタを備える表示素子を図６Ａに示す。トップコンタクト・トップゲート型の電界効果型トランジスタを備える表示素子を図６Ｂに示す。ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを備える表示素子を図６Ｃに示す。トップコンタクト・ボトムゲート型の電界効果型トランジスタを備える表示素子を図６Ｄに示す。これらの場合も、基材側から発光を取り出すいわゆる「ボトムエミッション」となっており、ドライブ回路３２０には透明性が要求される。ソース・ドレイン電極や陽極には、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２などの導電性を有する透明な酸化物を用いることが好ましい。
表示制御装置４００は、一例として図７に示されるように、画像データ処理回路４０２、走査線駆動回路４０４、及びデータ線駆動回路４０６を有している。
画像データ処理回路４０２は、映像出力回路の出力信号に基づいて、ディスプレイ３１０における複数の表示素子３０２の輝度を判断する。
走査線駆動回路４０４は、画像データ処理回路４０２の指示に応じてｎ本の走査線に個別に電圧を印加する。
データ線駆動回路４０６は、画像データ処理回路４０２の指示に応じてｍ本のデータ線に個別に電圧を印加する。
なお、前記実施形態では、有機ＥＬ薄膜層が、電子輸送層と発光層と正孔輸送層とからなる場合について説明したが、これに限定されるものではない。例えば、電子輸送層と発光層が１つの層であってもよい。また、電子輸送層と陰極との間に電子注入層が設けられてもよい。さらに、正孔輸送層と陽極との間に正孔注入層が設けられてもよい。
また、前記実施形態では、基材側から発光を取り出すいわゆる「ボトムエミッション」の場合について説明したが、これに限定されるものではない。例えば、陽極３１４に銀（Ａｇ）−ネオジウム（Ｎｄ）合金などの高反射率電極、陰極３１２にマグネシウム（Ｍｇ）−銀（Ａｇ）合金などの半透明電極或いはＩＴＯ等の透明電極を用いて基材と反対側から光を取り出してもよい。
また、前記実施形態では、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、例えば、光制御素子がエレクトロクロミック素子であってもよい。この場合は、ディスプレイ３１０は、エレクトロクロミックディスプレイとなる。
また、光制御素子が液晶素子であってもよい。この場合は、ディスプレイ３１０は、液晶ディスプレイとなる。そして、一例として図８に示されるように、表示素子３０２’に対する電流供給線は不要である。
この場合は、また、一例として図９に示されるように、ドライブ回路３２０’は、前述した電界効果型トランジスタ（１１、１２）と同様な１つの電界効果型トランジスタ１４とキャパシタ１５で構成することができる。電界効果型トランジスタ１４では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。また、ドレイン電極Ｄが液晶素子３７０の画素電極、及びキャパシタ１５に接続されている。なお、図９における符号１６、３７２は、液晶素子３７０の対向電極（コモン電極）である。
前記実施形態において、光制御素子は、電気泳動素子であってもよい。また、光制御素子は、エレクトロウェッティング素子であってもよい。
また、前記実施形態では、ディスプレイがカラー対応の場合について説明したが、これに限定されるものではない。
なお、本実施形態に係る電界効果型トランジスタは、表示素子以外のもの（例えば、ＩＣカード、ＩＤタグ）にも用いることができる。
本発明の電界効果型トランジスタを用いた表示素子、画像表示装置及びシステムは、高速動作、高寿命化が可能となる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。「％」は、特に明示しない限り「質量％」を表す。
（実施例１）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１６ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．２７ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−１に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、スカンジウム（ＩＩＩ）トリス（２，２，６，６−テトラメチル−３，５−ヘブタンジオナート）水和物（ＳＩＧＭＡ−ＡＬＤＲＩＣＨ ５１７６０７、ＳＩＧＭＡ−ＡＬＤＲＩＣＨ製）０．５５ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１８ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−１に示す組成となる。
次に、図３Ｃのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ソース電極及びドレイン電極の形成−
次に、第二のゲート絶縁層２３ｂ上にソース電極２４及びドレイン電極２５を形成した。具体的には、第二のゲート絶縁層２３ｂ上にＤＣスパッタリングによりＴｉ（チタン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｔｉ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＴｉ膜を除去した。この後、レジストパターンも除去することにより、Ｔｉ膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成され、電界効果型トランジスタが完成した。
（実施例２）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１６ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）１．９２ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−１に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、サマリウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ９３−６２２６、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．２３ｇと、２−エチルヘキサン酸ガドリニウムトルエン溶液（Ｇｄ含量２５％、Ｓｔｒｅｍ ６４−３５００、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製)０．３５ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．１６ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−１に示す組成となる。
次に、図３Ｈのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、第一のゲート絶縁層２３ａ、及び酸化物半導体層上にソース電極２４及びドレイン電極２５を形成した。具体的には、第一のゲート絶縁層２３ａ上にＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。これにより、酸化物半導体２６上にチャネルが形成される配置にソース電極２４とドレイン電極２５が形成され、電界効果型トランジスタが完成した。
（実施例３）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１４ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．８６ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−１に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ユウロピウム（Ｓｔｒｅｍ ９３−６３１１、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．５５ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１７ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−１に示す組成となる。
次に、図３Ａのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材２１）に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成された。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ゲート電極の形成−
次に、第二のゲート絶縁層上にゲート電極２２を形成した。具体的には、第二のゲート絶縁層上に、ＤＣスパッタリングによりＡｕ（金）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｕ膜を除去した。この後、レジストパターンも除去することにより、Ａｕ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例４）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）３．１ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−１に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７％、Ｗａｋｏ １２２−０３３７１、株式会社ワコーケミカル製）２．１４ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．７０ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−１に示す組成となる。
次に、図３Ｆのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材２１）上に酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極２２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例５）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１２ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．１０ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．５５ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−２に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ネオジム２−エチルヘキサン酸溶液（Ｎｄ含量１２％、Ｓｔｒｅｍ ６０−２４００、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）１．０９ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）１．１８ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−２に示す組成となる。
次に、図３Ｄのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、第二のゲート絶縁層２３ｂ、及び酸化物半導体層上にソース電極２４及びドレイン電極２５を形成した。具体的には、第二のゲート絶縁層２３ｂ上にＤＣスパッタリングによりＡｕ（金）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｕ膜を除去した。この後、レジストパターンも除去することにより、Ａｕ膜からなるソース電極２４及びドレイン電極２５を形成した。これにより、酸化物半導体２６上にチャネルが形成される配置にソース電極２４とドレイン電極２５が形成され、電界効果型トランジスタが完成した。
（実施例６）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１５ｍＬと、(４，４，５，５−-テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ ３２５−５９９１２、株式会社ワコーケミカル製）０．０５ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１１ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．１５ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−２に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸イットリウム（Ｓｔｒｅｍ ３９−２４００、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．５２ｇと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１０ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．１６ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−２に示す組成となる。
次に、図３Ｇのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ソース電極及びドレイン電極の形成−
次に、第一のゲート絶縁層２３ａ上にソース電極２４及びドレイン電極２５を形成した。具体的には、第一のゲート絶縁層２３ａ上にＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成され、電界効果型トランジスタが完成した。
（実施例７）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１０ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．１０ｍＬと、(４，４，５，５−-テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ ３２５−５９９１２、株式会社ワコーケミカル製）０．０４ｇと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）１．９ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−２に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ガドリニウムトルエン溶液（Ｇｄ含量２５％、Ｓｔｒｅｍ ６４−３５００、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製)０．６５ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１０ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−２に示す組成となる。
次に、図３Ｂのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材２１）上に酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ゲート電極の形成−
次に、第二のゲート絶縁層上にゲート電極２２を形成した。具体的には、第二のゲート絶縁層上に、ＤＣスパッタリングによりＴｉ（チタン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｔｉ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＴｉ膜を除去した。この後、レジストパターンも除去することにより、Ｔｉ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例８）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１４ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．０７ｍＬと、(４，４，５，５−-テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ ３２５−５９９１２、株式会社ワコーケミカル製）０．０２ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１８ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−２に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、イッテルビウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ７０−２２０２、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．４２ｇと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．４５ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−２に示す組成となる。
次に、図３Ｅのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材２１）に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成された。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極２２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＩＴＯ膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、ＩＴＯ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、ＩＴＯ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例９）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．５２ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−３に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ユウロピウム（Ｓｔｒｅｍ ９３−６３１１、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．６１ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．０５ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０３ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−３に示す組成となる。
次に、図３Ｃのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ソース電極及びドレイン電極の形成−
次に、第二のゲート絶縁層２３ｂ上にソース電極２４及びドレイン電極２５を形成した。具体的には、第二のゲート絶縁層２３ｂ上にＤＣスパッタリングによりＴｉ（チタン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｔｉ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＴｉ膜を除去した。この後、レジストパターンも除去することにより、Ｔｉ膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成され、電界効果型トランジスタが完成した。
（実施例１０）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１５ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．６５ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−３に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、サマリウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ９３−６２２６、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．２４ｇと、ジスプロシウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ６６−２００２、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．２１ｇと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．４８ｍＬと、２−エチルヘキサン酸ハフニウム２−エチルヘキサン酸溶液（Ｇｅｌｅｓｔ ＡＫＨ３３２、Ｇｅｌｅｓｔ製）０．０６ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−３に示す組成となる。
次に、図３Ｈのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、第一のゲート絶縁層２３ａ、及び酸化物半導体層上にソース電極２４及びドレイン電極２５を形成した。具体的には、第一のゲート絶縁層２３ａ上にＤＣスパッタリングによりＩＴＯ膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、ＩＴＯ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、ＩＴＯ膜からなるソース電極２４及びドレイン電極２５を形成した。これにより、酸化物半導体２６上にチャネルが形成される配置にソース電極２４とドレイン電極２５が形成され、電界効果型トランジスタが完成した。
（実施例１１）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１６ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）１．５９ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−３に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７％、Ｗａｋｏ １２２−０３３７１、株式会社ワコーケミカル製）２．０２ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１３ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０１ｍＬと、２−エチルヘキサン酸ハフニウム２−エチルヘキサン酸溶液（Ｇｅｌｅｓｔ ＡＫＨ３３２、Ｇｅｌｅｓｔ製）０．０３ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−３に示す組成となる。
次に、図３Ａのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材２１）に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成された。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ゲート電極の形成−
次に、第二のゲート絶縁層上にゲート電極２２を形成した。具体的には、第二のゲート絶縁層上に、ＤＣスパッタリングによりＳｉ（シリコン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｓｉ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＳｉ膜を除去した。この後、レジストパターンも除去することにより、Ｓｉ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例１２）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１６ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１５ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．５０ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−３に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、スカンジウム（ＩＩＩ）トリス（２，２，６，６−テトラメチル−３，５−ヘブタンジオナート）水和物（ＳＩＧＭＡ−ＡＬＤＲＩＣＨ ５１７６０７、ＳＩＧＭＡ−ＡＬＤＲＩＣＨ製）０．４３ｇと、サマリウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ９３−６２２６、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１２ｇと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．１４ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０６ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−３に示す組成となる。
次に、図３Ｆのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材２１）上に酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極２２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＡｕ（金）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｕ膜を除去した。この後、レジストパターンも除去することにより、Ａｕ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例１３）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１２ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．１１ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．２９ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−４に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、イッテルビウムアセチルアセトナート三水和物（Ｓｔｒｅｍ ７０−２２０２、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．４７ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．０５ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．１８ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０４ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−４に示す組成となる。
次に、図３Ｄのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、第二のゲート絶縁層２３ｂ、及び酸化物半導体層上にソース電極２４及びドレイン電極２５を形成した。具体的には、第二のゲート絶縁層２３ｂ上にＤＣスパッタリングによりＡｕ（金）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｕ膜を除去した。この後、レジストパターンも除去することにより、Ａｕ膜からなるソース電極２４及びドレイン電極２５を形成した。これにより、酸化物半導体２６上にチャネルが形成される配置にソース電極２４とドレイン電極２５が形成され、電界効果型トランジスタが完成した。
（実施例１４）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１１ｍＬと、(４，４，５，５−-テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ ３２５−５９９１２、株式会社ワコーケミカル製）０．１０ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．１４ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．４３ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−４に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、スカンジウム（ＩＩＩ）トリス（２，２，６，６−テトラメチル−３，５−ヘブタンジオナート）水和物（ＳＩＧＭＡ−ＡＬＤＲＩＣＨ ５１７６０７、ＳＩＧＭＡ−ＡＬＤＲＩＣＨ製）０．６３ｇと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．０５ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０２ｍＬと、２−エチルヘキサン酸ハフニウム２−エチルヘキサン酸溶液（Ｇｅｌｅｓｔ ＡＫＨ３３２、Ｇｅｌｅｓｔ製）０．０１ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−４に示す組成となる。
次に、図３Ｇのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材２１）上にゲート電極２２を形成した。具体的には、ガラス基板（基材２１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極２２を形成した。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ソース電極及びドレイン電極の形成−
次に、第一のゲート絶縁層２３ａ上にソース電極２４及びドレイン電極２５を形成した。具体的には、第一のゲート絶縁層２３ａ上にＤＣスパッタリングによりＩＴＯ膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、ＩＴＯ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＩＴＯ膜を除去した。この後、レジストパターンも除去することにより、ＩＴＯ膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成され、電界効果型トランジスタが完成した。
（実施例１５）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１１ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．１０ｍＬと、(４，４，５，５−-テトラメチル−１，３，２−ジオキサボロラン−２−イル)ベンゼン（Ｗａｋｏ ３２５−５９９１２、株式会社ワコーケミカル製）０．０７ｍＬと、２−エチルヘキサン酸カルシウム２−エチルヘキサン酸溶液（Ｃａ含量３％−８％、Ａｌｆａ３６６５７、Ａｌｆａ Ａｅｓａｒ製）０．０９ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．１９ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−４に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ランタントルエン溶液（Ｌａ含量７％、Ｗａｋｏ １２２−０３３７１、株式会社ワコーケミカル製）１．９５ｍＬと、２−エチルヘキサン酸ストロンチウムトルエン溶液（Ｓｒ含量２％、Ｗａｋｏ １９５−０９５６１、株式会社ワコーケミカル製）０．５７ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０９ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−４に示す組成となる。
次に、図３Ｂのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材２１）上に酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記第一のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−ゲート電極の形成−
次に、第二のゲート絶縁層上にゲート電極２２を形成した。具体的には、第二のゲート絶縁層上に、ＤＣスパッタリングによりＡｕ（金）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｕ膜を除去した。この後、レジストパターンも除去することにより、Ａｕ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（実施例１６）
＜電界効果型トランジスタの作製＞
−第一のゲート絶縁層形成用塗布液の作製−
トルエン１ｍＬに、ＨＭＤＳ（１，１，１，３，３，３−ヘキサメチルジシラザン、東京応化工業株式会社製）０．１３ｍＬと、アルミニウムジ（ｓ−ブトキシド）アセト酢酸エステルキレート（Ａｌ含量８．４％、Ａｌｆａ８９３４９、Ａｌｆａ Ａｅｓａｒ製）０．０７ｍＬと、２−エチルヘキサン酸バリウムトルエン溶液（Ｂａ含量８％、Ｗａｋｏ ０２１−０９４７１、株式会社ワコーケミカル製）０．７１ｍＬとを混合し、第一のゲート絶縁層形成用塗布液を得た。前記第一のゲート絶縁層形成用塗布液によって形成される第一の酸化物は、表１−４に示す組成となる。
−第二のゲート絶縁層形成用塗布液の作製−
シクロヘキシルベンゼン１．２ｍＬに、２−エチルヘキサン酸ガドリニウムトルエン溶液（Ｇｄ含量２５％、Ｓｔｒｅｍ ６４−３５００、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製)０．６１ｍＬと、２−エチルヘキサン酸マグネシウムトルエン溶液（Ｍｇ含量３％、Ｓｔｒｅｍ １２−１２６０、Ｓｔｒｅｍ Ｃｈｅｍｉｃａｌｓ製）０．１２ｍＬと、２−エチルヘキサン酸酸化ジルコニウムミネラルスピリット溶液（Ｚｒ含量１２％、Ｗａｋｏ ２６９−０１１１６、株式会社ワコーケミカル製）０．０３ｍＬと、２−エチルヘキサン酸ハフニウム２−エチルヘキサン酸溶液（Ｇｅｌｅｓｔ ＡＫＨ３３２、Ｇｅｌｅｓｔ製）０．０１ｍＬとを混合し、第二のゲート絶縁層形成用塗布液を得た。前記第二のゲート絶縁層形成用塗布液によって形成される常誘電体アモルファス酸化物は、表１−４に示す組成となる。
次に、図３Ｅのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材２１）に、ソース電極２４及びドレイン電極２５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極２４及びドレイン電極２５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極２４及びドレイン電極２５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層２６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層２６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層２６を形成した。これにより、ソース電極２４とドレイン電極２５との間にチャネルが形成されるように酸化物半導体層２６が形成された。
−第二のゲート絶縁層の形成−
次に、前記第二のゲート絶縁層形成用塗布液０．６ｍＬを前記基板、前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第二のゲート絶縁層２３ｂとして、常誘電体アモルファス酸化物膜を形成した。第二のゲート絶縁層の平均膜厚は、約１１０ｎｍであった。
−第一のゲート絶縁層の形成−
次に、前記第一のゲート絶縁層形成用塗布液０．６ｍＬを前記第二のゲート絶縁層上へ滴下し、所定の条件でスピンコートした（５００ｒｐｍで５秒間回転させた後、３，０００ｒｐｍで２０秒間回転させ、５秒間で０ｒｐｍとなるように回転を止めた）。続いて、大気中で１２０℃１時間の乾燥処理後、Ｏ２雰囲気下で４００℃３時間の焼成を行った後、大気雰囲気下で５００℃１時間のアニールを行い、第一のゲート絶縁層２３ａとして、第一の酸化物膜を形成した。第一のゲート絶縁層の平均膜厚は、約２５ｎｍであった。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極２２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＭｏ（モリブデン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｏ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極２２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＭｏ膜を除去した。この後、レジストパターンも除去することにより、Ｍｏ膜からなるゲート電極２２を形成し、電界効果型トランジスタを完成した。
（比較例１）
＜電界効果型トランジスタの作製＞
次に、図１０Ｃのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁層９３上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁層９３上にＤＣスパッタリングによりＴｉ（チタン）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｔｉ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＴｉ膜を除去した。この後、レジストパターンも除去することにより、Ｔｉ膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成され、電界効果型トランジスタが完成した。
（比較例２）
＜電界効果型トランジスタの作製＞
次に、図１０Ｄのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁層９３、及び酸化物半導体層９６上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁層９３、及び酸化物半導体層９６上にＤＣスパッタリングによりＴａ（タンタル）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｔａ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＴａ膜を除去した。この後、レジストパターンも除去することにより、Ｔａ膜からなるソース電極９４及びドレイン電極９５を形成した。これにより、酸化物半導体９６上にチャネルが形成される配置にソース電極９４とドレイン電極９５が形成され、電界効果型トランジスタが完成した。
（比較例３）
次に、図１０Ａのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材９１）に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極９２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＡｇ（銀）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｇ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｇ膜を除去した。この後、レジストパターンも除去することにより、Ａｇ膜からなるゲート電極９２を形成し、電界効果型トランジスタを完成した。
（比較例４）
次に、図１０Ｂのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材９１）上に酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極９２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＣｕ（銅）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｃｕ膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＣｕ膜を除去した。この後、レジストパターンも除去することにより、Ｃｕ膜からなるゲート電極９２を形成し、電界効果型トランジスタを完成した。
（比較例５）
次に、図１０Ａのような、ボトムコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−ソース電極及びドレイン電極の形成−
最初にガラス基板（基材９１）に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成された。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極９２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成し、電界効果型トランジスタを完成した。
（比較例６）
次に、図１０Ｂのような、トップコンタクト・トップゲート型の電界効果型トランジスタを作製した。
−酸化物半導体層の形成−
最初に、ガラス基板（基材９１）上に酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、前記基板及び、前記酸化物半導体層上に、ソース電極９４及びドレイン電極９５を形成した。具体的には、前記基板及び、前記酸化物半導体層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ゲート電極の形成−
次に、第一のゲート絶縁層上にゲート電極９２を形成した。具体的には、第一のゲート絶縁層上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成し、電界効果型トランジスタを完成した。
（比較例７）
＜電界効果型トランジスタの作製＞
次に、図１０Ｃのような、ボトムコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁層９３上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁層９３上にＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。これにより、ソース電極９４とドレイン電極９５との間にチャネルが形成されるように酸化物半導体層９６が形成され、電界効果型トランジスタが完成した。
（比較例８）
＜電界効果型トランジスタの作製＞
次に、図１０Ｄのような、トップコンタクト・ボトムゲート型の電界効果型トランジスタを作製した。
−ゲート電極の形成−
最初に、ガラス基板（基材９１）上にゲート電極９２を形成した。具体的には、ガラス基板（基材９１）上に、ＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるゲート電極９２のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンが形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるゲート電極９２を形成した。
−ゲート絶縁層の形成−
次に、前記基板、及び前記ゲート電極上に、ゲート絶縁層９３を形成した。具体的には、前記基板、及び前記ゲート電極上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＯ２膜を平均膜厚が約３００ｎｍとなるように成膜した。
−酸化物半導体層の形成−
次に、酸化物半導体層９６を形成した。具体的には、ＤＣスパッタリングにより、Ｍｇ−Ｉｎ系酸化物（Ｉｎ２ＭｇＯ４）膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ｍｇ−Ｉｎ系酸化物膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成される酸化物半導体層９６のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＭｇ−Ｉｎ系酸化物膜を除去した。この後、レジストパターンも除去することにより、酸化物半導体層９６を形成した。
−ソース電極及びドレイン電極の形成−
次に、ゲート絶縁層９３、及び酸化物半導体層９６上にソース電極９４及びドレイン電極９５を形成した。具体的には、ゲート絶縁層９３、及び酸化物半導体層９６上にＤＣスパッタリングによりＡｌ（アルミニウム）合金膜を平均膜厚が約１００ｎｍとなるように成膜した。この後、Ａｌ合金膜上に、フォトレジストを塗布し、プリベーク、露光装置による露光、及び現像により、形成されるソース電極９４及びドレイン電極９５のパターンと同様のレジストパターンを形成した。更に、エッチングにより、レジストパターンの形成されていない領域のＡｌ合金膜を除去した。この後、レジストパターンも除去することにより、Ａｌ合金膜からなるソース電極９４及びドレイン電極９５を形成した。これにより、酸化物半導体９６上にチャネルが形成される配置にソース電極９４とドレイン電極９５が形成され、電界効果型トランジスタが完成した。
＜電界効果型トランジスタのトランジスタ特性評価＞
実施例１〜１６、及び比較例１〜８で作製した電界効果型トランジスタのトランジスタ特性を評価した。実施例１〜１６のトランジスタ特性は、ドレイン電極２５−ソース電極２４間電圧（Ｖｄｓ）＝＋１０Ｖとした場合の、ゲート電極２２−ソース電極２４間電圧（Ｖｇｓ）とドレイン電極２５−ソース電極２４間電流（Ｉｄｓ）との関係（Ｖｇｓ−Ｉｄｓ）を測定した。比較例１〜８のトランジスタ特性は、ドレイン電極９５−ソース電極９４間電圧（Ｖｄｓ）＝＋１０Ｖとした場合の、ゲート電極９２−ソース電極９４間電圧（Ｖｇｓ）とドレイン電極９５−ソース電極９４間電流（Ｉｄｓ）との関係（Ｖｇｓ−Ｉｄｓ）を測定した。
また、トランジスタ特性（Ｖｇｓ−Ｉｄｓ）の評価結果より、飽和領域における電界効果移動度を算出した。また、トランジスタのオン状態（例えばＶｇｓ＝＋１０Ｖ）とオフ状態（例えばＶｇｓ＝−１０Ｖ）のＩｄｓの比（ｏｎ／ｏｆｆ比、オン／オフ比）を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの鋭さの指標として、Ｓ値を算出した。また、Ｖｇｓ印加に対するＩｄｓの立ち上がりの電圧値として、閾値電圧（Ｖｔｈ）を算出した。
実施例１〜１６、及び比較例１〜８で作製した電界効果型トランジスタのトランジスタ特性から算出した、移動度、ｏｎ／ｏｆｆ比、Ｓ値、及びＶｔｈを表２に示す。以下では、トランジスタ特性の結果において、移動度が高く、ｏｎ／ｏｆｆ比が高く、Ｓ値が低く、Ｖｔｈが０Ｖ付近であることを優れたトランジスタ特性と表現する。具体的には、移動度が５ｃｍ２／Ｖｓ以上、ｏｎ／ｏｆｆ比が１．０×１０８以上、Ｓ値が０．７以下、Ｖｔｈが±５Ｖの範囲内であることを優れたトランジスタ特性と表現する。
表２より、実施例１〜１６で作製した電界効果型トランジスタは、移動度が高く、ｏｎ／ｏｆｆ比が高く、Ｓ値が低く、Ｖｔｈが０Ｖ付近であり、優れたトランジスタ特性を示すことがわかる。
一方、表２より、比較例１〜４で作製した電界効果型トランジスタは、トランジスタ作製時のエッチング工程により、ゲート絶縁層がダメージを受け、トランジスタ特性を計測することができなかった。また、表２より、比較例５〜８で作製した電界効果型トランジスタは、移動度が低く、ｏｎ／ｏｆｆ比が低く、Ｓ値が高く、実施例１〜１６よりもトランジスタ特性が悪いといえる。
＜電界効果型トランジスタの信頼性評価＞
実施例１〜１６、及び比較例５〜８で作製した電界効果型トランジスタに対し、大気中（温度５０℃、相対湿度５０％）でＢＴＳ（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験を１００時間実施した。
ストレス条件は以下の４条件とした。
（１）Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖ
（２）Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝＋１０Ｖ
（３）Ｖｇｓ＝−１０Ｖ、及びＶｄｓ＝０Ｖ
（４）Ｖｇｓ＝−１０Ｖ、及びＶｄｓ＝＋１０Ｖ
また、ＢＴＳ試験が一定時間経過するごとに、Ｖｄｓ＝＋１０Ｖとした場合の、ＶｇｓとＩｄｓとの関係（Ｖｇｓ−Ｉｄｓ）を測定した。
実施例１３で作製した電界効果型トランジスタにおいて、ストレス条件をＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶとしたＢＴＳ試験のＶｇｓ−Ｉｄｓの結果を図１１に示した。また、実施例１３で作製した電界効果型トランジスタのストレス条件Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖにおける、ストレス時間に対する閾値電圧の変化量（ΔＶｔｈ）を図１２に示した。
実施例１５で作製した電界効果型トランジスタにおいて、ストレス条件をＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶとしたＢＴＳ試験のＶｇｓ−Ｉｄｓの結果を図１３に示した。また、実施例１５で作製した電界効果型トランジスタのストレス条件Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖにおける、ストレス時間に対する閾値電圧の変化量（ΔＶｔｈ）を図１４に示した。
実施例１６で作製した電界効果型トランジスタにおいて、ストレス条件をＶｇｓ＝＋１０Ｖ、及びＶｄｓ＝０ＶとしたＢＴＳ試験のＶｇｓ−Ｉｄｓの結果を図１５に示した。また、実施例１６で作製した電界効果型トランジスタのストレス条件Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖにおける、ストレス時間に対する閾値電圧の変化量（ΔＶｔｈ）を図１６に示した。
比較例５で作製した電界効果型トランジスタのストレス条件Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖにおける、ストレス時間に対する閾値電圧の変化量（ΔＶｔｈ）を図１７に示した。
比較例７で作製した電界効果型トランジスタのストレス条件Ｖｇｓ＝＋１０Ｖ、及びＶｄｓ＝０Ｖにおける、ストレス時間に対する閾値電圧の変化量（ΔＶｔｈ）を図１８に示した。
ここで、図１１、１３、及び１５のグラフの縦軸、並びに図１２、１４、１６、１７、及び１８のグラフの横軸及び縦軸における、「ｅ」は、１０のべき乗を表す。例えば、「１ｅ−３」は、「１．０×１０−３」及び「０．００１」を表し、「１ｅ＋０５」は「１．０×１０＋５」及び「１００，０００」を表す。
また、実施例１〜１６、及び比較例５〜８で作製した電界効果型トランジスタのＢＴＳ試験における、ストレス時間１００時間でのΔＶｔｈの値を表３に示した。ここで、ΔＶｔｈとは、ストレス時間０時間から、あるストレス時間までのＶｔｈの変化量を示す。
図１１、図１２、及び表３より、実施例１３で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示すことがわかる。同様に、表３より、実施例１、５、及び９で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示した。
図１３、図１４、及び表３より、実施例１５で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示すことがわかる。同様に、表３より、実施例３、７、及び１１で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示した。
図１５、図１６、及び表３より、実施例１６で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示すことがわかる。同様に、表３より、実施例４、８、及び１２で作製した電界効果型トランジスタは、ΔＶｔｈシフトが小さく、ＢＴＳ試験に対して優れた信頼性を示した。
一方、図１７及び表３より、比較例５で作製した電界効果型トランジスタは、ΔＶｔｈシフトが大きく、ＢＴＳ試験に対する信頼性が不十分であった。同様に、表３より、比較例６で作製した電界効果型トランジスタは、ΔＶｔｈシフトが大きく、ＢＴＳ試験に対する信頼性が不十分であった。
一方、図１８及び表３より、比較例７で作製した電界効果型トランジスタは、ΔＶｔｈシフトが大きく、ＢＴＳ試験に対する信頼性が不十分であった。同様に、表３より、比較例８で作製した電界効果型トランジスタは、ΔＶｔｈシフトが大きく、ＢＴＳ試験に対する信頼性が不十分であった。
本発明の態様は、例えば、以下のとおりである。
＜１＞ ゲート電圧を印加するためのゲート電極と、
電流を取り出すためのソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極に隣接して設けられた半導体層と、
前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
を備える電界効果型トランジスタであって、
前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して配置され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することを特徴とする電界効果型トランジスタである。
＜２＞ 前記第一の酸化物が、Ａｌ及びＢの少なくともいずれかを含有する前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記常誘電体アモルファス酸化物が、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくともいずれかを含有する前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞ 前記電界効果型トランジスタがトップゲート型である、前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜５＞ 前記電界効果型トランジスタがボトムゲート型である、前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜６＞ 前記第一のゲート絶縁層が前記半導体層と接する前記＜１＞から＜５＞のいずれかに記載の電界効果型トランジスタである。
＜７＞ 前記第二のゲート絶縁層が前記半導体層と接する前記＜１＞から＜５＞のいずれかに記載の電界効果型トランジスタである。
＜８＞ 前記半導体層が、酸化物半導体である前記＜１＞から＜７＞のいずれかに記載の電界効果型トランジスタである。
＜９＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜８＞のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子である。
＜１０＞ 前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜９＞に記載の表示素子である。
＜１１＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜９＞から＜１０＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置である。
＜１２＞ 前記＜１１＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステムである。
前記＜１＞から＜８＞のいずれかに記載の電界効果型トランジスタ、前記＜９＞から＜１０＞のいずれかに記載の表示素子、前記＜１１＞に記載の画像表示装置、前記＜１２＞に記載のシステムによれば、従来における前記諸問題を解決し、前記本発明の目的を達成することができる。
１１ 電界効果型トランジスタ
１２ 電界効果型トランジスタ
１３ キャパシタ
１４ 電界効果型トランジスタ
１５ キャパシタ
１６ 対向電極
２１ 基材
２２ ゲート電極
２３ａ 第一のゲート絶縁層
２３ｂ 第二のゲート絶縁層
２４ ソース電極
２５ ドレイン電極
２６ 酸化物半導体層
３１ 基材
３２ 第Ｉのゲート電極
３３ 第ＩＩのゲート電極
３４ａ 第一のゲート絶縁層
３４ｂ 第二のゲート絶縁層
３５ 第Ｉのソース電極
３６ 第ＩＩのソース電極
３７ 第Ｉのドレイン電極
３８ 第ＩＩのドレイン電極
３９ 第Ｉの酸化物半導体層
４０ 第ＩＩの酸化物半導体層
４１ 保護層
４３ 層間絶縁層
４４ 有機ＥＬ層
４５ 陰極
９１ 基材
９２ ゲート電極
９３ ゲート絶縁層
９４ ソース電極
９５ ドレイン電極
９６ 酸化物半導体層
３０２、３０２’ 表示素子
３１０ ディスプレイ
３１２ 陰極
３１４ 陽極
３２０、３２０’ ドライブ回路（駆動回路）
３４０ 有機ＥＬ薄膜層
３４２ 電子輸送層
３４４ 発光層
３４６ 正孔輸送層
３５０ 有機ＥＬ素子
３７０ 液晶素子
３７２ 対向電極
４００ 表示制御装置
４０２ 画像データ処理回路
４０４ 走査線駆動回路
４０６ データ線駆動回路
特開２０１１−２１６６９４号公報 特開２０１４−０４１９５８号公報
Ｋ．Ｎｏｍｕｒａ，他５名、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、ＶＯＬ４３２、２５、ＮＯＶＥＭＢＥＲ、２００４、ｐ．４８８−４９２

Claims (12)

  1. ゲート電圧を印加するためのゲート電極と、
    電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極及び前記ドレイン電極に隣接して設けられた半導体層と、
    前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
    を備える電界効果型トランジスタであって、
    前記ゲート絶縁層が、Ｓｉと、アルカリ土類金属とを含有する第一の酸化物を含有する第一のゲート絶縁層、及び前記第一のゲート絶縁層に接して配置され、アルカリ土類金属である第Ａ元素と、Ｇａ、Ｓｃ、Ｙ、及びランタノイドの少なくともいずれかである第Ｂ元素とを含有する常誘電体アモルファス酸化物を含有する第二のゲート絶縁層を有することを特徴とする電界効果型トランジスタ。
  2. 前記第一の酸化物が、Ａｌ及びＢの少なくともいずれかを含有する請求項１に記載の電界効果型トランジスタ。
  3. 前記常誘電体アモルファス酸化物が、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｎｂ、及びＴａの少なくともいずれかを含有する請求項１から２のいずれかに記載の電界効果型トランジスタ。
  4. 前記電界効果型トランジスタがトップゲート型である、請求項１から３のいずれかに記載の電界効果型トランジスタ。
  5. 前記電界効果型トランジスタがボトムゲート型である、請求項１から３のいずれかに記載の電界効果型トランジスタ。
  6. 前記第一のゲート絶縁層が前記半導体層と接する請求項１から５のいずれかに記載の電界効果型トランジスタ。
  7. 前記第二のゲート絶縁層が前記半導体層と接する請求項１から５のいずれかに記載の電界効果型トランジスタ。
  8. 前記半導体層が、酸化物半導体である請求項１から７のいずれかに記載の電界効果型トランジスタ。
  9. 駆動信号に応じて光出力が制御される光制御素子と、
    請求項１から８のいずれかに記載の電界効果型トランジスタを有し、かつ前記光制御素子を駆動する駆動回路と、を有することを特徴とする表示素子。
  10. 前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項９に記載の表示素子。
  11. 画像データに応じた画像を表示する画像表示装置であって、
    マトリックス状に配置された複数の請求項９から１０のいずれかに記載の表示素子と、
    前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
    前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置とを有することを特徴とする画像表示装置。
  12. 請求項１１に記載の画像表示装置と、
    表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置とを有することを特徴とするシステム。
JP2015239662A 2015-12-08 2015-12-08 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム Active JP6607013B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015239662A JP6607013B2 (ja) 2015-12-08 2015-12-08 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US15/371,500 US10235930B2 (en) 2015-12-08 2016-12-07 Field-effect transistor including first and second gate insulating layers, display element, image display device and system including field-effect transistor
US16/257,253 US10699632B2 (en) 2015-12-08 2019-01-25 Field-effect transistor having dual gate oxide insulating layers, display element, image display device, and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015239662A JP6607013B2 (ja) 2015-12-08 2015-12-08 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Publications (2)

Publication Number Publication Date
JP2017107949A true JP2017107949A (ja) 2017-06-15
JP6607013B2 JP6607013B2 (ja) 2019-11-20

Family

ID=58799222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015239662A Active JP6607013B2 (ja) 2015-12-08 2015-12-08 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Country Status (2)

Country Link
US (2) US10235930B2 (ja)
JP (1) JP6607013B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128027A (ko) * 2018-05-04 2019-11-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2020017553A (ja) * 2018-07-23 2020-01-30 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
KR102363115B1 (ko) 2017-03-17 2022-02-15 가부시키가이샤 리코 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP7251223B2 (ja) * 2018-03-19 2023-04-04 株式会社リコー 酸化物絶縁体膜形成用塗布液
TWI702186B (zh) 2018-03-19 2020-08-21 日商理光股份有限公司 形成氧化物用的塗佈液、製造氧化物薄膜的方法及製造場效電晶體的方法
TWI714979B (zh) 2018-03-19 2021-01-01 日商理光股份有限公司 無機電致發光元件、顯示元件、影像顯示裝置及系統
KR20200011025A (ko) 2018-07-23 2020-01-31 가부시키가이샤 리코 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
US11342447B2 (en) * 2018-11-30 2022-05-24 Ricoh Company, Ltd. Sputtering target for insulating oxide film, method for forming insulating oxide film, and method for producing field-effect transistor
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치
CN110518037B (zh) * 2019-08-26 2022-10-14 武汉天马微电子有限公司 一种显示面板及显示装置
CN110854131A (zh) * 2019-10-25 2020-02-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN111129083A (zh) * 2019-12-11 2020-05-08 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2015079950A (ja) * 2013-09-12 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015216367A (ja) * 2014-04-25 2015-12-03 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101516050B1 (ko) 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010122274A1 (en) * 2009-04-24 2010-10-28 Panasonic Corporation Oxide semiconductor
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP5496745B2 (ja) 2010-03-31 2014-05-21 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
CN102870245B (zh) * 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5929132B2 (ja) 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
KR102029286B1 (ko) * 2012-03-09 2019-10-07 버슘머트리얼즈 유에스, 엘엘씨 디스플레이 디바이스를 위한 배리어 물질
JP6051960B2 (ja) 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6033594B2 (ja) 2012-07-18 2016-11-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6048794B2 (ja) 2012-07-31 2016-12-21 株式会社リコー ノズルプレート、ノズルプレートの製造方法、インクジェットヘッド及びインクジェット印刷装置
JP5991668B2 (ja) 2012-08-23 2016-09-14 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
US9741864B2 (en) * 2013-05-09 2017-08-22 National Institute For Materials Science Thin-film transistor and method for manufacturing same
US9472507B2 (en) * 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
JP6421446B2 (ja) 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9397153B2 (en) * 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN103745978B (zh) * 2014-01-03 2016-08-17 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
KR102235443B1 (ko) * 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6582655B2 (ja) 2015-07-14 2019-10-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10269293B2 (en) 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
US10600916B2 (en) 2015-12-08 2020-03-24 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011151370A (ja) * 2009-12-25 2011-08-04 Ricoh Co Ltd 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2015079950A (ja) * 2013-09-12 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015216367A (ja) * 2014-04-25 2015-12-03 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190128027A (ko) * 2018-05-04 2019-11-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR102550633B1 (ko) * 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP2020017553A (ja) * 2018-07-23 2020-01-30 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7305933B2 (ja) 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Also Published As

Publication number Publication date
US10699632B2 (en) 2020-06-30
US20190172390A1 (en) 2019-06-06
US20170162172A1 (en) 2017-06-08
JP6607013B2 (ja) 2019-11-20
US10235930B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6607013B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6394171B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN107204291B (zh) 场效应晶体管、存储元件、显示元件和装置及***的制法
JP6015389B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10403234B2 (en) Field-effect transistor, display element, image display device, and system
JP6582655B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TWI783191B (zh) 製造場效電晶體的方法、製造揮發性半導體記憶元件的方法、製造非揮發性半導體記憶元件的方法、製造顯示元件的方法、製造影像顯示裝置的方法及製造系統的方法
US10269293B2 (en) Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
JP6451875B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019054284A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6794706B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6642657B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6269768B2 (ja) 絶縁膜形成用塗布液
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191007

R151 Written notification of patent or utility model registration

Ref document number: 6607013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151