JP2010103451A - 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 - Google Patents

薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 Download PDF

Info

Publication number
JP2010103451A
JP2010103451A JP2008289980A JP2008289980A JP2010103451A JP 2010103451 A JP2010103451 A JP 2010103451A JP 2008289980 A JP2008289980 A JP 2008289980A JP 2008289980 A JP2008289980 A JP 2008289980A JP 2010103451 A JP2010103451 A JP 2010103451A
Authority
JP
Japan
Prior art keywords
thin film
field effect
effect transistor
amorphous oxide
film field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008289980A
Other languages
English (en)
Inventor
Atsushi Matsunaga
淳 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2008289980A priority Critical patent/JP2010103451A/ja
Publication of JP2010103451A publication Critical patent/JP2010103451A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】本発明の目的は、移動度が高く、高ON/OFF比を示す薄膜電界効果型トランジスタおよびそれを用いて高階調な電界発光装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物を含有することを特徴とする薄膜電界効果型トランジスタ、およびそれを用いた電界発光装置。
【選択図】なし

Description

本発明は、薄膜電界効果型トランジスタおよびそれを用いた電界発光装置に関する。特に活性層に非晶質酸化物半導体を用いた薄膜電界効果型トランジスタおよびそれを用いた電界発光装置に関する。
近年、液晶やエレクトロルミネッセンス(ElectroLuminescence:EL)技術等の進歩により、平面薄型画像表示装置(Flat Panel Display:FPD)が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子(以後、「有機EL素子」と記載する場合がある)は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力などの効果が期待されている。
これらFPDは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いた薄膜電界効果型トランジスタ(以後の説明で、Thin Film Field Effect Transistor、もしくはTFTと記載する場合がある)のアクティブマトリクス回路により駆動されている。
一方、これらFPDのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能な非晶質酸化物、例えば、In−Ga−Zn−O系非晶質酸化物を半導体薄膜に用いるTFTの開発が活発に行われている(例えば、特許文献1、非特許文献1参照)。特に電子キャリア濃度が1018cm−3未満の非晶質酸化物を活性層として用いることにより良好なノーマリーオフ型のトランジスタ特性が得られることが開示されている(例えば、特許文献1参照)。
非晶質酸化物半導体を用いたTFTは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム(フレキシブル)TFTの活性層の材料として最近注目を浴びている。特に、東工大・細野らにより、a−IGZOを用いたTFTは、PEN基板上でも電界効果移動度が約10cm/Vsとガラス上のa−Si系TFTよりも高移動度が報告されて、特にフイルムTFTとして注目されるようになった(例えば、非特許文献2参照)。
しかし、このa−IGZOを用いたTFTを例えば表示装置の駆動回路として用いる場合、1cm/Vs〜10cm/Vsという移動度では、まだ不十分であり、また、OFF電流が高く、ON/OFF比が低いという問題がある。有機EL素子でアクティブマトリックス駆動回路により高階調画像を得るためには、高いON/OFF比のTFTが必要とされるが、現状ではON/OFF比が不十分なため十分な階調が得られていない。特に有機EL素子を用いた表示装置に用いるためには、TFTのさらなる移動度の向上、ON/OFF比の向上が要求される。
特開2006−186319号公報 Thin Solid Films,vol.486(2005)、38頁−41頁 NATURE、Vol.432(25 November、2004)、488頁−492頁
本発明の目的は、電界効果移動度が高く、高ON/OFF比を示す非晶質酸化物半導体を用いた薄膜電界効果型トランジスタを提供することにある。特に、フレキシブル基板上に作製可能な高性能の薄膜電界効果型トランジスタを提供することにある。
また、その高いON/OFF比を有する薄膜電界効果型トランジスタを用いて高階調画像表示が可能な電界発光装置を提供することにある。
本発明の上記課題は下記の手段によって解決された。
<1> 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴にキャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物を含有することを特徴とする薄膜電界効果型トランジスタ。
<2> 前記非晶質酸化物がInとZnを含む複合酸化物であることを特徴とする<1>に記載の薄膜電界効果型トランジスタ。
<3> 前記非晶質酸化物中に含まれるInとZnの原子数比In/Znが0.1〜4.0であることを特徴とする<2>に記載の薄膜電界効果型トランジスタ。
<4> 前記非晶質酸化物がGaを更に含む複合酸化物であることを特徴とする<2>または<3>に記載の薄膜電界効果型トランジスタ。
<5> 前記非晶質酸化物がInとZnとGaの複合酸化物であることを特徴とする<4>に記載の薄膜電界効果型トランジスタ。
<6> 前記非晶質酸化物の室温でのキャリア濃度が6×1013cm−3以上6×1015cm−3未満であることを特徴とする<1>〜<5>のいずれかに記載の薄膜電界効果型トランジスタ。
<7> 前記活性層が、活性化エネルギーが0.04eV以上0.10eV以下である前記非晶質酸化物からなる第1の領域と、活性化エネルギーが0.04eV未満である第2の非晶質酸化物からなる第2の領域とを少なくとも有し、前記第2の領域は前記ゲート絶縁膜と接し、前記第2の領域と前記ソース電極及びドレイン電極の少なくとも一方との間に前記第1の領域が電気的に接続して配されていることを特徴とする<1>〜<6>のいずれかに記載の薄膜電界効果型トランジスタ。
<8> 前記第2の非晶質酸化物がInとZnとGaの複合酸化物であることを特徴とする<7>に記載の薄膜電界効果型トランジスタ。
<9> 前記第2の非晶質酸化物の室温でのキャリア濃度が6×1015cm−3以上1×1020cm−3未満であることを特徴とする<7>又は<8>に記載の薄膜電界効果型トランジスタ。
<10> 前記基板がフレキシブル基板であることを特徴とする<1>〜<9>のいずれかに記載の薄膜電界効果型トランジスタ。
<11> 一対の電極間に少なくとも1層の発光層を含む薄膜層を有する発光素子と、該発光素子を駆動するための薄膜電界効果型トランジスタを備えた電界発光装置であって、該薄膜電界効果型トランジスタが前記<1>〜<10>のいずれかに記載の薄膜電界効果型トランジスタであることを特徴とする電界発光装置。
非晶質酸化物半導体を用いたTFTは、室温成膜が可能であり、可撓性プラスチックフイルムを基板として作製が可能であるので、フイルム(フレキシブル)TFTの活性層の材料として注目された。特に、In−Ga−Zn−O系酸化物を半導体層(活性層)に用いることにより、電界効果移動度10cm/Vs、ON/OFF比10超の性能を持つPET上に形成されたTFTが報告されている。しかしながら、これを例えば表示装置の駆動回路に用いる場合、移動度、ON/OFF比の観点から駆動回路を動作するには性能がまだ不十分であった。
それは、従来の技術では、OFF電流を低減させる為に、活性層の電子キャリア濃度を1018/cm未満にする必要があった。活性層に用いられる非晶質酸化物半導体は、電子キャリア濃度が下がると電子移動度が下がる傾向があるので、良好なOFF特性と、高移動度を両立するTFTを形成することが困難であったからである。
本発明者らは、TFTの電界効果移動度を高め、かつON/OFF比を改良する手段の探索を鋭意進めた。その結果、少なくとも、ゲート電極、ゲート絶縁膜、非晶質酸化物半導体を含有する活性層、ソース電極及びドレイン電極を順次有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物を含有する構成が有効な手段として見出された。さらに、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV未満である非晶質酸化物を併用して含有させることにより優れた性能が得られることが見出された。その結果、本発明に到達した。
本発明によると、電界効果移動度が高く、高ON/OFF比を示す薄膜電界効果型トランジスタおよびそれを用いて高階調画像表示が可能な電界発光装置を提供することができる。特に、可撓性基板を用いたフイルム(フレキシブル)TFTとして有用な薄膜電界効果型トランジスタおよびそれを用いた電界発光装置を提供することができる。
1.薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。TFT構造として、スタガ構造及び逆スタガ構造のいずれをも形成することができる。活性層に流れる電流は電気伝導度に比例する。電気伝導度は物質のキャリア濃度とキャリア移動度に比例する。活性層がn型半導体である場合にはキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。本発明の薄膜電界効果型トランジスタは電界効果移動度が高く、高ON/OFF比を示すものである。鋭意検討の結果、我々はゲート電極に印加する電圧により活性層にキャリアが誘起される応答性(即ち、ON/OFF比)は、電子キャリア濃度、電子移動度、電気伝導度の絶対値のみでは決定されず、特に電子キャリア濃度が温度により変化する性質、即ち電子キャリア濃度の活性化エネルギーが重要な因子であることを見出した。一般に半導体のキャリア濃度を増加させてキャリア濃度が有効状態密度以上になるとn型半導体ではフェルミ準位が伝導帯下端準位を上回る(p型半導体ではフェルミ準位が価電子帯上端準位を下回る。この場合の準位は電子エネルギー準位を示す)。このような半導体は縮退半導体と呼ばれる。活性層がn型縮退半導体である場合にはキャリアは電子であり、電子キャリア濃度の活性化エネルギーは約0eVである。このn型縮退半導体ではゲート電極に十分な電圧を印加しなくても活性層にキャリアが容易に誘起されるのでOFF電流値が増加して応答性(即ち、ON/OFF比)が著しく悪化し、好ましくない。
電子キャリア濃度の活性化エネルギーが0eVより大きく0.04eV未満である場合には、前記縮退半導体よりは応答性(即ち、ON/OFF比)は良化するものの依然としてOFF電流値が高く好ましくない。電子キャリア濃度の活性化エネルギーが0.10eVより大きい場合には、ゲート電極に十分な電圧を印加しても活性層にキャリアが誘起されにくく、ON電流値が著しく減少するため、応答性(即ち、ON/OFF比)が悪化し、好ましくない。電子キャリア濃度の活性化エネルギーが0.04eV以上0.10eV以下である場合には、ゲート電極に十分な電圧を印加しない状態では活性層にキャリアが誘起されないのでOFF電流低く、ゲート電極に電圧を印加した状態では活性層にキャリアが誘起されるのでON電流が高く、応答性(即ち、ON/OFF比)に優れる。
本発明における前記活性層は、特許文献1に記載されている様な電子キャリア濃度の絶対値を規定することには意味が無く、電子キャリア濃度が温度により変化する性質、即ち電子キャリア濃度の活性化エネルギーを規定することに大きな意味がある。室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV以上0.10eV以下である第1の非晶質酸化物を含有する。活性化エネルギーが0.04eV未満ではOFF電流の増加によりON/OFF比が悪化して本発明の効果が不十分であり、0.10eVを越えると低移動度によりTFT伝達特性が悪化する問題を生じるために好ましくない。
本発明における前記活性層は、更に、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV未満である第2の非晶質酸化物を含有するのが好ましい。本発明に於ける第2の非晶質酸化物の活性化エネルギーが0.04eVを越えると第1の非晶質酸化物と性質差が無くなり、その効果が十分に発揮されない。
本発明における第1の非晶質酸化物と第2の非晶質酸化物は、2層構造にして用いることができる。その場合、活性層が少なくとも活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物からなる第1の層と活性化エネルギーが0.04eV未満である非晶質酸化物からなる第2の層とを有し、前記第2の層はゲート絶縁膜と接し、第前記2の層とソース電極及びドレイン電極の少なくとも一方との間に前記第1の層が電気的に接続して配されていることがより好ましい。
本発明における非晶質酸化物とは、X線回折スペクトルにおいてハローパターンが観測されて特定の回折ピークが観察されない酸化物を指す。
本発明における非晶質酸化物は、Inを含む酸化物が好ましい。より好ましくは、In及びGaを含む複合酸化物、又はIn及びZnを含む複合酸化物である。更に好ましくは、In及びGa及びZnを含む複合酸化物である。
本発明に於ける非晶質酸化物の前記活性化エネルギーは、(a)非晶質酸化物を成膜する際の酸素分圧、(b)非晶質酸化物の金属組成比、(c)非晶質酸化物をスパッタ成膜する際のターゲットと基板の距離及び位置、(d)非晶質酸化物を成膜する際の水分圧、(e)水素原子又は重水素原子によるドーピングの少なくとも1つもしくは複数の組み合わせによって所望の範囲の値に調整することができる。
1)電子キャリア濃度、およびその温度依存性(活性化エネルギー)
本発明における活性層の電子キャリア濃度は電気伝導度より求めることができる。
電気伝導度は、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度n、電荷素量をe、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ=neμ
活性層がn型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に活性層がp型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。
<測定方法>
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求め、その値から電子キャリア濃度を求めることができる。また、測定温度を変えて膜の電気伝導度を求め、そのアレニウス図表を作製し、その温度勾配より電子キャリア濃度の活性化エネルギーを求めることができる。
本文記載の電子キャリア濃度は、25℃での値を示し、活性化エネルギーは25℃〜−196℃の温度範囲での値である。
2)構造
本発明における薄膜電界効果型トランジスタの構造は特に限定されないが、従来知られているスタガ構造および逆スタガ構造のいずれであっても良い。
図1は、逆スタガ構造の一例を示す模式図である。基板1がプラスチックフィルムなどの可撓性基板の場合、基板1の一方の面に絶縁層6を配し、その上にゲート電極2、ゲート絶縁膜3、活性層4を積層して有し、その表面にソース電極5−1とドレイン電極5−2が設置される。
図2は、逆スタガ構造の別の例を示す模式図である。活性層4として電子キャリア濃度の異なる2層の活性層4−1,4−2を積層して有している。
図3は、本発明の薄膜電界効果型トランジスタ(以後、TFTと略記する場合がある)を用いたアクティブマトリクス駆動型有機電界発光装置の等価回路の模式図である。スイッチングTFT84、駆動TFT83および有機EL素子81の主要部の概略回路図である。本発明における電界発光装置の画素回路は、特に図3に示すものに限定されるものではなく、従来公知の画素回路をそのまま応用することができる。
3)ゲート絶縁膜
ゲート絶縁膜としては、SiO、SiN、SiON、Al、Y、Ta、HfO等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
ゲート絶縁膜の膜厚としては10nm〜10μmが好ましい。ゲート絶縁膜はリーク電流を減らすこと、及び電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、TFTの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体の場合は、50nm〜1000nm、高分子絶縁体の場合は、0.5μm〜5μmで用いられることがより好ましい。特に、HfOのような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのTFT駆動が可能であるので、特に好ましい。
4)活性層
本発明に用いられる活性層には、酸化物半導体を用いることが好ましい。特に非晶質酸化物半導体がさらに好ましい。酸化物半導体、特に非晶質酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性樹脂基板に作製が可能である。低温で作製可能な良好な非晶質酸化物半導体としては、特開2006−165529号公報に開示されているような、Inを含む酸化物、InとZnを含む酸化物、In、Ga及びZnを含有する酸化物であり、組成構造としては、InGaO(ZnO)(mは6未満の自然数)のものが好ましいことが知られている。これらは、キャリアが電子のn型半導体である。もちろん、ZnO・Rh、CuGaO、SrCuのようなp型酸化物半導体を活性層に用いても良い。
具体的に本発明に係る非晶質酸化物は、In−Ga−Zn−Oを含み、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される非晶質酸化物半導体が好ましい。特に、InGaZnOがより好ましい。この組成の非晶質酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度は、成膜中の酸素分圧により制御が可能であることが特開2006−165529号公報に開示されている。
もちろん、活性層には酸化物半導体だけではなく、Si、Geなどの無機半導体、GaAs等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等も適応可能である。
<活性層の電子キャリア濃度>
本発明における温度の低下とともにキャリア濃度が減少し、その活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物がIn、Zn及びGaの複合酸化物の場合、活性層の電子キャリア濃度は、好ましくは、1.0×1013cm−3以上1.0×1016cm−3以下であり、より好ましくは、6.0×1013cm−3以上6.0×1015cm−3以下である。
上記の構成の活性層を用いることにより、移動度が10cm/(V・秒)以上の高い移動度のTFTで、ON/OFF比が10以上のトランジスタ特性を実現できる。
<電子キャリア濃度の調整手段>
本発明における活性層の電子キャリア濃度は、上述のように前記活性層が含有する非晶質酸化物によって調整される。本発明に用いられる非晶質酸化物は、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その電子キャリア濃度の活性化エネルギーが0.04eV以上0.10eV以下である。
電子キャリア濃度の調整手段としては、下記の手段を挙げることが出来る。
(1)酸素分圧による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電子キャリア濃度の制御ができることは、特開2006−165529号公報に開示されており、本手法を利用することができる。
(2)組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、InGaZn1−XMgにおいて、Mgの比率が増えていくと、電気伝導度が小さくなることが、特開2006−165529号公報に開示されている。また、(In1−X(ZnO)の酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、電気伝導度が小さくなることが報告されている(「透明導電膜の新展開II」シーエムシー出版、P.34−35)。本発明においては、Inを含む酸化物が好ましく、より好ましくは、In及びGaを含む複合酸化物、又はIn及びZnを含む複合酸化物である。さらに好ましくは、In、Ga及びZnを含む複合酸化物である。本発明においては、非晶質酸化物中に含まれるInとZnの原子数比In/Znは0.1〜4.0が好ましく、0.2〜2.0がより好ましい。
これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
(3)不純物による調整
酸化物半導体に、Mg、Ca、Sr、Ba、Ra、Sc、Y、Lu、Lr、Al等の元素を不純物として添加し、組成を多元化することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開2006−165529号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法によりドープする方法等がある。
(4)スパッタ成膜する際のターゲットと基板の距離及び位置による調整
スパッタ成膜する際のターゲットと基板の位置が直上であり距離が近いほど、スパッタによるダメージが大きく酸素欠陥が生じやすくなり、電気伝導度が大きくなる。逆にターゲットと基板の位置がオフセットであり距離が遠いほど、スパッタによるダメージが小さく酸素欠陥が生じにくくなり、電気伝導度が小さくなる。
(5)非晶質酸化物を成膜する際の水分圧による調整
スパッタ成膜する際の水分圧が高いと、スパッタによるダメージが小さく酸素欠陥が生じにくくなり、電気伝導度が小さくなる。逆に、スパッタ成膜する際の水分圧が低いと、スパッタによるスパッタによるダメージが大きく酸素欠陥が生じやすくなり、電気伝導度が大きくなる。
(6)水素原子又は重水素原子によるドーピングによる調整
スパッタ成膜する際に、水素原子又は重水素原子のドーピングによりキャリア濃度を調整できる。具体的には、アルゴンガス、酸素ガス及び水素ガスの混合雰囲気中にてスパッタ成膜を行う。
(7)酸化物半導体材料による調整
上記(1)〜(6)においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にSnO系酸化物半導体は、In系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。
電子キャリア濃度を調整する手段としては、上記(1)〜(7)の方法を単独に用いても良いし、組み合わせても良い。
例えば、電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV以上0.10eV以下である第1の非晶質酸化物は、好ましくは下記の条件で調製される。
好ましい金属組成比はIn:Ga:Zn=1:0.5〜5.0:0.25〜10.0、より好ましくはIn:Ga:Zn=1:1.0〜5.0:0.25〜10.0である。酸素分圧は0.01Pa以上0.5Pa以下が好ましく、より好ましくは0.02Pa以上0.2Pa以下である。水分圧は1.0×10−5Pa以上1.0×10−1Pa以下が好ましく、より好ましくは5.0×10−5Pa以上5.0×10−2Pa以下である。
一方、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが0.04eV未満である第2の非晶質酸化物は、好ましくは下記の条件で調製される。
好ましい金属組成比はIn:Ga:Zn=1:0〜2.0:0.25〜10.0、より好ましくはIn:Ga:Zn=1:0〜1.0:0.25〜10.0である。酸素分圧は0.0005Pa以上0.2Pa以下が好ましく、より好ましくは0.001Pa以上0.1Pa以下である。水分圧は1.0×10−7Pa以上1.0×10−3Pa以下が好ましく、より好ましくは5.0×10−7Pa以上5.0×10−4Pa以下である。
好ましくは、第1の非晶質酸化物の金属組成比のGa含率は、第2の非晶質酸化物の金属組成比のGa含率より0.1以上大きい。
更に好ましくは、第1の非晶質酸化物の酸素分圧は、第2の非晶質酸化物の酸素分圧より1桁以上大きい。第1の非晶質酸化物の水分圧は、第2の非晶質酸化物の水分圧より1桁以上大きい。
<活性層の形成方法>
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
成膜した膜は、周知のX線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、RBS(ラザフォード後方散乱)分析法により求めることができる。
5)ゲート電極
本発明におけるゲート電極としては、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
ゲート電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
6)ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、10nm以上1000nm以下とすることが好ましい。
ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ITOを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
7)基板
本発明に用いられる基板は特に限定されることはなく、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、光透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、可撓性基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、可撓性基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
2.発光装置
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特に平面薄型表示装置(Flat Panel Display:FPD)などの発光装置に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高く、ON/OFF比が高いことから有機EL素子を用いた高階調な電界発光装置、フレキシブル電界発光装置に最も好ましく用いられる。
(応用)
本発明の電界効果型薄膜トランジスタは、液晶やEL素子を用いた画像表示装置、特にFPDのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルFPD装置のスイッチング素子、駆動素子として用いるのが適している。さらに本発明の電界効果型薄膜トランジスタを用いた電界発光装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、電界発光装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ICカードやIDタグなどに幅広く応用が可能である。
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
実施例1
1.活性層の作製
(非晶質酸化物の調製)
<条件1>
InGaZnOの組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.37Pa、O分圧0.0005Paに保ち、RFパワー200Wの条件で行った。この時、水分圧は1.0×10−4Paであった。基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。基板の重心はターゲットの重心の直上90mmに設置した。この時、基板面とターゲット面の重心を結ぶ線はターゲット面に対して90度であった。
<条件2>
条件1と同様に、但しO分圧0.001Paの条件に変更して行った。
<条件3>
条件1と同様に、但しO分圧0.03Paの条件に変更して行った。
<条件4>
条件1と同様に、但しO分圧0.15Paの条件に変更して行った。
<条件5>
条件1と同様に、但しO分圧0.0005Paの条件を0.0001Paに変更して行った。
<条件6>
InGaZn0.2Mg0.8の組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.40Pa、O分圧0.05Paに保ち、RFパワー200Wの条件で行った。
<条件7>
InGaMgOの組成を有する多結晶焼結体をターゲットとして、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.41Pa、O分圧0.21Paに保ち、RFパワー200Wの条件で行った。
<条件8>
In:ZnO=質量比90:10の組成を有するターゲット(出光興産製)を用いて、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.37Pa、O分圧0.037Paに保ち、RFパワー200Wの条件で行った。
<条件9>
In:ZnO=質量比90:10の組成を有するターゲット(出光興産製)を用いて、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.37Pa、O分圧0.061Paに保ち、RFパワー200Wの条件で行った。
<条件10>
In:ZnO=質量比90:10の組成を有するターゲット(出光興産製)を用いて、RFマグネトロンスパッタ真空蒸着法により、Arガス共存下、全ガス圧0.37Pa、O分圧0.105Paに保ち、RFパワー200Wの条件で行った。
<条件11>
条件1に対して、基板の重心はターゲットの重心の斜め103.9mm(=90mm/sin60°)に設置した。この時、基板面とターゲット面の重心を結ぶ線はターゲット面に対して60度であった。
<条件12>
条件1に対して、基板の重心はターゲットの重心の斜め127.3mm(=90mm/sin45°)に設置した。この時、基板面とターゲット面の重心を結ぶ線はターゲット面に対して45度であった。
<条件13>
条件1に対して、水分圧を1.0×10−3Paの条件に変更して行った。
<条件14>
条件1に対して、水分圧を1.0×10−2Paの条件に変更して行った。
(物性測定)
上記条件1〜14で調製した非晶質酸化物を記無アルカリガラス基板(コーニング社、品番NO.1737)に直接100nmの厚みに蒸着した物性測定用サンプルを作製した。これらの物性測定用サンプルを周知のX線回折法により分析した結果、これらの膜はアモルファス膜であることが確認できた。また、これらの物性測定用サンプルの電気伝導度および、ホール測定法によるキャリア濃度、及び組成比を測定した。得られた結果を表1に示す。
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ(Ω/□)、膜厚をd(cm)とすると、電気伝導度σ(Scm−1)は、σ=1/(ρ*d)として算出される。
本実施例において、物性測定用サンプルのシート抵抗10Ω/□未満の領域ではロレスタ−GP(三菱化学社製)、シート抵抗10Ω/□以上の領域ではハイテスタ−UP(三菱化学社製)を用いて25℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器DekTak−6M(ULVAC社製)を用いた。
さらに、測定温度0℃、−100℃、および−196℃で同様に測定を行った。
−ホール効果測定法によるキャリア濃度測定−
物性測定用サンプルのキャリア濃度は、ResiTest8300型(東陽テクニカ社製)を用いてホール効果測定を行うことにより求めた。ホール効果測定は25℃の環境下で行った。尚、ホール効果測定を行うことにより、キャリア濃度だけではなく、キャリアのホール移動度も求めることができる。また、キャリア濃度の測定温度依存性より、キャリア濃度の活性化エネルギーが算出される。
−キャリア濃度の活性化エネルギーの測定方法−
キャリア濃度の測定温度依存性より、キャリア濃度の活性化エネルギーが算出される。
得られた電子キャリア濃度、活性化エネルギーを表1に示した。
表1より明らかなように、条件3,6,8,9,11,13で調製した非晶質酸化物の活性化エネルギーが0.04eV以上0.1eV以内の範囲内にあった。条件1〜2、5は0.04eVより小さく、条件4,7,10,12,14では0.1eVを越える値を示した。
2.TFT素子の作製
基板としては、無アルカリガラス板(コーニング社、品番NO.1737)を用いた。純水15分→アセトン15分→純水15分の順で超音波洗浄を行った前記基板上に、SnO含有率が10質量%である酸化インジウム錫(ITO)タ−ゲット(インジウム:錫=95:5(モル比))を用いて、RFマグネトロンスパッタ(条件:成膜温度43℃、スパッタガスAr=12sccm、RFパワー40W、成膜圧力0.4Pa)により、ゲート電極としてのITO薄膜(厚み30nm)を形成した。ゲート電極ITOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜:SiOをRFマグネトロンスパッタ真空蒸着法(条件:ターゲットSiO、成膜温度54℃、スパッタガスAr/O=12/2sccm、RFパワー400W、成膜圧力0.4Pa)にて200nm形成し、ゲート絶縁膜を設けた。ゲート絶縁膜SiOのパターニングには、スパッタ時にシャドウマスクを用いることにより行った。
この上に、活性層を設けた。活性層は条件1〜14で調製した各非晶質酸化物をそれぞれ蒸着厚み50nmに蒸着した。活性層の蒸着条件は上記の「1.活性層の作製」に示す通りである。尚、活性層のパターニングには、上記と同様に、スパッタ時にシャドウマスクを用いることにより行った。
次いで、上記活性層の上にソース電極及びドレイン電極としてITOを40nmの厚みにRFマグネトロンスパッタ(条件:成膜温度43℃、スパッタガスAr=12sccm、RFパワー40W、成膜圧力0.4Pa)にて、蒸着した。尚、ソース電極およびドレイン電極のパターニングには、スパッタ時にシャドウマスクを用いることにより行った。以上により、チャネル長L=200μm、チャネル幅W=1000μmの逆スタガ構造のTFT素子を作製した。
3.性能評価
(界面均一性)
作製された素子の面状を視覚的観察により官能評価により下記評点で数値化した。
評点4:面状が均一で全く異常が観察されないレベル。
評点3:滑らかな表面凹凸が観察されるが、クラックは観察されないレベル。
評点2:表面凹凸が観察され、弱いクラックが観察されるレベル。
評点1:表面凹凸が観察され、膜の内部に及ぶクラックが観察されるレベル。
(TFT性能)
得られた各TFT素子について、横軸をゲート電圧(Vg)、縦軸をドレイン電流(Id)とする電流−電圧特性曲線を作製し、Vg=0における飽和領域ドレイン電圧Vd=40V(ゲート電圧−20V≦Vg≦40V)でのTFT伝達特性の測定を行い、TFTの電子移動度およびON/OFF比を評価した。TFT伝達特性の測定は、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用いて行った。
Idsは、Vg=0における電流値であり、OFF電流値(リーク電流値)を表す。Idsは、1×10−10A以下であることが好ましく、これ以上大きいとTFTのON/OFF特性が悪化するので好ましくない。
−電子移動度の算出方法−
飽和領域における電子移動度μは、TFT伝達特性から次式で求められる。
μ=(2L/W*Cox)*(∂Id1/2/∂Vg)
ここで、Lはチャネル長、Wはチャネル幅、Coxはゲート絶縁膜の静電容量、Idはドレイン電流、Vgはゲート電圧を示す。
得られた結果を表1に示した。
表1より明らかに、条件3,6,8,9,11,13で調製した非晶質酸化物を用いた本発明のTFTはIdsが10−11A台の少ない値でかつ高い電子移動度を示した。条件1、2、5は高い電子移動度を示したが、1×10−10Aを遙かに越える高いIds値を示し、ON/OFF特性が好ましくなかった。条件7,10で調製した非晶質酸化物を用いたTFTは、Idsが1×10−10A以下であったが、移動度が0.8cm.V−1.S−1以下と低くかった。また、条件4,12,14の非晶質酸化物を用いたTFTは活性層表面にクラックが発生し、電流のショートなどの懸念があり好ましくなかったが、条件3,6,9,11,13の非晶質酸化物を用いた本発明のTFTは非常に優れた界面均一性を示すこともわかった。
電子キャリア濃度が1016cm−3オーダーのサンプル6と10を比較すると活性化エネルギーが0.051eVのサンプル6は移動度が5.3cm/V・Sと優れるが、活性化エネルギーが0.108eVのサンプル10は移動度が0.8cm/V・Sと低い結果であった。同様に電子キャリア濃度が1018cm−3オーダーのサンプル1と8と9を比較すると活性化エネルギーが〜0eVのサンプル1はIdsが5×10−7Aと高いが、活性化エネルギーが0.043eVのサンプル8及び活性化エネルギーが0.058eVのサンプル9はIdsが各々3×10−11A及び2×10−11Aと優れた結果であった。以上の結果からも、電界効果移動度が高く、高ON/OFF比を示す非晶質酸化物半導体を用いた薄膜電界効果型トランジスタを得るためには、電子キャリア濃度の絶対値を規定することには意味が無く、電子キャリア濃度が温度により変化する性質、即ち電子キャリア濃度の活性化エネルギーを規定することに大きな意味があることが示された。
実施例2
実施例1のTFT構成において、図2で表されるキャリア濃度の異なる2層の活性層を積層した構成とした。
活性層第1の領域:条件3で調製した非晶質酸化物を蒸着厚み40nmに設けた。
活性層第2の領域層:条件1で調製した非晶質酸化物を蒸着厚み10nmに設けた。
得られたTFTは、Ids=5×10−11A、電子移動度13.8cm.V−1.S−1と、さらに優れた性能を示した。
実施例3
実施例1のTFT構成において、活性層を下記の非晶質酸化物の共蒸着層を用いた。
条件3で調製した非晶質酸化物と条件1で調製した非晶質酸化物を4:1(質量比)となるように共蒸着した。蒸着厚みは50nmであった。
得られたTFTは、Ids=7×10−11A、電子移動度12.5cm・V−1・S−1と、さらに優れた性能を示した。
実施例4
実施例1〜3のTFTを用いて有機電界発光装置を作製した結果、高階調な画像表示が得られた。
本発明の逆スタガ構造のTFT素子構造を示す模式図である。 本発明の逆スタガ構造の別の態様のTFT素子構造を示す模式図である。 本発明のTFT素子を用いたアクティブマトリクス駆動型有機EL発光装置の等価回路の模式図である。
符号の説明
1:基板
2:ゲート電極
3:ゲート絶縁膜
4:活性層、4−1:第2の領域、4−2:第1の領域
5−1:ソース電極
5−2:ドレイン電極
6:絶縁層
81:有機EL素子
82:陰極
83:駆動TFT
84:スイッチングTFT
85:コンデンサー
86:共通電線
87:信号電線
88:走査電線

Claims (11)

  1. 基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴にキャリア濃度が減少し、その活性化エネルギーが0.04eV以上0.10eV以下である非晶質酸化物を含有することを特徴とする薄膜電界効果型トランジスタ。
  2. 前記非晶質酸化物がInとZnを含む複合酸化物であることを特徴とする請求項1に記載の薄膜電界効果型トランジスタ。
  3. 前記非晶質酸化物中に含まれるInとZnの原子数比In/Znが0.1〜4.0であることを特徴とする請求項2に記載の薄膜電界効果型トランジスタ。
  4. 前記非晶質酸化物がGaを更に含む複合酸化物であることを特徴とする請求項2または請求項3に記載の薄膜電界効果型トランジスタ。
  5. 前記非晶質酸化物がInとZnとGaの複合酸化物であることを特徴とする請求項4に記載の薄膜電界効果型トランジスタ。
  6. 前記非晶質酸化物の室温でのキャリア濃度が6×1013cm−3以上6×1015cm−3未満であることを特徴とする請求項1〜請求項5のいずれか1項に記載の薄膜電界効果型トランジスタ。
  7. 前記活性層が、活性化エネルギーが0.04eV以上0.10eV以下である前記非晶質酸化物からなる第1の領域と、活性化エネルギーが0.04eV未満である第2の非晶質酸化物からなる第2の領域とを少なくとも有し、前記第2の領域は前記ゲート絶縁膜と接し、前記第2の領域と前記ソース電極及びドレイン電極の少なくとも一方との間に前記第1の領域が電気的に接続して配されていることを特徴とする請求項1〜請求項6のいずれか1項に記載の薄膜電界効果型トランジスタ。
  8. 前記第2の非晶質酸化物がInとZnとGaの複合酸化物であることを特徴とする請求項7に記載の薄膜電界効果型トランジスタ。
  9. 前記第2の非晶質酸化物の室温でのキャリア濃度が6×1015cm−3以上1×1020cm−3未満であることを特徴とする請求項7又は請求項8に記載の薄膜電界効果型トランジスタ。
  10. 前記基板がフレキシブル基板であることを特徴とする請求項1〜請求項9のいずれか1項に記載の薄膜電界効果型トランジスタ。
  11. 一対の電極間に少なくとも1層の発光層を含む薄膜層を有する発光素子と、該発光素子を駆動するための薄膜電界効果型トランジスタを備えた電界発光装置であって、該薄膜電界効果型トランジスタが前記請求項1〜請求項10のいずれか1項に記載の薄膜電界効果型トランジスタであることを特徴とする電界発光装置。
JP2008289980A 2007-11-26 2008-11-12 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置 Pending JP2010103451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289980A JP2010103451A (ja) 2007-11-26 2008-11-12 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007304879 2007-11-26
JP2008247625 2008-09-26
JP2008289980A JP2010103451A (ja) 2007-11-26 2008-11-12 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Publications (1)

Publication Number Publication Date
JP2010103451A true JP2010103451A (ja) 2010-05-06

Family

ID=40668928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289980A Pending JP2010103451A (ja) 2007-11-26 2008-11-12 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Country Status (2)

Country Link
US (1) US20090134389A1 (ja)
JP (1) JP2010103451A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2012151174A (ja) * 2011-01-17 2012-08-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016027209A (ja) * 2012-11-08 2016-02-18 株式会社半導体エネルギー研究所 金属酸化物膜
US9368633B2 (en) 2010-12-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP6110584B1 (ja) * 2012-09-13 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
JP2019080083A (ja) * 2010-05-21 2019-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019110311A (ja) * 2011-06-08 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR102290831B1 (ko) 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
CN107731931B (zh) 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR20230173233A (ko) * 2009-11-13 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
TWI462302B (zh) * 2011-05-27 2014-11-21 Univ Nat Chiao Tung 一種高輸出增益電晶體元件
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
CN108735820B (zh) * 2017-04-19 2021-03-26 中国科学院金属研究所 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) * 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) * 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011132418A1 (ja) * 2010-04-22 2013-07-18 出光興産株式会社 成膜方法
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
JP2019080083A (ja) * 2010-05-21 2019-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101523125B1 (ko) * 2010-05-28 2015-05-26 후지필름 가부시키가이샤 비정질 산화물 박막의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법
TWI485775B (zh) * 2010-05-28 2015-05-21 Fujifilm Corp 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
JP2011249691A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP2012049211A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜の製造方法および酸化物半導体薄膜、薄膜トランジスタの製造方法および薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
US10079309B2 (en) 2010-12-17 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US9368633B2 (en) 2010-12-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2012151174A (ja) * 2011-01-17 2012-08-09 Ricoh Co Ltd 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2019110311A (ja) * 2011-06-08 2019-07-04 株式会社半導体エネルギー研究所 トランジスタ
US10889888B2 (en) 2011-06-08 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US11959165B2 (en) 2011-06-08 2024-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
US11066739B2 (en) 2011-06-08 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、x線センサー並びにx線デジタル撮影装置
US10153346B2 (en) 2011-12-15 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9331156B2 (en) 2011-12-15 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI612676B (zh) * 2012-09-13 2018-01-21 半導體能源研究所股份有限公司 半導體裝置
US9806099B2 (en) 2012-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017143252A (ja) * 2012-09-13 2017-08-17 株式会社半導体エネルギー研究所 半導体装置
US10236305B2 (en) 2012-09-13 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6110584B1 (ja) * 2012-09-13 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
US10446584B2 (en) 2012-09-13 2019-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI722254B (zh) * 2012-09-13 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
US10700099B2 (en) 2012-09-13 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9881939B2 (en) 2012-11-08 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US10892282B2 (en) 2012-11-08 2021-01-12 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US10461099B2 (en) 2012-11-08 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2019176187A (ja) * 2012-11-08 2019-10-10 株式会社半導体エネルギー研究所 トランジスタ
US9871058B2 (en) 2012-11-08 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US11652110B2 (en) 2012-11-08 2023-05-16 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9831274B2 (en) 2012-11-08 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2016027209A (ja) * 2012-11-08 2016-02-18 株式会社半導体エネルギー研究所 金属酸化物膜
US11978742B2 (en) 2012-11-08 2024-05-07 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
US9911755B2 (en) 2012-12-25 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor

Also Published As

Publication number Publication date
US20090134389A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP5191409B2 (ja) 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
JP2009212497A5 (ja)
JP5345456B2 (ja) 薄膜電界効果型トランジスタ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US8884272B2 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
KR101634101B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치
JP2008085048A (ja) 半導体装置及び半導体装置の製造方法
TWI580048B (zh) 場效電晶體的製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにx線センサ
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
TWI520224B (zh) 場效電晶體的製造方法、顯示裝置的製造方法、x射線攝影裝置的製造方法以及光感測器的製造方法
JP5489435B2 (ja) 薄膜電界効果型トランジスタ
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP5489429B2 (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015