JP2011249691A - 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法 - Google Patents

非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP2011249691A
JP2011249691A JP2010123448A JP2010123448A JP2011249691A JP 2011249691 A JP2011249691 A JP 2011249691A JP 2010123448 A JP2010123448 A JP 2010123448A JP 2010123448 A JP2010123448 A JP 2010123448A JP 2011249691 A JP2011249691 A JP 2011249691A
Authority
JP
Japan
Prior art keywords
thin film
film
oxide thin
amorphous oxide
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010123448A
Other languages
English (en)
Other versions
JP5627929B2 (ja
Inventor
Takeshi Hama
威史 濱
Tomoko Yamada
山田  智子
Kenichi Umeda
賢一 梅田
Fumihiko Mochizuki
文彦 望月
Atsushi Tanaka
淳 田中
Masayuki Suzuki
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010123448A priority Critical patent/JP5627929B2/ja
Priority to TW100116767A priority patent/TWI485775B/zh
Priority to KR1020110045389A priority patent/KR101523125B1/ko
Publication of JP2011249691A publication Critical patent/JP2011249691A/ja
Application granted granted Critical
Publication of JP5627929B2 publication Critical patent/JP5627929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】熱処理工程時の温度ムラによる特性のバラつきを抑制し、かつ、高抵抗率に制御可能とする。
【解決手段】In、Ga及びZnを含有し、In及びGaの合計に対するGaのモル比率が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、非晶質酸化物薄膜のGaのモル比率が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、成膜工程後に100℃以上150℃以下又は350℃以上600℃以下の温度で非晶質酸化物薄膜を熱処理し、非晶質酸化物薄膜のGaのモル比率が0.75≦Ga/(In+Ga)の関係を満たす場合には、成膜工程後に100℃以上200℃以下又は350℃以上600℃以下の温度で非晶質酸化物薄膜を熱処理する熱処理工程と、を有する。
【選択図】図4

Description

本発明は、非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法に関する。
近年、In、Ga、及びZnを含有する酸化物薄膜(以下、IGZOという)が、透明であるだけでなく、スパッタリングによって室温で非晶質のIGZOが成膜可能である等の理由により、当該非晶質IGZOを活性層やゲート絶縁膜等に用いた電界効果型トランジスタの開発が進められている。
このような非晶質IGZOを含む電界効果型トランジスタは、有機ELや液晶ディスプレイなどのFPD(Flat−Panel display)を駆動する素子としての応用が主に考えられているが、電界効果型トランジスタの特性バラつき、長期信頼性、及びキャリア・抵抗率の制御等の点から、非晶質IGZO形成後に熱処理する工程を経ることが必要と考えられている。
例えば、特許文献1では、InMO(ZnO)(M:In、Fe、GaまたはAl原子であり、mが1以上50未満の整数)を含有する活性層を備えた電界効果型トランジスタを酸化性ガス中において200℃以上600℃以下で熱処理する電界効果型トランジスタの製造方法が報告されている。
また、特許文献2では、非晶質IGZOを含有する活性層の形成後に酸素を含む雰囲気下において250℃以上450℃以下で熱処理する電界効果型トランジスタの製造方法が報告されている。
特開2007−311404号公報 特開2008−53356号公報
しかしながら、特許文献1及び特許文献2では、熱処理による信頼性の向上が記載されているが、熱処理による非晶質IGZOの抵抗率の制御に課題が残る。具体的には、本発明者らが大気中にてIGZO膜の熱処理を行ったところ、組成比によって異なるが例えば非晶質IGZO中のGaのモル比(Ga/(In+Ga))が0.9の場合、100℃から400℃までの熱処理温度にかけて大きく抵抗率の増減がみられた。そのため、これらの熱処理温度条件では熱処理工程時の温度ムラにより非晶質IGZOの抵抗率やキャリア濃度等の特性にバラつきが起き、例えば面内バラつきなどにより特性不良が起こる恐れがある。
逆に、熱処理温度を400℃以上にして特性のバラつきを抑制しようとすると、例えば10-6Ω・cm、特に10-7Ω・cm以上の高抵抗率の非晶質IGZOを得ることができない。また、例え熱処理温度を400℃以上にしても、十分に特性のバラつきを抑制できない。
本発明は、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率に制御可能な非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法を提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
<1>In、Ga及びZnを含有し、前記In及び前記Gaの合計に対する前記Gaのモル比率が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記非晶質酸化物薄膜の前記Gaのモル比率が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、前記成膜工程後に100℃以上150℃以下又は350℃以上600℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Gaのモル比率が0.75≦Ga/(In+Ga)の関係を満たす場合には、前記成膜工程後に100℃以上200℃以下又は350℃以上600℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、を有する非晶質酸化物薄膜の製造方法。
<2>前記成膜工程では、前記Gaのモル比率が0.65≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜する、<1>に記載の非晶質酸化物薄膜の製造方法。
<3>前記成膜工程では、前記Gaのモル比率が0.70≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜する、<2>に記載の非晶質酸化物薄膜の製造方法。
<4>基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を備える電界効果型トランジスタの製造方法であって、<1>〜<3>の何れか1つに記載の非晶質酸化物薄膜の製造方法により、前記ゲート絶縁膜として前記非晶質酸化物薄膜を形成する工程を有する、電界効果型トランジスタの製造方法。
本発明によれば、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率に制御可能な非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法を提供することができた。
本発明の第1実施形態に係る非晶質酸化物薄膜の製造方法の製造手順を示す図である。 本発明の第2実施形態に係る電界効果型トランジスタであって、トップゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。 本発明の実施形態に係る電界効果型トランジスタであって、ボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。 組成を変えた比較例1及び実施例1〜3に係るIGZO膜の抵抗率の熱処理温度依存性を示す。 到達真空度を変えて成膜した実施例4に係るGaリッチのIGZO膜(In:Ga:Zn=0.50:1.5:1)の抵抗率の熱処理温度依存性を示す。 到達真空度を変えて成膜した比較例2のIGZO膜の抵抗率の熱処理温度依存性を示す図である。 酸素流量を変えて成膜した比較例2のIGZO膜の抵抗率の熱処理温度依存性を示す図である。
以下、添付の図面を参照しながら、非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材(構成要素)には同じ符号を付して適宜説明を省略する。
(第1実施形態)
−非晶質酸化物薄膜の製造方法−
図1は、本発明の第1実施形態に係る非晶質酸化物薄膜の製造方法の製造手順を示す図である。
まず、図1(A)に示すように、基板10を用意する。基板10の種類は特に限定されないが、基板10上に成膜する膜が非晶質であるため、後述する熱処理温度が低い場合には、可撓性のある樹脂基板等の耐熱性の低い基板も使用できる。
次に、図1(B)に示すように、In、Ga及びZnを含有し、前記In及び前記Gaの合計に対する前記Gaのモル比率(以下、Ga比という)が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜12Aを基板10上に成膜する成膜工程を行う。前記Ga比は、抵抗率(絶縁性)を高めるという観点から、0.65≦Ga/(In+Ga)の関係を満たすことが好ましく、0.70≦Ga/(In+Ga)の関係を満たすことが更に好ましい。特に、Znのモル比が1.00の時に、上記Ga比の関係を満たすことが好ましい。また、In、Ga及びZn以外の不純物を含まないIn、Ga及びZnのみ含有する非晶質酸化物薄膜12Aを成膜することが好ましい。
なお、Ga比の上限値は1未満であれば特に限定はないが、例えば0.80以下である。
非晶質酸化物薄膜12Aの成膜は、例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD又はプラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って行う。
成膜する非晶質酸化物薄膜12Aの膜厚は、適用するデバイスを考慮して適宜決定される。例えば電界効果型トランジスタの活性層やゲート絶縁膜として使用する場合、活性層の厚みは、好ましくは、1nm以上100nm以下であり、より好ましくは、2.5nm以上50nm以下である。ゲート絶縁膜として使用する場合は、ゲート絶縁膜の厚みは10nm以上10μm以下が好ましく、50nm以上1000nm以下がより好ましい。
成膜する際の到達真空度は、特に限定はないが、例えば1×10-6Pa以上1×10-3Pa以下とすることができる。
なお、成膜した膜が非晶質であるかどうかは、X線回折測定により確認することが出来る。即ちX線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、成膜した膜は非晶質であると判断することが出来る。
また、この成膜は、基板10上に直接成膜する場合に限定されず、他の層が成膜された基板10上、すなわち他の層を介して基板10上に成膜してもよい。
次に、図1(C)に示すように、上記成膜工程後、350℃以上600℃以下の温度で非晶質酸化物薄膜12Aを熱処理する熱処理工程を行う。または、非晶質酸化物薄膜12AのGa比が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、成膜工程後に100℃以上150℃以下の温度で非晶質酸化物薄膜12Aを熱処理し、非晶質酸化物薄膜12AのGa比が0.75≦Ga/(In+Ga)の関係を満たす場合には、成膜工程後に100℃以上200℃以下の温度で非晶質酸化物薄膜12Aを熱処理する熱処理工程を行うこともできる。
以上のような成膜工程及び熱処理工程を経ることにより、本発明の第1実施形態に係る非晶質酸化物薄膜12Bを得ることができる。
なお、このような熱処理工程は、成膜工程後に行えばよく、非晶質酸化物薄膜12Aの成膜直後だけでなく、その他の膜を非晶質酸化物薄膜12A上に成膜した後に行ってもよい。
また、熱処理の雰囲気としては、特に限定されないが、酸素を含有した雰囲気中で熱処理することが好ましい。特に350℃以上600℃以下の温度で非晶質酸化物薄膜を熱処理する場合、酸素欠損を抑制するという点から酸素を十分に供給した状態で熱処理することがより好ましい。
また、熱処理時間としては、特に限定されないが、後述する抵抗率の安定性を高めるという観点から、5分以上であることが好ましい。
また、熱処理方法としては、基板10を加熱する方法や、基板10を電気炉やマッフル炉内に入れて加熱する方法、ランプやレーザーにより加熱する方法、ホットプレートにより加熱する方法等が挙げられるが、使用する材料との適正を考慮して適宜選択した方法に従って行う。
−効果−
以上、本発明の第1実施形態に係る非晶質酸化物薄膜12Bの製造方法によれば、非晶質酸化物薄膜12A中のGa比が0.50<Ga/(In+Ga)の関係を満たす場合において350℃以上600℃以下の温度で非晶質酸化物薄膜12Aを熱処理する。または、非晶質酸化物薄膜12AのGa比が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、成膜工程後に100℃以上150℃以下の温度で非晶質酸化物薄膜12Aを熱処理し、非晶質酸化物薄膜12AのGa比が0.75≦Ga/(In+Ga)の関係を満たす場合には、成膜工程後に100℃以上200℃以下の温度で非晶質酸化物薄膜12Aを熱処理する。
この結果、得られる非晶質酸化物薄膜12Bの抵抗率やキャリア濃度をほぼ一定に保つことができる。従って、熱処理工程時において温度ムラがあっても抵抗率やキャリア濃度を任意の値に制御可能で、非晶質酸化物薄膜12Bの特性のバラつきを抑制することができる。なお、上記「一定」とは、例えば350℃以上600℃以下の温度範囲内で熱処理温度が変わっても、抵抗率の差が1桁の範囲内に留まることをいう。
ここで、熱処理温度を350℃以上とした理由は、非晶質酸化物薄膜12Bの抵抗率やキャリア濃度をほぼ一定にするためであり、600℃以下とした理由は、非晶質酸化物薄膜12Bが結晶化して特性が変化するのを防止するためである。この場合、非晶質酸化物薄膜12Bの長期信頼性(経年劣化しない)も高めることができる。
また、熱処理温度を100℃以上150℃以下又は100℃以上200℃以下とした理由も、得られる非晶質酸化物薄膜12Bの抵抗率やキャリア濃度をほぼ一定にするためである。この場合、低温で熱処理することができるため、基板10として耐熱性の低い樹脂基板等を使用することができる。
さらに、Ga比(Ga/(In+Ga))を0.50超としているのは、非晶質酸化物薄膜12Bの抵抗率を例えば10-6Ω・cm以上、特に10-7Ω・cm以上と高く制御するためである。このように、Ga比として適切な値を選択することにより、非晶質酸化物薄膜12Bを絶縁膜として使用可能となる。なお、絶縁膜とは抵抗率が107Ω・cm以上の材料で構成される膜をいう。
なお、非晶質酸化物薄膜12Bの抵抗率は、成膜する際の到達真空度とその後の熱処理温度(例えば100℃〜350℃)によっては、Ga比が0.50以下でも抵抗率を高くすることができる場合もあるが、この場合、熱処理工程時において温度ムラがあると特性のバラつきを抑制できない。また、Ga比が0.50以下であっても350℃以上、特に400℃以上であれば、特性の抵抗率のバラつきはある程度抑制されるが、十分に抑制されず、かつ、高抵抗率とならない。
(第2実施形態)
−電界効果型トランジスタの製造方法の製造方法−
次に、第2実施形態として、第1実施形態に係る非晶質酸化物薄膜の製造方法を用いた電界効果型トランジスタの製造方法について説明する。
本発明の第2実施形態に係る電界効果型トランジスタは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
電界効果型トランジスタの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造(ボトムゲート型とも呼ばれる)及びスタガ構造(トップゲート型とも呼ばれる)のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極(適宜、「ソース・ドレイン電極」という。)との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
図2は、本発明の第2実施形態に係る電界効果型トランジスタであって、トップゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。電界効果型トランジスタ100は、基板10の表面上に活性層102を積層し、活性層102上にソース電極104及びドレイン電極106が互いに離間して設置され、更にこれらの上にゲート絶縁膜108と、ゲート電極110とを順に積層した構成である。
また、図3は、本発明の実施形態に係る電界効果型トランジスタであって、ボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタの一例を示す模式図である。電界効果型トランジスタ200は、基板10の上にゲート電極202と、ゲート絶縁膜204と、活性層206とを順に積層して有し、活性層206の表面上にソース電極208及びドレイン電極210が互いに離間して設置された構成である。
なお、本発明の第2実施形態に係る電界効果型トランジスタは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
次に、本発明の実施形態に係る電界効果型トランジスタの製造方法について、図3に示すようなボトムゲート構造で且つトップコンタクト型の電界効果型トランジスタ200を例に挙げて説明する。
<基板>
第1工程として、電界効果型トランジスタ200を形成するための基板10を用意する。
本第2実施形態の支持基板10は、例えばYSZ(ジルコニア安定化イットリウム)、ガラス等の無機材料の他、飽和ポリエステル系樹脂、ポリエチレンテレフタレート(PET)系樹脂、ポリエチレンナフタレート(PEN)系樹脂、ポリブチレンテレフタレート系樹脂、ポリスチレン、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)、架橋フマル酸ジエステル系樹脂、ポリカーボネート(PC)系樹脂、ポリエーテルスルフォン(PES)樹脂、ポリスルフォン(PSF,PSU)樹脂、ポリアリレート(PAR)樹脂、アリルジグリコールカーボネート、環状ポリオレフィン(COP,COC)樹脂、セルロース系樹脂、ポリイミド(PI)樹脂、ポリアミドイミド(PAI)樹脂、マレイミド−オレフィン樹脂、ポリアミド(Pa)樹脂、アクリル系樹脂、フッ素系樹脂、エポキシ系樹脂、シリコーン系樹脂フィルム、ポリベンズアゾール系樹脂、エピスルフィド化合物、液晶ポリマー(LCP)、シアネート系樹脂、芳香族エーテル系樹脂などの有機材料などが挙げられる。その他にも酸化ケイ素粒子との複合プラスチック材料、金属ナノ粒子・無機酸化物ナノ粒子・無機窒化物ナノ粒子などとの複合プラスチック材料、金属系・無機系のナノファイバー及び/又はマイクロファイバーとの複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク・ガラスファイバー・ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料や無機層(例えばSiO, Al, SiO)と上述した材料からなる有機層を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、ステンレス、あるいはステンレスと異種金属を積層した金属積層材料、アルミニウム基板、あるいは表面に酸化処理(例えば、陽極酸化処理)を施すことで表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板を使用することもできる。前記有機材料の場合、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
本第2実施形態においては特に可撓性のある樹脂基板が好ましく用いられる。樹脂基板の材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えば上述した合成樹脂を用いることができる。また、フィルム状プラスチック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスチック基板の平坦性や、電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
ここで、樹脂基板の厚みは、50μm以上500μm以下とすることが好ましい。これは、樹脂基板の厚みを50μm未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、樹脂基板の厚みを500μmよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
基板10の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板10の形状としては、取り扱い性やTFTの形成容易性等の観点から、板状であることが好ましい。基板10の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板10は、単一部材で構成されていてもよいし、2つ以上の部材で構成されていてもよい。
<ゲート電極>
第2工程として、基板10上にゲート電極202を形成する。
ゲート電極は、導電性を有するものを用い、例えば、Al,Mo,Cr,Ta,Ti,Au,Agなどの金属、Al−Nd、APCなどの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を用いて形成することができる。例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板上に成膜する。ゲート電極の厚みは、10nm以上1000nm以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極及びゲート配線を同時にパターニングすることが好ましい。
<ゲート絶縁膜>
第3工程として、基板10及びゲート電極202上に、ゲート絶縁膜204を形成する。
ゲート絶縁膜204の形成には、上述した第1実施形態の非晶質酸化物薄膜の製造方法を用いる。具体的には、In、Ga及びZnを含有し、前記Ga比が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記成膜工程後に、350℃以上600℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程とを用いてゲート絶縁膜204を形成する。
または、In、Ga及びZnを含有し、前記Ga比が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、前記非晶質酸化物薄膜の前記Ga比が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、前記成膜工程後に100℃以上150℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Ga比が0.75≦Ga/(In+Ga)の関係を満たす場合には、前記成膜工程後に100℃以上200℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、を用いてゲート絶縁膜204を形成する。
好ましくは、前記成膜工程では、前記Ga比が0.65≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜し、より好ましくは、前記Ga比が0.70≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜する。
上記成膜工程では、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD又はプラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って基板10上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
また、成膜する際の到達真空度は、特に限定はないが、例えば1×10-6Pa以上1×10-3Pa以下とすることができる。
また、熱処理の雰囲気としては、特に限定されないが、好ましくは酸素を含有した雰囲気中で熱処理することが好ましい。特に350℃以上600℃以下の温度で非晶質酸化物薄膜を熱処理する場合、酸素欠損を抑制するという点から酸素を十分に供給した状態で熱処理することがより好ましい。
また、熱処理時間としては、特に限定されないが、後述する抵抗率の安定性を高めるという観点から、5分以上であることが好ましい。
また、熱処理方法としては、基板10を加熱する方法や、基板10を電気炉やマッフル炉内に入れて加熱する方法、ランプやレーザーにより加熱する方法、ホットプレートにより加熱する方法等が挙げられるが、使用する材料との適正を考慮して適宜選択した方法に従って行う。
さらに、上記熱処理工程は、後述する活性層206の形成後や電界効果型トランジスタ100の完成後に実施してもよい。
なお、ゲート絶縁膜204は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜204の材質にもよるが、ゲート絶縁膜204の厚みは10nm〜10μmが好ましく、50nm〜1000nmがより好ましい。
<活性層>
第4工程として、ゲート絶縁膜204上に活性層206を形成する。
活性層206の構成材料は、シリコン等の半導体、窒化ガリウム等の化合物半導体、酸化物半導体又は有機物半導体であってもよく、結晶状態もアモルファスであっても結晶質であっても良い。
酸化物半導体としては、従来公知のものが包含され、例えばIn,Ti,Nb,Sn,Zn,Gd,Cd,Zr,Y,La,Ta等の遷移金属の酸化物の他、SrTiO3,CaTiO3,ZnO・Rh,CuGaO,SrCu,MgO等の酸化物等が挙げられる。
このように、活性層206に用いられる酸化物半導体としては、特に限定されることはないが、In、Sn、Zn、Ga及びMgのうち少なくとも1種を含む酸化物が好ましく、In、Zn、Ga及びMgのうち少なくとも1種を含む酸化物がより好ましく、In、Ga及びZnのうちの少なくとも1種を含む酸化物(例えばIn−O系)がさらに好ましい。
特に、In、Ga及びZnのうちの少なくとも2種を含む酸化物(例えばIn−Zn−O系、In−Ga−O系、Ga−Zn−O系)が好ましく、In、Ga及びZnを全て含む酸化物がより好ましい。In−Ga−Zn−O系酸化物半導体としては、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表される酸化物半導体が好ましく、特に、InGaZnO(以下、「IGZO」とも言う。)がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。
ただし、IGZOの組成比は、厳密にIn:Ga:Zn=1:1:1となる必要はない。また、活性層206は、上記のような酸化物半導体を主成分として含有していれば良く、その他に不純物等を含有していても良い。ここで、「主成分」とは、活性層206を構成する構成成分のうち、最も多く含有されている成分を表す。
活性層206の成膜方法としては、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法(PLD法)が適している。さらに、量産性の観点から、スパッタリング法が好ましい。例えば、RFマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。
なお、成膜後には、適宜エッチング等によるパターニングや熱処理が行われる。
活性層206の層構造は、2層以上から構成されていても良く、活性層206が低抵抗層と高抵抗層より形成され、低抵抗層がゲート絶縁膜204と接し、高抵抗層がソース電極208及びドレイン電極210の少なくとも一方と電気的に接していることが好ましい。
活性層206の厚みは、好ましくは、1nm以上100nm以下であり、より好ましくは、2.5nm以上50nm以下である。
<ソース・ドレイン電極>
第5工程として、活性層206及びゲート絶縁膜204の上にソース・ドレイン電極208・210を形成すための金属膜を形成する。
金属膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層206を覆うように形成すればよい。具体的には、Al,Mo,Cr,Ta,Ti,Au,Agなどの金属、Al−Nd,APCなどの合金、酸化錫,酸化亜鉛,酸化インジウム,酸化インジウム錫(ITO),酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン,ポリチオフェン,ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
特に、成膜性、導電性、パターニング性などの観点から、Al又はAlを主成分としてNd,Y,Zr,Ta,Si,W,及びNi少なくとも一種を含む金属より成る層(Al系金属膜)、あるいは、酸化物半導体膜側から、Al又はAlを主成分としてNd,Y,Zr,Ta,Si,W,及びNiの少なくとも一種を含む金属より成る第1の層と、Mo又はTiを主成分とする第2の層をそれぞれスパッタリング、蒸着等の手法により成膜して積層することが好ましい。ここで「主成分」とは、金属膜を構成する成分のうち最も含有量(質量比)が多い成分であり、50質量%以上であることが好ましく、90質量%以上であることがより好ましい。
トップコンタクト型の場合は、既に活性層206が形成されているため、金属膜の厚みは、ソース・ドレイン電極208・210の後で活性層206を形成する場合のような制限はなく、厚く形成することができる。成膜性、エッチングによるパターン加工性、導電性(低抵抗化)などを考慮すると、ソース・ドレイン電極208・210及びそれに接続する配線となる金属膜の総厚は、10nm以上1000nm以下とすることが好ましい。
また、Al系金属膜(第1の層)と、Mo又はTiを主成分とするMo系金属膜又はTi系金属膜(第2の層)を積層させる場合は、第1の層の厚みは10nm以上1000nm以下とし、第2の層の厚みは1nm以上300nm以下とすることが好ましい。
次いで、金属膜をエッチングしてパターン加工することにより活性層206と接触するソース電極208及びドレイン電極210を形成する。ここでは、金属膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極及びドレイン電極の少なくとも一方を形成する。工程の簡略化などの観点から、ソース・ドレイン電極及びこれらの電極に接続する配線(データ配線など)を同時にパターン加工することが好ましい。 なお、本発明は上記実施形態に限定されるものではない。例えば、金属膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよいし、シャドーマスクを用いてソース・ドレイン電極208・210を形成してもよい。
以上の第1工程〜第5工程を経て、図3に示すような電界効果型トランジスタ200を製造することができる。
このような電界効果型トランジスタ200は、有機EL表示装置やX線撮像装置、光センサ、アクチュエータ等に適用することも可能である。さらに、電界効果型トランジスタ200を用いた有機EL表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TVモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
−効果−
以上、本発明の第2実施形態に係る電界効果型トランジスタの製造方法によれば、非晶質酸化物薄膜からなるゲート絶縁膜のGa比が0.50<Ga/(In+Ga)の関係を満たす場合において350℃以上600℃以下の温度でゲート絶縁膜を熱処理する。または、または、ゲート絶縁膜のGa比が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、成膜工程後に100℃以上150℃以下の温度でゲート絶縁膜を熱処理し、ゲート絶縁膜のGa比が0.75≦Ga/(In+Ga)の関係を満たす場合には、成膜工程後に100℃以上200℃以下の温度でゲート絶縁膜を熱処理する。
この結果、得られるゲート絶縁膜の抵抗率やキャリア濃度をほぼ一定に保つことができる。従って、熱処理工程時において温度ムラがあっても抵抗率やキャリア濃度を任意の値に制御可能で、電界効果型トランジスタの特性のバラつきを抑制することができる。
以下に、本発明に係る非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法について、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
<IGZO膜>
本発明の実施例1〜4及び比較例1に関するIGZO膜はIn、Ga、ZnOの各ターゲットによる共スパッタ法によって25mm角石英ガラス上に作製した。比較例2に関するIGZO膜はInGaZnOターゲットによるスパッタ法によって25mm角石英ガラス(1mm厚、T―4040合成石英基板)上に作製した。なお、Inターゲット及びGaターゲットはRFスパッタにより、InGaZnOターゲット、ZnOターゲットはDCスパッタにより成膜を行った。
表1に、本発明の実施例1〜4及び比較例1〜2に係るIGZO膜の組成比や成膜条件を示す。なお、比較例2に係るIGZO膜と各実施例1〜4と同様の手法で作製した比較例2と同一組成のIGZO膜の抵抗率の熱処理依存性は同じ結果を示し、成膜手法によって熱処理温度依存性に差が無いことを確認した後、組成比を変えたIGZO膜作製に着手した。
Figure 2011249691
<熱処理>
各IGZO膜の熱処理は大気中、ホットプレートにて行った。所定の温度に熱したホットプレートにIGZO膜を置き5分間熱した後に取り出し、大気中にて冷却した後、抵抗測定を行った。熱処理時間は5分以上に伸ばしても抵抗率に変化は確認できず、5分間の熱処理で十分であった。熱処理温度は、100℃、150℃、200℃、250℃、300℃、350℃、400℃、500℃、550℃又は、600℃に設定した。
<薄膜特性>
各IGZO膜について、電気抵抗値(抵抗率)、組成・膜厚を評価した。抵抗率は、ハイレスタ(三菱化学製,MCP−HT450(プローブタイプURS))により、組成・膜厚はXRFにより測定を行った。XRF測定結果より、各IGZO膜は所望の組成比となっており、膜厚は約50nmであることが判明した。XRDによると、各IGZO膜は非晶質であることが判明した。
図6は、到達真空度を変えて成膜した比較例2のIGZO膜の抵抗率の熱処理温度依存性を示す図である。表2に、図6に示す各熱処理温度における比較例2のIGZO膜の抵抗率の値を示す。ただし、図6及び表2中の25℃の抵抗率は、熱処理前のIGZO膜の抵抗率である。
Figure 2011249691
図6及び表2より、比較例2のGa比が約0.47であるIGZO膜の抵抗率は、400℃未満の熱処理温度領域では、到達真空度によらず大きく変化していることが分かった。また、到達真空度が異なるIGZO膜同士の抵抗率を見ると、その差は大きく、例えば300℃の熱処理温度で到達真空度が6×10-6PaのIGZO膜と300℃の熱処理温度で2×10-3PaのIGZO膜とでは、約9桁の抵抗率の違いがあることが分かった。
一方、400℃以上の熱処理温度領域では、到達真空度によらず、当該IGZO膜の抵抗率が収束することが分かった。しかし、400℃以上でも、熱処理温度が増加するにつれて抵抗率が減少する傾向を示しているため、到達真空度が同じであるIGZO膜であっても、熱処理温度を400℃以上の範囲内で変化させると、400℃未満の範囲内で変化させる場合と比べて抵抗率のバラつきを抑制できているものの、十分には抵抗率のバラつきを抑制していない。例えば、到達真空度が同じ5×10-4Paであっても、熱処理温度が400℃のIGZO膜と処理温度が550℃のIGZO膜との抵抗率の差は一桁以上あり、十分には抵抗率のバラつきを抑制していないことが分かった。
また、抵抗率のバラつきを抑制するために熱処理温度を400℃以上とすると、106Ω・cm、特に107Ω・cmの高抵抗のIGZO膜を得ることができない。
図7は、酸素流量を変えて成膜した比較例2のIGZO膜の抵抗率の熱処理温度依存性を示す図である。表3に、図7に示す各熱処理温度における比較例2のIGZO膜の抵抗率の値を示す。ただし、図7及び表3中の25℃の抵抗率は、熱処理前のIGZO膜の抵抗率である。なお、概算的に、酸素流量が0.25sccmの酸素分圧は、6.61×10-3Paであり、酸素流量が0.33sccmの酸素分圧は、8.70×10-3Paであり、酸素流量が0.40sccmの酸素分圧は、1.05×10-2Paである。
Figure 2011249691
図7及び表3より、比較例2のIGZO膜の抵抗率は酸素流量によらず、250℃以上の熱処理温度領域にて収束し、400℃以上の熱処理温度領域にて抵抗率の増減が抑制されることが分かった。しかし、400℃以上でも、熱処理温度が増加するにつれて抵抗率が減少する傾向を示しているため、酸素流量が同じであるIGZO膜であっても、熱処理温度を400℃以上の範囲内で変化させると、400℃未満の範囲内で変化させる場合と比べた場合抵抗率のバラつきを抑制できているものの、十分には抵抗率のバラつきを抑制していない。例えば、酸素流量が同じ0.33sccmであっても、熱処理温度が400℃のIGZO膜と処理温度が550℃のIGZO膜との抵抗率の差は一桁以上あり、十分には抵抗率のバラつきを抑制していないことが分かった。
また、抵抗率のバラつきを抑制するために熱処理温度を400℃以上とすると、106Ω・cm、特に107Ω・cmの高抵抗のIGZO膜を得ることができない。
以上、図6、図7、表2及び表3の結果より、IGZOの成膜条件(真空度、雰囲気)のみでは350℃以上の熱処理後における抵抗率はほぼ収束するため、IGZO膜の熱処理後の抵抗率制御は困難であるといえる。
次に、図4に、組成比を変えた比較例1及び実施例1〜3に係るIGZO膜の抵抗率の熱処理温度依存性を示す。また、表4に、図4に示す各熱処理温度における比較例1及び実施例1〜3に係るIGZO膜の抵抗率の値を示す。ただし、図4及び表4中の25℃の抵抗率は、熱処理前のIGZO膜の抵抗率である。
Figure 2011249691
図4及び表4より、比較例1及び実施例1〜3に係るIGZO膜の抵抗率はそのGa比によらず、350℃以上550℃以下の熱処理温度領域にて抵抗率が安定することが分かった。また、350℃以上550℃以下で熱処理した比較例1及び実施例1〜3に係るIGZO膜は、350℃以上550℃以下の範囲内の抵抗率のバラつきが1桁以内であり、Zn量に違いがあるものの、図6や図7に示す400℃以上に熱処理した比較例2のIGZO膜に比べて、十分に抵抗率のバラつきを抑制できることが分かった。さらに、Ga比を0.50よりも高めることによって、十分に抵抗率のバラつきを抑制できる350℃以上550℃以下の範囲内であっても、抵抗率制御が可能であると判明した。なお、熱処理温度が550℃以上600℃以下の範囲も、図4及び表4には示していないものの、上記同様の結果となった。また、Ga比が0.75超1未満の場合でも、上記同様の結果となった。
同様に、非晶質酸化物薄膜のGa比が0.50<Ga/(In+Ga)<0.75である場合には、100℃以上150℃以下の熱処理温度領域においても抵抗率が安定することが分かった。また、非晶質酸化物薄膜のGa比が0.75≦Ga/(In+Ga)である場合には、100℃以上200℃以下の熱処理温度領域においても抵抗率が安定することが分かった。なお、比較例1のIGZO膜(Ga比が0.50)や比較例2のIGZO膜(Ga比が約0.47)に関しては、図4、図6及び図7に示すように100℃以上200℃以下の熱処理温度領域では、抵抗率は安定しなかった(温度変化による抵抗率の変化が大きかった)。
この結果、Ga比を増大させたIGZO膜を作製することで、熱処理工程時の温度ムラによる抵抗率等の特性のバラつきを抑制し、かつ、高抵抗率のIGZO膜を作製できる。例えば0.50<Ga/(In+Ga)、特に0.65≦Ga/(In+Ga)となる実施例1〜3に係るIGZO膜は抵抗率が高く絶縁膜として使用可能である。
図5に、到達真空度を変えて成膜した実施例4に係るGaリッチのIGZO膜(In:Ga:Zn=0.50:1.5:1.0)の抵抗率の熱処理温度依存性を示す。また、表5に、図5に示す各熱処理温度における実施例4に係るIGZO膜の抵抗率の値を示す。ただし、図5及び表5中の25℃の抵抗率は、熱処理前のIGZO膜の抵抗率である。
Figure 2011249691
図5及び表5より、GaリッチでのIGZO膜は350℃以上の熱処理によって、成膜時の到達真空度によらず抵抗率が安定し、収束することが確認できた。また、図6の比較例2に係るGaプア(Ga比が約0.47)のIGZO膜に比べて、より抵抗率が安定していることが分かった。
10 基板
12A 非晶質酸化物薄膜
12B 非晶質酸化物薄膜
100 電界効果型トランジスタ
102 活性層
104 ソース電極
106 ドレイン電極
108 ゲート絶縁膜
110 ゲート電極
200 電界効果型トランジスタ
202 ゲート電極
204 ゲート絶縁膜
206 活性層
208 ソース電極
210 ドレイン電極

Claims (4)

  1. In、Ga及びZnを含有し、前記In及び前記Gaの合計に対する前記Gaのモル比率が0.50<Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を基板上に成膜する成膜工程と、
    前記非晶質酸化物薄膜の前記Gaのモル比率が0.50<Ga/(In+Ga)<0.75の関係を満たす場合には、前記成膜工程後に100℃以上150℃以下又は350℃以上600℃以下の温度で前記非晶質酸化物薄膜を熱処理し、前記非晶質酸化物薄膜の前記Gaのモル比率が0.75≦Ga/(In+Ga)の関係を満たす場合には、前記成膜工程後に100℃以上200℃以下又は350℃以上600℃以下の温度で前記非晶質酸化物薄膜を熱処理する熱処理工程と、
    を有する非晶質酸化物薄膜の製造方法。
  2. 前記成膜工程では、前記Gaのモル比率が0.65≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜する、
    請求項1に記載の非晶質酸化物薄膜の製造方法。
  3. 前記成膜工程では、前記Gaのモル比率が0.70≦Ga/(In+Ga)の関係を満たす非晶質酸化物薄膜を成膜する、
    請求項2に記載の非晶質酸化物薄膜の製造方法。
  4. 基板上に、少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を備える電界効果型トランジスタの製造方法であって、
    請求項1〜請求項3の何れか1項に記載の非晶質酸化物薄膜の製造方法により、前記ゲート絶縁膜として前記非晶質酸化物薄膜を形成する工程を有する、
    電界効果型トランジスタの製造方法。
JP2010123448A 2010-05-28 2010-05-28 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法 Active JP5627929B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010123448A JP5627929B2 (ja) 2010-05-28 2010-05-28 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
TW100116767A TWI485775B (zh) 2010-05-28 2011-05-13 非晶質氧化物薄膜之製造方法及電場效果型電晶體之製造方法
KR1020110045389A KR101523125B1 (ko) 2010-05-28 2011-05-13 비정질 산화물 박막의 제조 방법 및 전계 효과형 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123448A JP5627929B2 (ja) 2010-05-28 2010-05-28 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2011249691A true JP2011249691A (ja) 2011-12-08
JP5627929B2 JP5627929B2 (ja) 2014-11-19

Family

ID=45414546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010123448A Active JP5627929B2 (ja) 2010-05-28 2010-05-28 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法

Country Status (3)

Country Link
JP (1) JP5627929B2 (ja)
KR (1) KR101523125B1 (ja)
TW (1) TWI485775B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2016006297A1 (ja) * 2014-07-07 2016-01-14 ソニー株式会社 電子デバイス及びその製造方法、固体撮像装置、並びに、絶縁材料
JP2016518697A (ja) * 2013-03-14 2016-06-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated GaNベースのオプトエレクトロニックデバイスおよび電子デバイス用の酸素制御したPVDAlNバッファ
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088814A (ko) * 2012-01-25 2022-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073701A (ja) * 2005-09-06 2007-03-22 Canon Inc アモルファス酸化物層を用いた薄膜トランジスタ
JP2007073311A (ja) * 2005-09-06 2007-03-22 Canon Inc 発光素子
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007201366A (ja) * 2006-01-30 2007-08-09 Canon Inc 電界効果型トランジスタ
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
WO2009142289A1 (ja) * 2008-05-22 2009-11-26 出光興産株式会社 スパッタリングターゲット、それを用いたアモルファス酸化物薄膜の形成方法、及び薄膜トランジスタの製造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10290720B2 (en) 2012-12-28 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016518697A (ja) * 2013-03-14 2016-06-23 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated GaNベースのオプトエレクトロニックデバイスおよび電子デバイス用の酸素制御したPVDAlNバッファ
WO2016006297A1 (ja) * 2014-07-07 2016-01-14 ソニー株式会社 電子デバイス及びその製造方法、固体撮像装置、並びに、絶縁材料
US11031506B2 (en) 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor

Also Published As

Publication number Publication date
JP5627929B2 (ja) 2014-11-19
KR101523125B1 (ko) 2015-05-26
KR20110131091A (ko) 2011-12-06
TW201207942A (en) 2012-02-16
TWI485775B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR101803793B1 (ko) 비정질 산화물 반도체 재료, 전계 효과형 트랜지스터 및 표시장치
JP5627929B2 (ja) 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
JP2013030681A (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
JP2010245366A (ja) 電子素子及びその製造方法、並びに表示装置
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
JP5478963B2 (ja) 電子素子及び電子素子の製造方法
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP5557595B2 (ja) 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー
JP2012191132A (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2015037164A (ja) 半導体膜、薄膜トランジスタ、およびこれらの製造方法
JP2011216602A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141001

R150 Certificate of patent or registration of utility model

Ref document number: 5627929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250